CN109411410A - 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法 - Google Patents

平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法 Download PDF

Info

Publication number
CN109411410A
CN109411410A CN201810951738.4A CN201810951738A CN109411410A CN 109411410 A CN109411410 A CN 109411410A CN 201810951738 A CN201810951738 A CN 201810951738A CN 109411410 A CN109411410 A CN 109411410A
Authority
CN
China
Prior art keywords
substrate
insulating layer
contact pad
pcb
pcb unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810951738.4A
Other languages
English (en)
Other versions
CN109411410B (zh
Inventor
林耀剑
陈康
高英华
沈权
沈一权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Priority to CN201810951738.4A priority Critical patent/CN109411410B/zh
Publication of CN109411410A publication Critical patent/CN109411410A/zh
Application granted granted Critical
Publication of CN109411410B publication Critical patent/CN109411410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

平衡有虚设铜图案的嵌入PCB单元表面的半导体器件和方法。半导体器件具有衬底。导电通孔穿过衬底而形成。多个第一接触焊盘在衬底的第一表面上方形成。多个第二接触焊盘在衬底的第二表面上方形成。虚设图案在衬底的第二表面上方形成。缺口在衬底的侧壁中形成。开口穿过衬底而形成。密封剂被沉积在开口中。绝缘层在衬底的第二表面上方形成。虚设开口在绝缘层中形成。半导体管芯被布置成邻近于衬底。密封剂被沉积在半导体管芯和衬底上方。衬底的第一表面包括比衬底的第二表面的宽度大的宽度。

Description

平衡有虚设铜图案的嵌入PCB单元表面的半导体器件和方法
本申请是申请号为2014104517341、题为“平衡有虚设铜图案的嵌入PCB单元表面的半导体器件和方法”的专利申请的分案申请。
技术领域
本发明一般涉及半导体器件，且更特别地涉及形成具有由虚设铜图案平衡的顶部和底部导电层的印刷电路板（PCB）单元的半导体器件和方法。
背景技术
半导体器件通常存在于现代电子产品中。半导体器件在电气部件的数量和密度上变化。分立半导体器件通常包含一种类型的电气部件，例如发光二极管（LED）、小信号晶体管、电阻器、电容器、电感器和功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件一般包含数百到数百万个电气部件。集成半导体器件的示例包括微控制器、微处理器和各种信号处理电路。
半导体器件执行宽范围的功能，诸如信号处理、高速计算、发送和接收电磁信号、控制电子器件、将太阳光变换成电以及创建用于电视显示器的视觉图像。半导体器件存在于娱乐、通信、功率转换、网络、计算机和消费产品的领域中。半导体器件还存在于军事应用、航空、汽车、工业控制器和办公室设备中。
半导体器件利用半导体材料的电性质。半导体材料的结构允许材料的导电性由电场或基极电流的施加或通过掺杂的过程来操纵。掺杂将杂质引入半导体材料中以操纵并控制半导体器件的导电性。
半导体器件包含有源和无源电结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过使电场或基极电流的掺杂和施加的级别变化，晶体管促进或限制电流的流动。无源结构（包括电阻器、电容器和电感器）创建用来执行各种电气功能所必需的在电压和电流之间的关系。无源和有源结构被电连接以形成使半导体器件能够执行高速操作和其它有用的功能的电路。
一般使用两个复杂的制造过程，即，前端制造和后端制造来制造半导体器件，每个制造潜在地涉及数百个步骤。前端制造涉及在半导体晶片的表面上的多个管芯的形成。每个半导体管芯通常是同样的，并包含通过电连接有源和无源部件而形成的电路。后端制造涉及从已完成的晶片分割个别的半导体管芯，并封装管芯以提供结构支承、电互连和环境隔离。如在本文中使用的术语“半导体管芯”指的是单数和复数形式的词，且因此可以指的是单个半导体器件和多个半导体器件。
半导体制造的一个目标是生产更小的半导体器件。更小的器件通常消耗更小的功率，具有更高的性能，并可被更有效地生产。此外，更小的半导体器件具有更小的覆盖区，其对更小的最终产品是合乎需要的。可通过在导致具有更小、更高密度有源和无源部件的半导体管芯的前端过程中的改进来实现更小的半导体管芯尺寸。后端过程可通过在电互连和封装材料中的改进来导致具有更小的覆盖区的半导体器件封装。
更小的半导体器件的制造依赖于实现对在多个级别上的多个半导体器件之间的水平和垂直电互连（即，三维（3D）器件集成）的改进。实现更大的集成和更小的半导体器件的目标的一种方法是将邻近于半导体管芯的PCB单元嵌入单个封装中。PCB单元包括用于穿过半导体封装路由电信号的已完成的导电通孔或电镀穿孔（PTH）。在PCB单元的底侧或前侧上的接触焊盘连接到在PCB单元和半导体管芯上方形成的RDL。在PCB单元的顶侧或后侧上的接触焊盘被暴露为与用于随后与在堆叠式封装体（PoP）配置中的第二半导体封装或其它外部器件的互连的RDL层相对。
在半导体封装中使用的嵌入式PCB单元通常形成有在PCB单元的顶侧上的接触焊盘，其大于在PCB单元的底侧上的接触焊盘。由于在制造PCB单元中使用的设备的能力或由于在随后的互连步骤期间使用的设备的不同重合公差，在PCB单元的顶侧上的接触焊盘可被形成得较大。然而，在PCB单元的顶侧上的较大接触焊盘导致在PCB单元的顶侧上的更多的总导电性的材料，并创建在PCB单元的侧面之间的不平衡。在PCB单元的顶侧和底侧之间的导电材料的不平衡引起在PCB单元中的翘曲，其证明在半导体封装的密封和压缩模塑期间是有问题的。当PCB单元的顶侧和底侧不平衡时，可能在压缩模塑期间出现的很多常见的制造问题更可能出现。PCB单元的翘曲引起在PCB单元和载体之间的间隙。PCB单元在翘曲时不处于扁平且不完全接触在载体上的载体胶带，从而引起增加的模具渗漏和PCB单元突然移动的情况。
当密封剂在PCB单元之下渗漏时，模具渗漏在压缩模塑期间出现。在PCB单元下的密封剂通过覆盖接触焊盘表面并干扰在PCB单元和随后形成的RDL之间的电连接来引起制造缺陷。当密封剂在使PCB单元移动的压缩模塑期间将横向力施加到PCB单元时，出现PCB单元突然移动。PCB单元在密封期间的移动防止随后的RDL与PCB单元进行如由半导体管芯和封装的设计所要求的适当的接触，。
发明内容
存在对减少模具渗漏和PCB突然移动的出现的PCB单元的需要。因此，在一个实施例中，本发明是制作半导体器件的方法，其包括下列步骤：提供衬底，在衬底的第一表面上方形成多个第一接触焊盘，在衬底的第二表面上方形成多个第二接触焊盘，以及在衬底的第二表面上方形成虚设图案。
在另一实施例中，本发明是制作半导体器件的方法，其包括下列步骤：提供衬底，在衬底的第一表面上方形成第一导电层，以及在衬底的第二表面上方形成虚设图案。
在另一实施例中，本发明是包括衬底的半导体器件。第一导电层在衬底的第一表面上方形成。虚设图案在衬底的第二表面上方形成。
在另一实施例中，本发明是包括衬底的半导体器件，所述衬底包括穿过衬底形成的导电通孔。虚设图案在衬底的第一表面上方形成。
附图说明
图1图示具有安装到PCB的表面上的不同类型的封装的PCB；
图2a-2e图示具有由划片街区分离的多个半导体管芯的半导体晶片；
图3a-3i图示形成具有虚设导电图案的PCB单元的方法；
图4a-4h图示在图3a-3i中形成的PCB单元的可替换实施例；
图5a-5k图示利用图2a-2e的半导体管芯和图3a-3i的PCB单元来形成半导体封装的方法；
图6图示根据图5a-5k形成的分割的半导体封装；
图7a-7c图示用于利用图2a-2e的半导体管芯和图3a-3i的PCB单元来形成半导体封装的可替换实施例；以及
图8a-8i图示形成图5a-5b的经重组的晶片的可替换实施例。
具体实施方式
在参考图的下面的描述中的一个或多个实施例中描述了本发明，在所述图中相同的数字表示相同或相似的元件。虽然在用于实现本发明的最佳模式的方面描述了本发明，但本领域技术人员将认识到，本公开旨在涵盖如可被包括在如所附权利要求和如由下面的公开和附图所支持的权利要求等同形式限定的本发明的精神和范围内的替换、修改和等同形式。
一般使用两个复杂的制造过程（前端制造和后端制造）来制造半导体器件。前端制造涉及在半导体晶片的表面上的多个管芯的形成。在晶片上的每个管芯包含有源和无源电气部件，其被电连接以形成功能电路。有源电气部件（诸如晶体管和二极管）具有用来控制电流的流动的能力。无源电气部件（诸如电容器、电感器和电阻器）创建用来执行电路功能所必需的在电压和电流之间的关系。
无源和有源部件通过一系列过程步骤在半导体晶片的表面上方形成，所述过程步骤包括掺杂、沉积、光刻、蚀刻和平面化。通过诸如离子注入或热扩散的技术，掺杂将杂质引入半导体材料中。掺杂过程通过响应于电场或基极电流而动态地改变半导体材料导电性来修改在有源器件中的半导体材料的导电性。晶体管包含使掺杂的类型和程度变化的区，其被布置为有必要使晶体管能够在施加电场或基极电流时促进或限制电流的流动。
有源和无源部件由具有不同的电性质的材料层形成。可通过部分地由所沉积的材料的类型确定的各种沉积技术来形成层。例如，薄膜沉积可涉及化学气相沉积（CVD）、物理气相沉积（PVD）、电解电镀和无电镀工艺。每层一般被图案化以形成有源部件、无源部件或在部件之间的电连接的部分。
后端制造指的是将已完成的晶片切断或分割成个别的半导体管芯并为了结构支承、电连接和环境隔离封装半导体管芯。为了分割半导体管芯，沿着被称为划片街区或划线的晶片的非功能区来刻划并切断晶片。使用激光切断工具或锯条来分割晶片。在分割之后，个别的半导体管芯被安装到包括用于与其它系统部件互连的引脚或接触焊盘的封装衬底。在半导体管芯上方形成的接触焊盘然后连接到在封装内的接触焊盘。可制作与导电层、隆起焊盘、短柱隆起焊盘、导电糊膏或丝焊的电连接。密封剂或其它模塑材料被沉积在封装上方以提供物理支承和电隔离。已完成的封装然后被插入电气系统中，且使半导体器件的功能对其它系统部件可用。
图1图示具有芯片载体衬底或PCB 52的电子器件50，所述PCB 52具有安装在PCB52的表面上的多个半导体封装。电子器件50可具有一种类型的半导体封装或多种类型的半导体封装，这取决于应用。为了说明的目的，在图1中示出不同类型的半导体封装。
电子器件50可以是使用半导体封装来执行一个或多个电气功能的孤立系统。可替换地，电子器件50可以是较大的系统的子部件。例如，电子器件50可以是平板计算机、蜂窝电话、数字照相机或其它电子装置的部分。可替换地，电子器件50可以是图形卡、网络接口卡或可插入计算机中的其它信号处理卡。半导体封装可包括微处理器、存储器、专用集成电路（ASIC）、逻辑电路、模拟电路、射频（RF）电路、分立器件或其它半导体管芯或电气部件。小型化和重量减小对产品被市场接受是必不可少的。在半导体器件之间的距离可被减小以实现较高的密度。
在图1中，PCB 52提供了用于安装在PCB上的半导体封装的结构支承和电互连的一般衬底。使用蒸发、电解电镀、无电镀、丝网印刷或其它适当的金属沉积工艺在PCB 52的表面上方或层内形成导电信号迹线54。信号迹线54提供在半导体封装、所安装的部件和其它外部系统部件中的每一个之间的电通信。迹线54还提供到半导体封装中的每一个半导体封装的电源连接和地连接。
在一些实施例中，半导体器件具有两个封装级别。第一级别封装是用于将半导体管芯机械和电气地附接到中间衬底的技术。第二级别封装涉及将中间衬底机械和电气地附接到PCB。在其它实施例中，半导体器件可以只有第一级别封装，其中管芯被机械和电气地直接安装到PCB。
为了说明的目的，在PCB 52上示出若干类型的第一级别封装，包括接合线封装56和倒装芯片58。此外，若干类型的第二级别封装被示出为安装在PCB 52上，其包括球形栅格阵列（BGA）60、隆起焊盘芯片载体（BCC）62、连接盘栅格阵列（LGA）66、多芯片模块（MCM）68、四方扁平无引线封装（QFN）70、四方扁平封装72、嵌入式晶片级球形栅格阵列（eWLB）74和晶片级芯片比例封装（WLCSP）76。在一个实施例中，eWLB 74是扇出晶片级封装（Fo-WLP），且WLCSP 76是扇入晶片级封装（Fi-WLP）。根据系统要求，配置有第一和第二级别封装风格的任何组合的半导体封装的任何组合以及其它电子部件可连接到PCB 52。在一些实施例中，电子器件50包括单个附接的半导体封装，而其它实施例要求多个互连的封装。通过组合在单个衬底上方的一个或多个半导体封装，制造商可将预先制作的部件合并到电子器件和系统中。因为半导体封装包括复杂的功能，所以可使用较不昂贵的部件和流水线制造工艺来制造电子器件。因而得到的器件较不可能出故障且制造起来较不昂贵，从而导致对于消费者的较低的成本。
图2a示出具有基本衬底材料122的半导体晶片120，所述基本衬底材料122诸如是硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或用于结构支承的其它体半导体材料。如上所述，多个半导体管芯或部件124在由非活性管芯间晶片区域或划片街区126分离的晶片120上形成。划片街区126提供切断区域以将半导体晶片120分割成个别的半导体管芯124。在一个实施例中，半导体晶片120具有100-450毫米（mm）的宽度或直径。
图2b示出半导体晶片120的一部分的横截面视图。每一个半导体管芯124具有黑色或非活性表面128和包含模拟或数字电路的活性表面130，所述模拟或数字电路被实现为在管芯内形成并根据管芯的电气设计和功能电气地互连的有源器件、无源器件、导电层和介电层。例如，电路可包括一个或多个晶体管、二极管和在活性表面130内形成的其它电路元件以实现模拟电路或数字电路，诸如数字信号处理器（DSP）、ASIC、存储器或其它信号处理电路。半导体管芯124还可包含用于RF信号处理的集成无源器件（IPD），诸如电感器、电容器和电阻器。
使用PVD、CVD、电解电镀、无电镀或其它适当的金属沉积工艺来在活性表面130上方形成导电层132。导电层132可以是铝（Al）、铜（Cu）、锡（Sn）、镍（Ni）、金（Au）、银（Ag）或其它适当的导电材料中的一层或多层。导电层132作为电连接到活性表面130的接触焊盘而操作。如图2b所示，导电层132可被形成为离半导体管芯124的边缘的第一距离并排布置的接触焊盘。可替换地，导电层132可被形成为在多行中偏移的接触焊盘，使得第一行接触焊盘被布置为离管芯的边缘的第一距离，且与第一行交替的第二行接触焊盘被布置为离管芯的边缘的第二距离。
半导体晶片120经历作为质量控制过程的一部分的电测试和检查。手动视觉检查和自动光学系统用来在半导体晶片120上执行检查。可在半导体晶片120的自动光学分析中使用软件。视觉检查方法可采用设备，诸如扫描电子显微镜、高强度或紫外光、或者冶金显微镜。针对结构特性（包括翘曲、厚度变化、表面微粒、不规则性、裂缝、层离和褪色）检查半导体晶片120。
在半导体管芯124内的有源和无源部件经历对于电性能和电路功能的在晶片级的测试。如图2c所示，使用包括多个探针或测试头138的测试探头136或其它测试装置针对功能和电参数测试每一个半导体管芯124。探针138用来与每一个半导体管芯124上的节点或接触焊盘132进行电接触，并向接触焊盘132提供电刺激。半导体管芯124对电刺激做出响应，其由计算机测试系统140测量并与预期响应比较以测试半导体管芯的功能。电测试可包括电路功能、引线完整性、电阻率、连续性、可靠性、结深度、ESD、RF性能、驱动电流、阈值电流、泄漏电流和特定于部件类型的操作参数。半导体晶片120的检查和电测试使通过的半导体管芯124能够被指定为已知的好的管芯（KGD）以用在半导体封装中。
在图2d中，在半导体晶片120的活性表面130上方形成绝缘或钝化层160。使用PVD、CVD、印刷、层压、旋涂或喷涂来形成绝缘层160。绝缘层160包含二氧化硅（SiO2）、氮化硅（Si3N4）、氮氧化硅（SiON）、五氧化钽（Ta2O5）、氧化铝（Al2O3）、阻焊剂或具有类似的绝缘和结构性质的其它材料中的一层或多层。通过蚀刻或激光直接消融（LDA）来移除绝缘层160的一部分以形成在绝缘层中的开口，并暴露用于随后的电互连的导电层132。
在图2e中，使用锯条或激光切断工具170通过划片街区126将半导体晶片120分割成个别的半导体管芯124。个别的半导体管芯124可针对KGD后分割的识别进行检查和电测试。
图3a-3i图示与图1和2a-2e有关的形成PCB单元200的过程，所述PCB单元200将邻近于半导体管芯124进行封装，以通过半导体封装进行电互连。图3a示出核心衬底202的一部分的横截面视图。核心衬底202包括具有酚醛绵纸、环氧树脂、树脂、编织玻璃、冰铜玻璃（matte glass）、聚酯和其它加强纤维或织物的组合的聚四氟乙烯预浸渍材料（prepreg）、FR-4、FR-1、CEM-1或CEM-3的一个或多个层压层。在一个实施例中，核心衬底202是具有编织纤维和填料的复合物 。可替换地，核心衬底202包括一个或多个绝缘或钝化层。核心衬底202包括顶或后表面204和底或前表面206。在一个实施例中，核心衬底202的热膨胀（CTE）系数在4-15 ppm/℃的范围内。
在图3b中，使用激光钻孔、机械钻孔或深反应离子蚀刻（DRIE）形成穿过核心衬底202的多个穿孔。通孔完全穿过核心衬底202从表面204延伸到表面206。使用电解电镀、无电镀或其它适当的沉积工艺用Al、Cu、Sn、Ni、Au、Ag、钛（Ti）、钨（W）或其它适当的导电材料来填充通孔以形成z方向的垂直互连导电通孔或PTH 208。可替换地，使用PVD、CVD、电解电镀、无电镀或其它适当的金属沉积工艺在穿孔的侧壁上方形成导电层，且穿孔填充的中心部分填充有导电填料金属（例如Cu糊膏）或绝缘填料材料（例如聚合物塞）。
在图3c中，使用图案化和金属沉积工艺（诸如印刷、PVD、CVD、溅射、电解电镀或无电镀）在核心衬底202的表面204和导电通孔208上方形成导电层210。导电层210包括Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料中的一层或多层。导电层210电连接到导电通孔208。导电层210作为电连接到导电通孔208的接触焊盘进行操作。在其它实施例中，导电层210除了接触焊盘以外还形成可选的基准标记。在一个实施例中，导电层210的厚度在10-40 μm的范围内。
接触焊盘210被暴露在最终半导体封装中，以便随后与在PoP配置中的其它半导体封装或电子器件进行电互连。另一半导体封装将包括导电隆起焊盘、柱或机械地接合和电连接到接触焊盘210的其它互连结构。通孔208从其它半导体封装穿过PCB单元200传输电信号。接触焊盘210基于其它半导体封装的互连结构的要求、形成接触焊盘210的设备的能力和用来暴露接触焊盘的设备的重合公差而形成特定尺寸。当从表面204的上方看时，接触焊盘210以近似圆形的形状形成。然而，在其它实施例中使用接触焊盘210的其它形状。
在图3d中，使用PVD、CVD、印刷、旋涂、喷涂、狭缝式涂布、滚筒式涂布、层压、烧结或热氧化在核心衬底202的表面204和接触焊盘210的上方形成绝缘或钝化层212。绝缘层212包括SiO2、Si3N4、SiON、Ta2O5、Al2O3、氧化铪（HfO2）、苯并环丁烯（BCB）、聚酰亚胺（PI）、聚苯并恶唑（PBO）、有或没有填料或纤维的聚合物电介质抗蚀剂、或者具有类似结构和电介质性质的其它材料中的一层或多层。通过LDA、蚀刻或其它适当的工艺来移除绝缘层212的一部分，以形成开口213并暴露接触焊盘210的部分。在一些实施例中，绝缘层212作为用于随后的互连步骤的焊接掩模来操作。
图3e示出使用图案化和金属沉积工艺（诸如印刷、PVD、CVD、溅射、电解电镀或无电镀）在核心衬底202的表面206和导电通孔208上方形成的导电层214-216。导电层214-216包括Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料中的一层或多层。在一个实施例中，导电层214-216的厚度在10-40 μm的范围内。
导电层214-216包括接触焊盘214和虚设图案216。图3h所示的基准标记也在表面206上形成为导电层214-216的一部分。接触焊盘214通过导电通孔208电连接到接触焊盘210。在稍后的处理步骤中，RDL在表面206上方形成并电连接到接触焊盘214。由于与暴露接触焊盘210的设备比较的暴露接触焊盘214的制造设备的更好的重合公差，且因为连接到接触焊盘210的其它封装要求比连接到接触焊盘214的随后形成的RDL更大的接触焊盘，所以接触焊盘214形成得比接触焊盘210更小。由于接触焊盘214具有比接触焊盘210更小的宽度或直径，接触焊盘214包括比接触焊盘210的表面积更小的表面积。当从表面206的上方看时，接触焊盘214以近似圆形的形状形成。然而，在其它实施例中使用接触焊盘214的其它形状。
虚设图案216的个别部分被电隔离。术语“虚设图案”指的是不针对导电图案通常用于的用途（即，电互连）而形成的图案，但替代地被形成以增加重量以平衡PCB单元的侧面。在其它实施例中，虚设图案216用于附加的目的，例如接地平面。虚设图案216被设计成补偿与由接触焊盘210所覆盖的表面积相比的在由接触焊盘214所覆盖的表面积中的差异。虚设图案216被形成，使得由虚设图案216和接触焊盘214组合地覆盖的表面206的总面积近似等于由接触焊盘210覆盖的表面204的面积。在一个实施例中，由接触焊盘214和虚设图案216一起覆盖的面积在由接触焊盘210覆盖的面积的20%内。在另一实施例中，由接触焊盘214和虚设图案216一起覆盖的面积在由接触焊盘210覆盖的面积的10%内。
使用虚设图案216来平衡由导电材料所覆盖的表面204的面积与由导电材料所覆盖的表面206的面积减少了PCB单元200的翘曲。当PCB单元200的翘曲被限制时，PCB单元平放在载体上。在包括PCB单元200的半导体封装的随后压缩模塑期间减少了模具渗漏和PCB突然移动的情况。虚设图案216可在表面206上的任何图案中形成。在一个实施例中，虚设图案216被形成为多个四边形，每一个四边形在四个邻近的接触焊盘214的中心中。
在图3f中，使用PVD、CVD、印刷、旋涂、喷涂、狭缝式涂布、滚筒式涂布、层压、烧结或热氧化在核心衬底202的表面206、接触焊盘214和虚设图案216上方形成绝缘或钝化层218。绝缘层218包括SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、有或没有填料或纤维的聚合物电介质抗蚀剂、或者具有类似结构和电介质性质的其它材料中的一层或多层。通过LDA、蚀刻或其它适当的工艺来移除绝缘层218的一部分，以形成开口220并暴露接触焊盘214的部分。在一些实施例中，绝缘层212作为用于随后的互连步骤的焊接掩模来操作。在绝缘层218中的开口220形成有与在绝缘层212中的开口213近似相同的尺寸以控制PCB单元200的翘曲。在一个实施例中，开口220被形成为具有在开口213的尺寸的20%内的尺寸。虚设图案216保持被绝缘层218覆盖。图3f示出已完成的PCB单元200的一部分的横截面视图。
图3g图示在一个实施例中从表面204上方的PCB单元200的平面视图。绝缘层212是可直接看见的。每一个个别接触焊盘210的中心部分是穿过开口213可直接看见的。每一个个别接触焊盘210的周边部分被隐藏在绝缘层212之下看不到，并被图示为点线。切割切口或划片街区226是对于随后切割邻近于彼此形成的两个半导体封装保留的PCB单元200的区域。半导体封装在经重组的晶片中被制造，其中很多PCB单元200安排为邻近于很多半导体管芯124或其它电子器件。在切割经重组的晶片之后，由划片街区226分离的PCB单元200的部分均形成具有不同的半导体管芯124的分开的半导体封装的一部分。
图3h图示在与图3g相同的实施例中的从表面206上方的PCB单元200的平面视图。绝缘层218是可直接看见的。每一个个别接触焊盘214的中心部分是穿过开口220可直接看见的。每一个接触焊盘214的周边部分被隐藏在绝缘层218之下并被图示为点线。虚设图案216被隐藏在绝缘层218之下并被图示为点线。虚设图案216在其它形状或图案中且在其它实施例中在其它位置中形成。划片街区226将PCB单元200分离为两半。划片街区226是对于随后分割两个邻近的半导体封装保留的PCB单元200的区域，其中每一个半导体封装包括PCB单元200的一半。基准标记230在表面206上形成，并在随后的处理步骤期间用来使PCB单元200对齐。基准标记230包括形成为连同接触焊盘214和虚设图案216一起的导电层的字符或符号，所述虚设图案216通过在绝缘层218中连同开口220一起形成的开口而暴露。
在一个实施例中，核心衬底202被提供为对于同时形成的多个PCB单元200足够大的分层条。图3i图示具有三个邻近地形成的PCB单元200的PCB面板232。通过切割切口或划片街区234来分割面板232以在形成接触焊盘210、接触焊盘214、虚设图案216、绝缘层212和绝缘层218之后分离PCB单元200。使用激光切断工具或锯条来分割面板232。在一个实施例中，具有在100到3000的范围内的磨粒尺寸的锯条用来分割PCB面板232。在另一实施例中，具有在200-1000的范围内的磨粒尺寸的锯条用来分割PCB面板232。
在其它实施例中，对于特定的封装设计如果需要，可垂直于划片街区234分割PCB面板232以创建不同长度的PCB单元。例如在一个实施例中，除了划片街区234以外还通过切割切口或划片街区236来分割PCB面板232，以创建两个不同长度的PCB单元。在一些实施例中，在核心衬底202上在其它图案中或在其它数量的列和行中形成通孔208、接触焊盘210和接触焊盘214。图8a-8i图示用来形成PCB单元的其它图案，但不是可能图案的无遗漏图示。
图4a-4h关于图3a-3i图示形成PCB单元的可替换实施例。图4a示出包括导电柱242而不是导电通孔208的PCB单元240，如同图3f中的PCB单元200一样。柱242与沙漏类似地成形，其具有比柱242的中心厚的朝着表面204和206的端部。除了的形成导电柱242而不是通孔208以外，PCB单元240与PCB单元200类似地形成并操作。
图4b图示包括柱252而不是导电通孔208的PCB单元250，如同图3f中的PCB单元200一样。导电柱252与圆锥体类似地成形，其具有比朝着表面206的相对端厚的朝着表面204的端部和在柱252的两端之间的厚度中的梯度。除了形成柱252而不是通孔208以外，PCB单元250与PCB单元200类似地形成并操作。
图4c图示具有取代开口213的在绝缘层212中形成的开口262以及除了开口220以外的在绝缘层218中形成的附加虚设开口264的PCB单元260。术语“虚设开口”指的是不针对开口通常用于的用途（即，穿过开口到导电层的电互连）而形成的开口，但替代地被形成以减少重量并使PCB单元的侧面平衡。在PCB单元260的一些实施例中，有限的导电虚设图案在邻近于接触焊盘210的表面240上形成，类似于虚设图案216。在接触焊盘210和在表面204上形成的可选的有限虚设图案之间维持至少50 μm的横向距离。
开口262类似于开口213，但形成得比接触焊盘210更大。每一个个别的接触焊盘210完全在个别开口262的覆盖区内。在PCB单元260中，没有绝缘层212的部分覆盖在接触焊盘210上面。开口262允许随后的非焊接掩模限定（NMSD）的互连。互连结构被接合到接触焊盘210，而不接触绝缘层212，即，绝缘层212不充当焊接掩模。互连结构的形状不被绝缘层212中的开口262限定。在一个实施例中，绝缘层212的厚度比接触焊盘210的厚度大小于或等于20 μm。在另一实施例中，绝缘层212的厚度比接触焊盘210的厚度大小于或等于5 μm。
由于如与开口220比较的在PCB单元260中的开口262的较大尺寸，不平衡在表面204上方的绝缘层212中的材料的量和在表面206上方的绝缘层218中的材料的量之间创建。在绝缘层212和绝缘层218之间的所覆盖的表面积中的不平衡增加了PCB单元260的翘曲的风险。为了保持绝缘层212的覆盖面积近似等于绝缘层218的覆盖面积并减少PCB单元260的翘曲，通过LDA、蚀刻或其它适当的工艺在绝缘层218中形成虚设开口264。在核心衬底202上方或在虚设图案216上方形成穿过绝缘层218的虚设开口264。在一个实施例中，一些虚设开口264在虚设图案216上方形成，且一些虚设开口264在虚设图案216的覆盖区和接触焊盘214之外的核心衬底202上方形成。虚设开口264被形成，使得在绝缘层218中的虚设开口264和开口220的总面积近似等于在绝缘层212中的开口262的面积。在一个实施例中，虚设开口264和开口220组合的面积在开口262的面积的10%内。
图4d-4f图示包括使每一个个别接触焊盘210电连接到各自的个别接触焊盘214的多个导电通孔270的PCB单元269。在所示实施例中，每个个别接触焊盘210和接触焊盘214使用两个导电通孔270，然而每对相对的接触焊盘可利用多于两个的导电通孔。
图4d示出具有每个接触焊盘210和接触焊盘214的两个导电通孔270的PCB单元269的部分横截面。导电通孔270与在PCB单元200中的导电通孔208类似地形成。接触焊盘210和214可以是圆形、卵形、长方形或其它形状，如接触多个导电通孔270所要求的。
图4e图示每个接触焊盘210使用的两个导电通孔270，两个导电通孔270被定向成垂直于划片街区226。接触焊盘210在卵形形状中形成以接触两个接触通孔270。图4f图示定向成与划片街区226和卵形接触焊盘210平行的两个导电通孔270。定向成与划片街区226、与卵形或长方形接触焊盘210平行的两个导电通孔270减小了PCB单元269的所要求的宽度，并允许在接触焊盘210和随后邻近于PCB单元269封装的半导体管芯之间的附加间隙。在其它实施例中使用多个导电通孔270的其它方位。
图4g图示3D模塑料棒273。3D模塑料棒273包括具有相对的表面276和278的核心衬底274。核心衬底274与PCB单元200中的核心衬底202类似地操作，但核心衬底274由使用具有固化的模塑或层压工艺的模塑料形成。核心衬底274可由聚合物复合材料（诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯或具有适当填料的聚合物）形成。
使用激光钻孔、机械钻孔或DRIE形成穿过核心衬底274的多个模穿孔。在一个实施例中，使用双侧激光钻孔。通孔完全穿过核心衬底274从表面276延伸到表面278。使用电解电镀、无电镀或其它适当的沉积工艺用Al、Cu、Sn、Ni、Au、Ag、Ti、W或其它适当的导电材料填充通孔以形成z方向垂直互连导电通孔或PTH 280。在一个实施例中，使用改性半电镀添加剂（MSAP）工艺来形成导电通孔280。
在导电通孔280形成之后，使用图案化和金属沉积工艺（诸如印刷、PVD、CVD、溅射、电解电镀或无电镀）在核心衬底274的表面276和导电通孔280上方形成导电层282。导电层282包括Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料中的一层或多层。导电层282类似于PCB单元200的导电层210，并电连接到导电通孔280。导电层282作为电连接到导电通孔280的接触焊盘来操作。导电层282的接触焊盘以近似圆形的形状形成，虽然在其它实施例中使用接触焊盘的其它形状。
使用图案化和金属沉积工艺（诸如印刷、PVD、CVD、溅射、电解电镀或无电镀）在核心衬底274的表面278和导电通孔280上方形成导电层284-286。导电层284-286包括Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料中的一层或多层。
导电层284-286包括类似于接触焊盘214的接触焊盘284和类似于虚设图案216的虚设图案286。基准标记也在表面278上形成为导电层284-286的一部分。接触焊盘284通过导电通孔280电连接到接触焊盘282。在稍后的处理步骤中，RDL在接触焊盘284上方形成并电连接到接触焊盘284。由于与暴露并电连接接触焊盘282的制造设备比较的暴露并电连接接触焊盘284的制造设备的更好的重合公差，接触焊盘284被形成得比接触焊盘282小。
虚设图案286的个别部分被电隔离。在其它实施例中，虚设图案286用于另一目的，例如接地平面。虚设图案286被设计成补偿与接触焊盘282所覆盖的表面积比较的在接触焊盘284所覆盖的表面积中的差异。接触焊盘284被形成得比接触焊盘282更小，这创建了在表面276和表面278之间的不平衡。当从表面278的上方看时，接触焊盘284以近似圆形的形状形成。然而在其它实施例中使用接触焊盘284的其它形状。
虚设图案286被形成，使得由虚设图案286和接触焊盘284组合地覆盖的表面278的总面积近似等于接触焊盘282所覆盖的表面276的面积。在一个实施例中，由接触焊盘284和虚设图案286一起覆盖的面积在由接触焊盘282覆盖的面积的20%内。在另一实施例中，由接触焊盘284和虚设图案286一起覆盖的面积在由接触焊盘282覆盖的面积的10%内。使用虚设图案286来使在表面276和表面278上形成的导电材料平衡减少了3D模塑料棒273的翘曲，从而在半导体封装的随后压缩模塑期间控制模具渗漏并避免PCB突然移动。虚设图案286可在表面278上的任何图案中形成。在一个实施例中，虚设图案286被形成为多个四边形，每一个四边形在四个邻近的接触焊盘284的中心中。
使用PVD、CVD、印刷、旋涂、喷涂、狭缝式涂布、滚筒式涂布、层压、烧结或热氧化在核心衬底274的表面278上方形成绝缘或钝化层218。绝缘层288包括SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、有或没有填料或纤维的聚合物电介质抗蚀剂、或者具有类似结构和电介质性质的其它材料中的一层或多层。在一个实施例中，绝缘层288的厚度大于接触焊盘284和虚设图案286的厚度。在另一实施例中，绝缘层288的厚度小于接触焊盘284和虚设图案286的厚度。在一些实施例中，绝缘层288作为用于随后的互连步骤的焊接掩模来操作。在一些实施例中，类似于绝缘层288的绝缘层也在核心衬底274的表面276上方形成。在形成之后，3D模塑料棒273与PCB单元200类似地被使用。
图4h图示3D模塑料棒289。3D模塑料棒289包括来自图4g的核心衬底274和导电通孔280。在表面276和278上使用研磨或湿蚀刻工艺。在一个实施例中，接触焊盘282、接触焊盘284、虚设图案286和绝缘层288在核心衬底274上方形成，且然后研磨或湿蚀刻工艺用来只留下核心衬底274和导电通孔280。3D模塑料棒289与PCB单元200类似地被使用。
图5a示出包含牺牲基体材料（例如硅、聚合物、氧化铍、玻璃或用于结构支承的其它适当的低成本刚性材料）的载体或临时衬底290的一部分的横截面视图。界面层或双侧胶带292在载体290上方形成为临时粘合接合膜、蚀刻停止层或热释放层。
载体290可以是具有多个半导体管芯124和PCB单元的容量的圆形或矩形面板（大于300 mm）。载体290可具有比半导体晶片120的表面积更大的表面积。较大的载体减小半导体封装的制造成本，因为较多的半导体管芯可在较大的载体上进行处理，从而减小每单位成本。针对正被处理的晶片或载体的尺寸来设计和配置半导体封装和处理设备。
为了进一步减小制造成本，独立于半导体管芯124的尺寸或半导体晶片120的尺寸来选择载体290的尺寸。也就是说，载体290具有固定或标准化的尺寸，其可适应从一个或多个半导体晶片120分割的各种尺寸的半导体管芯124。在一个实施例中，载体290是具有330mm的直径的圆形。在另一实施例中，载体290是具有560 mm的宽度和600 mm的长度的矩形。半导体管芯124可具有10 mm乘10 mm的尺寸，其被放置在标准化的载体290上。可替换地，半导体管芯124可具有20 mm乘20 mm的尺寸，其被放置在相同的标准化的载体290上。因此，标准化的载体290可处理任何尺寸的半导体管芯124和PCB单元，这允许随后的半导体处理设备被标准化到普通载体，即，独立于管芯尺寸或进来的晶片尺寸。可使用用来处理来自任何进来的晶片尺寸的任何半导体管芯尺寸的一组公共的处理工具、设备和材料的账单为标准载体设计和配置半导体封装设备。公共或标准化的载体290通过减小或消除对于基于管芯尺寸或进来的晶片尺寸的专用半导体处理线的需要来降低制造成本。通过选择预先确定的载体尺寸以用于来自所有半导体晶片的任何尺寸半导体管芯，可实现柔性的制造线。
通过在具有朝着载体定向的半导体管芯124的活性表面130和PCB单元300的接触焊盘214的情况下使用例如拾取和放置操作将来自图2e的半导体管芯124和PCB单元300安装到载体290和界面层292来形成经重组的晶片296。虚设图案216减少PCB单元300的翘曲，允许PCB单元平放在界面层292上。因此，与核心衬底202相对的绝缘层218的表面完全接触界面层292。没有间隙存在于PCB单元300和界面层292之间，减少了模具渗漏和PCB突然移动。
图5b在平面视图中示出来自图5a的经重组的晶片296的部分布局。半导体管芯124以规则间隔放置在载体290和界面层292上。PCB单元或Y棒300被放置在水平邻近半导体管芯124之间的界面层292上。PCB单元或X棒302被放置在垂直邻近的半导体管芯124之间的界面层292上。PCB单元300和302类似于来自图3f-3i的PCB单元200，但PCB单元300和302在不同的长度处从PCB面板232被切断。在平面视图中，PCB单元300和302的接触焊盘210和绝缘层212以及半导体管芯124的表面128是可直接看见的。在邻近半导体管芯124、PCB单元300和PCB单位302之间提供空间，使得界面层292在PCB单元和半导体管芯之间是可见的。在其它实施例中，PCB单元300或PCB单元302被切断到较短的长度以提供在邻近PCB单元之间的附加空间。划片街区306指示为个别半导体管芯124随后分割成分开的封装保留的空间。
在一个实施例中，在半导体管芯124和邻近PCB单元300和302之间提供至少300 μm的距离。在另一实施例中，在半导体管芯124和邻近PCB单元300和302之间提供至少200 μm的距离。在一个实施例中，在个别接触焊盘210和邻近划片街区306之间的距离是80 μm。PCB单元300和302包括比半导体管芯124的厚度小的厚度。在一个实施例中，PCB单元300和PCB单元302形成有具有不同的CTE值的核心衬底，以便使经重组的晶片296平衡并减少封装翘曲。
在图5c中，密封剂或模塑料310使用糊膏印刷、压缩模塑、传递模塑、液体密封剂模塑、真空层压、旋涂或其它适当的涂抹器沉积在半导体管芯124、PCB单元300和302及载体290上方作为绝缘材料。特别是，密封剂310覆盖半导体管芯124的侧表面和表面128以及PCB单元300和302的侧表面、绝缘层212和导电层210。密封剂310可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯或具有适当填料的聚合物。密封剂310是不导电的，并在环境上保护半导体器件免受外部元件和污染物。密封剂310还保护半导体管芯124，使其不由于暴露于光而退化。
当压缩模塑用于形成密封剂310时，制造缺陷（例如模具渗漏和PCB单元突然移动）出现。当密封剂310在界面层292和PCB单元300、PCB单元302或半导体管芯124之间渗漏时，模具渗漏出现。模具渗漏使密封剂310覆盖PCB单元300或302的接触焊盘214或半导体管芯124的导电层132。当接触焊盘214或导电层132被覆盖时，与随后形成的RDL的电接触是困难的。在一些情况中，必须使用附加的处理步骤清除覆盖接触焊盘214或导电层132的密封剂。在其它情况中，覆盖接触焊盘214或导电层132的密封剂阻挡随后形成的RDL并创建电开路。
PCB单元突然移动描述了当来自密封剂310的压缩模塑的压力使个别PCB单元300或302相对于载体290移动时的条件。当PCB单元300或302移动到在载体290上的适当的对齐之外时，随后形成的RDL不能够适当地连接到接触焊盘214。由于虚设图案216，PCB单元300和302包括在表面204和表面206上的近似相同量的导电材料。布置在表面204和表面206上的导电材料的平衡减少翘曲，从而在压缩模塑期间控制模具渗漏并减少PCB单元突然移动。
在图5d中，通过化学蚀刻、机械剥离、化学机械平面化（CMP）、机械研磨、热烘烤、UV光、激光扫描或湿剥除来移除载体290和界面层292以暴露半导体管芯124的绝缘层160和导电层132以及PCB单元300和302的绝缘层218和接触焊盘214。半导体管芯124的表面128以及半导体管芯的侧面保持被密封剂310覆盖作为保护面板以增加产量，特别是当表面安装半导体管芯时。
在图5e中，在绝缘层160、绝缘层218、导电层132、接触焊盘214和密封剂310上方形成绝缘或钝化层320。绝缘层320包含SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似的绝缘和结构性质的其它材料中的一层或多层。绝缘层320遵循绝缘层160和绝缘层218的轮廓。因此，绝缘层160、绝缘层218、导电层132、接触焊盘214和密封剂310的暴露部分由绝缘层320覆盖。绝缘层320包括与半导体管芯123相对的表面，其在整个经重组的晶片296上基本上是扁平的。通过LDA、蚀刻或其它适当的工艺来移除绝缘层320的一部分以暴露用于随后的电互连的导电层132和接触焊盘214。
使用PVD、CVD、电解电镀、无电镀或其它适当的金属沉积工艺在绝缘层320和经重组的晶片296上方形成导电层322。导电层322包含Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料中的一层或多层。在一个实施例中，导电层322包括Ti/Cu、钛钨（TiW）/Cu或耦合剂/Cu的粘合层或种子层。具有良好湿蚀刻选择性的另一金属（诸如Ni、Au或Ag）可选地被添加到种子层。通过溅射、无电镀或通过结合无电镀沉积层压Cu箔来沉积种子层。导电层322电连接到导电层132和接触焊盘214。导电层322的部分根据半导体管芯124的设计和功能可以是电公共或电隔离的，并作为RDL来操作以扇出并从半导体管芯延伸电连接。
在图5f中，绝缘或钝化层324在绝缘层320和导电层322上方形成。绝缘层324包含SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似的绝缘和结构性质的其它材料中的一层或多层。绝缘层324遵循导电层322的轮廓。因此，绝缘层320和导电层322的暴露部分由绝缘层324覆盖。绝缘层324包括与半导体管芯124相对的表面，其在整个经重组的晶片296上基本上是扁平的。通过LDA、蚀刻或其它适当的工艺来移除绝缘层324的一部分以暴露用于随后的电互连的导电层322。
使用PVD、CVD、电解电镀、无电镀或其它适当的金属沉积工艺在绝缘层324和经重组的晶片296上方形成导电层326。导电层326包含Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料中的一层或多层。在一个实施例中，导电层326包括Ti/Cu、TiW/Cu或耦合剂/Cu的粘合层或种子层。具有良好湿蚀刻选择性的另一金属（诸如Ni、Au或Ag）可选地被添加到种子层。通过溅射、无电镀或通过结合无电镀沉积层压Cu箔来沉积种子层。导电层326穿过导电层322电连接到导电层132和接触焊盘214。导电层326的部分根据半导体管芯124的设计和功能可以是电公共或电隔离的，并作为RDL来操作以扇出并从半导体管芯延伸电连接。
在图5g中，绝缘或钝化层328在绝缘层324和导电层326上方形成。绝缘层328包含SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似的绝缘和结构性质的其它材料中的一层或多层。绝缘层328遵循导电层326的轮廓。因此，绝缘层324和导电层326的暴露部分由绝缘层328覆盖。绝缘层328包括与半导体管芯124相对的表面，其在整个经重组的晶片296上基本上是扁平的。通过LDA、蚀刻或其它适当的工艺来移除绝缘层328的一部分以暴露用于随后的电互连的导电层326。
导电隆起焊盘材料使用蒸发、电解电镀、无电镀、球下坠或丝网印刷工艺沉积在导电层326上方。隆起焊盘材料可以是Al、Sn、Ni、Au、Ag、铅（Pb）、铋（Bi）、Cu、焊料和其组合与可选的焊剂溶液。例如，隆起焊盘材料可以是低共熔Sn/Pb、高铅焊料或无铅焊料。隆起焊盘材料使用适当的附接或接合工艺接合到导电层326。在一个实施例中，隆起焊盘材料通过在它的熔点上方加热材料而被回流以形成球或隆起焊盘330。在一些应用中，隆起焊盘330被二次回流以改进与导电层326的电接触。在一个实施例中，隆起焊盘330在下面的隆起焊盘金属化（UBM）层上方形成。隆起焊盘330也可被压缩接合或热压缩接合到导电层326。隆起焊盘330代表可在导电层326上方形成的一种类型的互连结构。互连结构还可使用接合线、导电糊膏、短柱隆起焊盘、微隆起焊盘或其它电互连。
在图5h中，经重组的晶片296被放置在可选的背面研磨胶带338上并经历使用研磨机340的背面研磨操作或其它适当的机械或蚀刻工艺以减小经重组的晶片的厚度并暴露半导体管芯124。背面研磨操作留下在经重组的晶片的整个宽度上基本上均匀的经重组的晶片296的新表面350。密封剂310的一部分在背面研磨之后保持在绝缘层212上方。在其它实施例中，背面研磨操作暴露绝缘层212。在要求较高质量的抛光的一些实施例中，在经重组的晶片296的表面350上执行附加的泥浆抛光。
在图5i中，使用PVD、CVD、印刷、层压、旋涂、喷涂、烧结或热氧化在经重组的晶片296的表面350上方形成可选的背侧保护或翘曲平衡层352。翘曲平衡层352包含SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似的绝缘和结构性质的其它材料中的一层或多层。翘曲平衡层352保护半导体管芯124并提供经重组的晶片296的翘曲调谐能力。在一个实施例中，翘曲平衡层352包含瞬时固化热固性粘合剂。在翘曲平衡层352的形成之后移除背面研磨胶带338。
在图5j中，用支承胶带358重新粘住经重组的晶片296。开口360穿过翘曲平衡层352和密封剂310形成以使用激光器362通过LDA暴露接触焊盘210。在一个实施例中，开口360的下直径至少60 μm，比接触焊盘210大，且开口360的上直径比邻近接触焊盘210的节距大。在其它实施例中，开口360的上直径小于邻近接触焊盘210的节距，使得翘曲平衡层352的一部分保持在邻近接触焊盘210之间。在开口360形成之后，经重组的晶片296经历清洗过程和然后可选的Cu有机保焊剂（OSP）过程。
在图5k中，移除支承胶带358，且穿过翘曲平衡层352、密封剂310、PCB单元300和302以及绝缘层320、324和328使用锯条或激光切断工具370将半导体管芯124分割成个别的封装372。图6示出在分割之后的封装372。半导体管芯124通过导电层322和326电连接到隆起焊盘330，所述导电层322和326作为RDL结构操作以扇出并从半导体管芯延伸电连接。封装372使用用于电和机械连接的隆起焊盘330安装到衬底或另一半导体封装。第二半导体封装或其它电子器件被安装到封装372并经由接触焊盘210、通孔208、导电层322和导电层326电连接到半导体管芯124和隆起焊盘330。封装372包括具有邻近于半导体管芯彼此相对的两个不同的PCB单元300的一半的半导体管芯124。两个不同的PCB单元302的一半在邻近于半导体管芯124的封装372中，彼此相对，并垂直于PCB单元300而对齐。换句话说，半导体管芯124由在半导体管芯周围形成矩形或正方形的两个不同的PCB单元300的一半和两个不同的PCB单元302的一半围绕。PCB单元300和302提供在半导体管芯124周围并穿过封装372的电连接。PCB单元300和302包括虚设图案216以使在表面204和206上的导电材料的量平衡。在具有在表面204和206上的导电材料所覆盖的近似相同的表面积的情况下，PCB单元300和302的翘曲被控制。模具渗漏和PCB突然移动的出现减少了。因此，PCB单元300和302在密封剂310的压缩模塑之后保持适当地对齐。导电层322能够进行到接触焊盘214的适当的电连接，且开口360适当地暴露接触焊盘210。
从图5i继续，图7a图示形成包括半导体管芯124及PCB单元300和302的半导体封装的可替换实施例。用支承胶带358重新粘住来自图5i的经重组的晶片296。使用部分研磨或宽研磨切割过程来移除翘曲平衡层352、密封剂310和绝缘层212的部分。接触焊盘210被暴露以随后与另一半导体封装或电子器件进行电互连。接触焊盘210的表面被制作成与绝缘层212的表面共平面。在接触焊盘210暴露之后，经重组的晶片296经历清洗过程和然后可选的Cu OSP过程。
在图7b中，移除支承胶带358，且穿过PCB单元300和302以及绝缘层320、324和328使用锯条或激光切断工具380将半导体管芯124分割成个别的封装382。图7c示出在分割之后的封装382。半导体管芯124通过导电层322和326电连接到隆起焊盘330，所述导电层322和326作为RDL结构操作以扇出并从半导体管芯延伸电连接。封装382使用用于电和机械连接的隆起焊盘330安装到衬底或另一半导体封装。第二半导体封装或其它电子器件被安装到封装382并经由接触焊盘210、通孔208、导电层322和导电层326电连接到半导体管芯124和隆起焊盘330。封装382包括具有邻近于半导体管芯彼此相对的两个不同的PCB单元300的一半的半导体管芯124。两个不同的PCB单元302的一半邻近于半导体管芯124，彼此相对，并垂直于PCB单元300而对齐。PCB单元300和302提供在半导体管芯124周围的电连接。PCB单元300和302包括虚设图案216以使在表面204和206上的导电材料的量平衡。在具有在表面204和206上的导电材料所覆盖的近似相同的表面积的情况下，模具渗漏和PCB突然移动的出现减少了。PCB单元300和302在密封剂310的压缩模塑之后保持适当地对齐，允许导电层322进行到接触焊盘214的适当的电连接。
图8a图示PCB面板400。PCB面板400类似于在图3i中的PCB面板232。在分割成个别的PCB单元或Y棒402之前，通过激光钻孔、机械钻孔、DRIE或其它适当的工艺形成穿过PCB面板400的通孔或开口404。开口404沿着切割切口或划片街区406形成，使得当PCB面板400被分割成个别的PCB单元402时，每一个个别的开口404形成在两个分割的PCB单元的侧壁中的缺口。
图8b图示PCB面板420。PCB面板420类似于PCB面板400。在分割成个别的PCB单元或X棒422之前，使用激光钻孔、机械钻孔、DRIE或其它适当的工艺形成穿过PCB面板420的通孔或开口424。开口424沿着切割切口或划片街区426形成，使得当PCB面板420被分割成个别的PCB单元422时，每一个个别的开口424形成在两个分割的PCB单元的侧壁中的缺口。
图8c图示经重组的晶片440。经重组的晶片440类似于在图5b中的经重组的晶片296。PCB单元402包括穿过开口404通过分割PCB面板400形成的缺口442。PCB单元422包括穿过开口424通过分割PCB面板420形成的缺口444。经重组的晶片440被安排在平面视图中，使得PCB单元402的每一个缺口442邻近于PCB单元422的缺口444并面向PCB单元422的缺口444。缺口442和444改进PCB单元402和422到密封剂的粘合，所述密封剂随后类似于图5c中的密封剂310在经重组的晶片440上方形成。缺口442和444填充有密封剂。布置在缺口442和444中的密封剂被固化并变硬，提供增加的强度来将PCB单元402和422保持在经重组的晶片440中的适当的位置。缺口442和444还帮助释放在邻近的PCB单元402和422之间的区域处的应力集中。经重组的晶片440经历与图5c-5k和6所示的过程类似的形成半导体封装的过程。通过划片街区450分割半导体管芯124以创建个别的半导体封装。
图8d图示经重组的晶片460。经重组的晶片460类似于在图8c中的经重组的晶片440。PCB单元402包括穿过开口404通过分割PCB面板400形成的缺口442。PCB单元402还包括通孔或开口462，其在将PCB面板400分割成个别的PCB单元之前使用激光钻孔、机械钻孔、DRIE或其它适当的工艺形成。一些开口462在划片街区406上形成，使得当PCB面板400被分割时，开口462形成类似于缺口442的在个别PCB单元402的侧壁中的缺口。PCB单元422包括穿过开口424通过分割PCB面板420而形成的缺口444。PCB单元422还包括通孔或开口464，其在分割PCB面板420之前使用激光钻孔、机械钻孔、DRIE或其它适当的工艺形成。一些开口464在划片街区426上形成，使得当PCB面板420被分割时，开口464形成类似于缺口444的在个别PCB单元422的侧壁中的缺口。
经重组的晶片460被安排在平面视图中，使得PCB单元402的每一个缺口442邻近于PCB单元422的缺口444并面向PCB单元422的缺口444。缺口442、缺口 444、开口426和开口464改进PCB单元402和422到密封剂的粘合，所述密封剂随后类似于图5c中的密封剂310在经重组的晶片440上方形成。缺口442、缺口 444、开口426和开口464填充有被固化并变硬的密封剂。布置在开口462和464中的固化密封剂提供增加的强度来将PCB单元402和422保持在经重组的晶片460中的适当的位置。缺口442和444还帮助释放在邻近的PCB单元402和422之间的区域处的应力集中。
图8e图示在密封剂468被沉积在经重组的晶片460上方之后的开口462。密封剂468填充开口462，并提供支承以将PCB单元402保持在经重组的晶片460中的适当的位置。当经重组的晶片460通过划片街区470分割成个别的半导体封装时，开口462中的密封剂的一部分与已分割半导体封装中的每一个半导体封装保持在一起，并继续将PCB单元402保持在半导体封装中的适当的位置。开口464以与开口462相同的方式操作。
图8f图示具有填充有密封剂48的缺口444和464的PCB单元422的侧视图。密封剂468填充缺口444和464，提供支承以将PCB单元422保持在经重组的晶片460中的适当的位置。缺口442和462以与缺口444和464相同的方式操作。
图8g图示用于将PCB面板400分割成个别的PCB单元402的可替换实施例。分段切断用来分割PCB面板400。使用比用来穿过表面204分割的更宽的刀片来穿过表面206分割PCB面板400。在PCB单元402的周边周围创建唇缘或凸缘471。凸缘471嵌入密封剂468中作为经重组的晶片460的一部分。嵌入密封剂468中的凸缘471帮助将PCB单元402保持在适当的位置。凸缘471延伸表面204，使得表面204具有比表面206的宽度大的宽度。表面204具有比表面206大的表面积。具有凸缘471的图8g的实施例在设计中特别有用，其中PCB单元402包括小于或等于0.35 mm的通孔208的节距。
经重组的晶片460经历与图5c-5k和6所示的过程类似的形成半导体封装的过程。
图8h图示经重组的晶片480。经重组的晶片480类似于在图5b中的经重组的晶片296，但通孔208、接触焊盘210和接触焊盘214在不同的图案中形成。PCB单元482和484被形成，使得当PCB单元放置成邻近于半导体管芯124时，每一个PCB单元的虚设PCB区域468被布置在半导体管芯附近。虚设PCB区域486是在没有通孔208、导电焊盘210或导电焊盘214的情况下形成的PCB单元的区域。虚设区域486的图案被设计成控制经重组的晶片480的翘曲。在一个实施例中，当半导体管芯124的面积大于或等于形成有半导体管芯124及PCB单元482和484的最终半导体封装的总面积的70%时，使用虚设PCB区域486。虚设PCB区域486的尺寸和形状在必要时被调整以调谐经重组的晶片480的翘曲。经重组的晶片480经历与图5c-5k和6所示的过程类似的形成半导体封装的过程。通过划片街区490分割半导体管芯124以创建个别的半导体封装。
图8i图示经重组的晶片500。经重组的晶片500类似于在图5b中的经重组的晶片，但与PCB单元300和302比较具有在PCB单元502和504的中心处形成的更少行的通孔208。PCB单元502和504包括沿着邻近于经重组的晶片500的划片街区510的PCB单元502和504的中心部分进行的通孔或开口506的行。开口506使用激光钻孔、机械钻孔、DRIE或其它适当的工艺来形成，并在类似于图5c所示的步骤的随后的处理步骤期间被填充有密封剂。沉积到开口506中的密封剂提供增加的强度以将PCB单元502和504保持在适当的位置。经重组的晶片500经历与图5c-5k和6所示的过程类似的形成半导体封装的过程。通过划片街区510分割半导体管芯124以创建个别的半导体封装。
虽然已经详细图示了本发明的一个或多个实施例，技术人员将认识到，在不脱离如在下面的权利要求中阐述的本发明的范围的情况下可做出对那些实施例的修改和适应。

Claims (15)

1.一种制造半导体器件的方法，包括：
提供衬底；
在衬底的第一表面上方形成多个第一接触焊盘；
在所述衬底的第二表面上方形成多个第二接触焊盘；
在所述衬底的第二表面上方形成虚设图案，其中由所述第一接触焊盘覆盖的所述第一表面的面积近似等于由所述第二接触焊盘覆盖的所述第二表面的面积加上由所述虚设图案覆盖的所述第二表面的面积；
将所述衬底设置在载体上；
将半导体管芯设置在衬底的覆盖区之外的载体上；以及
在所述半导体管芯和衬底上方沉积密封剂。
2.如权利要求1所述的方法，进一步包括：
在所述衬底的侧壁中形成第一缺口；
提供第二衬底；
在所述第二衬底的侧壁中形成第二缺口；
将所述衬底和所述第二衬底设置在所述载体上，其中所述第一缺口和第二缺口相互对齐；以及
沉积所述密封剂延伸到所述第一缺口和所述第二缺口中。
3.如权利要求1所述的方法，进一步包括形成穿过所述衬底的开口。
4.如权利要求1所述的方法，进一步包括：
在所述衬底的所述第一表面上方形成第一绝缘层；
在所述第一接触焊盘上方的第一绝缘层中形成多个第一开口；
在所述衬底的所述第二表面上方形成第二绝缘层；
在所述第二接触焊盘上方的第二绝缘层中形成多个第二开口；以及
在所述第二绝缘层中形成多个虚设开口，其中所述虚设开口和第二开口组合的面积近似等于所述第一开口的面积。
5.一种制造半导体器件的方法，包括：
提供衬底；
在衬底的第一表面上方形成多个第一接触焊盘；
在衬底的第二表面上方形成多个第二接触焊盘；以及
在所述衬底的第二表面上方形成虚设图案，其中通过第一接触焊盘的表面面积和第二接触焊盘的表面面积之间的差异确定虚设图案的表面面积。
6.如权利要求5所述的方法，进一步包括在所述衬底的侧壁中形成缺口。
7.如权利要求5所述的方法，进一步包括形成穿过所述衬底的开口。
8.如权利要求7所述的方法，进一步包括在所述衬底的所述开口中沉积密封剂。
9.如权利要求5所述的方法，进一步包括：
在所述衬底的所述第一表面上方形成第一绝缘层；
在所述衬底的所述第二表面上方形成第二绝缘层；以及
在所述第二绝缘层中形成虚设开口以平衡所述第二绝缘层和第一绝缘层。
10.如权利要求5所述的方法，其中所述衬底的所述第一表面包括比所述衬底的所述第二表面的宽度大的宽度。
11.一种半导体器件，包括：
衬底；
在所述衬底的第一表面上方形成的第一导电层；以及
在所述衬底的第二表面上方形成的虚设图案。
12.如权利要求11所述的半导体器件，其中所述衬底包括开口。
13.如权利要求12所述的半导体器件，进一步包括设置在所述衬底的所述开口中的密封剂。
14.如权利要求11所述的半导体器件，其中所述衬底的所述第一表面包括比所述衬底的所述第二表面的宽度大的宽度。
15. 如权利要求11所述的半导体器件，进一步包括：
与所述衬底相邻设置的半导体管芯；以及
在所述半导体管芯和所述衬底上方沉积的密封剂。
CN201810951738.4A 2013-10-29 2014-09-05 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法 Active CN109411410B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810951738.4A CN109411410B (zh) 2013-10-29 2014-09-05 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201361897176P 2013-10-29 2013-10-29
US61/897176 2013-10-29
US14/329464 2014-07-11
US14/329,464 US9449943B2 (en) 2013-10-29 2014-07-11 Semiconductor device and method of balancing surfaces of an embedded PCB unit with a dummy copper pattern
CN201410451734.1A CN104576517B (zh) 2013-10-29 2014-09-05 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
CN201810951738.4A CN109411410B (zh) 2013-10-29 2014-09-05 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410451734.1A Division CN104576517B (zh) 2013-10-29 2014-09-05 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法

Publications (2)

Publication Number Publication Date
CN109411410A true CN109411410A (zh) 2019-03-01
CN109411410B CN109411410B (zh) 2023-09-26

Family

ID=52994482

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202311134447.3A Pending CN117080161A (zh) 2013-10-29 2014-09-05 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
CN201810951738.4A Active CN109411410B (zh) 2013-10-29 2014-09-05 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
CN201410451734.1A Active CN104576517B (zh) 2013-10-29 2014-09-05 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311134447.3A Pending CN117080161A (zh) 2013-10-29 2014-09-05 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410451734.1A Active CN104576517B (zh) 2013-10-29 2014-09-05 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法

Country Status (5)

Country Link
US (3) US9449943B2 (zh)
KR (1) KR101798702B1 (zh)
CN (3) CN117080161A (zh)
SG (1) SG10201404766WA (zh)
TW (1) TWI608578B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252110B2 (en) 2014-01-17 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US9570418B2 (en) * 2014-06-06 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for package warpage control using dummy interconnects
US9390993B2 (en) * 2014-08-15 2016-07-12 Broadcom Corporation Semiconductor border protection sealant
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9818711B2 (en) 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods thereof
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10529576B2 (en) * 2017-08-17 2020-01-07 Semiconductor Components Industries, Llc Multi-faced molded semiconductor package and related methods
CN105629124A (zh) * 2016-01-01 2016-06-01 广州兴森快捷电路科技有限公司 一种pcb网络导通不良的分析方法
US9633915B1 (en) * 2016-03-01 2017-04-25 Globalfoundries Inc. Method of using dummy patterns for overlay target design and overlay control
US10818621B2 (en) 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR102017635B1 (ko) * 2016-03-25 2019-10-08 삼성전자주식회사 팬-아웃 반도체 패키지
KR101982040B1 (ko) 2016-06-21 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR101952861B1 (ko) * 2016-06-23 2019-02-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10043772B2 (en) 2016-06-23 2018-08-07 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP6770443B2 (ja) * 2017-01-10 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ
US10600739B1 (en) * 2017-09-28 2020-03-24 Hrl Laboratories, Llc Interposer with interconnects and methods of manufacturing the same
US10510632B2 (en) 2018-03-13 2019-12-17 STATS ChipPAC Pte. Ltd. Method of packaging thin die and semiconductor device including thin die
CN108381313B (zh) * 2018-04-09 2023-08-18 奥士康科技股份有限公司 一种用于pcb板加工的基板内层前处理装置
KR102517464B1 (ko) * 2018-04-30 2023-04-04 에스케이하이닉스 주식회사 반도체 다이와 이격된 브리지 다이를 포함하는 반도체 패키지
US10790232B2 (en) * 2018-09-15 2020-09-29 International Business Machines Corporation Controlling warp in semiconductor laminated substrates with conductive material layout and orientation
DE102019117844A1 (de) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US11421316B2 (en) 2018-10-26 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling warpage in wafer level packaging processes
KR102431331B1 (ko) * 2019-04-04 2022-08-11 주식회사 네패스 반도체 패키지 및 그 제조 방법
US10985140B2 (en) 2019-04-15 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
CN110233113A (zh) * 2019-06-17 2019-09-13 青岛歌尔微电子研究院有限公司 一种芯片的封装方法
EP3799539B1 (de) * 2019-09-27 2022-03-16 Siemens Aktiengesellschaft Schaltungsträger, package und verfahren zu ihrer herstellung
US11164823B2 (en) * 2019-11-20 2021-11-02 Nanya Technology Corporation Semiconductor device with crack-detecting structure and method for fabricating the same
TWI731745B (zh) * 2020-07-15 2021-06-21 欣興電子股份有限公司 內埋式元件結構及其製造方法
US11817359B2 (en) * 2020-09-01 2023-11-14 International Business Machines Corporation Warp mitigation using pattern-matched metal layers in organic substrates
CN112713126A (zh) * 2020-12-30 2021-04-27 成都芯源系统有限公司 多裸片封装结构、芯片及方法
TWI774221B (zh) * 2021-01-29 2022-08-11 隆達電子股份有限公司 發光裝置及其製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080979A (en) * 1997-03-17 2000-06-27 Siemens Aktiengesellschaft Transducer sensitive to radiation
US20020001931A1 (en) * 2000-06-30 2002-01-03 Samsung Electronics Co., Ltd. Method for forming conductive contact of semiconductor device
US6625036B1 (en) * 1999-08-31 2003-09-23 Rohm Co., Ltd. Infrared data communication module and method of making the same
CN1949501A (zh) * 2005-10-14 2007-04-18 恩益禧电子股份有限公司 半导体装置
CN101047174A (zh) * 2006-03-27 2007-10-03 冲数据株式会社 复合半导体器件、led头、和图像形成装置
CN101106121A (zh) * 2006-07-14 2008-01-16 恩益禧电子股份有限公司 布线基板、半导体器件及其制造方法
CN101471314A (zh) * 2007-12-24 2009-07-01 力成科技股份有限公司 半导体封装构造及其使用的基板
CN102194717A (zh) * 2010-03-09 2011-09-21 新科金朋有限公司 半导体器件和在半导体管芯周围形成绝缘层的方法
CN103228105A (zh) * 2012-01-12 2013-07-31 揖斐电株式会社 线路板及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3066251B2 (ja) 1994-08-05 2000-07-17 シャープ株式会社 プリント配線基板
US6409829B1 (en) * 1999-12-15 2002-06-25 Agere Systems Guardian Corp. Manufacture of dielectrically isolated integrated circuits
US6507100B1 (en) * 2000-06-28 2003-01-14 Advanced Micro Devices, Inc. Cu-balanced substrate
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
TW200637017A (en) * 2005-04-14 2006-10-16 Chipmos Technologies Inc Image sensor module package
KR100660604B1 (ko) * 2005-04-21 2006-12-22 (주)웨이브닉스이에스피 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
TWI309467B (en) * 2006-06-21 2009-05-01 Advanced Semiconductor Eng Substrate strip and substrate structure and method for manufacturing the same
KR100876899B1 (ko) * 2007-10-10 2009-01-07 주식회사 하이닉스반도체 반도체 패키지
US7786584B2 (en) * 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
KR20090068035A (ko) * 2007-12-21 2009-06-25 주식회사 동부하이텍 반도체 소자의 제조방법
KR100895820B1 (ko) * 2008-01-02 2009-05-06 주식회사 하이닉스반도체 반도체 패키지용 회로 기판, 이의 제조 방법 및 이를 갖는반도체 패키지

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080979A (en) * 1997-03-17 2000-06-27 Siemens Aktiengesellschaft Transducer sensitive to radiation
US6625036B1 (en) * 1999-08-31 2003-09-23 Rohm Co., Ltd. Infrared data communication module and method of making the same
US20020001931A1 (en) * 2000-06-30 2002-01-03 Samsung Electronics Co., Ltd. Method for forming conductive contact of semiconductor device
CN1949501A (zh) * 2005-10-14 2007-04-18 恩益禧电子股份有限公司 半导体装置
CN101047174A (zh) * 2006-03-27 2007-10-03 冲数据株式会社 复合半导体器件、led头、和图像形成装置
CN101106121A (zh) * 2006-07-14 2008-01-16 恩益禧电子股份有限公司 布线基板、半导体器件及其制造方法
CN101471314A (zh) * 2007-12-24 2009-07-01 力成科技股份有限公司 半导体封装构造及其使用的基板
CN102194717A (zh) * 2010-03-09 2011-09-21 新科金朋有限公司 半导体器件和在半导体管芯周围形成绝缘层的方法
CN103228105A (zh) * 2012-01-12 2013-07-31 揖斐电株式会社 线路板及其制造方法

Also Published As

Publication number Publication date
TWI608578B (zh) 2017-12-11
KR101798702B1 (ko) 2017-11-16
CN109411410B (zh) 2023-09-26
CN104576517B (zh) 2018-10-16
US20190109015A1 (en) 2019-04-11
US10177010B2 (en) 2019-01-08
TW201517218A (zh) 2015-05-01
KR20150051304A (ko) 2015-05-12
CN117080161A (zh) 2023-11-17
US9449943B2 (en) 2016-09-20
US20160351419A1 (en) 2016-12-01
CN104576517A (zh) 2015-04-29
SG10201404766WA (en) 2015-05-28
US10790158B2 (en) 2020-09-29
US20150115465A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
CN104576517B (zh) 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
US10242887B2 (en) Semiconductor device and method of making embedded wafer level chip scale packages
US10665662B2 (en) Semiconductor device and method of forming substrate including embedded component with symmetrical structure
CN104733379B (zh) 在半导体管芯上形成细节距的rdl的半导体器件和方法
CN103681468B (zh) 在Fo-WLCSP中形成双面互连结构的半导体器件和方法
CN103915353B (zh) 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
CN109509722A (zh) 形成嵌入式管芯衬底的半导体器件和方法，以及具有所述嵌入式管芯衬底的系统级封装模块
CN106469656A (zh) 形成倒金字塔式腔体半导体封装的方法和半导体装置
KR20080076854A (ko) 다수의 칩을 구비한 반도체 디바이스 패키지 및 제조 방법
TW201838139A (zh) 用於電磁干擾屏蔽的虛設傳導結構
US9443785B2 (en) Semiconductor package
CN107731697A (zh) 形成垂直互连结构的方法和半导体器件
CN110010553A (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
CN104037124B (zh) 形成用于fo-ewlb中电源/接地平面的嵌入导电层的半导体器件和方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
US20050258536A1 (en) Chip heat sink device and method
CN209276148U (zh) 一种基于扇出型封装结构的混合封装系统
US20050093170A1 (en) Integrated interconnect package
CN104037138B (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
CN109243983A (zh) 制备集成电路封装体的方法、集成电路基板及其制备方法
CN107403734A (zh) 电子结构制程
CN109698136A (zh) 一种射频soi芯片的封装方法及封装结构
CN203386745U (zh) 在Fo-WLCSP中具有双面互连结构的半导体器件
CN107403770A (zh) 电子结构以及电子结构阵列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Singapore, Singapore

Applicant after: Stats Chippac Ltd.

Address before: Singapore, Singapore

Applicant before: STATS ChipPAC Pte. Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant