KR102525373B1 - 반도체 웨이퍼 보호용 점착 테이프 - Google Patents

반도체 웨이퍼 보호용 점착 테이프 Download PDF

Info

Publication number
KR102525373B1
KR102525373B1 KR1020180105253A KR20180105253A KR102525373B1 KR 102525373 B1 KR102525373 B1 KR 102525373B1 KR 1020180105253 A KR1020180105253 A KR 1020180105253A KR 20180105253 A KR20180105253 A KR 20180105253A KR 102525373 B1 KR102525373 B1 KR 102525373B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
pressure
adhesive layer
adhesive tape
sensitive adhesive
Prior art date
Application number
KR1020180105253A
Other languages
English (en)
Other versions
KR20190027731A (ko
Inventor
다카토시 사사키
가츠토시 가메이
준 아키야마
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20190027731A publication Critical patent/KR20190027731A/ko
Application granted granted Critical
Publication of KR102525373B1 publication Critical patent/KR102525373B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/25—Plastics; Metallised plastics based on macromolecular compounds obtained otherwise than by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/255—Polyesters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C09J7/381—Pressure-sensitive adhesives [PSA] based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/385—Acrylic polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2467/00—Presence of polyester
    • C09J2467/006—Presence of polyester in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

[과제] 백그라인드 공정에 있어서, 반도체 웨이퍼에 크랙을 발생시키기 어려운 반도체 웨이퍼 보호용 점착 테이프를 제공한다.
[해결 수단] 기재와, 상기 기재 위에 적층된 점착제층을 갖는 반도체 웨이퍼 보호용 점착 테이프이며, 23℃에 있어서의 상기 기재의 두께가 10 내지 150㎛이며, 열 기계 분석 장치의 압축 팽창법에 의해, 두께 방향으로 하중 0.11N을 가한 상태에서 상기 점착 테이프를 -70℃로부터 150℃까지 가열했을 때의, 23℃에 있어서의 상기 점착 테이프의 두께에 대한, 23 내지 100℃에 있어서의 상기 점착 테이프의 두께의 최대 증가율이 1.2％ 이하인, 반도체 웨이퍼 보호용 점착 테이프.

Description

반도체 웨이퍼 보호용 점착 테이프{ADHESIVE TAPE FOR PROTECTING SEMICONDUCTOR WAFER}
본 발명은 반도체 웨이퍼 보호용 점착 테이프에 관한 것이다. 보다 상세하게는, 본 발명은 반도체 웨이퍼의 이면 절삭 가공 시에 사용하는 반도체 웨이퍼 보호용 점착 테이프에 관한 것이다.
종래, 반도체 장치의 제조에 있어서, 백그라인드 테이프가 사용되는 경우가 있다. 백그라인드 테이프는, 기재 위에 점착제층이 형성된 형태를 하고 있고, 점착제층 위에 반도체 웨이퍼를 배치하고, 반도체 웨이퍼의 이면 연삭(백그라인드) 시에 있어서, 반도체 웨이퍼를 보유 지지하는 용도, 반도체 웨이퍼 표면을 보호하는 용도, 혹은 이면 연삭에 의해 반도체 웨이퍼가 개편화된 경우에는 개편화된 반도체 칩이 비산되지 않도록 고정하는 용도로 사용된다(예를 들어, 특허문헌 1 내지 3 참조).
백그라인드는, 통상, 백그라인드 테이프의 점착제층 위에 반도체 웨이퍼의 표면(겉면; 반도체 소자에 필요한 배선 구조가 형성된 면)을 배치하고, 이면부터 반도체 웨이퍼가 소정의 두께에 이르기까지 연삭 가공하여 반도체 웨이퍼를 박화시키도록 하여 행하여진다.
또한, 근년, 반도체 웨이퍼의 표면에 홈을 형성하고, 그 후 백그라인드를 행함으로써, 개개의 반도체 칩을 얻는 방법(「DBG(Dicing Before Grinding)」이라고 칭하는 경우가 있다)이나, 반도체 웨이퍼에 있어서의 분할 예정 라인에 레이저 광을 조사하여 개질 영역을 형성함으로써, 반도체 웨이퍼를 분할 예정 라인으로 용이하게 분할 가능하게 한 후, 백그라인드를 행하고, 그 후, 이 반도체 웨이퍼를 다이싱 다이본드 필름에 부착하고, 다이싱 테이프를 저온 하(예를 들어, -25 내지 0℃)에서 익스팬드(이하, 「쿨 익스팬드」라고 칭하는 경우가 있다)함으로써, 반도체 웨이퍼와 다이본드 필름을 모두 할단(파단)시켜, 개개의 반도체 칩(다이본드 필름 부착 반도체 칩)을 얻는 방법이 제안되고 있다. 이것은, 소위, 「SDBG(Stealth Dicing Before Grinding)」이라고 불리는 방법이다.
일본 특허 공개 제2011-054940호 공보 일본 특허 공개 제2015-185691호 공보 일본 특허 공개 제2005-343997호 공보
근년, 반도체의 고용량화의 요구에 의해 실리콘층의 박층화가 진행되고 있다. 이로 인해, 백그라인드에 의해, 종래보다도 박화시킨 반도체 웨이퍼를 얻기 위한 기술이 필요하다. 이러한 종래보다도 박화된 반도체 웨이퍼를 얻기 위한 백그라인드 공정에서는, 반도체 웨이퍼를 박화시키는 본 연삭과, 본 연삭 후의 연삭면의 평활성을 향상시킨 후 연마가 행하여진다.
그러나, 종래보다도 박화시킨 반도체 웨이퍼를 얻기 위한 이러한 백그라인드 공정에서는, 본 연삭이나 후속 연마에 있어서, 반도체 웨이퍼에 크랙(균열)이 발생하기 쉽다는 문제가 있었다. 특히, 레이저 광 조사에 의해 개질 영역이 형성된 반도체 웨이퍼를 사용한 경우의 백그라인드 공정에 있어서 크랙이 발생하기 쉬웠다.
본 발명은 상기한 문제를 감안하여 이루어진 것이며, 본 발명자들은 백그라인드 테이프에 주목하여, 백그라인드 공정에 있어서 반도체 웨이퍼에 크랙을 발생시키기 어려운 점착 테이프를 개발하는 것을 목적으로 했다. 따라서, 본 발명의 목적은, 백그라인드 공정에 있어서, 반도체 웨이퍼에 크랙을 발생시키기 어려운 반도체 웨이퍼 보호용 점착 테이프를 제공하는 데 있다.
본 발명자들은, 상기 목적을 달성하기 위하여 예의 검토한 결과, 기재와, 상기 기재 위에 적층된 점착제층을 갖는 반도체 웨이퍼 보호용 점착 테이프이며, 23℃에 있어서의 상기 기재의 두께가 10 내지 150㎛이며, 열 기계 분석 장치의 압축 팽창법에 의해, 두께 방향으로 하중 0.11N을 가한 상태에서 상기 점착 테이프를 -70℃로부터 150℃까지 가열했을 때의, 23℃에 있어서의 상기 점착 테이프의 두께에 대한 23 내지 100℃에 있어서의 상기 점착 테이프의 두께의 최대 증가율이 1.2％ 이하인 반도체 웨이퍼 보호용 점착 테이프를 사용하면, 백그라인드 공정에 있어서, 반도체 웨이퍼에 크랙이 발생하기 어려운 것을 발견했다. 본 발명은 이들 지견에 기초하여 완성된 것이다.
즉, 본 발명은 기재와, 상기 기재 위에 적층된 점착제층을 갖는 반도체 웨이퍼 보호용 점착 테이프이며, 23℃에 있어서의 상기 기재의 두께가 10 내지 150㎛이며, 열 기계 분석 장치의 압축 팽창법에 의해, 두께 방향으로 하중 0.11N을 가한 상태에서 상기 점착 테이프를 -70℃로부터 150℃까지 가열했을 때의, 23℃에 있어서의 상기 점착 테이프의 두께에 대한, 23 내지 100℃에 있어서의 상기 점착 테이프의 두께의 최대 증가율이 1.2％ 이하인, 반도체 웨이퍼 보호용 점착 테이프를 제공한다.
본 발명의 반도체 웨이퍼 보호용 점착 테이프는, 23℃에 있어서의 상기 기재의 두께를 10 내지 150㎛로 하며, 또한, 열 기계 분석 장치의 압축 팽창법에 의해, 두께 방향으로 하중 0.11N을 가한 상태에서 상기 점착 테이프를 -70℃로부터 150℃까지 가열했을 때의, 23℃에 있어서의 상기 점착 테이프의 두께에 대한, 23 내지 100℃에 있어서의 상기 점착 테이프의 두께의 최대 증가율(「최대 팽창률」이라고 칭하는 경우가 있다)을 1.2％ 이하로 함으로써, 반도체 웨이퍼를 종래보다도 박화시키는 백그라인드 공정에 있어서 점착 테이프가 100℃ 정도까지 승온한 경우라도, 점착 테이프의 두께당, 상온 시에 대한 열 팽창이 작아, 점착 테이프로부터 반도체 웨이퍼에 가해지는 응력이 작기 때문에, 통상의 반도체 웨이퍼를 사용한 경우는 물론, 개질 영역 등의 취약화 영역이 형성된 반도체 웨이퍼여도, 크랙이 발생하기 어렵다.
또한, 본 발명의 반도체 웨이퍼 보호용 점착 테이프는, 상기 점착제층으로서, 온도 25℃, 주파수 100㎐의 조건에 있어서의 나노인덴테이션법에 의한 손실 계수(tanδ)가 1.0 이상인 점착제층을 적어도 1층 갖는 것이 바람직하다. 점착 테이프의 반도체 웨이퍼에 대한 부착은 통상 라미네이트 장치를 사용하여 행하여지지만, 이 경우 완전히 장력을 가하지 않고 부착을 행하는 것은 실질적으로 불가능하기 때문에, 부착 후의 점착 테이프에는 부착 시에 가해지는 장력이 잔류 응력으로서 축적되어 있다. 이 잔류 응력에 의해, 백그라인드 공정에 있어서, 예를 들어 개질 영역을 계기로 반도체 웨이퍼의 당해 개질 영역을 사이에 둔 영역(개편화 후의 반도체 칩에 상당하는 영역)끼리의 충돌에 의해 크랙이 발생하기 쉬운 경향이 있다. 한편, 본 발명의 반도체 웨이퍼 보호용 점착 테이프가, 상기 손실 계수(tanδ)가 1.0 이상인 점착제층을 갖는 경우, 잔류 응력이 조기에 분산·소실(응력 완화)되기 쉬워 내부 응력이 감쇠되기 쉽기 때문에, 반도체 웨이퍼에 대하여 응력이 가해지기 어려워 크랙을 발생시키기 어렵다.
본 발명의 반도체 웨이퍼 보호용 점착 테이프는, 백그라인드 공정에 있어서, 반도체 웨이퍼에 크랙을 발생시키기 어렵다. 특히, 개질 영역 등의 취약화 영역이 형성된 반도체 웨이퍼를 사용한 경우라도, 크랙을 발생시키기 어렵다.
도 1은 본 발명의 반도체 웨이퍼 보호용 점착 테이프의 일 실시 형태를 도시하는 단면 모식도이다.
도 2는 본 발명의 반도체 웨이퍼 보호용 점착 테이프의 다른 일 실시 형태를 도시하는 단면 모식도이다.
도 3은 본 발명의 반도체 웨이퍼 보호용 점착 테이프를 사용한 반도체 장치의 제조 방법에 있어서의 일부의 공정을 나타낸다.
도 4는 본 발명의 반도체 웨이퍼 보호용 점착 테이프를 사용한 반도체 장치의 제조 방법에 있어서의 일부의 공정을 나타낸다.
도 5는 본 발명의 반도체 웨이퍼 보호용 점착 테이프를 사용한 반도체 장치의 제조 방법에 있어서의 일부의 공정을 나타낸다.
도 6은 실시예 1의 점착 테이프에 대하여 열 기계 분석 장치의 압축 팽창법에 의해 측정한 23 내지 100℃의 범위에 있어서의 23℃의 두께에 대한 팽창률을 나타내는 그래프이다.
도 7은 실시예 2의 점착 테이프에 대하여 열 기계 분석 장치의 압축 팽창법에 의해 측정한 23 내지 100℃의 범위에 있어서의 23℃의 두께에 대한 팽창률을 나타내는 그래프이다.
도 8은 실시예 3의 점착 테이프에 대하여 열 기계 분석 장치의 압축 팽창법에 의해 측정한 23 내지 100℃의 범위에 있어서의 23℃의 두께에 대한 팽창률을 나타내는 그래프이다.
도 9는 실시예 4의 점착 테이프에 대하여 열 기계 분석 장치의 압축 팽창법에 의해 측정한 23 내지 100℃의 범위에 있어서의 23℃의 두께에 대한 팽창률을 나타내는 그래프이다.
도 10은 실시예 5의 점착 테이프에 대하여 열 기계 분석 장치의 압축 팽창법에 의해 측정한 23 내지 100℃의 범위에 있어서의 23℃의 두께에 대한 팽창률을 나타내는 그래프이다.
도 11은 실시예 6의 점착 테이프에 대하여 열 기계 분석 장치의 압축 팽창법에 의해 측정한 23 내지 100℃의 범위에 있어서의 23℃의 두께에 대한 팽창률을 나타내는 그래프이다.
도 12는 비교예 1의 점착 테이프에 대하여 열 기계 분석 장치의 압축 팽창법에 의해 측정한 23 내지 100℃의 범위에 있어서의 23℃의 두께에 대한 팽창률을 나타내는 그래프이다.
도 13은 비교예 2의 점착 테이프에 대하여 열 기계 분석 장치의 압축 팽창법에 의해 측정한 23 내지 100℃의 범위에 있어서의 23℃의 두께에 대한 팽창률을 나타내는 그래프이다.
[반도체 웨이퍼 보호용 점착 테이프]
본 발명의 반도체 웨이퍼 보호용 점착 테이프는, 반도체 웨이퍼의 한쪽 면(특히 이면)을 연삭하여 반도체 웨이퍼를 박화시킬 때, 점착제층 위에 반도체 웨이퍼의 다른 쪽 면(특히 표면)을 접착하여 반도체 웨이퍼를 보유 지지하는 용도로 사용되는 것이 바람직하다.
본 발명의 반도체 웨이퍼 보호용 점착 테이프는, 기재와, 상기 기재 위에 적층된 점착제층을 갖는다.
본 발명의 반도체 웨이퍼 보호용 점착 테이프는, 상술한 바와 같이 23℃에 있어서의 기재의 두께가 10 내지 150㎛이며, 바람직하게는 25 내지 100㎛이다. 상기 두께가 상기 범위 내임으로써, 반도체 웨이퍼 보호용 점착 테이프의 최대 증가율이 1.2％ 이하인 경우에 반도체 웨이퍼에 크랙이 발생하기 어렵다.
본 발명의 반도체 웨이퍼 보호용 점착 테이프는, 상술한 바와 같이 열 기계 분석 장치의 압축 팽창법에 의해, 두께 방향으로 하중 0.11N을 가한 상태에서 반도체 웨이퍼 보호용 점착 테이프를 -70℃로부터 150℃까지 가열했을 때의, 23℃에 있어서의 반도체 웨이퍼 보호용 점착 테이프의 두께에 대한, 23 내지 100℃에 있어서의 반도체 웨이퍼 보호용 점착 테이프의 최대 증가율(최대 팽창률)이 1.2％ 이하이고, 바람직하게는 1.1％ 이하, 보다 바람직하게는 1.0％ 이하이다. 상기 최대 증가율이 1.2％ 이하임으로써, 반도체 웨이퍼를 종래보다도 박화시키는 백그라인드 공정에 있어서 점착 테이프가 100℃ 정도까지 승온한 경우라도, 점착 테이프의 두께당, 상온 시에 대한 열 팽창이 작아, 점착 테이프로부터 반도체 웨이퍼에 가해지는 응력이 작기 때문에, 통상의 반도체 웨이퍼를 사용한 경우는 물론, 개질 영역 등의 취약화 영역이 형성된 반도체 웨이퍼여도, 크랙이 발생하기 어렵다. 또한, 상기 최대 증가율은 음수여도 되지만, 그의 하한은 예를 들어 -10％이다.
상기 최대 증가율은, 하기의 최대 증가율의 측정 방법에 의해 구해진다.
<최대 증가율의 측정 방법>
반도체 웨이퍼 보호용 점착 테이프로부터 잘라내어 직사각형 시험편을 얻는다. 이 직사각형 시험편을, 열 기계 분석 장치에 세트하고, 열 기계 분석 장치의 압축 팽창법에 의해, 직사각형 시험편을 -70℃로부터 150℃까지 승온시켜, 그 때의 두께의 변위를 측정한다. 그리고, 23℃에 있어서의 직사각형 시험편의 두께를 A, 23 내지 100℃에 있어서의 직사각형 시험편의 최대의 두께를 B로 하여 하기 식에 의해 구한다.
최대 증가율(％)=(B-A)/A×100
(기재)
기재는, 본 발명의 반도체 웨이퍼 보호용 점착 테이프에 있어서 지지체로서 기능하는 요소이다. 상기 기재로서는, 예를 들어 플라스틱 기재(특히 플라스틱 필름)를 들 수 있다. 상기 기재는 단층이어도 되고, 동종 또는 이종의 기재의 적층체여도 된다. 또한, 본 명세서에 있어서, 단층이란, 동일한 조성으로 이루어지는 층을 의미하며, 동일한 조성으로 이루어지는 층이 복수 적층된 형태의 것을 포함한다.
상기 플라스틱 기재를 구성하는 수지로서는, 예를 들어 저밀도 폴리에틸렌, 직쇄상 저밀도 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프롤렌, 폴리부텐, 폴리메틸펜텐, 에틸렌-아세트산비닐 공중합체(EVA), 아이오노머, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르(랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체 등의 폴리올레핀 수지; 폴리우레탄; 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트(PBT) 등의 폴리에스테르; 폴리카르보네이트; 폴리이미드; 폴리에테르에테르케톤; 폴리에테르이미드; 아라미드, 전방향족 폴리아미드 등의 폴리아미드; 폴리페닐 술피드; 불소 수지; 폴리염화비닐; 폴리염화비닐리덴; 셀룰로오스 수지; 실리콘 수지 등을 들 수 있다. 상기 수지는 1종만을 사용하고 있어도 되고, 2종 이상을 사용하고 있어도 된다. 점착제층이 후술하는 바와 같이 방사선 경화형인 경우, 기재는 방사선 투과성을 갖는 것이 바람직하다.
기재의 점착제층측 표면은, 점착제층과의 밀착성, 보유 지지성 등을 높일 목적으로, 예를 들어 코로나 방전 처리, 플라스마 처리, 샌드매트 가공 처리, 오존 폭로 처리, 화염 폭로 처리, 고압 전격 폭로 처리, 이온화 방사선 처리 등의 물리적 처리; 크롬산 처리 등의 화학적 처리; 코팅제(하도제)에 의한 접착 용이화 처리 등의 표면 처리가 실시되어 있어도 된다. 또한, 대전 방지능을 부여하기 때문에, 금속, 합금, 이들 산화물 등을 포함하는 도전성의 증착층을 기재 표면에 형성해도 된다.
(점착제층)
본 발명의 반도체 웨이퍼 보호용 점착 테이프는, 기재 위에, 점착제층을 적어도 1층 갖는다. 상기 점착제층은, 단층이어도 되고, 동종 또는 이종의 점착제층의 적층체여도 된다.
본 발명의 반도체 웨이퍼 보호용 점착 테이프는, 상기 점착제층으로서, 온도 25℃, 주파수 100㎐의 조건에 있어서의 나노인덴테이션법에 의한 손실 계수(tanδ)가 1.0 이상인 점착제층을 적어도 1층 갖는 것이 바람직하다. 점착 테이프의 반도체 웨이퍼에 대한 부착은 통상 라미네이트 장치를 사용하여 행하여지지만, 이 경우 완전히 장력을 가하지 않고 부착을 행하는 것은 실질적으로 불가능하기 때문에, 부착 후의 점착 테이프에는 부착 시에 가해지는 장력이 잔류 응력으로서 축적되어 있다. 이 잔류 응력에 의해, 백그라인드 공정에 있어서, 예를 들어 개질 영역을 계기로 반도체 웨이퍼의 당해 개질 영역을 사이에 둔 영역(개편화 후의 반도체 칩에 상당하는 영역)끼리의 충돌에 의해 크랙이 발생하기 쉬운 경향이 있다. 한편, 본 발명의 반도체 웨이퍼 보호용 점착 테이프가, 상기 손실 계수(tanδ)가 1.0 이상인 점착제층을 갖는 경우, 잔류 응력이 조기에 분산·소실(응력 완화)되기 쉬워 내부 응력이 감쇠되기 쉽기 때문에, 반도체 웨이퍼에 대하여 응력이 가해지기 어려워 크랙을 발생시키기 어렵다. 또한, 상기 손실 계수의 상한은, 예를 들어 5.0이다. 또한, 본 명세서에 있어서, 상기 손실 계수가 1.0 이상인 점착제층을, 「점착제층 X」라고 칭하는 경우가 있다.
상기 손실 계수는, 반도체 웨이퍼 보호용 점착 테이프에 있어서의 점착제층을 나노인덴테이션 시험을 거쳐 얻어지는 값이다. 나노인덴테이션 시험에서는, 압자를 점착제층에 압입했을 때의, 압자에 대한 부하 하중과 압입 깊이를 부하 시, 제하 시에 걸쳐 연속적으로 측정하여, 얻어진 부하 하중-압입 깊이 곡선으로부터 저장 탄성률 및 손실 탄성률을 구하고, 손실 탄성률/저장 탄성률을 상기 손실 계수(손실 정접)로서 산출된다. 상기 점착제층의 나노인덴테이션법에 의한 손실 계수는, 하기의 조건에서 측정된다.
측정 장치(나노인덴터): Hysitron Inc.제, Triboindenter
압자: Berkovich(삼각추형)
측정 방법: 동적 측정
압입 깊이 설정: 500㎚
주파수: 100㎐
진폭: 2㎚
본 발명의 반도체 웨이퍼 보호용 점착 테이프가 점착제층의 적층체를 가지며, 또한, 점착제층 X를 갖는 경우, 상기 적층체를 구성하는 것 중 적어도 하나의 점착제층이 점착제층 X이면 되지만, 적어도 상기 적층체의 최표면(기재와는 반대측의 최표면)에 위치하는 점착제층이 점착제층 X인 것이 바람직하고, 상기 적층체를 구성하는 모든 점착제층이 점착제층 X인 것이 보다 바람직하다.
상기 손실 계수에 관한 것이며, 점착제층 X가 최표면에 위치하는 점착제층인 경우의 당해 점착제층의 상기 손실 계수는 1.1 이상이 보다 바람직하고, 더욱 바람직하게는 1.15 이상이다. 한편, 점착제층 X가 점착 테이프의 내부에 위치하는 점착제층(즉, 최표면에 위치하는 점착제층 이외의 점착제층)인 경우의 당해 점착제층의 상기 손실 계수는 1.0 이상이 바람직하다.
본 발명의 반도체 웨이퍼 보호용 점착 테이프가 갖는 상기 점착제층은, 점착제로 형성된다. 상기 점착제층을 형성하는 점착제로서는, 방사선 조사 등 외부로부터의 작용에 의해 의도적으로 점착력을 저감시키는 것이 가능한 점착제(점착력 저감형 점착제)여도 되고, 외부로부터의 작용에 따라서는 점착력이 거의 또는 전혀 저감되지 않는 점착제(점착력 비저감형 점착제)여도 되고, 접착되는 반도체 웨이퍼의 종류나 백그라인드의 방법 및 조건 등에 따라 적절하게 선택할 수 있다.
상기 점착제로서 점착력 저감형 점착제를 사용하는 경우, 본 발명의 반도체 웨이퍼 보호용 점착 테이프의 제조 과정이나 사용 과정에 있어서, 점착제층이 상대적으로 높은 점착력을 나타내는 상태와 상대적으로 낮은 점착력을 나타내는 상태를 구분지어 사용하는 것이 가능해진다. 예를 들어, 백그라인드 공정에서 백그라인드 대상인 반도체 웨이퍼를 본 발명의 반도체 웨이퍼 보호용 점착 테이프의 점착제층에 접합할 때나, 백그라인드 중에는 점착제층이 상대적으로 높은 점착력을 나타내는 상태를 이용하여 점착제층으로부터 반도체 웨이퍼나 개편화된 반도체 칩의 들뜸을 억제·방지하는 것이 가능해지는 한편, 그 후, 백그라인드된 반도체 웨이퍼 또는 개편화된 반도체 칩으로부터 본 발명의 반도체 웨이퍼 보호용 점착 테이프를 박리할 때는, 점착제층의 점착력을 저감시킴으로써, 박리를 용이하게 행할 수 있다. 이로 인해, 본 발명의 반도체 웨이퍼용 보호용 점착 테이프에 있어서, 최표면(기재와는 반대측의 최표면)에 위치하는 점착제층이 점착력 저감형 점착제에 의해 형성된 점착제층(특히, 후술하는 방사선 경화형 점착제층)인 것이 바람직하다.
이러한 점착력 저감형 점착제로서는, 예를 들어 방사선 경화형 점착제(방사선 경화성을 갖는 점착제) 등을 들 수 있다. 점착제층을 형성하는 점착제로서는, 일종의 점착력 저감형 점착제를 사용해도 되고, 2종 이상의 점착력 저감형 점착제를 사용해도 된다. 또한, 점착제층의 전체가 점착력 저감형 점착제로 형성되어 있어도 되고, 일부가 점착력 저감형 점착제로 형성되어 있어도 된다.
상기 방사선 경화형 점착제로서는, 예를 들어 전자선, 자외선, α선, β선, γ선, 또는 X선의 조사에 의해 경화되는 타입의 점착제를 사용할 수 있고, 자외선 조사에 의해 경화되는 타입의 점착제(자외선 경화형 점착제)를 특히 바람직하게 사용할 수 있다.
상기 방사선 경화형 점착제로서는, 임의의 적절한 아크릴계 폴리머를 포함하는 점착제를 사용할 수 있다. 바람직하게는, 적어도 하나의 방사선 중합성 관능기(예를 들어, 아크릴로일기, 메타크릴로일기, 비닐기, 알릴기, 에티닐기 등의 탄소-탄소 다중 결합을 갖는 관능기)를 갖는 아크릴계 폴리머와, 광중합 개시제를 포함하는 점착제(내재형의 방사선 경화형 점착제)가 사용된다. 또한, 아크릴계 폴리머와, 방사선 중합성의 모노머 성분 및/또는 방사선 중합성의 올리고머 성분과, 광중합 개시제를 포함하는 점착제(첨가형의 방사선 경화형 점착제)를 사용해도 된다. 내재형의 방사선 경화형 점착제를 사용하면, 형성된 점착제층 내에서의 저분자량 성분의 이동에 기인하는 점착 특성의 의도치 않은 경시적 변화를 억제할 수 있는 경향이 있다.
상기 아크릴계 폴리머는, 폴리머의 구성 단위로서, 아크릴계 모노머(분자 중에 (메트)아크릴로일기를 갖는 모노머 성분)에서 유래하는 구성 단위를 포함하는 폴리머이다. 상기 아크릴계 폴리머는, (메트)아크릴산에스테르에서 유래하는 구성 단위를 질량 비율로 가장 많이 포함하는 폴리머인 것이 바람직하다. 또한, 아크릴계 폴리머는, 1종만을 사용해도 되고, 2종 이상을 사용해도 된다. 또한, 본 명세서에 있어서, 「(메트)아크릴」이란, 「아크릴」 및/또는 「메타크릴」(「아크릴」 및 「메타크릴」 중, 어느 한쪽 또는 양쪽)을 나타내고, 그 밖에도 마찬가지이다.
상기 (메트)아크릴산에스테르로서는, 예를 들어 (메트)아크릴산알킬에스테르, (메트)아크릴산시클로알킬에스테르, (메트)아크릴산아릴에스테르 등의 탄화수소기 함유 (메트)아크릴산에스테르를 들 수 있다. 상기 (메트)아크릴산알킬에스테르로서는, 예를 들어 (메트)아크릴산의 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등을 들 수 있다. 상기 (메트)아크릴산시클로알킬에스테르로서는, 예를 들어 (메트)아크릴산의 시클로펜틸에스테르, 시클로헥실에스테르 등을 들 수 있다. 상기 (메트)아크릴산아릴에스테르로서는, 예를 들어 (메트)아크릴산의 페닐에스테르, 벤질에스테르를 들 수 있다. 상기 (메트)아크릴산에스테르는, 1종만을 사용해도 되고, 2종 이상을 사용해도 된다. (메트)아크릴산에스테르에 의한 점착성 등의 기본 특성을 점착제층에 있어서 적절하게 발현시키기 위해서는, 아크릴계 폴리머를 형성하기 위한 전체 모노머 성분에 있어서의 (메트)아크릴산에스테르의 비율은, 40질량％ 이상이 바람직하고, 보다 바람직하게는 60질량％ 이상이다.
상기 아크릴계 폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 상기 (메트)아크릴산에스테르와 공중합 가능한 다른 모노머 성분에서 유래하는 구성 단위를 포함하고 있어도 된다. 상기 다른 단량체 성분으로서는, 예를 들어 카르복시기 함유 모노머, 산 무수물 모노머, 히드록시기 함유 모노머, 에폭시기 함유 모노머, 술폰산기 함유 모노머, 인산기 함유 모노머, 아크릴아미드, 아크릴로일모르폴린, 아미노기 함유 모노머, 시아노기 함유 모노머(아크릴니트릴 등), 케토기 함유 모노머, 질소 원자 함유환을 갖는 모노머, 알콕시실릴기 함유 모노머 등의 관능기 함유 모노머 등을 들 수 있다. 상기 카르복시기 함유 모노머로서는, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등을 들 수 있다. 상기 산 무수물 모노머로서는, 예를 들어 무수 말레산, 무수 이타콘산 등을 들 수 있다. 상기 히드록시기 함유 모노머로서는, 예를 들어 (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등을 들 수 있다. 상기 에폭시기 함유 모노머로서는, 예를 들어 (메트)아크릴산글리시딜, (메트)아크릴산메틸글리시딜 등의 글리시딜기 함유 모노머 등을 들 수 있다. 상기 술폰산기 함유 모노머로서는, 예를 들어 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등을 들 수 있다. 상기 인산기 함유 모노머로서는, 예를 들어 2-히드록시에틸아크릴로일포스페이트 등을 들 수 있다. 상기 다른 모노머 성분은, 1종만을 사용해도 되고, 2종 이상을 사용해도 된다. (메트)아크릴산에스테르에 의한 점착성 등의 기본 특성을 점착제층(12)에 있어서 적절하게 발현시키기 위해서는, 아크릴계 폴리머를 형성하기 위한 전체 모노머 성분에 있어서의 상기 다른 모노머 성분의 비율은, 60질량％ 이하가 바람직하고, 보다 바람직하게는 40질량％ 이하이다.
상기 아크릴계 폴리머는, 그 폴리머 골격 중에 가교 구조를 형성하기 위하여, (메트)아크릴산에스테르 등의 상기 아크릴계 폴리머를 형성하는 모노머 성분과 공중합 가능한 다관능성 모노머에서 유래하는 구성 단위를 포함하고 있어도 된다. 상기 다관능성 모노머로서는, 예를 들어 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리트리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트(예를 들어, 폴리글리시딜(메트)아크릴레이트), 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등의 분자 내에 (메트)아크릴로일기와 다른 반응성 관능기를 갖는 단량체 등을 들 수 있다. 상기 다관능성 모노머는, 1종만을 사용해도 되고, 2종 이상을 사용해도 된다. (메트)아크릴산에스테르에 의한 점착성 등의 기본 특성을 점착제층에 있어서 적절하게 발현시키기 위해서는, 아크릴계 폴리머를 형성하기 위한 전체 모노머 성분에 있어서의 상기 다관능성 모노머의 비율은 40질량％ 이하가 바람직하고, 보다 바람직하게는 30질량％ 이하이다.
상기 아크릴계 폴리머는, 아크릴계 모노머를 포함하는 1종 이상의 모노머 성분을 중합을 거침으로써 얻어진다. 중합 방법으로서는, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등을 들 수 있다.
점착제층 중의 상기 아크릴계 폴리머의 중량 평균 분자량은 20만 내지 300만이 바람직하고, 보다 바람직하게는 25만 내지 150만이다. 중량 평균 분자량이 20만 이상이면 점착제층 중의 저분자량 물질이 적은 경향이 있어, 본 발명의 반도체 웨이퍼 보호용 점착 테이프의 박리 시에는 반도체 웨이퍼나 개편화된 반도체 칩 등에 대한 점착제 잔류를 억제할 수 있다.
상기 점착제는, 가교제를 함유하고 있어도 된다. 예를 들어, 베이스 폴리머로서 아크릴계 폴리머를 사용하는 경우, 아크릴계 폴리머를 가교시켜, 점착제층의 가교도를 향상시킬 수 있어, 상기 최대 증가율이 작아지는 경향이 있다. 상기 가교제로서는, 예를 들어 폴리이소시아네이트 화합물, 에폭시 화합물, 폴리올 화합물(폴리페놀계 화합물 등), 아지리딘 화합물, 멜라민 화합물 등을 들 수 있다. 가교제를 사용하는 경우, 그 사용량은, 점착제층의 가교도가 너무 높아지면 상기 손실 계수가 작아지는 경향이 있기 때문에, 베이스 폴리머 100질량부에 대하여, 20질량부 정도 이하가 바람직하고, 보다 바람직하게는 0.1 내지 10질량부, 더욱 바람직하게는 0.6 내지 8질량부이다.
상기 방사선 중합성의 모노머 성분 및/또는 방사선 중합성의 올리고머 성분으로서는, 아크릴로일기, 메타크릴로일기, 비닐기, 알릴기, 에티닐기 등의 탄소-탄소 다중 결합을 갖는 관능기를 갖는 광 반응성의 모노머 또는 올리고머를 들 수 있다. 상기 방사선 중합성의 모노머 성분으로서는, 예를 들어 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 상기 방사선 중합성의 올리고머 성분으로서는, 예를 들어 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카르보네이트계, 폴리부타디엔계 등의 다양한 올리고머를 들 수 있고, 분자량이 100 내지 30000 정도인 것이 바람직하다. 점착제층을 형성하는 점착제 중의 상기 방사선 경화성의 모노머 성분 및 올리고머 성분의 함유량은, 상기 베이스 폴리머 100질량부에 대하여, 예를 들어 5 내지 500질량부, 바람직하게는 40 내지 150질량부 정도이다. 또한, 첨가형의 방사선 경화형 점착제로서는, 예를 들어 일본 특허 공개 (소)60-196956호 공보에 개시된 것을 사용해도 된다.
아크릴계 폴리머에 대한 방사선 중합성의 탄소-탄소 다중 결합의 도입 방법으로서는, 예를 들어 제1 관능기를 갖는 모노머 성분을 포함하는 원료 모노머를 중합(공중합)시켜 아크릴계 폴리머를 얻은 후, 상기 제1 관능기와 반응할 수 있는 제2 관능기 및 방사선 중합성의 탄소-탄소 다중 결합을 갖는 화합물을, 탄소-탄소 다중 결합의 방사선 중합성을 유지한 채 아크릴계 폴리머에 대하여 축합 반응 또는 부가 반응시키는 방법을 들 수 있다.
상기 제1 관능기와 상기 제2 관능기의 조합으로서는, 예를 들어 카르복시기와 에폭시기, 에폭시기와 카르복시기, 카르복시기와 아지리딜기, 아지리딜기와 카르복시기, 히드록시기와 이소시아네이트기, 이소시아네이트기와 히드록시기 등을 들 수 있다. 이들 중에서도, 반응 추적의 용이함의 관점에서, 히드록시기와 이소시아네이트기의 조합, 이소시아네이트기와 히드록시기의 조합이 바람직하다. 그 중에서도, 반응성이 높은 이소시아네이트기를 갖는 폴리머를 제작하는 것은 기술적 난이도가 높고, 한편 히드록시기를 갖는 아크릴계 폴리머의 제작 및 입수의 용이성의 관점에서, 상기 제1 관능기가 히드록시기이며, 상기 제2 관능기가 이소시아네이트기인 조합이 바람직하다. 이 경우의 이소시아네이트기 및 방사선 중합성의 탄소-탄소 이중 결합을 갖는 화합물로서는, 예를 들어 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 히드록시기를 갖는 아크릴계 폴리머로서는, 상술한 히드록시기 함유 모노머나, 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르 등의 에테르계 화합물에서 유래하는 구성 단위를 포함하는 것을 들 수 있다.
상기 광중합 개시제로서는, 예를 들어 α-케톨계 화합물, 아세토페논계 화합물, 벤조인에테르계 화합물, 케탈계 화합물, 방향족 술포닐클로라이드계 화합물, 광 활성 옥심계 화합물, 벤조페논계 화합물, 티오크산톤계 화합물, 캄포퀴논, 할로겐화케톤, 아실포스핀옥시드, 아실포스포네이트 등을 들 수 있다. 상기 α-케톨계 화합물로서는, 예를 들어 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등을 들 수 있다. 상기 아세토페논계 화합물로서는, 예를 들어 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1,2-히드록시-1-{4-[4-(2-히드록시-2-메틸-프로피오닐)-벤질]페닐}-2-메틸-프로판-1-온 등을 들 수 있다. 상기 벤조인에테르계 화합물로서는, 예를 들어 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등을 들 수 있다. 상기 케탈계 화합물로서는, 예를 들어 벤질디메틸케탈 등을 들 수 있다. 상기 방향족 술포닐클로라이드계 화합물로서는, 예를 들어 2-나프탈렌술포닐클로라이드 등을 들 수 있다. 상기 광 활성 옥심계 화합물로서는, 예를 들어 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등을 들 수 있다. 상기 벤조페논계 화합물로서는, 예를 들어 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등을 들 수 있다. 상기 티오크산톤계 화합물로서는, 예를 들어 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등을 들 수 있다. 방사선 경화형 점착제 중의 광중합 개시제의 함유량은, 베이스 폴리머 100질량부에 대하여, 예를 들어 0.05 내지 20질량부이다.
상기 점착력 비저감형 점착제로서는, 예를 들어 점착력 저감형 점착제에 관하여 상술한 방사선 경화형 점착제를 미리 방사선 조사에 의해 경화시킨 형태의 점착제나, 감압형 점착제 등을 들 수 있다. 점착제층을 형성하는 점착제로서는, 일종의 점착력 비저감형 점착제를 사용해도 되고, 2종 이상의 점착력 비저감형 점착제를 사용해도 된다. 또한, 점착제층의 전체가 점착력 비저감형 점착제로 형성되어 있어도 되고, 일부가 점착력 비저감형 점착제로 형성되어 있어도 된다. 예를 들어, 점착제층이 적층 구조를 갖는 경우, 적층 구조에 있어서의 모든 점착제층이 점착력 비저감형 점착제로 형성되어 있어도 되고, 적층 구조 중의 일부의 점착층이 점착력 비저감형 점착제로 형성되어 있어도 된다.
상기 감압형 점착제로서는, 공지 내지 관용의 감압형의 점착제를 사용할 수 있어, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제, 고무계 점착제, 실리콘계 점착제 등을 들 수 있다. 점착제층이 감압형 점착제로서 아크릴계 폴리머를 함유하는 경우, 당해 아크릴계 폴리머는, (메트)아크릴산에스테르에서 유래하는 구성 단위를 질량 비율로 가장 많은 구성 단위로서 포함하는 폴리머인 것이 바람직하다. 상기 아크릴계 폴리머로서는, 예를 들어 상술한 방사선 경화형 점착제에 함유되는 아크릴계 폴리머로서 설명된 아크릴계 폴리머를 채용할 수 있다.
상기 점착제층 또는 상기 점착제층을 형성하는 점착제는, 상술한 각 성분 기 이외에도, 가교 촉진제, 점착 부여제, 노화 방지제, 착색제(안료, 염료 등) 등의 공지 내지 관용의 점착제층에 사용되는 첨가제가 배합되어 있어도 된다. 상기 착색제로서는, 예를 들어 방사선 조사에 의해 착색되는 화합물을 들 수 있다. 방사선 조사에 의해 착색되는 화합물을 함유하는 경우, 방사선 조사된 부분만을 착색할 수 있다. 상기 방사선 조사에 의해 착색되는 화합물은, 방사선 조사 전에는 무색 또는 담색이지만, 방사선 조사에 의해 유색이 되는 화합물이며, 예를 들어 류코 염료 등을 들 수 있다. 상기 방사선 조사에 의해 착색되는 화합물의 사용량은 특별히 한정되지 않고 적절히 선택할 수 있다.
점착제층의 두께는, 특별히 한정되지 않지만, 반도체 웨이퍼의 보유 지지력과 상기 최대 증가율의 균형을 잡는 관점에서, 1 내지 100㎛가 바람직하고, 보다 바람직하게는 2 내지 80㎛, 더욱 바람직하게는 3 내지 70㎛이다. 또한, 상기 점착제층이 점착제층의 적층체인 경우, 상기 점착제층의 두께는, 상기 적층체의 두께이다.
본 발명의 반도체 웨이퍼 보호용 점착 테이프의 일 실시 형태에 대하여, 이하에 설명한다. 도 1은 점착제층이 단층으로 구성되는 본 발명의 반도체 웨이퍼 보호용 점착 테이프의 일 실시 형태를 도시하는 단면 모식도이다.
도 1에 도시하는 바와 같이, 반도체 웨이퍼 보호용 점착 테이프(1)는, 기재(11) 및 기재(11) 위에 적층된 단층의 점착제층(12)을 구비한다. 이렇게 점착제층이 단층인 경우의 점착제층은, 점착제층 X인 방사선 경화형 점착제층(즉, 상기 손실 계수가 1.0 이상인 방사선 경화형 점착제층)인 것이 바람직하다. 이와 같은 구성의 반도체 웨이퍼 보호용 점착 테이프(1)는, 점착 테이프의 승온에 기인하는 열 팽창에 의해 발생하는 응력이 점착제층(12) 내에서 완화되기 쉽기 때문에, 통상의 반도체 웨이퍼를 사용한 경우는 물론, 개질 영역 등의 취약화 영역이 형성된 반도체 웨이퍼여도, 크랙이 보다 발생하기 어려우며, 또한 백그라인드 공정에 있어서 반도체 웨이퍼나 반도체 칩의 박리나 비산을 억제, 방지할 수 있고, 한편, 반도체 웨이퍼 또는 반도체 칩으로부터 박리할 때에는, 방사선 조사에 의해 용이하게 점착제층의 점착력을 저감시켜 박리를 행할 수 있다.
또한, 본 발명의 반도체 웨이퍼 보호용 점착 테이프의 다른 일 실시 형태에 대하여, 이하에 설명한다. 도 2는 점착제층이 복층으로 구성되는(즉, 점착제층의 적층체를 갖는) 본 발명의 반도체 웨이퍼 보호용 점착 테이프의 일 실시 형태를 도시하는 단면 모식도이다.
도 2에 도시하는 바와 같이, 반도체 웨이퍼 보호용 점착 테이프(2)는, 기재(21) 및 기재(21) 위에 적층된 점착제층(22)을 구비한다. 점착제층(22)은, 점착제층(22a) 및 점착제층(22b)으로 구성되는 점착제층의 적층체이다. 또한, 점착제층(22b)은, 단층 또는 복층의 어느 것으로 구성되어 있어도 된다. 이렇게 점착제층이 점착제층의 적층체인 경우, 최표면에 위치하는 점착제층(22a)은, 점착제층 X인 방사선 경화형 점착제층(즉, 상기 손실 계수가 1.0 이상인 방사선 경화형 점착제층)이며, 내부에 위치하는 점착제층(22b)은, 점착제층 X인 점착력 비저감형 점착제층(즉, 상기 손실 계수가 1.0 이상인 점착력 비저감형 점착제층)인 것이 바람직하다. 이와 같은 구성의 반도체 웨이퍼 보호용 점착 테이프(2)는, 내부의 점착제층(22b)에 의해 반도체 웨이퍼 보호용 점착 테이프로서의 상기 최대 증가율을 특정한 범위로 조정하기 쉽고, 또한, 점착제층(22b)에 응력 완화성을 갖게 함으로써, 반도체 웨이퍼에 대하여 응력이 가해지기 어려워, 보다 크랙을 발생시키기 어렵다. 그리고, 최표면의 점착제층(22a)에 의해 방사선 경화형 점착제층을 사용하는 것에 의한 상술한 효과를 발휘할 수 있다.
점착제층(22a)과 같이, 점착제층의 적층체에 있어서의 최표면에 위치하는 점착제층이 방사선 경화형 점착제층인 경우의 당해 점착제층의 두께는 1 내지 30㎛가 바람직하고, 보다 바람직하게는 2 내지 15㎛이다. 또한, 점착제층(22b)과 같이, 점착제층의 적층체에 있어서의 내부에 위치하는 점착제층의 두께(최표면에 위치하는 점착제층을 제외한 점착제층의 총 두께)는 10 내지 100㎛가 바람직하고, 보다 바람직하게는 20 내지 80㎛이다. 이러한 두께 설계이면, 반도체 웨이퍼 보호용 점착 테이프(2)에, 최표면의 점착제층(22a)에 의해, 방사선 경화형 점착제층을 사용하는 것에 의한 상술한 효과를 부여하면서, 두께 방향에 있어서 비교적 많은 부분을 차지하는 내부의 점착제층(22b)에 의해, 반도체 웨이퍼 보호용 점착 테이프의 상기 최대 증가율을 특정한 범위로 용이하게 조정할 수 있다. 그 결과, 방사선 조사에 의해 반도체 웨이퍼나 반도체 칩으로부터 용이하게 박리할 수 있으면서, 백그라인드 공정에 있어서 보다 크랙을 발생시키기 어렵게 할 수 있다.
본 발명의 반도체 웨이퍼 보호용 점착 테이프의 일 실시 형태인 반도체 웨이퍼 보호용 점착 테이프(1)는, 예를 들어 다음과 같이 하여 제조된다. 먼저 기재(11)는, 공지 내지 관용의 제막 방법에 의해 제막하여 얻을 수 있다. 상기 제막 방법으로서는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 들 수 있다.
이어서, 기재(11) 위에 점착제층(12)을 형성하는 점착제 및 용매 등을 포함하는, 점착제층(12)을 형성하는 조성물(점착제 조성물)을 도포하여 도포막을 형성한 후, 필요에 따라 탈용매나 경화 등에 의해 해당 도포막을 고화시켜, 점착제층(12)을 형성할 수 있다. 상기 도포의 방법으로서는, 예를 들어 롤 도공, 스크린 도공, 그라비아 도공 등의 공지 내지 관용의 도포 방법을 들 수 있다. 또한, 탈용매 조건으로서는, 예를 들어 온도 80 내지 150℃, 시간 0.5 내지 5분간의 범위 내에서 행하여진다. 또한, 세퍼레이터 위에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기한 탈용매 조건에서 도포막을 고화시켜 점착제층(12)을 형성해도 된다. 그 후, 기재(11) 위에 점착제층(12)을 세퍼레이터와 함께 접합한다. 이상과 같이 하여, 반도체 웨이퍼 보호용 점착 테이프(1)를 제작할 수 있다.
또한, 본 발명의 반도체 웨이퍼 보호용 점착 테이프의 다른 일 실시 형태인 반도체 웨이퍼 보호용 점착 테이프(2)는, 예를 들어 다음과 같이 하여 제조된다. 먼저, 기재(21) 위에 점착제층(22b)을 갖는 형태는, 상술한 반도체 웨이퍼 보호용 점착 테이프(1)와 마찬가지의 방법에 의해 제작할 수 있다. 그리고, 상술한 점착제층(12)의 형성 방법과 마찬가지로, 세퍼레이터 위에, 점착제층(22a)을 형성하는 점착제 및 용매 등을 포함하는, 점착제층(22a)을 형성하는 조성물(점착제 조성물)을 도포하여 도포막을 형성한 후, 필요에 따라 탈용매나 경화 등에 의해 해당 도포막을 고화시켜, 점착제층(22a)를 형성할 수 있다. 그 후, 점착제층(22b) 위에 점착제층(22a)을 세퍼레이터와 함께 접합한다. 이상과 같이 하여, 반도체 웨이퍼 보호용 점착 테이프(2)를 제작할 수 있다.
이상과 같이 하여, 예를 들어 반도체 웨이퍼 보호용 점착 테이프(1 및 2)를 제작할 수 있다. 반도체 웨이퍼 보호용 점착 테이프(1 및 2)에는 점착제층 표면측에 세퍼레이터(도시 생략)가 설치되어 있어도 된다. 세퍼레이터는, 점착제층이 노출되지 않도록 보호하기 위한 요소이며, 본 발명의 반도체 웨이퍼 보호용 점착 테이프를 사용할 때에는 당해 점착 테이프로부터 박리된다. 세퍼레이터로서는, 예를 들어 폴리에틸렌테레프탈레이트(PET) 필름, 폴리에틸렌 필름, 폴리프로필렌 필름, 불소계 박리제나 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 지류 등을 들 수 있다.
[반도체 장치의 제조 방법]
본 발명의 반도체 웨이퍼 보호용 점착 테이프를 사용하여, 반도체 장치를 제조할 수 있다. 구체적으로는, 본 발명의 반도체 웨이퍼 보호용 점착 테이프에 있어서의 상기 점착제층측에 반도체 웨이퍼를 부착하는 공정(「공정 A」라고 칭하는 경우가 있다)과, 본 발명의 반도체 웨이퍼 보호용 점착 테이프에 반도체 웨이퍼가 보유 지지된 상태에서, 반도체 웨이퍼를 연삭 가공에 의해 박화되는 공정(「공정 B」라고 칭하는 경우가 있다)을 포함하는 제조 방법에 의해, 반도체 장치를 제조할 수 있다.
상기 반도체 장치의 제조 방법은, 일 실시 형태(실시 형태 1)로서, 공정 A 후에, 도 3의 (a) 및 도 3의 (b)에 도시하는 바와 같이, 반도체 웨이퍼에 개질 영역(30a)을 형성하는 공정(개질 영역 형성 공정)을 포함하고 있어도 된다. 반도체 웨이퍼(W)는, 제1 면(Wa) 및 제2 면(Wb)을 갖는다. 반도체 웨이퍼(W)에 있어서의 제1 면(Wa)의 측에는 각종 반도체 소자(도시 생략)가 이미 만들어 넣어져 있으며, 또한, 당해 반도체 소자에 필요한 배선 구조 등(도시 생략)이 제1 면(Wa) 위에 이미 형성되어 있다. 그리고, 당해 개질 영역 형성 공정에서는, 공정 A에서 점착면(X1a)을 갖는 본 발명의 반도체 웨이퍼 보호용 점착 테이프(X1)를 반도체 웨이퍼(W)의 제1 면(Wa)측에 접합한 후, 반도체 웨이퍼 보호용 점착 테이프(X1)에 반도체 웨이퍼(W)가 보유 지지된 상태에서, 웨이퍼 내부에 집광점이 맞추어진 레이저 광을 반도체 웨이퍼 보호용 점착 테이프(X1)와는 반대인 측으로부터 반도체 웨이퍼(W)에 대하여 분할 예정 라인을 따라 조사하여, 다광자 흡수에 의한 어블레이션에에 의하여 반도체 웨이퍼(W) 내에 개질 영역(30a)을 형성한다. 개질 영역(30a)은, 반도체 웨이퍼(W)를 반도체 칩 단위로 분리시키기 위한 취약화 영역이다. 반도체 웨이퍼에 있어서 레이저 광 조사에 의해 분할 예정 라인 상에 개질 영역(30a)을 형성하는 방법에 대해서는, 예를 들어 일본 특허 공개 제2002-192370호 공보에 상세하게 설명되어 있지만, 당해 실시 형태에 있어서의 레이저 광 조사 조건은, 예를 들어 하기의 조건의 범위 내에서 적절하게 조정된다. 또한, 개질 영역 형성 공정은, 공정 A 전에 행해도 된다.
<레이저 광 조사 조건>
(A) 레이저 광
레이저 광원 반도체 레이저 여기 Nd: YAG 레이저
파장 1064㎚
레이저 광 스폿 단면적 3.14×10-8㎠
발진 형태 Q 스위치 펄스
반복 주파수 100㎑ 이하
펄스폭 1㎲ 이하
출력 1mJ 이하
레이저 광 품질 TEM00
편광 특성 직선 편광
(B) 집광용 렌즈
배율 100배 이하
NA 0.55
레이저 광 파장에 대한 투과율 100％ 이하
(C) 반도체 기판이 적재되는 적재대의 이동 속도 280㎜/초 이하
공정 B에서는, 도 3의 (c)에 도시하는 바와 같이, 반도체 웨이퍼 보호용 점착 테이프(X1)에 반도체 웨이퍼(W)가 보유 지지된 상태에서, 반도체 웨이퍼(W)가 소정의 두께에 이르기까지 제2 면(Wb)으로부터의 연삭 가공에 의해 박화시키고, 이에 의해 복수의 반도체 칩(31)으로 개편화 가능한 반도체 웨이퍼(30A)를 형성한다. 연삭 가공은, 연삭 지석을 구비하는 연삭 가공 장치를 사용하여 행할 수 있다.
공정 B에서 얻어진 개편화 가능한 반도체 웨이퍼(30A)는, 그 후에 이어지는 공정(다이싱 공정 등)을 거친다. 예를 들어, 공정 B에서 얻어진 개편화 가능한 반도체 웨이퍼(30A)를 다이싱 다이본드 필름에 있어서의 다이본드 필름측에 부착하고, 반도체 웨이퍼(30A)로부터 반도체 웨이퍼 보호용 점착 테이프(X1)를 박리한다. 반도체 웨이퍼 보호용 점착 테이프(X1)를 박리할 때는, 적절히 점착력 저감 처리(방사선 조사, 가열 팽창 등)를 행해도 된다. 그리고, 상대적으로 저온의 조건 하에서, 다이싱 다이본드 필름에 있어서의 다이싱 테이프를 익스팬드하고, 반도체 웨이퍼(30A)를 개질 영역(30a)에서 할단하고, 이에 수반하여 다이본드 필름도 할단하여 다이본드 필름 부착 반도체 칩을 얻는다.
상기 반도체 장치의 제조 방법에 있어서는, 다른 실시 형태(실시 형태 2)로서, 개질 영역 형성 공정 대신에 공정 A 전에, 도 4에 도시하는 분할 홈 형성 공정을 행해도 된다. 도 4에 도시하는 분할 홈 형성 공정에서는, 먼저, 도 4의 (a) 및 도 4의 (b)에 도시하는 바와 같이, 반도체 웨이퍼(W)에 분할 홈(30b)을 형성한다. 반도체 웨이퍼(W)는, 제1 면(Wa) 및 제2 면(Wb)을 갖는다. 반도체 웨이퍼(W)에 있어서의 제1 면(Wa)의 측에는 각종 반도체 소자(도시 생략)가 이미 만들어 넣어져 있으며, 또한, 당해 반도체 소자에 필요한 배선 구조 등(도시 생략)이 제1 면(Wa) 위에 이미 형성되어 있다. 그리고, 점착면(Ta)을 갖는 웨이퍼 가공용 테이프(T)를 반도체 웨이퍼(W)의 제2 면(Wb)측에 접합한 후, 웨이퍼 가공용 테이프(T)에 반도체 웨이퍼(W)가 보유 지지된 상태에서, 반도체 웨이퍼(W)의 제1 면(Wa)측에 소정 깊이의 분할 홈(30b)을 다이싱 장치 등의 회전 블레이드를 사용하여 형성한다. 분할 홈(30b)은, 반도체 웨이퍼(W)를 반도체 칩 단위로 분리시키기 위한 공극이다(도 4에서는 분할 홈(30b)을 모식적으로 굵은 선으로 나타낸다).
그리고, 공정 A에 있어서, 도 4의 (c)에 도시하는 바와 같이, 점착면(X2a)을 갖는 반도체 웨이퍼 보호용 점착 테이프(X2)의, 반도체 웨이퍼(W)의 제1 면(Wa)측에 대한 접합과, 반도체 웨이퍼(W)로부터의 웨이퍼 가공용 테이프(T)의 박리를 행한다.
이어서, 공정 B에 있어서, 도 4의 (d)에 도시하는 바와 같이, 반도체 웨이퍼 보호용 점착 테이프(X2)에 반도체 웨이퍼(W)가 보유 지지된 상태에서, 반도체 웨이퍼(W)가 소정의 두께에 이르기까지 제2 면(Wb)으로부터의 연삭 가공에 의해 박화된다. 이에 의해, 복수의 반도체 칩(31)으로 개편화 가능한 반도체 웨이퍼(30B)가 형성된다. 반도체 웨이퍼(30B)는, 구체적으로는, 당해 웨이퍼에 있어서 복수의 반도체 칩(31)으로 개편화되는 부위를 제2 면(Wb)측에서 연결하는 부위(연결부)를 갖는다.
공정 B에서 얻어진 개편화 가능한 반도체 웨이퍼(30B)는, 그 후, 상기 실시 형태 1과 마찬가지로, 다이싱 공정 등을 거치고, 그때에 반도체 웨이퍼 보호용 점착 테이프(X2)가 박리된다.
상기 반도체 장치의 제조 방법에 있어서는, 또 다른 실시 형태(실시 형태 3)로서, 도 4의 (d)를 참조하여 상술한 공정 B 대신에, 도 5에 도시하는 공정 B를 행해도 된다. 도 4의 (c)를 참조하여 상술한 과정을 거친 후, 도 5에 도시하는 공정 B에서는, 반도체 웨이퍼 보호용 점착 테이프(X2)에 반도체 웨이퍼(W)가 보유 지지된 상태에서, 당해 웨이퍼가 소정의 두께에 이르기까지 제2 면(Wb)으로부터의 연삭 가공에 의해 박화시켜, 복수의 반도체 칩(31)을 포함하여 반도체 웨이퍼 보호용 점착 테이프(X2)에 보유 지지된 반도체 웨이퍼 분할체(30C)를 형성한다. 상기 공정 B에서는, 분할 홈(30b)이 제2 면(Wb)측에 노출될 때까지 웨이퍼를 연삭하는 방법(제1 방법)을 채용해도 되고, 제2 면(Wb)측으로부터 분할 홈(30b)에 이르기 이전까지 웨이퍼를 연삭하고, 그 후, 회전 지석으로부터 웨이퍼에 대한 압박력의 작용에 의해 분할 홈(30b)과 제2 면(Wb) 사이에 크랙을 발생시켜 반도체 웨이퍼 분할체(30C)를 형성하는 방법(제2 방법)을 채용해도 된다. 채용되는 방법에 따라, 도 4의 (a) 및 도 4의 (b)를 참조하여 상술한 바와 같이 형성하는 분할 홈(30b)의, 제1 면(Wa)으로부터의 깊이는, 적절하게 결정된다. 도 5에서는, 제1 방법을 거친 분할 홈(30b), 또는 제2 방법을 거친 분할 홈(30b) 및 이것에 이어지는 크랙에 대하여, 모식적으로 굵은 선으로 나타낸다. 그리고, 본 실시 형태에서는, 반도체 웨이퍼 분할체로서 이와 같이 하여 제작되는 반도체 웨이퍼 분할체(30C)를 반도체 웨이퍼(30A) 대신에 사용하고, 그 후, 상기 실시 형태 1과 마찬가지로, 다이싱 공정 등을 거치고, 그때에 반도체 웨이퍼 보호용 점착 테이프(X2)가 박리된다.
[실시예]
이하에 실시 예를 들어서 본 발명을 보다 상세하게 설명하지만, 본 발명은 이들 실시예에 의해 전혀 한정되는 것은 아니다.
실시예 1
아크릴산에틸(EA)/아크릴산부틸(BA)/아크릴산(AA)=50/50/5(질량비)로 구성되는 아크릴계 폴리머 100질량부, 폴리이소시아네이트 화합물(상품명 「코로네이트 L」, 도소 가부시키가이샤제) 1질량부, 광중합 개시제(상품명 「이르가큐어 651」, BASF사제) 3질량부 및 톨루엔을 포함하는 점착제 조성물을 조제했다. 이 점착제 조성물을, 두께 50㎛의 PET 필름(상품명 「루미러 S105」, 도레이 가부시키가이샤제)에 도포한 후, 120℃에서 120초간 가열하여 탈용매하여, 두께 45㎛의 점착제층 A1을 형성했다.
이어서, 당해 점착제층 A1 표면에, 두께 38㎛의 폴리에스테르계 세퍼레이터(상품명 「MRF」, 미쯔비시 쥬시 가부시키가이샤제)의 실리콘 처리를 실시한 면을 접합하여, 점착 테이프 A를 얻었다.
한편, 아크릴산2-에틸헥실(2-EHA)/아크릴로일모르폴린/아크릴산히드록시에틸(HEA)=75/25/10(질량비)으로 구성되는 아크릴계 폴리머 100질량부, 폴리이소시아네이트 화합물(상품명 「코로네이트 L」, 도소 가부시키가이샤제) 5질량부, 광중합 개시제(상품명 「이르가큐어 651」, BASF사제) 3질량부 및 톨루엔을 포함하는 점착제 조성물을 조제했다. 이 점착제 조성물을, 두께 38㎛의 폴리에스테르계 세퍼레이터(상품명 「다이어포일 MRF」, 미쯔비시 쥬시 가부시키가이샤제)의 실리콘 처리를 실시한 면에 도포한 후, 120℃에서 120초간 가열하여 탈용매하여, 두께 5㎛의 점착제층 A2를 형성했다.
그리고, 점착 테이프 A로부터 세퍼레이터를 박리하고, 점착 테이프 A의 점착제층 A1 위에 상기 점착제층 A2를 접합하여 전사하고, 50℃에서 72시간 보존하여, [PET 필름(50㎛)/점착제층 A1(45㎛)/점착제층 A2(5㎛)]의 구성을 갖는 실시예 1의 점착 테이프를 얻었다.
실시예 2
아크릴산2-에틸헥실(2-EHA)/아크릴산메틸(MA)/아크릴산(AA)=30/70/10(질량비)으로 구성되는 아크릴계 폴리머 100질량부, 폴리이소시아네이트 화합물(상품명 「코로네이트 L」, 도소 가부시키가이샤제) 1질량부, 광중합 개시제(상품명 「이르가큐어 651」, BASF사제) 3질량부 및 아세트산에틸을 포함하는 점착제 조성물을 조제했다. 이 점착제 조성물을, 두께 50㎛의 PET 필름(상품명 「루미러 S105」, 도레이 가부시키가이샤제)에 도포한 후, 120℃에서 120초간 가열하여 탈용매하여, 두께 45㎛의 점착제층 B1을 형성했다.
이어서, 당해 점착제층 B1 표면에, 두께 38㎛의 폴리에스테르계 세퍼레이터(상품명 「MRF」, 미쯔비시 쥬시 가부시키가이샤제)의 실리콘 처리를 실시한 면을 접합하여, 점착 테이프 B를 얻었다.
한편, 아크릴산2-에틸헥실(2-EHA)/아크릴로일모르폴린/아크릴산히드록시에틸(HEA)=75/25/10(질량비)으로 구성되는 아크릴계 폴리머 100질량부, 폴리이소시아네이트 화합물(상품명 「코로네이트 L」, 도소 가부시키가이샤제) 1질량부, 광중합 개시제(상품명 「이르가큐어 651」, BASF사제) 3질량부 및 톨루엔을 포함하는 점착제 조성물을 조제했다. 이 점착제 조성물을, 두께 38㎛의 폴리에스테르계 세퍼레이터(상품명 「MRF」, 미쯔비시 쥬시 가부시키가이샤제)의 실리콘 처리를 실시한 면에 도포한 후, 120℃에서 120초간 가열하여 탈용매하여, 두께 5㎛의 점착제층 B2를 형성했다.
그리고, 점착 테이프 B로부터 세퍼레이터를 박리하고, 점착 테이프 B의 점착제층 B1 위에 상기 점착제층 B2를 접합하여 전사하고, 50℃에서 72시간 보존하여, [PET 필름(50㎛)/점착제층 B1(45㎛)/점착제층 B2(5㎛)]의 구성을 갖는 실시예 2의 점착 테이프를 얻었다.
실시예 3
점착제층의 두께를 25㎛로 한 것 이외는 점착 테이프 B와 마찬가지로 하여 점착제층 C1을 갖는 점착 테이프 C를 제작하고, 점착 테이프 C로부터 세퍼레이터를 박리하고, 점착 테이프 C의 점착제층 C1 위에 실시예 1에 있어서 제작한 점착제층 A2를 접합하여 전사하고, 50℃에서 72시간 보존하여, [PET 필름(50㎛)/점착제층 C1(25㎛)/점착제층 A2(5㎛)]의 구성을 갖는 실시예 3의 점착 테이프를 얻었다.
실시예 4
점착제층의 두께를 25㎛로 한 것 이외는 점착 테이프 A와 마찬가지로 하여 점착제층 D1을 갖는 점착 테이프 D를 제작하고, 점착 테이프 D로부터 세퍼레이터를 박리하고, 점착 테이프 D의 점착제층 D1 위에 실시예 2에 있어서 제작한 점착제층 B2를 접합하여 전사하고, 50℃에서 72시간 보존하여, [PET 필름(50㎛)/점착제층 D1/점착제층 B2]의 구성을 갖는 실시예 4의 점착 테이프를 얻었다.
실시예 5
아크릴산에틸(EA)/아크릴산부틸(BA)/아크릴산(AA)=50/50/5(질량비)로 구성되는 아크릴계 폴리머 100질량부, 폴리이소시아네이트 화합물(상품명 「코로네이트 L」, 도소 가부시키가이샤제) 1질량부 및 톨루엔을 포함하는 점착제 조성물을 조제했다. 이 점착제 조성물을, 두께 50㎛의 PET 필름(상품명 「루미러 S105」, 도레이 가부시키가이샤제)에 도포한 후, 120℃에서 120초간 가열하여 탈용매하여, 두께 50㎛의 점착제층 E1을 형성했다.
이어서, 당해 점착제층 E1 표면에, 두께 38㎛의 폴리에스테르계 세퍼레이터(상품명 「MRF」, 미쯔비시 쥬시 가부시키가이샤제)의 실리콘 처리를 실시한 면을 접합하고, 50℃에서 72시간 보존하여, [PET 필름(50㎛)/점착제층 E1(50㎛)]의 구성을 갖는 실시예 5의 점착 테이프를 얻었다.
실시예 6
아크릴산2-에틸헥실(2-EHA)/아크릴산메틸(MA)/아크릴산(AA)=30/70/10(질량비)으로 구성되는 아크릴계 폴리머 100질량부, 폴리이소시아네이트 화합물(상품명 「코로네이트 L」, 도소 가부시키가이샤제) 1질량부 및 아세트산에틸을 포함하는 점착제 조성물을 조제했다. 이 점착제 조성물을, 두께 50㎛의 PET 필름(상품명 「루미러 S105」, 도레이 가부시키가이샤제)에 도포한 후, 120℃에서 120초간 가열하여 탈용매하여, 두께 25㎛의 점착제층 F1을 형성했다.
이어서, 당해 점착제층 F1 표면에, 두께 38㎛의 폴리에스테르계 세퍼레이터(상품명 「MRF」, 미쯔비시 쥬시 가부시키가이샤제)의 실리콘 처리를 실시한 면을 접합하여, 점착 테이프 F를 얻었다.
한편, 아크릴산2-에틸헥실(2-EHA)/아크릴로일모르폴린/아크릴산히드록시에틸(HEA)=75/25/10(질량비)으로 구성되는 아크릴계 폴리머 100질량부, 폴리이소시아네이트 화합물(상품명 「코로네이트 L」, 도소 가부시키가이샤제) 3질량부, 광중합 개시제(상품명 「이르가큐어 2959」, BASF사제) 3질량부 및 톨루엔을 포함하는 점착제 조성물을 조제했다. 이 점착제 조성물을, 두께 38㎛의 폴리에스테르계 세퍼레이터(상품명 「MRF」, 미쯔비시 쥬시 가부시키가이샤제)의 실리콘 처리를 실시한 면에 도포한 후, 120℃에서 120초간 가열하여 탈용매하여, 두께 5㎛의 점착제층 F2를 형성했다.
그리고, 점착 테이프 F로부터 세퍼레이터를 박리하고, 점착 테이프 F의 점착제층 F1 위에 상기 점착제층 F2를 접합하여 전사하고, 50℃에서 72시간 보존하여, [PET 필름(50㎛)/점착제층 F1(25㎛)/점착제층 F2(5㎛)]의 구성을 갖는 실시예 6의 점착 테이프를 얻었다.
비교예 1
아크릴산에틸(EA)/아크릴산부틸(BA)/아크릴산히드록시에틸(HEA)=50/50/5(질량비)로 구성되는 아크릴계 폴리머 100질량부, 폴리이소시아네이트 화합물(상품명 「코로네이트 L」, 도소 가부시키가이샤제) 0.2질량부, 광중합 개시제(상품명 「이르가큐어 651」, BASF사제) 3질량부 및 톨루엔을 포함하는 점착제 조성물을 조제했다. 이 점착제 조성물을, 두께 50㎛의 PET 필름(상품명 「루미러 S105」, 도레이 가부시키가이샤제)에 도포한 후, 120℃에서 120초간 가열하여 탈용매하여, 두께 30㎛의 점착제층 G1을 형성했다.
이어서, 당해 점착제층 G1 표면에, 두께 38㎛의 폴리에스테르계 세퍼레이터(상품명 「MRF」, 미쯔비시 쥬시 가부시키가이샤제)의 실리콘 처리를 실시한 면을 접합하고, 50℃에서 72시간 보존하여, [PET 필름(50㎛)/점착제층 G1(30㎛)]의 구성을 갖는 비교예 1의 점착 테이프를 얻었다.
비교예 2
점착제층의 두께를 50㎛로 한 것 이외는 비교예 1과 마찬가지로 하여 [PET 필름(50㎛)/점착제층 H1(50㎛)]의 구성을 갖는 비교예 2의 점착 테이프를 얻었다.
<평가>
실시예 및 비교예에서 얻어진 각 점착제층 및 각 점착 테이프에 대하여, 이하의 평가를 행했다. 결과를 표 1에 나타낸다.
(최대 증가율)
실시예 및 비교예에서 각각 얻어진 각 점착 테이프로부터, 폭 10㎜, 길이 10㎜의 직사각형으로 커터 나이프로 잘라내어 시험편으로 하고, 열 기계 분석 장치(상품명 「Q-400」, TA Instruments사제)에 세트하고, 하기의 측정 조건에서, 압축 팽창법에 의해, 시험편 전체에, 두께 방향으로 하중 0.11N을 가한 상태에서 시험편을 -70℃로부터 150℃까지 승온시켜, 그때 시험편의 두께의 변위를 연속적으로 측정했다. 그 때 23 내지 100℃에 있어서의 시험편의 두께 방향에 있어서의 팽창률(증가율)의 변화의 모습을 도 6 내지 13에 도시한다. 또한, 도 6 내지 13에 있어서, 횡축은 온도(Temperature)[℃], 종축은 23℃에 있어서의 두께에 대한 팽창률(ExpansionRate)[％]을 나타낸다. 그리고, 23℃에 있어서의 직사각형 시험편의 두께를 A, 23 내지 100℃에 있어서의 직사각형 시험편의 최대의 두께를 B로 하여 하기 식에 의해 요구 최대 증가율을 구했다. 결과를 표 1의 「최대 증가율」의 란에 나타낸다.
최대 증가율(％)=(B-A)/A×100
<측정 조건>
측정 모드: 압축 팽창법
측정 하중: 110mN
프로브 직경: 6㎜φ
온도 프로그램: -70℃ 내지 150℃
승온 속도: 5℃/min
측정 분위기: N2(유량 200ml/min)
(나노인덴테이션법에 의한 손실 계수)
실시예 및 비교예에서 각각 얻어진 각 점착제층에 대하여, 한변이 1㎝인 정사각형으로 잘라내어, 소정의 지지체에 고정한 것을 측정 샘플로 하고, 나노인덴터(상품명 「TriboIndenter」, Hysitron Inc.사제)를 사용하여, 하기의 조건에서 나노인덴테이션 측정을 행했다. 그리고, 얻어진 손실 계수(tanδ)를 표 1의 「손실 계수」의 란에 나타낸다.
사용 압자: Berkovich(삼각추형)
측정 방법: 동적 측정
측정 온도: 25℃(실온)
주파수: 100㎐
진폭: 2㎚
(내균열성)
레이저 가공 장치로서 상품명 「ML300-Integration」(가부시키가이샤 도쿄 세이미쯔제)을 사용하여, 12인치의 반도체 웨이퍼(실리콘제 미러 웨이퍼)의 내부에 집광점을 맞추어, 격자상(8㎜×12㎜)의 분할 예정 라인을 따라 표면으로부터 레이저 광을 조사하여, 반도체 웨이퍼의 내부에 개질 영역을 형성했다. 레이저 광의 조사는, 하기의 조건에서 행했다.
(A) 레이저 광
레이저 광원 반도체 레이저 여기 Nd: YAG 레이저
파장 1064㎚
레이저 광 스폿 단면적 3.14×10-8㎠
발진 형태 Q 스위치 펄스
반복 주파수 100㎑
펄스폭 30ns
출력 20μJ/펄스
레이저 광 품질 TEM00 40
편광 특성 직선 편광
(B) 집광용 렌즈
배율 50배
NA 0.55
레이저 광 파장에 대한 투과율 60％
(C) 반도체 기판이 적재되는 적재대의 이동 속도 100㎜/초
반도체 웨이퍼 내부에 개질 영역을 형성한 후, 반도체 웨이퍼의 표면에, 실시예 및 비교예에서 얻어진 점착 테이프를 접합하고, 백그라인더(상품명 「DGP8760」, 가부시키가이샤 디스코제)를 사용하여 반도체 웨이퍼의 두께가 25㎛로 되도록 이면을 연삭하고, 또한 이에 수반하여 반도체 웨이퍼를 할단했다. 그리고, 개편화된 500개의 반도체 칩의 할단부에 대하여 광학 현미경(배율 50배)으로 관찰했다. 광학 현미경 관찰에 의해 확인할 수 있던 크랙 발생에 의한 결점의 수를 세어, [결점의 개수/500]을 결점률로서 산출하여, 상기 결점률이 1％ 이하인 경우를 ○, 상기 결점률이 1％를 초과하는 경우를 ×로서 평가했다. 평가 결과를 표 1의 「내균열성」의 란에 나타낸다.
Figure 112018087774400-pat00001
1, 2, X1, X2: 반도체 웨이퍼 보호용 점착 테이프
11, 21: 기재
12, 22a, 22b, 22: 점착제층
W, 30A, 30B: 반도체 웨이퍼
30C: 반도체 웨이퍼 분할체
30a: 개질 영역
30b: 분할 홈
31: 반도체 칩

Claims (2)

  1. 기재와, 상기 기재 위에 적층된 적어도 1층의 점착제층을 갖는 반도체 웨이퍼 보호용 점착 테이프이며,
    상기 적어도 1층의 점착제층은 온도 25℃, 주파수 100㎐의 조건에 있어서의 나노인덴테이션법에 의한 손실 계수(tanδ)가 1.0 이상 5.0 이하이며,
    23℃에 있어서의 상기 기재의 두께가 10 내지 150㎛이며,
    열 기계 분석 장치의 압축 팽창법에 의해, 두께 방향으로 하중 0.11N을 가한 상태에서 상기 점착 테이프를 -70℃로부터 150℃까지 가열했을 때의, 23℃에 있어서의 상기 점착 테이프의 두께에 대한, 23 내지 100℃에 있어서의 상기 점착 테이프의 두께의 최대 증가율이 1.2％ 이하인, 반도체 웨이퍼 보호용 점착 테이프.
  2. 삭제
KR1020180105253A 2017-09-07 2018-09-04 반도체 웨이퍼 보호용 점착 테이프 KR102525373B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017171814A JP6906402B2 (ja) 2017-09-07 2017-09-07 半導体ウエハ保護用粘着テープ
JPJP-P-2017-171814 2017-09-07

Publications (2)

Publication Number Publication Date
KR20190027731A KR20190027731A (ko) 2019-03-15
KR102525373B1 true KR102525373B1 (ko) 2023-04-26

Family

ID=65663048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180105253A KR102525373B1 (ko) 2017-09-07 2018-09-04 반도체 웨이퍼 보호용 점착 테이프

Country Status (4)

Country Link
JP (1) JP6906402B2 (ko)
KR (1) KR102525373B1 (ko)
CN (1) CN109468077A (ko)
TW (1) TWI780212B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220115950A (ko) * 2019-12-18 2022-08-19 세키스이가가쿠 고교가부시키가이샤 점착제, 점착 테이프, 전자 제품, 차재 부재, 및 고정 방법
JP7421976B2 (ja) 2020-03-27 2024-01-25 三井化学株式会社 ペリクル、およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015017159A (ja) 2013-07-09 2015-01-29 スリーエム イノベイティブ プロパティズ カンパニー 半導体ウェハ加工用粘着フィルム、薄層化された半導体ウェハの製造方法及び半導体チップの製造方法
WO2016139840A1 (ja) 2015-03-02 2016-09-09 リンテック株式会社 ダイシングシートおよび半導体チップの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003220925A1 (en) * 2003-03-28 2004-10-25 Denki Kagaku Kogyo Kabushiki Kaisha Adhesive tape for electronic member
JP2005019759A (ja) * 2003-06-27 2005-01-20 Mitsui Chemicals Inc 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハ保護方法
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP3863151B2 (ja) * 2004-04-22 2006-12-27 日東電工株式会社 光学部材用粘着剤層およびその製造方法ならびに粘着剤付光学部材および画像表示装置
JP4574234B2 (ja) * 2004-06-02 2010-11-04 リンテック株式会社 半導体加工用粘着シートおよび半導体チップの製造方法
JP2007070432A (ja) * 2005-09-06 2007-03-22 Nitto Denko Corp 粘着シート及びこの粘着シートを用いた製品の加工方法
JP4721834B2 (ja) * 2005-09-06 2011-07-13 日東電工株式会社 粘着シート及びこの粘着シートを用いた製品の加工方法
JP4931519B2 (ja) * 2006-09-01 2012-05-16 日東電工株式会社 活性面貼付ダイシング用粘着テープ又はシートおよび被加工物の切断片のピックアップ方法
JP5049620B2 (ja) * 2007-03-20 2012-10-17 リンテック株式会社 粘着シート
US8368218B2 (en) * 2009-01-14 2013-02-05 Dow Corning Corporation Adhesive flexible barrier film, method of forming same, and organic electronic device including same
JP2010209158A (ja) * 2009-03-06 2010-09-24 Nitto Denko Corp 粘着シート及びそれを用いた半導体ウェハの加工方法
JP5544766B2 (ja) * 2009-06-15 2014-07-09 日立化成株式会社 半導体加工用接着フィルム積層体
JP2011054940A (ja) * 2009-08-07 2011-03-17 Nitto Denko Corp 半導体ウェハ保持保護用粘着シート及び半導体ウェハの裏面研削方法
WO2013172328A1 (ja) * 2012-05-14 2013-11-21 リンテック株式会社 接着性樹脂層付シートおよび半導体装置の製造方法
JP2014210880A (ja) * 2013-04-19 2014-11-13 日東電工株式会社 熱硬化性樹脂組成物及び半導体装置の製造方法
JP2015185691A (ja) 2014-03-24 2015-10-22 古河電気工業株式会社 半導体ウェハ加工用粘着テープ、該粘着テープの製造方法および半導体ウェハの加工方法
JP6553331B2 (ja) * 2014-05-21 2019-07-31 日東電工株式会社 粘着シート
JP5855299B1 (ja) * 2015-03-02 2016-02-09 古河電気工業株式会社 半導体ウェハ表面保護用粘着テープおよび半導体ウェハの加工方法
KR20180077185A (ko) * 2015-10-29 2018-07-06 도레이 카부시키가이샤 가부착용 적층체 필름, 가부착용 적층체 필름을 사용한 기판 가공체 및 적층 기판 가공체의 제조 방법, 및 이것들을 사용한 반도체 장치의 제조 방법
KR102368740B1 (ko) * 2016-11-17 2022-02-28 린텍 가부시키가이샤 반도체 가공용 점착 시트

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015017159A (ja) 2013-07-09 2015-01-29 スリーエム イノベイティブ プロパティズ カンパニー 半導体ウェハ加工用粘着フィルム、薄層化された半導体ウェハの製造方法及び半導体チップの製造方法
WO2016139840A1 (ja) 2015-03-02 2016-09-09 リンテック株式会社 ダイシングシートおよび半導体チップの製造方法

Also Published As

Publication number Publication date
KR20190027731A (ko) 2019-03-15
TWI780212B (zh) 2022-10-11
CN109468077A (zh) 2019-03-15
JP2019047075A (ja) 2019-03-22
JP6906402B2 (ja) 2021-07-21
TW201912746A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
JP4970863B2 (ja) 被加工物の加工方法
JP4799205B2 (ja) 活性面貼付ダイシング用粘着テープ又はシートおよび被加工物の切断片のピックアップ方法
JP4800778B2 (ja) ダイシング用粘着シート及びそれを用いた被加工物の加工方法
TWI769242B (zh) 切晶黏晶膜
KR101172933B1 (ko) 반도체 웨이퍼 후면 가공 방법, 기판 후면 가공 방법 및방사선 경화성 감압 접착 시트
EP1930386A2 (en) Removable pressure-sensitive adhesive composition and pressure-sensitive adhesive tape or sheet
JP7041475B2 (ja) ダイシングテープ、ダイシングダイボンドフィルム、及び半導体装置の製造方法
JP2009064975A (ja) ダイシング用粘着シート及びダイシング方法
KR102494629B1 (ko) 다이싱용 점착 테이프, 다이싱용 점착 테이프의 제조 방법, 및 반도체 칩의 제조 방법
JP4666565B2 (ja) 半導体ウエハ加工用保護シート及び半導体ウエハの裏面研削方法
KR102525373B1 (ko) 반도체 웨이퍼 보호용 점착 테이프
JP2002235055A (ja) ダイシング用粘着シート
JP2002338911A (ja) 半導体ウエハ加工用保護シート
JP2009277860A (ja) バックグラインドテープ
CN111004588A (zh) 切割芯片接合薄膜
JP2003096412A (ja) 半導体部品ダイシング用粘着シートおよび半導体部品の製造方法
JP2002203816A (ja) ダイシング用粘着シート
JP2006294742A (ja) 被着体の加工方法、該方法により得られる電子素子、及び該方法に用いる両面粘着シート
JP4809595B2 (ja) ウエハ加工用テープおよびそれを用いた半導体装置製造方法
JP4743578B2 (ja) 半導体ウェハ加工用保護シート、及び半導体ウェハの裏面研削方法
JP2005243702A (ja) 電子部品の製造方法および電子物品切断用両面粘着シート

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right