KR100716866B1 - 반도체패키지의 제조 방법 - Google Patents
반도체패키지의 제조 방법 Download PDFInfo
- Publication number
- KR100716866B1 KR100716866B1 KR1020000083055A KR20000083055A KR100716866B1 KR 100716866 B1 KR100716866 B1 KR 100716866B1 KR 1020000083055 A KR1020000083055 A KR 1020000083055A KR 20000083055 A KR20000083055 A KR 20000083055A KR 100716866 B1 KR100716866 B1 KR 100716866B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- board unit
- semiconductor package
- heat sink
- semiconductor chip
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
Claims (4)
- 상면에 볼랜드를 포함하는 다수의 배선패턴이 형성된 회로기판 유닛이 구비되고, 상기 회로기판 유닛이 슬롯을 경계로 다수 연결된 회로기판 스트립을 제공하는 단계와;상기 각 회로기판 유닛의 하면에 낱개의 히트싱크 유닛을 각각 접착하는 단계와;상기 각 회로기판 유닛에 반도체칩을 탑재한 후, 상기 반도체칩과 회로기판을 도전성와이어로 상호 접속하는 단계와;상기 반도체칩, 도전성와이어 등을 외부로 환경으로부터 보호하기 위해 봉지재로 봉지하는 봉지 단계와;상기 각 회로기판의 유닛의 상면에 형성된 배선패턴중 볼랜드에 도전성볼을 융착하는 단계와;상기 회로기판 스트립에서 각 회로기판 유닛을 소잉(Sawing)하여 분리함으로써, 낱개의 반도체패키지를 제공하는 단계;를 포함하여 이루어진 반도체패키지의 제조 방법.
- 제1항에 있어서, 상기 회로기판 스트립 제공 단계는 각 회로기판 유닛의 중앙에 관통공이 형성된 것이 제공됨을 특징으로 하는 반도체패키지의 제조 방법.
- 제2항에 있어서, 상기 반도체칩 탑재는 상기 반도체칩이 상기 회로기판 유닛의 관통공 내측에 탑재됨을 특징으로 하는 반도체패키지의 제조 방법.
- 제1항 내지 제3항중 어느 한 항에 있어서, 상기 히트싱크 유닛은 대략 사각판 모양으로 형성된 것이 제공됨을 특징으로 하는 반도체패키지의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000083055A KR100716866B1 (ko) | 2000-12-27 | 2000-12-27 | 반도체패키지의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000083055A KR100716866B1 (ko) | 2000-12-27 | 2000-12-27 | 반도체패키지의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020053423A KR20020053423A (ko) | 2002-07-05 |
KR100716866B1 true KR100716866B1 (ko) | 2007-05-09 |
Family
ID=27686798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000083055A KR100716866B1 (ko) | 2000-12-27 | 2000-12-27 | 반도체패키지의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100716866B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6091140A (en) * | 1998-10-23 | 2000-07-18 | Texas Instruments Incorporated | Thin chip-size integrated circuit package |
US6097087A (en) * | 1997-10-31 | 2000-08-01 | Micron Technology, Inc. | Semiconductor package including flex circuit, interconnects and dense array external contacts |
EP1030366A2 (en) * | 1999-02-15 | 2000-08-23 | Mitsubishi Gas Chemical Company, Inc. | Printed wiring board for semiconductor plastic package |
US6137174A (en) * | 1999-05-26 | 2000-10-24 | Chipmos Technologies Inc. | Hybrid ASIC/memory module package |
-
2000
- 2000-12-27 KR KR1020000083055A patent/KR100716866B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097087A (en) * | 1997-10-31 | 2000-08-01 | Micron Technology, Inc. | Semiconductor package including flex circuit, interconnects and dense array external contacts |
US6091140A (en) * | 1998-10-23 | 2000-07-18 | Texas Instruments Incorporated | Thin chip-size integrated circuit package |
EP1030366A2 (en) * | 1999-02-15 | 2000-08-23 | Mitsubishi Gas Chemical Company, Inc. | Printed wiring board for semiconductor plastic package |
US6137174A (en) * | 1999-05-26 | 2000-10-24 | Chipmos Technologies Inc. | Hybrid ASIC/memory module package |
Also Published As
Publication number | Publication date |
---|---|
KR20020053423A (ko) | 2002-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6445077B1 (en) | Semiconductor chip package | |
KR100716871B1 (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
US7253508B2 (en) | Semiconductor package with a flip chip on a solder-resist leadframe | |
US20030006055A1 (en) | Semiconductor package for fixed surface mounting | |
US20050258521A1 (en) | Leadless leadframe with an improved die pad for mold locking | |
KR20090050810A (ko) | 접합 신뢰성이 향상된 적층형 반도체 패키지 | |
US20070176269A1 (en) | Multi-chips module package and manufacturing method thereof | |
US20220149003A1 (en) | Flip-chip on leadframe having partially etched landing sites | |
KR20040037575A (ko) | 사선형 에칭부를 갖는 엠.엘.피(mlp)형 반도체 패키지 | |
JP4635471B2 (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
US20080164620A1 (en) | Multi-chip package and method of fabricating the same | |
US20080185698A1 (en) | Semiconductor package structure and carrier structure | |
KR100716866B1 (ko) | 반도체패키지의 제조 방법 | |
JP5302234B2 (ja) | 半導体装置 | |
JP4207791B2 (ja) | 半導体装置 | |
KR20010055041A (ko) | 지지각을 갖는 기판을 이용한 반도체 패키지 | |
KR102233649B1 (ko) | 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법 | |
US20230197576A1 (en) | Leadframe strip with complimentary design | |
JP2011061055A (ja) | 半導体装置の製造方法 | |
KR20090009137U (ko) | 인쇄회로기판 | |
KR100252861B1 (ko) | 적층형 반도체 패키지 및 그의 어셈블리 방법 | |
KR100708050B1 (ko) | 반도체패키지 | |
KR100576889B1 (ko) | 반도체패키지 및 그 제조 방법 | |
US8399967B2 (en) | Package structure | |
KR100567045B1 (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150504 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160503 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170502 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190502 Year of fee payment: 13 |