JP2001519600A - 集積回路パッケージのためのチップスケールボールグリッドアレイ - Google Patents

集積回路パッケージのためのチップスケールボールグリッドアレイ

Info

Publication number
JP2001519600A
JP2001519600A JP2000515294A JP2000515294A JP2001519600A JP 2001519600 A JP2001519600 A JP 2001519600A JP 2000515294 A JP2000515294 A JP 2000515294A JP 2000515294 A JP2000515294 A JP 2000515294A JP 2001519600 A JP2001519600 A JP 2001519600A
Authority
JP
Japan
Prior art keywords
layer
polymer
support structure
electronic package
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000515294A
Other languages
English (en)
Other versions
JP2001519600A5 (ja
Inventor
ランドルフ・ディ・シューラー
Original Assignee
ミネソタ マイニング アンド マニュファクチャリング カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミネソタ マイニング アンド マニュファクチャリング カンパニー filed Critical ミネソタ マイニング アンド マニュファクチャリング カンパニー
Publication of JP2001519600A publication Critical patent/JP2001519600A/ja
Publication of JP2001519600A5 publication Critical patent/JP2001519600A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 半導体ダイと基板との間に配置される非重合体層または支持構造物を有する集積回路パッケージングのためのチップスケールボールグリッドアレイに関する。非重合体支持構造物は、熱応力の影響を低減することおよび／または集積回路パッケージにおけるボイドの形成を低減または排除することによって、回路の信頼性を増大させるために作用する。非重合体支持構造物は、ストリップ型でチップスケールパッケージの処理を行うことができるような十分な剛性を有する銅フォイルなどの材料であってもよい。

Description

【発明の詳細な説明】
【０００１】 本願は、１９９６年１２月２日に出願された出願番号第０８／７５９，２５３
号の一部継続出願である。
【０００２】 技術分野 本発明は、主に集積回路パッケージングに関し、さらに詳細にはボールグリッ
ドアレイに関する。特に、本発明は、非重合体支持構造物を備えるフレックステ
ープを用いたチップスケールボールグリッドアレイの設計に関する。
【０００３】 背景技術 寸法の縮小および電子部品の精巧さの増強に関する要求によって、本産業はさ
らに小型かつさらに複雑な集積回路（ＩＣ）を製作するようになった。これと同
様の傾向によって、ＩＣパッケージがさらに小型のフットプリント、さらに高度
なリード数およびさらに優れた電気および温度の性能を備えるようになった。同
時に、このようなＩＣパッケージは、許容信頼性基準も満たす必要がある。
【０００４】 ボールグリッドアレイ（ＢＧＡ）パッケージは、さらに高いリード数およびさ
らに小型のフットプリントを有する集積回路パッケージという要求を満たすため
に開発された。ＢＧＡパッケージは一般には、通常はパッケージの底部から突き
出た一連のはんだボールの形状になっている端子を備えた正方形パッケージであ
る。このような端子は、プリント回路基板（ＰＣＢ）または他の適切な基板の表
面に配置された複数のボンディングパッドの上に取付けられように設計される。
【０００５】 近年、ＢＧＡパッケージは、テープオートメーティドボンディング（ＴＡＢ）
工程および通常は、薄いポリイミド基板の上に微量の銅からなるフレキシブル回
路（ＴＡＢテープと呼ばれることもある）を用いて製作されてきた。電気伝導性
のリードは、ＴＡＢテープの一方の側または両側に積層してもよい。このような
ＢＧＡ設計は一般に、テープＢＧＡ（ＴＢＧＡ）と呼ばれる。ＴＢＧＡ設計にお
いて、テープの上の回路は、ワイヤボンディング、熱圧着式ボンディングまたは
フリップチップなどの従来の方法のいずれによっても半導体ダイに接合されるリ
ードを備える。回路がテープの両側に存在する場合には、電気伝導性のバイアは
回路の１つの層から別の層までテープを貫通して延在してもよい。
【０００６】 （携帯電話、ディスクドライブ、ページャなどの）携帯型電子装置などのいく
つかの適用例の場合には、ＢＧＡパッケージでさえ大きすぎることが時々ある。
したがって、はんだバンプは、ＩＣ自体の表面の上に直接的に配置され、ＰＣＢ
（通常は、ダイレクトチップアタッチまたはフリップチップと呼ばれる）に接着
するために使用されることも時々ある。しかし、この取組みに関して多数の問題
がある。第一に、はんだボールのデポジションは、相当の費用がかさむ工程ステ
ップを必要とする。さらに、ＰＣＢへのフリップチップアタッチに関して許容可
能な信頼性を実現するためには、ダイの下にある重合体のアンダーフィルにデポ
ジションを行うことが通常は必要である。このアンダーフィルは、一般にＰＣＢ
のはるかに高い膨張に対して、ダイの低い熱膨張によって生じる熱応力（「熱不
整合応力」）を低減するために必要とされる。このアンダーフィルのデポジショ
ンは、構成要素の再加工の可能性を排除するような相当費用がかかる工程である
。したがって、欠陥が発見された場合には、利用価値のあるＰＣＢを処分しなけ
ればならない。
【０００７】 フリップチップ工程に関する問題点に対処するために、別の種類のＢＧＡパッ
ケージが開発されてきた。この種のＢＧＡパッケージは、チップスケールボール
グリッドアレイまたはチップスケールパッケージ（ＣＳＰ）と呼んでもよい。パ
ッケージ全体の寸法がＩＣ自体の寸法と同等またはあまり大きくない程度である
ため、チップスケールパッケージと言われている。チップスケールパッケージに
おいて、パッケージ寸法を低減するため、はんだボールの末端は通常、半導体ダ
イの下に配置される。ＣＳＰの一例には、「ＭＩＣＲＯ ＢＧＡ」と呼ばれるＴ
ＥＳＳＥＲＡ社によって開発された製品がある。この製品は、ダイと回路との間
に柔らかい可撓性のエラストマー層（エラストマーパッド）を備えたフレキシブ
ル回路からなる。このエラストマー部材は、シリコーンなどの重合体材料からな
り、通常、厚さは約１２５μｍ〜１７５μｍ（５〜７ミル）である。エラストマ
ーの一つの目的は、高価なアンダーフィル材料を必要とせずに、ダイとＰＣＢと
の間の熱不整合応力を最小限に抑えることによって、適切な信頼性を得ることで
ある。
【０００８】 一般に使用されているチップスケールパッケージの設計は、改善された基板空
間利用および表面実装部品の実装しやすさを提供しているが、このような製品は
多数の欠点を持っている。第一に、水分吸収が少ないこと、ガス放出が少ないこ
とおよび産業で一般に使用される洗浄溶剤に対する抵抗力を備えていることとい
う産業上の要件を満たす適切なエラストマー材料を見つけることが難しい場合も
よくある。たとえば、シリコーンは通常使用されている洗浄溶剤を用いて分解し
、重合体材料は一般に水分を吸収および放出しやすいことが知られている。水分
吸収率が高すぎる場合には、リフロー埋め込み温度でこの水分の急速な放出がこ
の構成要素の界面にボイドを形成する原因となり、パッケージの破裂さえ引き起
こす。たとえば、水分は、テープにおいて重合体材料から解放され、ダイアタッ
チメント接着剤の中に取込まれるようになる可能性がある。次に、この取込まれ
た水分が基板部品加熱作業中に膨張した場合には、通常は亀裂およびパッケージ
の欠陥の原因となるボイドが形成される可能性がある。このようなボイドの形成
は、ＰＣＢへのリフローアタッチメント中に特に著しい可能性がある。
【０００９】 チップスケールパッケージ設計に関する別の重大な難題は、フレックステープ
にエラストマーを接着するための工程である。一般に使用されている一つの方法
は、エラストマーパッドを選択して個別の位置の上に配置することであり、別の
方法は、次に硬化を行う流体重合体のプリントを施されたスクリーンを伴う。い
ずれの場合も、ＣＳＰ適用の場合に必要な厳格な許容差を満たすことは困難であ
る。しかし、別の問題点はパッケージの平坦さである。通常のＣＳＰ設計におい
て、リフローの時にすべてのはんだボールがＰＣＢに接触することを保証するた
めに、パッケージの平坦さ（コプラナリティ）が約２５μｍ（１ミル）未満であ
ることは、重要である。このレベルの平坦さまたはコプラナリティは、一般に使
用されている柔らかい重合体およびエラストマー材料を用いて実現することは困
難であるかもしれない。最終的に、ダイがパッケージの他の部品から十分に分離
されない場合には、組立てられるダイと回路基板などの基板との間に生じる熱応
力の影響ではんだボール接合部の初期破損を生じる可能性がある。
【００１０】 一般に、この構成を解決するためのさまざまな装備があるため、ストリップ型
においてＩＣパッケージを処理することがしばしば望まれる。たとえば、クワッ
ドフラットパック用のリードフレームは通常、４〜８個のユニットのストリップ
で処理されてきた。プロスチックＢＧＡパッケージおよびある種のＴＢＧＡパッ
ケージも、組立工程を通じて簡単に処理するためのストリップ型で製作されてき
た。このようなストリップは、ダイアタッチ、ワイヤボンディング、オーバモー
ルディング／封止、はんだボールアタッチおよび他の処理ステップのための組立
装備を供給するために使用されるマガジンの中に積載される。リールトゥリール
方式において処理を施すことが望ましいと考えられる部品もあるが、多数の部品
は、従来のストリップ方式が好ましいと考えられる。しかし、エラストマーパッ
ドを使用する従来のＣＳＰ設計は、剛性の付加的な要因がなくとも従来のストリ
ップ型処理のための十分な剛性に欠けている。たとえば、ＴＥＳＳＥＲＡ「ＭＩ
ＣＲＯ ＢＧＡ」設計は、ストリップ型処理ができるようにするために、ストリ
ップ状の部品の外縁に接着される金属フレームを使用する。このようなフレーム
の使用は不便であり、工程の中にフレームの接着および除去を行うための付加的
なステップを必要とするほか、テープ処理設計において構成要素の複雑さおよび
数が増大するため、製品の最終的な費用が増大する。したがって、ストリップ型
処理が集積回路パッケージングのために一般に使用されてきたが、使いやすいス
トリップ型チップスケールパッケージ設計は現在も存在しない。
【００１１】 他のＣＳＰ設計において、エラストマーパッドは、接着層におけるボイド形成
を排除するために、接着層を使用することなく回路および半導体ダイに直接的に
積層されてきた。しかし、このような設計は未だに熱応力問題の影響を受ける恐
れがあり、ストリップ型処理に必要な十分な剛性を備えていない。
【００１２】 ＴＥＸＡＳ ＩＮＳＴＲＵＭＥＮＴＳ社の「ＭＩＣＲＯ ＳＴＡＲ ＢＧＡ」
などのさらに他のＣＳＰ設計において、ＩＣは重合体またはエラストマーパッド
を含むことなく、フレックス回路の表面に直接的に接着される。この構造物は、
ＰＣＢからダイを分離しないため、はんだ接合部に必要な信頼性を実現するため
に、高価なアンダーフィル材料が必要とされる。さらに、この設計で使用される
重合体材料からの水分が、ダイアタッチ接着剤の硬化中に放出するため、接着剤
にボイドを生じる。
【００１３】 その結果として、低コストで、十分なコプラナリティおよび溶剤に対する耐性
を備えるとともに、水分および熱応力に関する問題を被らないようになっている
チップスケールパッケージが必要である。また、ストリップ型で簡単に製作する
ことができるようなチップスケールパッケージが必要である。
【００１４】 発明の開示 開示される方法および装置は、集積回路パッケージングのためのチップスケー
ルボールグリッドアレイに関する。このような製品は、向上した信頼性を提供し
、工程を促進する低コストのチップスケールパッケージを提供するために使用さ
れる。
【００１５】 開示された実施例では、非重合体層または支持構造物が半導体ダイと付随する
回路との間に使用される。支持構造物として使用される場合には、プリント回路
基板（ＰＣＢ）などの基板からダイを切り離すまたは分離するためのほか、実質
的に剛性を有する平坦な表面を提供するために、非重合体層を使用することがで
きる。一般的な実施例では、接着剤材料はまた、ダイと基板を接着し、さらに分
離するために、非重合体支持構造物とチップスケールパッケージ部品の隣接構成
要素との間に使用される。ダイと基板を分離することによって、非重合体支持構
造物は熱応力を低減する。支持構造物は非重合体であるため、支持構造物とダイ
との間のボイドの形成は、実質的に排除される。非重合体支持構造物はまた、ス
トリップ型で集積回路工程を行うことができるような十分な剛性を提供する。支
持構造物層より薄く、剛性の低い層として使用される場合には、非重合体材料は
、特にボイドの形成を実質的に排除するために作用する。
【００１６】 一態様では、本発明は、電気相互接点アレイを有する中間回路と、第１および
第２の側面を有する少なくとも１つの非重合体層を含む集積回路のためのパッケ
ージである。非重合体層の第１の側面は集積回路に構造的に結合され、非重合体
層の第２の側面は中間回路に構造的に結合される。
【００１７】 別の態様では、本発明は、電気相互接点アレイを含む中間回路を提供するステ
ップと、集積回路に構造的に結合するように適応した第１の側面を有する少なく
とも１つの非重合体層を提供するステップと、を含む集積回路のためのパッケー
ジを形成する方法である。本方法はまた、非重合体層の第２の側面を中間回路に
構造的に結合するステップを含む。
【００１８】 別の態様では、本発明は、パターン形成された伝導層および少なくとも１つの
パターン形成された誘電層を有するフレキシブルテープを含む電子パッケージで
ある。パッケージはまた、第１および第２の側面を有する少なくとも１つの非重
合体支持構造物を含む。支持構造物の第１の側面は、フレキシブルテープの伝導
層の第２の側面に構造的に結合される。
【００１９】 別の態様では、本発明は、第１ならびに第２の側面および外部側面境界を有す
るパターン形成された伝導層を含む電子パッケージである。半導体デバイスへの
電気接続のための外部側面境界の周囲に配置される周辺伝導特徴部分を有する電
気的に伝導性を有する領域を形成するために、伝導層がパターン形成される。パ
ッケージはまた、第１ならびに第２の側面およびパターン形成された伝導層の周
囲よりも小さい周囲を備える外部側面境界を有するパターン形成された誘電層を
含む。誘電層を貫通して延在する複数の開口部を形成し、開口部のそれぞれがは
んだボールを受け入れるように、誘電層にパターン形成が施される。伝導層の第
１の側面は誘電層の第２の側面に接合され、誘電層の複数の開口部が伝導層の電
気的に伝導性を有する領域の少なくとも一部と一列を成すようにし、伝導層の周
辺伝導特徴部分が誘電部材の外部境界を超えて延在する。また、第１および第２
の側面を備え、弾性係数約６．８９×１０6ｋＰＡを超える実質的に剛性を有す る非重合体支持構造物が提供される。支持構造物の第１の側面は、伝導層の第２
の側面に構造的に結合される。半導体デバイスの第１の側面は、非重合体支持構
造物の第２の側面に構造的に結合される。半導体デバイスは、少なくとも１つの
接触位置が伝導層の周辺伝導特徴部分に電気的に結合される状態で、複数の電気
接触位置を含む。複数のはんだボールは、はんだボールのそれぞれが、誘電層の
複数の開口部の１つに配置され、伝導層の伝導性を有する領域に電気的に接続さ
れる状態で、誘電層の第１の側面に配置される。
【００２０】 詳細な説明 図１は、半導体ダイ１２とツーピースフレキシブル回路テープ１８との間に配
置されたエラストマーパッド１０を有する従来のチップスケールパッケージ集積
回路パッケージ設計を示している。エラストマーパッド１０は、テープの一部と
して使用されることもあり、各側面に配置される接着層１６，２４を備えること
ができる。3層以上の層が使用されることもあるが、ツーピーステープがよく使 用される。１つの方法では、ツーピースフレキシブル回路テープ１８が接着層１
６によってエラストマーパッド１０に接着され、パターン形成された誘電（通常
はポリイミド）層２０およびパターン形成された伝導層２１を含む。別法として
、接着層１６および／または２４がなくてもよく、エラストマーパッド１０がス
クリーン印刷などによってテープ１８の上に使用される。たとえば、誘電層２０
の上に直接的に伝導金属層２１のめっきまたはスパッタリングを施すによって、
ツーピースフレキシブルテープ１８を形成することができる。選択的なめっき、
またはめっきおよびエッチングを施す方法によって、伝導層２１にパターン形成
を行うことができる。たとえば、誘電層２０の上に直接的に伝導金属層２１にス
パッタリングを施すことによって、伝導層２１が形成される。はんだボール（ま
たはバンプ）１４を受け入れるための開口部（またはバイア）２２を利用して、
誘電層２０がパターン形成され、はんだボール１４がパターン形成された伝導層
２１と電気的に接触するようにする。
【００２１】 図１に示されるように、パターン形成された伝導材料が存在しない領域におい
て、エラストマーパッド１０と誘電層１０との間の空間を満たすと同時に、層２
１のパターン形成された伝導材料とエラストマーパッド１０との間で、接着層１
６を変形（または圧縮）することができる。たとえば、接着層１６は変形前の厚
さ約５０μｍ（２ミル）であり、パターン形成された伝導層２１とエラストマー
パッド１０との間で約１２．５μｍ（０．５ミル）〜約３７．５μｍ（１．５ミ
ル）の厚さに圧縮されることができる。半導体ダイ１２は接着層２４によってエ
ラストマーパッド１０に接着される。図１に示されるチップスケールパッケージ
設計において、内部のリードボンディングは、回路リード４２とダイパッド４４
との間に設けられる。内部のリードボンディング領域を含む半導体ダイ１２の両
側は、封止ダム４８の中に含まれる封止剤４６を用いて封止される。
【００２２】 図１の従来のチップスケールパッケージ設計において、はんだ接合部の応力を
低減し、熱サイクルの期間を通じて回路の信頼性を増大させるために、エラスト
マーパッド１０は一般に、ＰＣＢまたは他の基板に形成されるはんだ接合部から
集積回路を孤立させるまたは分離するために使用される比較的低い係数を有する
エラストマーである。しかし、図１に示したような従来のチップスケールパッケ
ージ設計において、適切なエラストマーの選択が困難であることがしばしばある
。これは、集積回路パッケージングの厳しい要件を満たすエラストマー材料を見
つけることが困難であるためである。さらに、エラストマーパッドを他の回路構
成要素に接着するための工程は一般に、正確な配置の実現またはスクリーン印刷
および硬化の典型的な煩雑さを伴う処理など難題が山積している。利用される一
般的なエラストマー材料は、シリコーンを主成分とする材料および低係数のエポ
キシを含む。
【００２３】 図２は、３層のフレキシブル回路テープおよび「穿孔された」バイアを使用す
る別の従来のチップスケールパッケージ集積回路設計を示す。図２において、比
較的厚い誘電層２２０が、３層テープを形成するため接着層２１７を用いてパタ
ーン形成された伝導回路層２１６に接合される。比較的厚い重合体のカバーコー
ト層２１１が３層テープ２１８に直接的にデポジットされ、接着層２２４を用い
て半導体ダイ２１２に接着される。カバーコート層は一般に、厚めの断面（約２
５μｍ）を有する重合体材料であるが、図１のエラストマーパッド１０より係数
は高い。一般に、カバーコート２１１は、エポキシを主成分とする材料である。
このような従来の利用において、３層テープ／フレックス回路結合は一般に、「
ストリップ」として構成され、搬送ステップ中、ボンドワイヤ２４０を曲げるこ
となく、ダイのオーバモールディング用の設備からストリップを除去したり配置
したりすることができるように、相当の剛性を有する。
【００２４】 図２をさらに参照すると、（一般に約１５０℃で行われる）ダイアタッチメン
ト接着剤２２４の硬化時に（一般にポリイミド）誘電層２２０およびカバーコー
ト２１１などの重合体層から放出された水分のために、接着層２２４にボイドが
形成される可能性がある。さらに、ＰＣＢ基板２３６などの基板へのはんだボー
ル２１４のはんだリフロー接着中にボイドの形成が、一般に生じる。また、はん
だボール２１４に形成される熱亀裂が形成される可能性もある。熱亀裂は一般に
、ダイ２１２と接着される基板２３６との間に発生する熱応力によって生じる。
このような熱亀裂は、はんだボール接合部２３８の初期破損の原因となる恐れが
ある。
【００２５】 非重合体支持構造物を備えたチップスケールパッケージ部品 開示された方法および装置の実施例において、非重合体支持構造物（またはパ
ッド）は、実質的に剛性を有する平坦な表面を提供するためにおよびＰＣＢなど
の基板からダイを切り離すまたは分離するために、（半導体ダイなどの）半導体
デバイスまたは集積回路と付随する回路との間で使用される。一般的な実施例で
は、接着材料はまた、ダイと基板の接着およびさらに分離のために、非重合体支
持構造物とチップスケールパッケージ部品の隣接構成要素との間に使用される。
一般に、基板の熱膨張係数（ＣＴＥ）に近い係数を有する非重合体支持構造物が
、はんだ接合部の熱応力の影響を最小限に抑えるために使用される。
【００２６】 図３は、半導体ダイ５２と２層フレキシブル回路テープ（またはフレックス回
路またはＴＡＢテープ）５８を含む中間回路との間に配置される非重合体支持構
造物５０を有する開示された方法および装置の一実施例によるチップスケールパ
ッケージ設計の断面図を示す。この実施例において、非重合体支持構造物５０は
、接着層６４によってダイ５２に構造的に結合される。ここで示されているよう
に、「構造的に結合」とは２つの構成要素が（デポジション、接着剤または他の
形状のボンディングなど）適切な手段を用いて、（たとえば介在層または間に配
置される他の構成要素を用いて）直接的に結合されるか、または間接的に結合さ
れることを意味する。図３に示されているように、半導体ダイ５２は一般に、ダ
イボンドパッドまたはコンタクト８４を有する。第２の接着層５６は、非重合体
パッド５０をフレキシブルテープ５８に接着する。図３は２層フレキシブル回路
テープを使用するチップスケールパッケージ設計の実施例を示しているが、他の
種類の中間回路、たとえば、ノンフレキシブル回路ストリップまたは３層以上を
有するフレキシブル回路テープを使用する実施例も可能であることを本開示の利
点として理解されたい。たとえば、３層テープ１９およびワイヤボンディングを
使用する一実施例が図３Ｃに示されている。この実施例において、３層テープ１
９は誘電層６０、伝導層５９および第２の誘電層（通常はポリイミド）６０ａを
含む。接着層６０ｂは層５９と層６０ａとの間に使用される。
【００２７】 中間回路は一般に、ＰＣＢなどの基板への電気接続用の相互接点アレイを含む
。図３に示される実施例では、２層フレキシブル回路テープ５８は一般に、パタ
ーン形成された誘電層６０および個別の伝導性のボンディングパッド５９ａを有
するパターン形成された平坦な伝導層５９を含む。はんだボール伝導パッド５９
ａは一般に、直径約２００ミクロン〜約６００ミクロンであり、約３００ミクロ
ン〜約１２５０ミクロンのピッチを有する。パターン形成された伝導層５９は、
シリコーンならびにポリシリコーン、タングステン、チタン、アルミニウム、（
アルミニウム合金などの）アルミニウムを主成分とする金属、銅およびそれらの
合金および結合物などの金属または導体を含む実質的に平坦な回路を形成するた
めに適切なパターン形成可能な伝導材料から構成されることができるが、それら
に限定されるわけではない。（尚、本開示のために、「金属」なる語は、金属、
耐火金属、金属間化合物および類似物またはそれらの結合物などを含むと定義さ
れる。）一般に、大部分のパターン形成される伝導層５９は銅である。パターン
形成される誘電層６０は、これに限定されるわけではないがポリイミドまたはポ
リエステルを含む絶縁伝導層５９に適したパターン形成可能な誘電材料のいずれ
から構成されてもよい。一般に、大部分の誘電層６０は、「ＤｕＰｏｎｔ ＫＡ
ＰＴＯＮ」または「ＵＢＥ ＵＰＩＬＥＸ」などのポリイミドである。パターン
形成された伝導層５９は一般に、厚さ約１２．５μｍ〜約３７．５μｍである。
パターン形成された誘電層６０は一般に、厚さ約２５μｍ〜約７５μｍである。
【００２８】 ボールグリッドアレイ５７を形成するために、伝導性のはんだボール（または
バンプ）５４が、フレキシブルテープ５８に接着され、誘電層６０にパターン形
成された開口部（またはバイア）６２を貫通する個別のパッド５９ａを用いて電
気接触部を形成する。各開口部６０がそれぞれの伝導パッド５９ａに重なるよう
に、伝導パッド５９ａが互いに捕捉し合うような方法で、開口部６２がパターン
形成される。はんだボール５４は、開口部６２を貫通するボンディングパッド５
９ａを用いて接続するために適応したいかなる形状および寸法であってもよい。
一般に、はんだボール５４は実質的に球形であり、直径約２５０ミクロン〜約７
５０ミクロンであり、通常使用される大部分の直径は約３００ミクロン〜約６０
０ミクロンである。はんだボールは一般に、ＩＲ、対流または気相などの従来の
オーブンを使用してリフロー接着が施される。開口部６２は、ボンディングパッ
ド５９ａを用いて電気接触を形成することができるような方法で、はんだボール
５４を受け入れるような寸法および形状を備える。一般に、開口部６２は円形で
あり、直径約２５０ミクロン〜約６００ミクロンであり、通常は約３００ミクロ
ン〜約５００ミクロンの直径を使用することが多い。伝導性のはんだボールは、
これに限定されるわけではないが、金、はんだまたは銅を含む適切な伝導材料の
いずれで構成されてもよい。
【００２９】 図３の実施例において、パターン形成された伝導層５９は一般に、複数のボン
ディングリード８２を備え、各リードが伝導パッド５９ａに電気的に結合される
。一般に、ボンディングリード８２は、幅約２５ミクロン〜約１００ミクロンで
ある。ボンディングリード８２は、たとえば内部リードボンディングによって、
ダイパッド８４で半導体ダイ５２への電気接続を形成するために使用され、した
がって、ダイパッド８４と同様のピッチおよびリード８２とパッド８４との間に
接合が形成できるほど十分な長さを備えるように構成される。しかし、図３Ａに
示されるように、ワイヤボンド８２Ａを使用して半導体ダイ５２にワイヤボンデ
ィング用のパッド８３を備えるように、リード８２を形成することもできる。い
ずれの場合も、各ボンディングリード８２がそれぞれのダイパッド８４に電気的
接続される場合には、回路は各はんだボール５４と対応するダイパッド８４との
間で完成される。ボールグリッドアレイを形成するように構成される場合には、
基板７６の上で個別のダイパッド８４を対応する基板のボンディングパッド７５
に電気的に接続するために、各はんだボール５４が個別の「ピン」として使用さ
れるように設計される。図６に示されるように、ボールグリッドアレイ５７およ
び対応する基板のボンディングダイパッド７５のピッチは一般に、約３００ミク
ロン〜約１２５０ミクロンである。一般に、基板はプリント回路基板（「ＰＣＢ
」）であるが、これに限定されるわけではないが、フレックス回路、シリコーン
、ウェハなどを含む他の回路のいずれであってもよい。
【００３０】 図３に示されるように、ダイ５２のエッジと内部のリードの接続領域は一般に
、封止用ダム９９によって封じ込められる封止剤８６によって封止される、封止
剤８６は、これに限定されるわけではないがエポキシ樹脂およびシリコーンを含
む当業者に公知の適切な封止剤のいずれであってもよい。封止剤ダム８８は、た
とえばエポキシ、接着テープなどを含む適切な封止剤構造物のいずれであっても
よい。図３に示されている実施例は、単一にパターン形成された伝導層５９を使
用するチップスケールパッケージ設計を示しているが、２層以上のパターン形成
された（またはパターン形成されていない）伝導層を有する実施例も可能である
ことを本開示の利点として理解されたい。
【００３１】 図３の実施例において、非重合体パッド５０は、はんだ接合部の応力を最小限
に抑えるために、処理を促進するために適切な剛性を備えるとともに、基板の熱
膨張係数に近い係数を有する材料のいずれであってもよい。このような非重合体
パッド構成を使用することによって、ダイアタッチメントの接着剤６４における
ボイドの形成を低減または実質的に排除することができる。これは、ダイ５３が
接着剤６４を用いて非重合体パッド６０に直接的に接合され、その結果、重合体
材料からの水分が存在せず、これらの２つの構成要素の間の界面に入り込むこと
ができないためである。
【００３２】 熱応力およびボイド形成の低減に加えて、開示された方法および装置の非重合
体パッドの構成は、他の重大な利点を提供する。たとえば、非重合体支持構造物
１０を含むチップスケールパッケージストリップは、従来のエラストマーパッド
に比べて、平坦さおよび表面一様性を向上させた表面を提供する。グリッドアレ
イ支持構造物表面の平坦さは、すべてのはんだボール５４が基板７６の上のパッ
ド７５に接触することを保証するためには重要な要因である。チップスケールパ
ッケージ支持構造物はコプラナリティ約５０μｍ（２ミル）またはそれ未満であ
ることが望ましく、最も望ましいのは約２５μｍ（１ミル）またはそれ未満であ
る。このようなコプラナリティは、従来の柔らかいエラストマーパッドを使用し
て実現することは困難である。非重合体支持構造物は、はんだボールアタッチメ
ントのためにさらに平坦な表面を提供するため、半導体ダイと基板との間にさら
に信頼性の高い接続を形成することができる。
【００３３】 上述した利点に加えて、図３の半導体ダイ５２の面から（または図３Ａの半導
体ダイ５２の後部から）熱の散逸用の優れた熱経路を提供するために、（金属シ
ートまたはフォイルなどの）熱伝導性の非重合体は非重合体支持構造物５０とし
て使用されることもできる。このような熱伝導性の非重合体支持構造物５０は、
はんだボール５４に効率よく熱を伝導することもできる。
【００３４】 一般に使用される熱伝導性の非重合体の１種類は、金属シートまたはフォイル
であり、銅はこの目的のために特に適した金属である。熱伝導係数に加えて、金
属シートは伝導層５９の電気遮蔽も向上させることができ、クロストークを最小
限に抑えるために役立つことができる。さらに、金属シートは接地平面として使
用する場合に適した面を提供する。したがって、図３Ｂに示されるように、金属
シート５３へのはんだボール５４ａの直接電気接続などを用いて、有用な接地平
面（または所望であれば電力平面）を提供するために、金属シートを使用するこ
ともできる。たとえば、伝導パッド５９ｂおよび下にある接着層５６のバイア５
５を通じて、選択した接地接続はんだボール５４ａが金属シート５３に電気的に
接続することができるようにして、これを実現することができる。次に、図３Ｂ
に示されるように、内部のリードを通じてまたはワイヤボンド８２ｂによって、
ダイの上の接地パッドを接地はんだボール５４ａに接続することもできる。好都
合なことに、銅フォイルなどの金属シートが使用される場合には、比較的最小限
の費用でこの利点を実現することができる。適切な金属シートは、これに限定さ
れるわけではないが、銅、ステンレス鋼、４２アロイ、タングステン、チタン、
アルミニウム、アルミニウム基金属（アルミニウム合金など）およびそれらの合
金および結合物などから形成される金属フォイルを含む十分な剛性を備えるほか
、熱膨張品質を供給するパターン形成された金属フォイルのいずれを含んでもよ
い。すぐれたはんだ付け適性、低コストおよび／または低減した酸化を提供する
ために、ボンディング用の薄いめっきを用いて銅フォイルを被覆することもでき
る。適切な被覆の例には、これに限定されないが、めっきニッケル、ニッケル／
ホウ素、粗銅酸化物、（鉛約３７％を超える高い鉛含有量を含むスズ／鉛合金な
どの）スズ／鉛あるいは銀または金などの貴金属で被覆した表面を含む。一般に
使用される大部分の非重合体支持構造物は、厚さ約１００μｍ〜約２５０μｍの
パターン形成された銅フォイルであり、一般に約１２５μｍ〜約１７５μｍを使
用することが多い。１９４などのリードフレームに一般に使用される銅合金は、
このような使用にきわめて適している。
【００３５】 好都合なことに、適切な剛性を備えた非重合体パッドが使用される場合には、
リードフレームに一般に使用される通常のマガジン供給設備を用いて、チップス
ケールパッケージストリップを処理することができる。「適切な剛性」なる語は
、約６．８９×１０6ｋＰＡ（１インチ当たり１×１０6ポンドまたは１Ｍｐｓｉ
）を超える係数を意味する。適切な剛性を有する非重合体材料の例は、セラミッ
クおよび上述したような金属フォイルを含む。しかし、開示された方法および装
置の利点はまた、約６．８９×１０6ｋＰＡ未満の係数を有する非重合体材料を 使用して実現されることを理解されたい。このような利点は本願の他の部分に記
載されていることを含む。
【００３６】 図３を参照すると、接着層５６，６４が、非重合体パッド５０をフレキシブル
テープ５８および半導体ダイ５２に肯定するために適切な接着剤のいずれであっ
てもよい。一般に、接着層５６，６４は、はんだ接合部の応力をさらに軽減し、
信頼性を向上させるために、非重合体パッド５０を用いて、基板（またはＰＣＢ
）７６からダイ５２を孤立させるまたは「分離させる」ために作用する誘電材料
から選択される。このような接着剤はまた、ソケット挿入のためにごくわずかな
Ｚ軸のコンプライアンスを提供するために作用する。適切な接着剤の例は、これ
に限定されないが、アクリレートＰＳＡ、（ＤｕＰｏｎｔ「ＫＪ」材料などの）
熱可塑性ポリイミド、ポリオレフィン、ＤｕＰｏｎｔ「ＰＹＲＡＬＵＸ」、エポ
キシ樹脂およびそれらの混合物を含む。一般に、熱可塑性ポリイミドが接着層５
６，６４として使用される場合が大半である。
【００３７】 エラストマーパッドとダイまたは回路追跡などの隣接表面との間の接合部を形
成するために適した厚さを有する非重合体パッドに、接着剤を塗布することがで
きる。一般に、接着層５６，６４は、厚さ約２５μｍ〜約７５μｍであり、通常
は約２５μｍ〜約５０μｍの厚さが多い。
【００３８】 図示した実施例は単層の非重合体支持構造物であるが、１つ以上の非重合体支
持構造物が積層型チップスケールパッケージテープ部品に使用されることもでき
ることを本開示の利点として理解されたい。たとえば、（接地平面と電力平面と
の両方など）個別の回路経路を形成するために、２つ以上の電気的に孤立された
金属支持構造物を使用することができ、また、エポキシプリント回路基板材料な
ど金属および非金属の非重合体支持構造物の結合も可能である。
【００３９】 図３Ｄに示された別の実施例では、デポジットされる非重合体材料３５０の層
を用いて実装層３５１をパターン形成することができ、半導体ダイ３５２と付随
する回路との間で使用することができる。たとえば、実装層３５１は、接着層３
５６を用いて２層フレキシブル回路テープ３１８または他の中間回路に、接着層
３６４を用いて半導体ダイ３５２に接着されることができる。先に説明した非重
合体支持構造物の実施例の代わりに使用される場合には、非重合体層３５０の実
施例は、実質的に水分がダイアタッチメント接着剤３６４に逃げこまないように
することによって、ボイド形成を低減または実質的に排除するために作用する。
好都合なことに、非重合体材料を用いてパターン形成された実装層は、これに限
定されるわけではないが、個別のテープ構成要素またはＴＡＢテープへの接着部
分を含むさまざまな方法で製作されることができる。ある場合には、非重合体材
料を用いてパターン形成された実装層は、先に述べた非重合体支持構造物の実施
例より費用がかからない可能性もある。
【００４０】 図３Ｄをさらに参照すると、非重合体層３５０は、非重合体支持構造物として
使用するために列挙された材料を含め、接着層３６４への水分の移動を防止する
ために適切な非重合体材料のいずれから構成されてもよい。実装層３５１は、パ
ターン形成可能な誘電材料として使用するために列挙された誘電材料を含め、非
重合体層３５０のパターン形成またはデポジットのために適切な材料のいずれで
あってもよい。同様に、接着層３５６，３６４は、非重合体支持構造物を用いて
使用するために列挙されたものを含め、適切な接着剤またはアタッチメント手段
のいずれであってもよい。一般に、非重合体層３５０は厚さ約１μｍ〜約５０μ
ｍの銅層であり、実装層３５１は厚さ約２５μｍ〜約７５μｍのポリイミド層で
ある。一般に、大部分の場合には、非重合体層３５０は厚さ約５μｍ〜約１０μ
ｍの銅層であり、実装層３５１は厚さ約５０μｍのポリイミド層である。
【００４１】 図３Ｄは、非重合体支持構造物のために図３Ａに示されたのと同様の適用例に
おいて、非重合体層３５０を用いてパターン形成された実装層３５１の使用を示
している。非重合体支持構造物の実施例に関して、さまざまな変形が図３Ｄに示
された構成に対して可能である。たとえば、接地平面および電力平面として、ま
たは非重合体支持構造物用に図３Ｂに示されたのと同様の方法などで他の種類の
回路経路を完成するために、伝導性の非重合体層３５０を使用することができる
。実装層３５１および非重合体層３５０はまた、非重合体支持構造物のために図
３Ｃに示された実施例と同様に、３層以上の層を有する中間回路を用いて、使用
されることもできる。さらに、１つ以上の非重合体層３５０を使用することがで
きる。
【００４２】 チップスケールパッケージ構成要素の製作および部品 非重合体支持構造物（または「パッド」）を有する開示された方法および装置
のチップスケールパッケージデバイスは、多くの異なる適用例に使用するために
多くの方法で形成されることができる。たとえば、非重合体パッドを有するチッ
プスケールパッケージテープを構成する１つの方法は、（金属フォイルなどの）
非重合体材料のロールの上に接着剤を積層するステップと、所望の形状の非重合
体材料にパンチングまたはスタンピングを施すステップと、（ストリップの形状
などの）チップスケールパッケージテープを形成するために、フレックスト回路
（または回路追跡）と一列を成すように配置し、接着するステップと、を含む。
別の方法では、所望の形状になるように（金属フォイルなどの）非重合体材料に
パンチングを施すことと、接着フィルムを同じ形状になるようにパンチングを施
すことと、フィルムおよびフォイルの両方を回路追跡と一列を成すように配置す
ることと、構造物を積層することによって、チップスケールパッケージテープを
形成することができる。いずれの場合も、非重合体支持構造物に対する回路追跡
の配置は正確であるとともに、比較的安価である。チップスケールパッケージデ
バイスを形成するためにすでに述べたようなチップスケールパッケージストリッ
プまたはテープを用いて、さまざまな異なるステップを実現することができる。
これらのステップはダイアタッチメント、ワイヤおよび／または内部のリードボ
ンディング、オーバモールディングおよび／またははんだボールアタッチメント
のステップを含む。好都合なことに、本工程によるチップスケールパッケージデ
バイスの部品は、比較的効率的かつ確実で、コスト効率がよい。
【００４３】 図４は、銅シート（またはフォイル）５０の薄いロールの両側に対する接着層
５６，６４の積層を示している。一般に、カバーシート（または剥離ライナ）を
有する接着積層が使用され、剥離ライナは銅フォイル５０から離れるように面す
る接着層５６，６４の側に残される。剥離ライナに組込まれた適切な接着積層は
、アクリレートＰＳＡ接着剤を含む。図４に示されるように、接着層５６，６４
を形成するために使用される積層接着剤は一般に、ロールラミネート１００を用
いて塗布される。しかし、先に述べたように、接着剤は、これに限定されるわけ
ではないが、スクリーン印刷およびスプレーデポジションを含む適切な方法のい
ずれかを用いて塗布されることもできることを本開示の利点として理解されたい
。
【００４４】 図５は、接着層５６，６４を用いて積層された非重合体シート５０の平面図を
示す。図５において、非重合体シート５０が、接続スロット領域１１０によって
包囲されるダイスクエア５１を有するパターンを形成するためにパンチングまた
はスタンピングが施された。ダイスクエア５１は、半導体ダイ５２と互いに補足
し合うのような形状を備えるように構成され、接続スロット領域１１０において
ダイパッド８４にリード８２（またはワイヤボンド）を接続するためのクリアラ
ンスを設けることができるように、面積がさらに小さい。接続スロット１１０は
、内部のリードボンディング、ワイヤボンディングまたは他の適切な接続方法ダ
イパッド８４に接続するための空間を提供する。合わせて考えると、ダイスクエ
ア５１および接続スロット１１０の寸法は、半導体ダイ５２の個別のプラットホ
ームを提供する。
【００４５】 開示された方法におけるスタンピングまたはパンチング作業は、集積回路パッ
ケージングのための適切なパンチングまたはスタンピングの方法のいずれかを用
いて実現されることができることを、本開示の利点として理解されたい。打抜型
または化学エッチングダイを用いた化学エッチングによって、非重合体シートを
パターン形成することもできる。回路の正確な位置決めのために、ツーリングホ
ール１１２もシート５０にパンチングによって形成される。
【００４６】 次に、図６に示されるように、はんだボールを受け入れるためのバイア６２を
有するフレキシブルテープ５８は、ツーリングホール１１２の使用と一列を成す
ように配置され、銅シート５０の一方の側に積層される。回路の積層は、（スプ
ロケットホールを用いたロールトゥロール工程などの）ロールトゥロール工程ま
たはプレス工程を含む多数の方法で実現されることができる。この実施例では、
積層の前に、剥離ライナが通常、接着層５６から取り外され、回路のパネルまた
はストリップが配置のためのツーリングホール１１２を用いてシート５０に積層
される。しかし、先に述べたような他の接着および積層の方法を使用してもよい
。
【００４７】 現在、集積回路ダイの接着およびボンディングは、断続的でない状態で継続さ
れ、非重合体シート５０および接着されるフレキシブルテープ５８がそれ以上の
組立作業では他の場所で取付けられることもできる。後者の場合には、非重合体
シート５０および接着されるフレキシブルテープ５８は一般に、取付け前にスト
リップ型に切断される。ストリップ型において、単層のチップスケールパッケー
ジストリップは一般に、多数の個別のダイスクエア５１を有する。いずれの場合
も、それ以上の組立作業は通常、ダイを非重合体シート５０の上に実装するため
の準備として、接着層６４から第２の剥離ライナを除去することを含む。ストリ
ップ型工程の場合には、非重合体シートのストリップおよび接着される回路は工
程のためのマガジンに積載される。次に、ダイは一般に、（回路のある側に対向
する）非重合体ストリップの粘着側に配置され、必要であれば硬化される。しか
し、ダイを選択して、（ストリップと対向するように）非重合体シートのロール
の上に配置することができることおよび半導体ダイを非重合体シートに隣接する
または対向する回路の水平位置に配置することができることは、本開示の利点と
して理解されたい。非重合体ストリップのダイ側には、むき出しの接着剤および
ダイの接着ために使用される接着剤（一般にエポキシを主成分とする材料）を接
着したダイがあってもよい。
【００４８】 次に、（回路および１つ以上のダイを含む）ストリップは一般に、たとえば、
ワイヤボンド装置または熱圧着装置に積載される標準的なマガジンの中で裏返さ
れて配置される。図７に示されるように、テープからの各リード１２０は、たと
えばボンディングツール１２４を用いてダイパッド１２２に接合される。ボンデ
ィング工程中、リード１２０が壊れやすい部分（または切欠き）１２６で壊れな
いようにして、取付け具１２６が（ダイを含む）テープを支持するために使用さ
れる。図８に示されるように、次に、封止剤１３２をスロット１１０の中に充填
することによって、ストリップにオーバモールディングを施すことができる。一
般に、封止剤は、ダム特徴部分１３０によって封じ込められ、たとえば、ＵＶま
たは熱による方法などの適切な硬化方法を用いて硬化される。別法として、図９
に示されるように、ストリップが取付け具表面１４０の上で裏返され、封止剤ダ
ム特徴部分がなくともストリップのダイ側からスロット１１０を封止剤１３２で
満たす。図３Ａ乃至図３Ｂに示されるように、たとえば、回路層および半導体ダ
イのダイパッドが支持構造物から離れて面する方向に向けられように、半導体ダ
イが「裏返される」場合に、ダイ５２はまた、ワイヤボンド８２ａを用いて回路
追跡層５９に接続されることもできる。このような実施例の上から見た図が図６
Ａに示されている。
【００４９】 図１０に示されるように、次に、ポリイミド層６０の中に開口部にエッチング
を施すことによって、はんだボール（またはバンプ）５４を形成される開口部（
またはバイア）６２の中に実装することができる。たとえば、加熱およびＩＲ、
対流または気相などの従来の手段を用いるリフローを含め、ボール５４と伝導性
のボンディングパッド５９ａとの間の確実な電気接続を形成するために適切な方
法のいずれかを用いて、はんだボール５４をストリップに接着することができる
。示されていないが、バイア６２はまた、めっきスルーホール（ＰＴＨ）として
処理を施され、はんだボールアタッチメントの前に、個別の伝導性の充填材料を
満たされることができる。
【００５０】 現在、単層または多層のダイチップスケールパッケージパッケージを形成する
ために、ストリップまたはロールを切断することができる（単層ダイパッケージ
１５０は図１０に示されている）。たとえば、パンチング、切断または他の同様
の工程などの適切な切除方法のいずれかを使用して、これを実現することができ
る。
【００５１】 図１１には、集積回路１５８のアクティブ回路側が非重合体介在層５０に面し
、接着剤１５０ａを用いて、上記の介在層に接着される実施例が示されている。
個の実施例では、集積回路１５８には上述したように周辺の伝導特徴部分よりむ
しろ中央の伝導特徴部分（ボンドパッド）１５３が設けられる。スロット開口部
が集積回路１５８の中央に延在するボンドパッド１５３と一列を成すように、ス
ロット１５４が非重合体介在層５０に形成される。この種の回路構成は、たとえ
ば、動的ランダムアクセスメモリ（ＤＲＡＭ）集積回路などさまざまな回路の特
徴を表している。電気的な伝導性を持たないベース基板１６１に配置されたパタ
ーン形成された伝導層１６０の少なくとも１つの層からなる回路部材１５９は、
接着剤１５０ｂによって集積回路１５８に対向する側にある非重合体介在層５０
に接着される。このような回路部材１５９の上にあるボンドパッド１６２の第１
の組は、非重合体介在層５０のスロット１５４に隣接する位置にある。集積回路
１５８と第１組のボンドパッド１６２との間の電気相互接点は、ワイヤボンド１
５２によって、またはたとえばフレックス回路（図示せず）からリードのいずれ
かの内部のリードボンディングを利用して、実現される。電気相互接点は一般に
、スロット１５４の領域にデポジットされた重合体を主成分とする封止剤１５１
を用いて環境から保護される。ボンドパッド１６２の第１の組は、伝導回路追跡
１５６を通じてスロット１５４の領域の外側にあるアレイに配置されたさらに大
きいボンドパッドの第２の組に接続される。はんだボール１５７などの伝導部材
は、ボンドパッド１５５の第２の組に接着される。最終的なプリント回路基板へ
の個のパッケージの接着は、このような伝導部材を用いて形成される。
【００５２】 １つ以上の半導体ダイを有するパッケージを含み、本方法を用いて、他のチッ
プスケールパッケージ構成を製作することもできることを本開示の利点として理
解されたい。さらに、チップスケールパッケージ構成ではない従来のＢＧＡパッ
ッケージなども、開示された方法および装置概念を用いて、製作することができ
る。記載および図示した方法は、ストリップ型を用いて集積回路を製作するため
の方法であるが、これらの方法の利点はまた、これに限定されるわけではないが
、ロールトゥロール（またはリールトゥリール）形式を用いて形成される集積回
路を含む他の固定および形式を用いて集積回路を使用した場合にも得られること
ができることも理解されたい。このように、既存の産業の基盤施設に適合するこ
とができる形式および現在使用または開発されている新たな形式において、開示
された方法および装置の利点を実現することもできる。ウェハ形状のダイスチル
を用いて、前述のパッケージング工程を実行することもできる。たとえば、非重
合体シートを配置し、ウェハに直接的に接着し、チップボンデングを形成するこ
ともできる。前述のように、次に、封止剤１５１を用いてスロット１５４を満た
すことができ、はんだボール１５７を接着し、個別のパッケージ部品にパンチン
グを施すか切込みを入れることができる。
【００５３】 本発明はさまざまな修正および別の形式に適合されることもできるが、特定の
実施例が例として示され、本願に記載されてきた。しかし、本発明は開示された
特定の形式に限定しようとするものではないことを理解すべきである。むしろ、
本発明は、添付した請求項によって規定されるように、本発明の精神および範囲
の中に属するすべての修正、同等物および代案を網羅するものとする。
【図面の簡単な説明】
【図１】 従来技術における従来のチップスケールパッケージ設計の断面図
である。
【図２】 従来技術における別の従来のチップスケールパッケージ設計の断
面図である。
【図３】 開示された方法および装置の一実施例によるチップスケールパッ
ケージの断面図である。
【図３Ａ】 開示された方法および装置の一実施例による別のチップスケー
ルパッケージの断面図である。
【図３Ｂ】 開示された方法および装置の一実施例による別のチップスケー
ルパッケージの断面図である。
【図３Ｃ】 開示された方法および装置の一実施例による別のチップスケー
ルパッケージの断面図である。
【図３Ｄ】 開示された方法および装置の一実施例による別のチップスケー
ルパッケージの断面図である。
【図４】 開示された方法および装置の一実施例による薄い非重合体材料へ
の接着層の積層を示す断面図である。
【図５】 開示された方法および装置の一実施例による接着剤を用いて積層
され、穴をあけられた非重合体材料のシートの平面図である。
【図６】 開示された方法および装置の一実施例による積層フレックス回路
を用いて図５の非重合体シートの平面図である。
【図６Ａ】 開示された方法および装置の一実施例による接着されるワイヤ
ボンディドダイを用いて図５の非重合体シートの平面図である。
【図７】 開示された方法および装置の一実施例によるボンディング用の設
備に配置されたチップスケールパッケージの断面図である。
【図８】 開示された方法および装置の一実施例によるオーバモールディン
グ中の設備に配置されたチップスケールパッケージの断面図である。
【図９】 開示された方法および装置の一実施例による封止用の取付け具に
上方のダイ側に向けられたチップスケールパッケージの断面図である。
【図１０】 開示された方法および装置の一実施例による完全なチップスケ
ールパッケージの断面図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年４月７日（２０００．４．７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，Ｍ Ｗ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，Ｅ Ｓ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ，ＩＤ ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ， ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ， ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，Ｙ Ｕ，ＺＷ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の第１の側面の中央に配置された少なくとも１つの
    電気接触部を有する前記集積回路と、 電気相互接点のアレイを含むフレキシブル中間回路と、 第１および第２の側面を有する少なくとも１層の非重合体層であって、前記非
    重合体層の前記第１の側面が前記集積回路の前記第１の側面に構造的に結合され
    、前記非重合体層の前記第２の側面が前記中間回路に構造的に結合されるように
    なっている非重合体層と、 前記中間回路および前記非重合体層の中央部分を貫通して延在するスロットで
    あって、前記スロットが前記集積回路の前記少なくとも１つの電気接触部と一列
    を成すようになっているスロットと、を具備し、 前記集積回路の前記少なくとも１つの中央に配置された電気接触部が、ワイヤボ
    ンディングおよび熱圧着式ボンディングからなる群から選択される伝導特徴部分
    によって、前記中間回路の少なくとも１つの電気相互接点に電気的に結合される
    電子パッケージ。
  2. 【請求項２】 前記非重合体層が伝導性であるとともに、前記集積回路に電
    気的に結合され、電力平面または接地平面を形成する請求項１に記載の電子パッ
    ケージ。
  3. 【請求項３】 前記非重合体層が、６．８９×１０6ｋＰＡを超える弾性係 数を有する非重合体支持構造物である請求項１に記載の電子パッケージ。
  4. 【請求項４】 前記非重合体層が、１００μｍ〜２５０μｍの厚さを有する
    金属フォイルからなる非重合体支持構造物である請求項１に記載の電子パッケー
    ジ。
  5. 【請求項５】 前記非重合体層が、銅フォイルからなる非重合体支持構造物
    である請求項１に記載の電子パッケージ。
  6. 【請求項６】 第１および第２の側面を有する実装層をさらに含み、前記実
    装層の前記第１の側面が前記非重合体層の前記第２の側面に構造的に結合され、
    前記実装層の前記第２の側面が前記中間回路に構造的に結合される請求項１に記
    載の電子パッケージ。
  7. 【請求項７】 前記実装層が２５μｍ〜７５μｍの厚さを有するポリイミド
    層であり、前記非重合体層が１μｍ〜５０μｍの厚さを有する銅層である請求項
    ６に記載の電子パッケージ。
  8. 【請求項８】 前記中間回路が第１および第２の側面を備え、前記中間回路
    の前記第１の側面が前記非重合体層の前記第２の側面に構造的に接続され、 前記中間回路に電気的に結合される複数のはんだボールまたはバンプをさらに
    含み、前記複数のはんだボールまたはバンプが前記中間回路の前記第２の側面に
    構造的に結合される請求項１に記載の電子パッケージ。
  9. 【請求項９】 パターン形成された伝導層および少なくとも１層のパターン
    形成された誘電層を含むフレキシブル回路であって、前記層のそれぞれが第１の
    側面および第２の側面を備えるようになっているフレキシブル回路と、 第１および第２の側面を有する非重合体支持構造物であって、前記支持構造物
    の前記第２の側面が前記フレキシブル回路の前記伝導層の前記第１の側面に構造
    的に結合されるようになっている非重合体支持構造物と、 前記非重合体支持構造物の前記第１の側面に構造的に結合される第１の側面を
    有する半導体デバイスであって、前記半導体デバイスが複数の中央に配置された
    電気接触部を含み、前記接触部が前記フレキシブル回路の前記伝導層に電気的に
    結合されるようになっている半導体デバイスと、を具備する電子パッケージ。
  10. 【請求項１０】 前記伝導層が電気伝導領域を形成するためにパターン形成
    され、前記誘電層が前記誘電層を通じて延在する複数の開口部を形成するために
    パターン形成され、前記開口部のそれぞれがはんだボールを受け入れるように構
    成され、前記伝導層の前記第２の側面が前記誘電層の前記第１の側面に接合され
    、前記誘電層の前記複数の開口部が前記伝導層の前記電気伝導領域の少なくとも
    一部と一列を成すようになっている請求項９に記載電子パッケージ。
  11. 【請求項１１】 前記フレキシブルテープの前記誘電層の前記第２の側面に
    配置された複数のはんだボールまたはバンプをさらに含み、前記はんだボールま
    たはバンプのそれぞれが前記誘電層の前記複数の開口部の１つに配置されるとと
    もに、前記フレキシブル回路の前記伝導層の前記伝導性領域に電気的に接続され
    る請求項９に記載の電子パッケージ。
  12. 【請求項１２】 前記非重合体支持構造物が１００μｍ〜２５０μｍの厚さ
    を有する銅フォイルである請求項９に記載の電子パッケージ。
JP2000515294A 1997-10-08 1998-02-04 集積回路パッケージのためのチップスケールボールグリッドアレイ Pending JP2001519600A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/947,042 US5866949A (en) 1996-12-02 1997-10-08 Chip scale ball grid array for integrated circuit packaging
US08/947,042 1997-10-08
PCT/US1998/002177 WO1999018609A1 (en) 1997-10-08 1998-02-04 Chip scale ball grid array for integrated circuit package

Publications (2)

Publication Number Publication Date
JP2001519600A true JP2001519600A (ja) 2001-10-23
JP2001519600A5 JP2001519600A5 (ja) 2005-12-22

Family

ID=25485422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000515294A Pending JP2001519600A (ja) 1997-10-08 1998-02-04 集積回路パッケージのためのチップスケールボールグリッドアレイ

Country Status (10)

Country Link
US (1) US5866949A (ja)
EP (1) EP1021830A1 (ja)
JP (1) JP2001519600A (ja)
KR (1) KR100537972B1 (ja)
CN (1) CN1274474A (ja)
AU (1) AU6056398A (ja)
MY (1) MY116426A (ja)
NO (1) NO20001741L (ja)
TW (1) TW395000B (ja)
WO (1) WO1999018609A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324611A (ja) * 2005-05-20 2006-11-30 Mitsui Mining & Smelting Co Ltd キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法

Families Citing this family (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
JP3195236B2 (ja) 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
US6791194B1 (en) 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
DE19638175C2 (de) * 1996-09-18 2000-05-25 Siemens Ag Integrierte Schaltung (Chip) mit einem diese in sich aufnehmenden Gehäuse und externer Konfigurationsmöglichkeit
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
EP0886313A4 (en) * 1996-12-04 2001-02-28 Shinko Electric Ind Co RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
JP3639088B2 (ja) 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
KR100211421B1 (ko) * 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
US6683384B1 (en) * 1997-10-08 2004-01-27 Agere Systems Inc Air isolated crossovers
US6028354A (en) 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
KR100282003B1 (ko) * 1997-10-15 2001-02-15 윤종용 칩 스케일 패키지
US6059173A (en) * 1998-03-05 2000-05-09 International Business Machines Corporation Micro grid array solder interconnection structure for second level packaging joining a module and printed circuit board
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6089920A (en) * 1998-05-04 2000-07-18 Micron Technology, Inc. Modular die sockets with flexible interconnects for packaging bare semiconductor die
KR100266698B1 (ko) 1998-06-12 2000-09-15 김영환 반도체 칩 패키지 및 그 제조방법
US6903451B1 (en) * 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6091140A (en) * 1998-10-23 2000-07-18 Texas Instruments Incorporated Thin chip-size integrated circuit package
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
US6429530B1 (en) * 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
US5969783A (en) * 1998-12-11 1999-10-19 National Semiconductor Corporation Reflective liquid crystal display and connection assembly and method
US6630735B1 (en) * 1999-04-09 2003-10-07 Digirad Corporation Insulator/metal bonding island for active-area silver epoxy bonding
TW483093B (en) 1999-04-22 2002-04-11 Int Rectifier Corp Chip scale package
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6373268B1 (en) 1999-05-10 2002-04-16 Intel Corporation Test handling method and equipment for conjoined integrated circuit dice
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP3416737B2 (ja) 1999-05-20 2003-06-16 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージの製造方法
JP3314304B2 (ja) * 1999-06-07 2002-08-12 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用の回路基板
US6559388B1 (en) * 1999-06-08 2003-05-06 International Business Machines Corporation Strain relief for substrates having a low coefficient of thermal expansion
US6359334B1 (en) 1999-06-08 2002-03-19 Micron Technology, Inc. Thermally conductive adhesive tape for semiconductor devices and method using the same
JP3526788B2 (ja) 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP2001044358A (ja) * 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6774480B1 (en) 1999-07-30 2004-08-10 Micron Technology, Inc. Method and structure for manufacturing improved yield semiconductor packaged devices
US6255143B1 (en) 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
KR20010017187A (ko) 1999-08-09 2001-03-05 윤종용 인쇄 회로 기판 및 이 인쇄 회로 기판의 스크린 프린팅을 위한마스크
US6285077B1 (en) * 1999-08-19 2001-09-04 Lsi Logic Corporation Multiple layer tape ball grid array package
JP3427352B2 (ja) 1999-08-24 2003-07-14 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6472295B1 (en) 1999-08-27 2002-10-29 Jmar Research, Inc. Method and apparatus for laser ablation of a target material
US6455923B1 (en) * 1999-08-30 2002-09-24 Micron Technology, Inc. Apparatus and methods for providing substrate structures having metallic layers for microelectronics devices
US6262490B1 (en) 1999-11-05 2001-07-17 Advanced Semiconductor Engineering, Inc. Substrate strip for use in packaging semiconductor chips
US6306751B1 (en) 1999-09-27 2001-10-23 Lsi Logic Corporation Apparatus and method for improving ball joints in semiconductor packages
KR20010045373A (ko) * 1999-11-04 2001-06-05 마이클 디. 오브라이언 반도체 패키지
JP3450238B2 (ja) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6384890B1 (en) 1999-11-15 2002-05-07 National Semiconductor Corporation Connection assembly for reflective liquid crystal projection with branched PCB display
US6309908B1 (en) 1999-12-21 2001-10-30 Motorola, Inc. Package for an electronic component and a method of making it
KR100324332B1 (ko) 2000-01-04 2002-02-16 박종섭 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6257857B1 (en) 2000-01-31 2001-07-10 Advanced Semiconductor Engineering, Inc. Molding apparatus for flexible substrate based package
US6265768B1 (en) 2000-01-31 2001-07-24 Advanced Semiconductor Engineering, Inc. Chip scale package
CN1315195C (zh) 2000-02-10 2007-05-09 国际整流器有限公司 在单面上带块形连接的垂直导电倒装芯片式器件
JP3568869B2 (ja) * 2000-02-28 2004-09-22 シャープ株式会社 半導体集積回路装置及びその製造方法
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US6903617B2 (en) 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US6501170B1 (en) 2000-06-09 2002-12-31 Micron Technology, Inc. Substrates and assemblies including pre-applied adhesion promoter
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
DE10034006A1 (de) 2000-07-07 2002-01-24 Infineon Technologies Ag Trägermatrix mit Bondkanal für integrierte Halbleiter und Verfahren zu ihrer Herstellung
US6812125B1 (en) 2000-07-07 2004-11-02 National Semiconductor Corporation Substrate for semiconductor packaging
DE10034018A1 (de) 2000-07-07 2002-01-24 Infineon Technologies Ag Trägermatrix für integrierte Halbleiter und Verfahren zu ihrer Herstellung
US6507118B1 (en) 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
AU2002217987A1 (en) 2000-12-01 2002-06-11 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US6566164B1 (en) * 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US7132744B2 (en) 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US20020079572A1 (en) 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6507114B2 (en) * 2001-01-30 2003-01-14 Micron Technology, Inc. BOC semiconductor package including a semiconductor die and a substrate bonded circuit side down to the die
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6486537B1 (en) * 2001-03-19 2002-11-26 Amkor Technology, Inc. Semiconductor package with warpage resistant substrate
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US20030006494A1 (en) * 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
DE10133571B4 (de) * 2001-07-13 2005-12-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6946323B1 (en) 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
US6873059B2 (en) * 2001-11-13 2005-03-29 Texas Instruments Incorporated Semiconductor package with metal foil attachment film
TW498472B (en) * 2001-11-27 2002-08-11 Via Tech Inc Tape-BGA package and its manufacturing process
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US6825108B2 (en) 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US6861750B2 (en) 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6982485B1 (en) 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US7154171B1 (en) 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US6576998B1 (en) 2002-02-28 2003-06-10 Amkor Technology, Inc. Thin semiconductor package with semiconductor chip and electronic discrete device
US6876553B2 (en) * 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
DE10213296B9 (de) * 2002-03-25 2007-04-19 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
JP3539952B2 (ja) * 2002-06-13 2004-07-07 沖電気工業株式会社 レベル識別回路
US6700190B2 (en) * 2002-07-26 2004-03-02 Stmicroelectronics, Inc. Integrated circuit device with exposed upper and lower die surfaces
CN1672260A (zh) 2002-07-31 2005-09-21 奥斯兰姆奥普托半导体有限责任公司 可表面安装的半导体器件及其制造方法
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
US6879047B1 (en) 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
JP2004335710A (ja) * 2003-05-07 2004-11-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
TWI234252B (en) * 2003-05-13 2005-06-11 Siliconware Precision Industries Co Ltd Flash-preventing window ball grid array semiconductor package and chip carrier and method for fabricating the same
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
DE102004015597B4 (de) * 2004-03-30 2007-12-06 Qimonda Ag Halbleitervorrichtung mit schützender Gehäusestruktur
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7071559B2 (en) * 2004-07-16 2006-07-04 International Business Machines Corporation Design of beol patterns to reduce the stresses on structures below chip bondpads
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
KR100676493B1 (ko) * 2004-10-08 2007-02-01 디엔제이 클럽 인코 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US7788960B2 (en) * 2006-10-27 2010-09-07 Cummins Filtration Ip, Inc. Multi-walled tube and method of manufacture
US7573131B2 (en) * 2006-10-27 2009-08-11 Compass Technology Co., Ltd. Die-up integrated circuit package with grounded stiffener
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US20090057866A1 (en) * 2007-08-27 2009-03-05 Chow Linda L W Microelectronic Package Having Second Level Interconnects Including Stud Bumps and Method of Forming Same
KR100969326B1 (ko) * 2007-09-18 2010-07-09 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
US11238329B2 (en) 2007-12-24 2022-02-01 Dynamics Inc. Payment cards and devices with gift card, global integration, and magnetic stripe reader communication functionality
KR20090070406A (ko) * 2007-12-27 2009-07-01 삼성전자주식회사 피씨비 스트립과 그의 어셈블리 장치와 방법
DE102008028299B3 (de) * 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
TWI394245B (zh) * 2009-02-05 2013-04-21 Unimicron Technology Corp 封裝基板及其製法
US8367476B2 (en) 2009-03-12 2013-02-05 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
JP5934109B2 (ja) * 2010-01-11 2016-06-15 フレクストロニクス エイピー エルエルシーＦｌｅｘｔｒｏｎｉｃｓ Ａｐ，Ｌｌｃ 成形テープフリップチップ画像装置実装を備えたカメラモジュールおよび製造方法
US8525318B1 (en) * 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8546925B2 (en) * 2011-09-28 2013-10-01 Texas Instruments Incorporated Synchronous buck converter having coplanar array of contact bumps of equal volume
WO2013126349A1 (en) * 2012-02-20 2013-08-29 Dynamics Inc. Systems and methods for flexible components, flexible cards, multi-layer boards, multiple sensor detectors, non-time smearing detection mechanisms and electromagnetic field generators for powered cards and devices
US9916992B2 (en) 2012-02-20 2018-03-13 Dynamics Inc. Systems and methods for flexible components for powered cards and devices
US9064195B2 (en) 2012-06-29 2015-06-23 Dynamics Inc. Multiple layer card circuit boards
US9010647B2 (en) 2012-10-29 2015-04-21 Dynamics Inc. Multiple sensor detector systems and detection methods of magnetic cards and devices
US10949627B2 (en) 2012-12-20 2021-03-16 Dynamics Inc. Systems and methods for non-time smearing detection mechanisms for magnetic cards and devices
DE102013210668A1 (de) * 2013-06-07 2014-12-11 Würth Elektronik GmbH & Co. KG Verfahren zur Herstellung eines optischen Moduls
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
US10269686B1 (en) 2015-05-27 2019-04-23 UTAC Headquarters PTE, LTD. Method of improving adhesion between molding compounds and an apparatus thereof
US11837518B2 (en) * 2020-08-26 2023-12-05 Texas Instruments Incorporated Coated semiconductor dies

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
JPH05160292A (ja) * 1991-06-06 1993-06-25 Toshiba Corp 多層パッケージ
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm
KR100437437B1 (ko) * 1994-03-18 2004-06-25 히다치 가세고교 가부시끼가이샤 반도체 패키지의 제조법 및 반도체 패키지
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324611A (ja) * 2005-05-20 2006-11-30 Mitsui Mining & Smelting Co Ltd キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法
JP4638768B2 (ja) * 2005-05-20 2011-02-23 三井金属鉱業株式会社 キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法

Also Published As

Publication number Publication date
US5866949A (en) 1999-02-02
KR100537972B1 (ko) 2005-12-21
EP1021830A1 (en) 2000-07-26
WO1999018609A1 (en) 1999-04-15
NO20001741L (no) 2000-06-08
AU6056398A (en) 1999-04-27
CN1274474A (zh) 2000-11-22
TW395000B (en) 2000-06-21
NO20001741D0 (no) 2000-04-04
KR20010031020A (ko) 2001-04-16
MY116426A (en) 2004-01-31

Similar Documents

Publication Publication Date Title
JP2001519600A (ja) 集積回路パッケージのためのチップスケールボールグリッドアレイ
US5990545A (en) Chip scale ball grid array for integrated circuit package
JP4862848B2 (ja) 半導体パッケージの製造方法
US6717264B2 (en) High density integrated circuit package
JP2003522401A (ja) 積層型集積回路パッケージ
TW200421960A (en) Semiconductor device, and the manufacturing method of the same
JP3314757B2 (ja) 半導体回路装置の製造方法
WO2008083145A2 (en) Control of standoff height between packages with a solder-embedded tape
KR100658022B1 (ko) 회로 장치의 제조 방법
US6403460B1 (en) Method of making a semiconductor chip assembly
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
TWI351749B (en) Packaging substrate and method for menufacturing t
JP3915226B2 (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
JP4140555B2 (ja) 半導体パッケージの製造方法
JP3606275B2 (ja) 半導体パッケージ及びその製造方法
JP2002110858A (ja) 半導体パッケージの製造法及び半導体パッケージ
JP3685205B2 (ja) 半導体パッケージ及びその製造方法
JP2005328057A (ja) 半導体パッケージの製造法及び半導体パッケージ
JP3599142B2 (ja) 半導体パッケ−ジの製造法
JP3685203B2 (ja) 半導体素子搭載用基板
JPH10326849A (ja) Ｂｇａ型半導体装置の製造方法
JPH10214918A (ja) 半導体パッケ−ジ用チップ支持基板
JP3685204B2 (ja) 半導体素子搭載用基板
JPH1187561A (ja) 半導体装置、半導体チップ搭載用部材、半導体チップ及びそれらの製造法
JP2002289744A (ja) 半導体パッケージ及びその製造方法並びに半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304