JP2015188037A - 実装用基板及びその製造方法、並びに、部品実装方法 - Google Patents
実装用基板及びその製造方法、並びに、部品実装方法 Download PDFInfo
- Publication number
- JP2015188037A JP2015188037A JP2014065302A JP2014065302A JP2015188037A JP 2015188037 A JP2015188037 A JP 2015188037A JP 2014065302 A JP2014065302 A JP 2014065302A JP 2014065302 A JP2014065302 A JP 2014065302A JP 2015188037 A JP2015188037 A JP 2015188037A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- land portion
- component
- hole
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 71
- 239000000758 substrate Substances 0.000 claims abstract description 352
- 238000000034 method Methods 0.000 claims description 124
- 229910000679 solder Inorganic materials 0.000 claims description 82
- 230000004907 flux Effects 0.000 claims description 78
- 230000014509 gene expression Effects 0.000 claims description 19
- 239000011521 glass Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 17
- 230000001681 protective effect Effects 0.000 claims description 16
- 230000002265 prevention Effects 0.000 claims description 13
- 238000007639 printing Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 110
- 239000000463 material Substances 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 239000010949 copper Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 238000005553 drilling Methods 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 239000011247 coating layer Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910000990 Ni alloy Inorganic materials 0.000 description 4
- 229910018487 Ni—Cr Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 239000000788 chromium alloy Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000005355 lead glass Substances 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09154—Bevelled, chamferred or tapered edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09863—Concave hole or via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10484—Obliquely mounted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1383—Temporary protective insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【解決手段】実装用基板は、基板10に形成された貫通孔13、第1のランド部21、第2のランド部31、第1の部品取付部22、第2の部品取付部32、導通層14、及び、貫通孔13の一部分に充填された充填部材15を備えており、第1のランド部21側の充填部材15の頂面の上方に位置する貫通孔15の部分の体積Vh、第1の部品取付部22に実装すべき部品51の長さL1、第1の部品取付部22に実装すべき部品51の基板10の第1面11に対する傾きの最大許容値に基づき第1のランド部21の中心から部品51までの最短距離許容値L0が決定される。
【選択図】 図1
Description
基板に形成された貫通孔、
基板の第1面上に形成され、貫通孔を取り囲む第1のランド部、及び、第1面と対向する基板の第2面上に形成され、貫通孔を取り囲む第2のランド部、
基板の第1面上に形成され、第1のランド部に(あるいは第1のランド部から延在した配線に)接続された第1の部品取付部、及び、基板の第2面上に形成され、第2のランド部(あるいは第2のランド部から延在した配線)に接続された第2の部品取付部、
貫通孔の内壁に形成され、第1のランド部と第2のランド部とを導通させる導通層、並びに、
貫通孔の一部分に充填された充填部材、
を備えている。そして、本開示の第1の態様に係る実装用基板にあっては、以下の(要件−1)を含む。また、本開示の第2の態様に係る実装用基板にあっては、基板の第1面側には平均厚さdのフラックスが塗布されており、以下の(要件−2)の式(2)を満足するように最短距離許容値L0が決定される。
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分(第1のランド部側の充填部材の頂面の凹みの部分)の体積、第1の部品取付部に実装すべき部品の長さ、及び、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きに基づき(具体的には、例えば、傾きの最大許容値に基づき)、第1のランド部の中心から部品までの最短距離許容値が決定される。場合によっては、更に、フラックスの厚さ(具体的には、例えば、平均厚さ)に基づき、第1のランド部の中心から部品までの最短距離許容値を決定してもよい。
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、
π・d・L0 2>Vh (2)
基板に形成された貫通孔、
基板の第1面上に形成され、貫通孔を取り囲む第1のランド部、及び、第1面と対向する基板の第2面上に形成され、貫通孔を取り囲む第2のランド部、
基板の第1面上に形成され、第1のランド部に接続された第1の部品取付部、及び、基板の第2面上に形成され、第2のランド部に接続された第2の部品取付部、並びに、
導電材料から成り、貫通孔に充填され、第1のランド部と第2のランド部とを導通させる充填部材、
を備えており、
第2のランド部の下に位置する基板の部分には、貫通孔に向かって傾斜した斜面が形成されている。
基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、貫通孔の内壁に第1のランド部と第2のランド部とを導通させる導通層を形成し、次いで、
貫通孔の一部分を充填部材で充填する、
各工程を備えた実装用基板の製造方法である。そして、本開示の第1の態様に係る実装用基板にあっては、上記の(要件−1)を含む。また、本開示の第2の態様に係る実装用基板にあっては、貫通孔の一部分を充填部材で充填した後、基板の第1面側に平均厚さdのフラックスを塗布する工程を更に備えており、上記の(要件−2)の式(2)を満足するように最短距離許容値L0を決定する。
基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、次いで、
導電材料から成る充填部材で貫通孔を充填し、以て、第1のランド部と第2のランド部とを導通させる、
各工程を備えた実装用基板の製造方法であって、
第2のランド部を形成すべき基板の部分に、貫通孔に向かって傾斜した斜面を形成する。
基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、貫通孔の内壁に第1のランド部と第2のランド部とを導通させる導通層を形成し、次いで、
貫通孔の一部分を充填部材で充填した後、
部品を実装すべき第1の部品取付部の部分にハンダ層又はハンダ拡散防止層を形成し、次いで、基板の第1面側にフラックスを塗布し、
ハンダ層又はハンダ拡散防止層を介して、部品を実装すべき第1の部品取付部の部分に部品を実装する、
各工程を備えた部品実装方法である。そして、本開示の第1の態様に係る実装用基板にあっては、上記の(要件−1)を含む。また、本開示の第2の態様に係る実装用基板にあっては、平均厚さdのフラックスを塗布し、上記の(要件−2)の式(2)を満足するように最短距離許容値L0を決定する。
1.本開示の第1の態様〜第3の態様に係る実装用基板及びその製造方法、並びに、本開示の第1の態様〜第2の態様に係る部品実装方法、全般に関する説明
2.実施例1(本開示の第1の態様〜第2の態様に係る実装用基板及びその製造方法、並びに、本開示の第1の態様〜第2の態様に係る部品実装方法)
3.実施例2(本開示の第3の態様に係る実装用基板及びその製造方法)、その他
以下の説明において、本開示の第1の態様に係る実装用基板及びその製造方法、本開示の第1の態様に係る部品実装方法を、総称して、『本開示の第1の態様』と呼ぶ場合があるし、本開示の第2の態様に係る実装用基板及びその製造方法、本開示の第2の態様に係る部品実装方法を、総称して、『本開示の第2の態様』と呼ぶ場合がある。また、本開示の第3の態様に係る実装用基板及びその製造方法を、総称して、『本開示の第3の態様』と呼ぶ場合がある。第1の部品取付部に実装すべき部品の長さL1の値として0.01mm乃至1mmを例示することができるし、フラックスの平均厚さdの値として0.001μm乃至0.1μmを例示することができるし、貫通孔の半径r0の値として0.01mm乃至1mmを例示することができる。第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分(第1のランド部側の充填部材の頂面の凹みの部分)の体積Vhの値は、貫通孔の半径r0の値、充填部材を構成する材料、充填部材を充填する方法等に依存する。
CTE2−CTE0<CTE1−CTE0
を満足し、あるいは又、
CTE0<CTE1<CTE2
を満足する形態とすることができる。あるいは又、この場合、第1部材は、アルミニウム、アルミニウム合金、ニッケル、ニッケル合金、クロム及びクロム合金、銅及び銅合金から成る群から選択された少なくとも1種類の材料から成り、第2部材は、導電性ペースト(具体的には、低温焼成ペーストあるいは厚膜印刷ペースト、より具体的には、例えば、Agペースト、Cuペースト、Ag−Pdペースト)から成る形態とすることができる。場合によっては、第2部材を、導電性を有する樹脂、あるいは、導電性を有していない樹脂から構成してもよい。あるいは又、充填部材の電気抵抗の値は、導通層の電気抵抗値よりも小さいことが好ましい。あるいは又、充填部材の半径の値は、導通層の厚さの値よりも大きいことが好ましい。導通層は、第1のランド部を構成する第1部材の延在部と、第2のランド部を構成する第1部材の延在部とから構成することができる。また、本開示の第3の態様における導電材料から成る充填部材として、導電性ペースト(具体的には、低温焼成ペーストあるいは厚膜印刷ペースト、より具体的には、例えば、Agペースト、Cuペースト、Ag−Pdペースト)を挙げることができる。また、導電性を有していない樹脂として、例えば、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、ポリイミド樹脂、アクリル樹脂、液晶ポリマーを挙げることができる。
CTE0:3×10-6/K乃至1.5×10-5/K
CTE1:3×10-6/K乃至5×10-5/K
CTE2:1×10-5/K乃至2×10-4/K
第1の部品取付部、第1のランド部、第2の部品取付部、第2のランド部及び導通層を、真空蒸着法やスパッタリング法を含む物理的気相成長法(PVD法)及びエッチング技術の組合せに基づき形成し(但し、本開示の第3の態様においては、導通層の形成は必須ではない)、
充填部材による貫通孔を、印刷法(例えば、スクリーン印刷法)やディスペンサを用いた方法に基づき充填する形態とすることが好ましい。PVD法を採用することで、ガラス基板に対する第1部材の優れた密着性を達成することができる。エッチング技術には、具体的には、エッチング用マスク形成技術と、ウェットエッチング技術あるいはドライエッチング技術の組合せが含まれる。エッチング用マスク形成技術として、例えば、レジストインクを用いた印刷技術(例えば、スクリーン印刷技術)に基づくエッチング用レジスト層の形成、感光性樹脂を用いたフォトリソグラフィ技術に基づくエッチング用レジスト層の形成、ドライフィルムを用いたエッチング用レジスト層の形成を挙げることができる。
0.8≦t1/t2≦1.2
を満足することを意味する。
基板10に形成された貫通孔13、
基板10の第1面11上に形成され、貫通孔13を取り囲む第1のランド部21、及び、第1面11と対向する基板10の第2面12上に形成され、貫通孔13を取り囲む第2のランド部31、
基板10の第1面11上に形成され、第1のランド部21に接続された第1の部品取付部22、及び、基板10の第2面12上に形成され、第2のランド部31に接続された第2の部品取付部32、
貫通孔13の内壁に形成され、第1のランド部21と第2のランド部31とを導通させる導通層14、並びに、
貫通孔13の一部分に充填された充填部材15、
を備えている。
第1のランド部21側の充填部材15の頂面の上方に位置する貫通孔13の部分(第1のランド部21側の充填部材15の頂面の凹みの部分)の体積Vh、第1の部品取付部22,23に実装すべき部品(第1の部品)51の長さL1、第1の部品取付部22,23に実装すべき部品(第1の部品)51の基板10の第1面11に対する傾きに基づき(具体的には、例えば、傾きの最大許容値θmaxに基づき)、更には、場合によっては、フラックス40の厚さ(具体的には、例えば、フラックス40の平均厚さ)に基づき、第1のランド部21の中心から部品までの最短距離許容値L0が決定される。
第1のランド部21側の充填部材15の頂面の上方に位置する貫通孔13の部分の体積をVh、第1のランド部21の中心から部品までの最短距離許容値をL0としたとき、
π・d・L0 2>Vh (2)
CTE0<CTE1<CTE2
を満足する。具体的には、
CTE0=3×10-6/K
CTE1=17×10-6/K
CTE2=50×10-6/K
である。また、充填部材15の電気抵抗の値は、導通層14の電気抵抗値よりも小さい。導通層14は、第1のランド部21を構成する第1部材の延在部と、第2のランド部31を構成する第1部材の延在部とから構成されている。尚、実施例2においても、第1のランド部21、第2のランド部31、第1の部品取付部22,23及び第2の部品取付部32,33は、金属又は合金から成る第1部材から構成されており、充填部材65は、第1部材とは異なる第2部材から構成されており、ここで、第1部材及び第2部材は、上記の材料から構成されている。また、実施例2において、基板10も上記のガラス基板から構成されている。
=(π・d)(L1 2/3+L1・L0+L0 2) (3)
先ず、周知の方法に基づき、基板10に貫通孔13を形成する。貫通孔13は、例えば、ドリルを用いた孔開け法に基づき形成することができるし、レーザ光を用いた孔開け法に基づき形成することができる。孔開け加工によって貫通孔13の内壁に荒れが生じた場合には、例えば、エッチングを行うことで、貫通孔13の内壁を平滑化してもよい。
次に、基板10の第1面11上に、貫通孔13を取り囲む第1のランド部21、第1のランド部21に接続された第1の部品取付部22、及び、第1の部品取付部23を形成し、第1面11と対向する基板10の第2面12上に、貫通孔13を取り囲む第2のランド部31、第2のランド部31に接続された第2の部品取付部32、及び、第2の部品取付部33を形成し、貫通孔13の内壁に第1のランド部21と第2のランド部31とを導通させる導通層14を形成する。具体的には、例えば、基板10の第2面12上から貫通孔13に亙り、スパッタリング法に基づき第1部材を成膜し、次いで、基板10の第1面11上から貫通孔13に亙り、スパッタリング法に基づき第1部材を成膜する。尚、基板10の第1面11上から貫通孔13に亙り、スパッタリング法に基づき第1部材を成膜し、次いで、基板10の第2面12上から貫通孔13に亙り、スパッタリング法に基づき第1部材を成膜してもよい。これによって、貫通孔13の内壁に導通層14を形成することができる。次いで、周知のパターニング技術に基づき、第1の部品取付部22,23、第1のランド部21、第2の部品取付部32,33、第2のランド部31を形成する。こうして、図2Aに示す状態を得ることができる。
次いで、貫通孔13の一部分を充填部材15で充填する。具体的には、先ず、基板10の第1面11に、再剥離可能なアクリル系粘着層が表面に形成されたポリエチレンテレフタレート(PET)フィルムから成るマスキングテープを保護フィルム16として、ラミネータを用いて貼り合わせる(図2B参照)。そして、基板10の第2面側から、充填部材15によって貫通孔13を充填する(図3A参照)。充填部材15による貫通孔13の充填は、印刷法(例えば、スクリーン印刷法)やディスペンサを用いた方法に基づき行うことができる。次いで、保護フィルム16を引き剥がした後(図3B参照)、充填部材15を構成する第2部材を硬化させる(図4A参照)。尚、第2部材を硬化させた後、保護フィルム16を引き剥がしてもよい。一般に、第2部材を硬化させると、充填部材15には体積収縮が生じる結果、第1のランド部21側の充填部材15の頂面の上方に位置する貫通孔13の部分には、体積Vhの空間13’が生成する。また、第2のランド部31側の充填部材15の頂面の上方に位置する貫通孔13の部分には、空間13”が生成する。
その後、第1の部品51を実装すべき第1の部品取付部22,23の部分にハンダ層24を形成する。第2の部品を実装すべき第2の部品取付部32,33の部分にもハンダ層34を形成する。ハンダ層24,34は、鉛フリーハンダ材料等の周知のハンダ材料から、周知の方法(例えば、ハンダメッキ法やハンダペースト印刷法)に基づき形成すればよい。この状態を基板10の第1面側から眺めた部分的平面図を図1Bに示す。ハンダ層の形成前に被覆層を形成してもよい。
次いで、基板10の第1面側に平均厚さdのフラックス40を塗布する(図4B参照)。フラックス40は周知のフラックス40を用いればよいし、フラックス40の塗布方法も周知の塗布方法とすればよい。基板10の第2面側にもフラックスを塗布するが、図面においては、基板10の第2面側に塗布されたフラックスの図示は省略している。
その後、第1の部品51を実装すべき第1の部品取付部22,23の部分に、周知の方法に基づき、第1の部品51を載置する(図5A参照)。その前に、第2の部品(図示せず)を、例えば、接着剤を用いて第2の部品取付部32,33に仮固定する。次いで、ハンダ層24,34を介して、例えば、ハンダリフロー法に基づき、第1の部品51を実装すべき第1の部品取付部22,23の部分に第1の部品51を実装し、第2の部品を実装すべき第2の部品取付部32,33の部分に第2の部品を実装する。こうして、図1Aに示した実施例1の実装用基板(部品が実装された実装用基板)を得ることができる。図1Aに示すように、フラックス40の一部は空間13’に流入するが、第1の部品51の下にはフラックス40が残っており、第1の部品51が傾くことはない。
基板10に形成された貫通孔13、
基板10の第1面11上に形成され、貫通孔13を取り囲む第1のランド部21、及び、第1面11と対向する基板10の第2面12上に形成され、貫通孔13を取り囲む第2のランド部31、
基板10の第1面11上に形成され、第1のランド部21に接続された第1の部品取付部22、及び、基板10の第2面12上に形成され、第2のランド部31に接続された第2の部品取付部32、並びに、
導電材料から成り、貫通孔13に充填され、第1のランド部21と第2のランド部31とを導通させる充填部材65、
を備えており、
第2のランド部31の下に位置する基板10の部分10’には、貫通孔13に向かって傾斜した斜面17が形成されている。
先ず、実施例1の[工程−100]と同様にして、周知の方法に基づき、基板10に貫通孔13を形成する。
第2のランド部31を形成すべき基板10の部分10’に、貫通孔13に向かって傾斜した斜面17を形成する。即ち、貫通孔13を形成した後、例えば、エッチング用マスク(図示せず)を形成し、フッ酸を用いて基板10をエッチングした後、エッチング用マスクを除去することで、第2のランド部31を形成すべき基板10の部分10’に、貫通孔13に向かって傾斜した斜面17を形成することができる。尚、第2のランド部31を形成すべき基板10の部分10’には平坦部17’も設けられている。
次に、基板10の第1面11上に、貫通孔13を取り囲む第1のランド部21、第1のランド部21に接続された第1の部品取付部22、及び、第1の部品取付部23を形成し、第1面11と対向する基板10の第2面12上に、貫通孔13を取り囲む第2のランド部31、第2のランド部31に接続された第2の部品取付部32、及び、第2の部品取付部33を形成する。具体的には、例えば、基板10の第2面12上にスパッタリング法に基づき第1部材を成膜し、次いで、基板10の第1面11上にスパッタリング法に基づき第1部材を成膜する。尚、基板10の第1面11上にスパッタリング法に基づき第1部材を成膜し、次いで、基板10の第2面12上にスパッタリング法に基づき第1部材を成膜してもよい。実施例2にあっては、貫通孔13の内壁に、図1Aにて説明したような導通層を形成することは必須ではない。次いで、周知のパターニング技術に基づき、第1の部品取付部22,23、第1のランド部21、第2の部品取付部32,33、第2のランド部31を形成する。こうして、図11Aに示す状態を得ることができる。
次いで、導電材料から成る充填部材65で貫通孔13を充填し、以て、第1のランド部21と第2のランド部31とを導通させる。具体的には、先ず、基板10の第1面11に、実施例1と同様に、保護フィルム16をラミネータを用いて貼り合わせる(図11B参照)。そして、基板10の第2面側から、充填部材65によって貫通孔13を充填する(図12A参照)。充填部材65による貫通孔13の充填は、印刷法(例えば、スクリーン印刷法)やディスペンサを用いた方法に基づき行うことができる。次いで、保護フィルム16を引き剥がした後(図12B参照)、充填部材65を構成する第2部材を硬化させる(図13A参照)。第2部材を硬化させた後、保護フィルム16を引き剥がしてもよい。一般に、第2部材を硬化させると、充填部材65には体積収縮が生じる結果、第1のランド部21側の充填部材65の頂面の上方に位置する貫通孔13の部分には、体積Vhの空間13’が生成する。また、第2のランド部31側の充填部材65の頂面の上方に位置する貫通孔13の部分には、空間13”が生成する。充填部材65は、第2のランド部31の上にまで延在している。但し、充填部材65の頂面は、第2の部品取付部32の頂面のレベルよりも突出してはいない。
その後、実施例1の[工程−130]と同様にして、第1の部品51を実装すべき第1の部品取付部22,23の部分にハンダ層24を形成する。第2の部品を実装すべき第2の部品取付部32,33の部分にもハンダ層34を形成する。
次いで、実施例1の[工程−140]と同様にして、基板10の第1面側に平均厚さdのフラックス40を塗布する(図13B参照)。尚、基板10の第2面側にもフラックスを塗布するが、図面においては、基板10の第2面側に塗布されたフラックスの図示は省略している。
その後、実施例1の[工程−150]と同様にして、第1の部品51を実装すべき第1の部品取付部22,23の部分に、周知の方法に基づき、第1の部品51を載置する(図14参照)。その前に、第2の部品(図示せず)を、例えば、接着剤を用いて第2の部品取付部32,33に仮固定する。次いで、ハンダ層24,34を介して、例えば、ハンダリフロー法に基づき、第1の部品51を実装すべき第1の部品取付部22,23の部分に第1の部品51を実装し、第2の部品を実装すべき第2の部品取付部32,33の部分に第2の部品を実装する。こうして、図10に示した実施例2の実装用基板(部品が実装された実装用基板)を得ることができる。
[A01]《実装用基板:第1の態様》
基板に形成された貫通孔、
基板の第1面上に形成され、貫通孔を取り囲む第1のランド部、及び、第1面と対向する基板の第2面上に形成され、貫通孔を取り囲む第2のランド部、
基板の第1面上に形成され、第1のランド部に接続された第1の部品取付部、及び、基板の第2面上に形成され、第2のランド部に接続された第2の部品取付部、
貫通孔の内壁に形成され、第1のランド部と第2のランド部とを導通させる導通層、並びに、
貫通孔の一部分に充填された充填部材、
を備えており、
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積、第1の部品取付部に実装すべき部品の長さ、及び、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きに基づき(具体的には、例えば、傾きの最大許容値に基づき)、第1のランド部の中心から部品までの最短距離許容値が決定される実装用基板。
[A02]第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1の部品取付部に実装すべき部品の長さをL1、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きの最大許容値をθmax、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、以下の式(1)を満足するように最短距離許容値L0が決定される[A01]に記載の実装用基板。
π・L1・sin(θmax)(L1 2/3+L1・L0+L0 2)>Vh (1)
[A03]θmaxの値は30度である[A02]に記載の実装用基板。
[A04]《実装用基板:第2の態様》
基板に形成された貫通孔、
基板の第1面上に形成され、貫通孔を取り囲む第1のランド部、及び、第1面と対向する基板の第2面上に形成され、貫通孔を取り囲む第2のランド部、
基板の第1面上に形成され、第1のランド部に接続された第1の部品取付部、及び、基板の第2面上に形成され、第2のランド部に接続された第2の部品取付部、
貫通孔の内壁に形成され、第1のランド部と第2のランド部とを導通させる導通層、並びに、
貫通孔の一部分に充填された充填部材、
を備えており、
基板の第1面側には平均厚さdのフラックスが塗布されており、
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、以下の式(2)を満足するように最短距離許容値L0が決定される実装用基板。
π・d・L0 2>Vh (2)
[A05]第1のランド部、第2のランド部、第1の部品取付部、第2の部品取付部及び導通層は、金属又は合金から成る第1部材から構成されており、
充填部材は、第1部材とは異なる第2部材から構成されている[A01]乃至[A04]のいずれか1項に記載の実装用基板。
[A06]基板の熱膨張率をCTE0、第1部材の熱膨張率をCTE1、第2部材の熱膨張率をCTE2としたとき、
CTE2−CTE0<CTE1−CTE0
を満足し、あるいは又、
CTE0<CTE1<CTE2
を満足する[A05]に記載の実装用基板。
[A07]第1部材は、アルミニウム、アルミニウム合金、ニッケル、ニッケル合金、クロム及びクロム合金から成る群から選択された少なくとも1種類の材料から成り、
第2部材は、導電性ペーストから成る[A05]に記載の実装用基板。
[A08]第2のランド部の下に位置する基板の部分に、貫通孔に向かって傾斜した斜面が形成されている[A01]乃至[A07]のいずれか1項に記載の実装用基板。
[A09]第2ランド部の平坦部の厚さと第2のランド部の傾斜部の厚さとは等しい[A08]に記載の実装用基板。
[B01]《実装用基板:第3の態様》
基板に形成された貫通孔、
基板の第1面上に形成され、貫通孔を取り囲む第1のランド部、及び、第1面と対向する基板の第2面上に形成され、貫通孔を取り囲む第2のランド部、
基板の第1面上に形成され、第1のランド部に接続された第1の部品取付部、及び、基板の第2面上に形成され、第2のランド部に接続された第2の部品取付部、並びに、
導電材料から成り、貫通孔に充填され、第1のランド部と第2のランド部とを導通させる充填部材、
を備えており、
第2のランド部の下に位置する基板の部分には、貫通孔に向かって傾斜した斜面が形成されている実装用基板。
[B02]第2ランド部の平坦部の厚さと第2のランド部の傾斜部の厚さとは等しい[B01]に記載の実装用基板。
[B03]第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1の部品取付部に実装すべき部品の長さをL1、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きの最大許容値をθmax、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、以下の式(1)を満足するように最短距離許容値L0が決定される[B01]又は[B02]に記載の実装用基板。
π・L1・sin(θmax)(L1 2/3+L1・L0+L0 2)>Vh (1)
[B04]貫通孔に向かって傾斜した斜面の傾斜角は、50度乃至80度である[B01]乃至[B03]のいずれか1項に記載の実装用基板。
[B05]第1のランド部の下に位置する基板の部分に、貫通孔に向かって傾斜した斜面が形成されている[B01]又は[B02]に記載の実装用基板。
[B06]第1ランド部の平坦部の厚さと第1のランド部の傾斜部の厚さとは等しい[B05]に記載の実装用基板。
[B07]充填部材は、第2のランド部の上に延在している[B01]乃至[B06]のいずれか1項に記載の実装用基板。
[B08]充填部材の頂面は、第2の部品取付部の頂面のレベルよりも突出していない[B07]に記載の実装用基板。
[C01]第1の部品取付部に実装すべき部品は発光素子から成る[A01]乃至[B08]のいずれか1項に記載の実装用基板。
[C02]複数の発光素子が2次元マトリクス状に配列され、画像表示装置を構成する[C01]に記載の実装用基板。
[C03]第1の部品取付部に実装すべき部品はセンサから成る[A01]乃至[B08]のいずれか1項に記載の実装用基板。
[C04]基板はガラス基板から成る[A01]乃至[C03]のいずれか1項に記載の実装用基板。
[D01]《実装用基板製造方法:第1の態様》
基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、貫通孔の内壁に第1のランド部と第2のランド部とを導通させる導通層を形成し、次いで、
貫通孔の一部分を充填部材で充填する、
各工程を備えた実装用基板の製造方法であって、
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積、第1の部品取付部に実装すべき部品の長さ、及び、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きに基づき(具体的には、例えば、傾きの最大許容値に基づき)、第1のランド部の中心から部品までの最短距離許容値を決定する実装用基板製造方法。
[D02]第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1の部品取付部に実装すべき部品の長さをL1、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きの最大許容値をθmax、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、以下の式(1)を満足するように最短距離許容値L0を決定する[D01]に記載の実装用基板製造方法。
π・L1・sin(θmax)(L1 2/3+L1・L0+L0 2)>Vh (1)
[D03]θmaxの値は30度である[D02]に記載の実装用基板製造方法。
[D04]《実装用基板製造方法:第2の態様》
基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、貫通孔の内壁に第1のランド部と第2のランド部とを導通させる導通層を形成し、次いで、
貫通孔の一部分を充填部材で充填する、
各工程を備えた実装用基板の製造方法であって、
貫通孔の一部分を充填部材で充填した後、基板の第1面側に平均厚さdのフラックスを塗布する工程を更に備えており、
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、以下の式(2)を満足するように最短距離許容値L0を決定する実装用基板製造方法。
π・d・L0 2>Vh (2)
[D05]第1のランド部、第2のランド部、第1の部品取付部、第2の部品取付部及び導通層は、金属又は合金から成る第1部材から構成されており、
充填部材は、第1部材とは異なる第2部材から構成されている[D01]乃至[D04]のいずれか1項に記載の実装用基板製造方法。
[D06]基板の熱膨張率をCTE0、第1部材の熱膨張率をCTE1、第2部材の熱膨張率をCTE2としたとき、
CTE2−CTE0<CTE1−CTE0
を満足し、あるいは又、
CTE0<CTE1<CTE2
を満足する[D05]に記載の実装用基板製造方法。
[D07]第1部材は、アルミニウム、アルミニウム合金、ニッケル、ニッケル合金、クロム及びクロム合金から成る群から選択された少なくとも1種類の材料から成り、
第2部材は、導電性ペーストから成る[D05]に記載の実装用基板製造方法。
[D08]第1の部品取付部、第1のランド部、第2の部品取付部、第2のランド部及び導通層を、物理的気相成長法及びエッチング技術の組合せに基づき形成し、
充填部材による貫通孔を、印刷法に基づき充填する[D01]乃至[D07]のいずれか1項に記載の実装用基板製造方法。
[D09]基板の第1面に保護フィルムを貼り合わせた状態で、充填部材により貫通孔を充填する[D01]乃至[D08]のいずれか1項に記載の実装用基板製造方法。
[D10]貫通孔の形成時、第2のランド部を形成すべき基板の部分に、貫通孔に向かって傾斜した斜面を形成する[D01]乃至[D09]のいずれか1項に記載の実装用基板製造方法。
[D11]第2ランド部の平坦部の厚さと第2のランド部の傾斜部の厚さとは等しい[D10]に記載の実装用基板製造方法。
[E01]《実装用基板製造方法:第3の態様》
基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、次いで、
導電材料から成る充填部材で貫通孔を充填し、以て、第1のランド部と第2のランド部とを導通させる、
各工程を備えた実装用基板の製造方法であって、
第2のランド部を形成すべき基板の部分に、貫通孔に向かって傾斜した斜面を形成する実装用基板製造方法。
[E02]貫通孔を形成した後、基板をエッチングすることで、第2のランド部を形成すべき基板の部分に、貫通孔に向かって傾斜した斜面を形成する[E01]に記載の実装用基板製造方法。
[E03]基板の第1面に保護フィルムを貼り合わせた状態で、充填部材による貫通孔の充填を行う[E01]又は[E02]に記載の実装用基板製造方法。
[E04]第1の部品取付部、第1のランド部、第2の部品取付部及び第2のランド部を、物理的気相成長法及びエッチング技術の組合せに基づき形成し、
充填部材による貫通孔を、印刷法に基づき充填する[E01]乃至[E03]のいずれか1項に記載の実装用基板製造方法。
[E05]導電材料から成る充填部材は、導電性ペーストから成る[E01]乃至[E04]のいずれか1項に記載の実装用基板製造方法。
[E06]第2ランド部の平坦部の厚さと第2のランド部の傾斜部の厚さとは等しい[E01]乃至[E05]のいずれか1項に記載の実装用基板製造方法。
[E07]第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1の部品取付部に実装すべき部品の長さをL1、第1のランド部の中心から部品までの最短距離許容値をL0、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きの最大許容値をθmaxとしたとき、以下の式(1)を満足するように最短距離許容値L0を決定する[E01]乃至[E06]のいずれか1項に記載の実装用基板製造方法。
π・L1・sin(θmax)(L1 2/3+L1・L0+L0 2)>Vh (1)
[E08]貫通孔に向かって傾斜した斜面の傾斜角は、50度乃至80度である[E01]乃至[E07]のいずれか1項に記載の実装用基板製造方法。
[E09]第1のランド部の下に位置する基板の部分に、貫通孔に向かって傾斜した斜面を形成する[E01]乃至[E06]のいずれか1項に記載の実装用基板製造方法。
[E10]第1ランド部の平坦部の厚さと第1のランド部の傾斜部の厚さとは等しい[E09]に記載の実装用基板製造方法。
[E11]充填部材は、第2のランド部の上に延在している[E01]乃至[E10]のいずれか1項に記載の実装用基板製造方法。
[E12]充填部材の頂面は、第2の部品取付部の頂面のレベルよりも突出していない[E11]に記載の実装用基板製造方法。
[F01]第1の部品取付部に実装すべき部品は発光素子から成る[D01]乃至[E12]のいずれか1項に記載の実装用基板製造方法。
[F02]複数の発光素子が2次元マトリクス状に配列され、画像表示装置を構成する[F01]に記載の実装用基板製造方法。
[F03]第1の部品取付部に実装すべき部品はセンサから成る[D01]乃至[E12]のいずれか1項に記載の実装用基板製造方法。
[F04]基板はガラス基板から成る[D01]乃至[F03]のいずれか1項に記載の実装用基板製造方法。
[G01]《部品実装方法:第1の態様》
基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、貫通孔の内壁に第1のランド部と第2のランド部とを導通させる導通層を形成し、次いで、
貫通孔の一部分を充填部材で充填した後、
部品を実装すべき第1の部品取付部の部分にハンダ層又はハンダ拡散防止層を形成し、次いで、基板の第1面側にフラックスを塗布し、
ハンダ層又はハンダ拡散防止層を介して、部品を実装すべき第1の部品取付部の部分に部品を実装する、
各工程を備えた部品実装方法であって、
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積、第1の部品取付部に実装すべき部品の長さ、及び、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きに基づき(具体的には、例えば、傾きの最大許容値に基づき)、第1のランド部の中心から部品までの最短距離許容値を決定する部品実装方法。
[G02]第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1の部品取付部に実装すべき部品の長さをL1、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きの最大許容値をθmax、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、以下の式(1)を満足するように最短距離許容値L0を決定する[G01]に記載の部品実装方法。
π・L1・sin(θmax)(L1 2/3+L1・L0+L0 2)>Vh (1)
[G03]θmaxの値は30度である[G02]に記載の部品実装方法。
[G04]《部品実装方法:第2の態様》
基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、貫通孔の内壁に第1のランド部と第2のランド部とを導通させる導通層を形成し、次いで、
貫通孔の一部分を充填部材で充填した後、
部品を実装すべき第1の部品取付部の部分にハンダ層又はハンダ拡散防止層を形成し、次いで、基板の第1面側に平均厚さdのフラックスを塗布し、
ハンダ層又はハンダ拡散防止層を介して、部品を実装すべき第1の部品取付部の部分に部品を実装する、
各工程を備えた部品実装方法であって、
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、以下の式(2)を満足するように最短距離許容値L0を決定する部品実装方法。
π・d・L0 2>Vh (2)
[G05]第1のランド部、第2のランド部、第1の部品取付部、第2の部品取付部及び導通層は、金属又は合金から成る第1部材から構成されており、
充填部材は、第1部材とは異なる第2部材から構成されている[G01]乃至[G04]のいずれか1項に記載の部品実装方法。
[G06]基板の熱膨張率をCTE0、第1部材の熱膨張率をCTE1、第2部材の熱膨張率をCTE2としたとき、
CTE2−CTE0<CTE1−CTE0
を満足し、あるいは又、
CTE0<CTE1<CTE2
を満足する[G05]に記載の部品実装方法。
[G07]第1部材は、アルミニウム、アルミニウム合金、ニッケル、ニッケル合金、クロム及びクロム合金から成る群から選択された少なくとも1種類の材料から成り、
第2部材は、導電性ペーストから成る[G05]に記載の部品実装方法。
[G08]第1の部品取付部、第1のランド部、第2の部品取付部、第2のランド部及び導通層を、物理的気相成長法及びエッチング技術の組合せに基づき形成し、
充填部材による貫通孔を、印刷法に基づき充填する[G01]乃至[G07]のいずれか1項に記載の部品実装方法。
[G09]基板の第1面に保護フィルムを貼り合わせた状態で、充填部材により貫通孔を充填する[G01]乃至[G08]のいずれか1項に記載の部品実装方法。
[G10]貫通孔の形成時、第2のランド部を形成すべき基板の部分に、貫通孔に向かって傾斜した斜面を形成する[G01]乃至[G09]のいずれか1項に記載の部品実装方法。
[G11]第2ランド部の平坦部の厚さと第2のランド部の傾斜部の厚さとは等しい[G10]に記載の部品実装方法。
[H01]第1の部品取付部に実装すべき部品は発光素子から成る[G01]乃至[G11]のいずれか1項に記載の部品実装方法。
[H02]複数の発光素子が2次元マトリクス状に配列され、画像表示装置を構成する[H01]に記載の部品実装方法。
[H03]第1の部品取付部に実装すべき部品はセンサから成る[G01]乃至[G11]のいずれか1項に記載の部品実装方法。
[H04]基板はガラス基板から成る[G01]乃至[H03]のいずれか1項に記載の部品実装方法。
Claims (20)
- 基板に形成された貫通孔、
基板の第1面上に形成され、貫通孔を取り囲む第1のランド部、及び、第1面と対向する基板の第2面上に形成され、貫通孔を取り囲む第2のランド部、
基板の第1面上に形成され、第1のランド部に接続された第1の部品取付部、及び、基板の第2面上に形成され、第2のランド部に接続された第2の部品取付部、
貫通孔の内壁に形成され、第1のランド部と第2のランド部とを導通させる導通層、並びに、
貫通孔の一部分に充填された充填部材、
を備えており、
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積、第1の部品取付部に実装すべき部品の長さ、及び、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きに基づき、第1のランド部の中心から部品までの最短距離許容値が決定される実装用基板。 - 第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1の部品取付部に実装すべき部品の長さをL1、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きの最大許容値をθmax、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、以下の式(1)を満足するように最短距離許容値L0が決定される請求項1に記載の実装用基板。
π・L1・sin(θmax)(L1 2/3+L1・L0+L0 2)>Vh (1) - θmaxの値は30度である請求項2に記載の実装用基板。
- 基板に形成された貫通孔、
基板の第1面上に形成され、貫通孔を取り囲む第1のランド部、及び、第1面と対向する基板の第2面上に形成され、貫通孔を取り囲む第2のランド部、
基板の第1面上に形成され、第1のランド部に接続された第1の部品取付部、及び、基板の第2面上に形成され、第2のランド部に接続された第2の部品取付部、
貫通孔の内壁に形成され、第1のランド部と第2のランド部とを導通させる導通層、並びに、
貫通孔の一部分に充填された充填部材、
を備えており、
基板の第1面側には平均厚さdのフラックスが塗布されており、
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、以下の式(2)を満足するように最短距離許容値L0が決定される実装用基板。
π・d・L0 2>Vh (2) - 第1のランド部、第2のランド部、第1の部品取付部、第2の部品取付部及び導通層は、金属又は合金から成る第1部材から構成されており、
充填部材は、第1部材とは異なる第2部材から構成されている請求項1又は請求項4のいずれか1項に記載の実装用基板。 - 基板に形成された貫通孔、
基板の第1面上に形成され、貫通孔を取り囲む第1のランド部、及び、第1面と対向する基板の第2面上に形成され、貫通孔を取り囲む第2のランド部、
基板の第1面上に形成され、第1のランド部に接続された第1の部品取付部、及び、基板の第2面上に形成され、第2のランド部に接続された第2の部品取付部、並びに、
導電材料から成り、貫通孔に充填され、第1のランド部と第2のランド部とを導通させる充填部材、
を備えており、
第2のランド部の下に位置する基板の部分には、貫通孔に向かって傾斜した斜面が形成されている実装用基板。 - 第2ランド部の平坦部の厚さと第2のランド部の傾斜部の厚さとは等しい請求項6に記載の実装用基板。
- 第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1の部品取付部に実装すべき部品の長さをL1、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きの最大許容値をθmax、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、以下の式(1)を満足するように最短距離許容値L0が決定される請求項6に記載の実装用基板。
π・L1・sin(θmax)(L1 2/3+L1・L0+L0 2)>Vh (1) - 第1の部品取付部に実装すべき部品は発光素子から成る請求項1、請求項4及び請求項6のいずれか1項に記載の実装用基板。
- 基板はガラス基板から成る請求項1、請求項4及び請求項6のいずれか1項に記載の実装用基板。
- 基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、貫通孔の内壁に第1のランド部と第2のランド部とを導通させる導通層を形成し、次いで、
貫通孔の一部分を充填部材で充填する、
各工程を備えた実装用基板の製造方法であって、
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積、第1の部品取付部に実装すべき部品の長さ、及び、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きに基づき、第1のランド部の中心から部品までの最短距離許容値を決定する実装用基板製造方法。 - 基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、貫通孔の内壁に第1のランド部と第2のランド部とを導通させる導通層を形成し、次いで、
貫通孔の一部分を充填部材で充填する、
各工程を備えた実装用基板の製造方法であって、
貫通孔の一部分を充填部材で充填した後、基板の第1面側に平均厚さdのフラックスを塗布する工程を更に備えており、
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、以下の式(2)を満足するように最短距離許容値L0を決定する実装用基板製造方法。
π・d・L0 2>Vh (2) - 第1の部品取付部、第1のランド部、第2の部品取付部、第2のランド部及び導通層を、物理的気相成長法及びエッチング技術の組合せに基づき形成し、
充填部材による貫通孔を、印刷法に基づき充填する請求項11又は請求項12に記載の実装用基板製造方法。 - 基板の第1面に保護フィルムを貼り合わせた状態で、充填部材により貫通孔を充填する請求項11又は請求項12に記載の実装用基板製造方法。
- 貫通孔の形成時、第2のランド部を形成すべき基板の部分に、貫通孔に向かって傾斜した斜面を形成する請求項11又は請求項12に記載の実装用基板製造方法。
- 基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、次いで、
導電材料から成る充填部材で貫通孔を充填し、以て、第1のランド部と第2のランド部とを導通させる、
各工程を備えた実装用基板の製造方法であって、
第2のランド部を形成すべき基板の部分に、貫通孔に向かって傾斜した斜面を形成する実装用基板製造方法。 - 貫通孔を形成した後、基板をエッチングすることで、第2のランド部を形成すべき基板の部分に、貫通孔に向かって傾斜した斜面を形成する請求項16に記載の実装用基板製造方法。
- 基板の第1面に保護フィルムを貼り合わせた状態で、充填部材による貫通孔の充填を行う請求項16に記載の実装用基板製造方法。
- 基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、貫通孔の内壁に第1のランド部と第2のランド部とを導通させる導通層を形成し、次いで、
貫通孔の一部分を充填部材で充填した後、
部品を実装すべき第1の部品取付部の部分にハンダ層又はハンダ拡散防止層を形成し、次いで、基板の第1面側にフラックスを塗布し、
ハンダ層又はハンダ拡散防止層を介して、部品を実装すべき第1の部品取付部の部分に部品を実装する、
各工程を備えた部品実装方法であって、
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積、第1の部品取付部に実装すべき部品の長さ、及び、第1の部品取付部に実装すべき部品の基板の第1面に対する傾きに基づき、第1のランド部の中心から部品までの最短距離許容値を決定する部品実装方法。 - 基板に貫通孔を形成した後、
基板の第1面上に、貫通孔を取り囲む第1のランド部、及び、第1のランド部に接続された第1の部品取付部を形成し、第1面と対向する基板の第2面上に、貫通孔を取り囲む第2のランド部、及び、第2のランド部に接続された第2の部品取付部を形成し、貫通孔の内壁に第1のランド部と第2のランド部とを導通させる導通層を形成し、次いで、
貫通孔の一部分を充填部材で充填した後、
部品を実装すべき第1の部品取付部の部分にハンダ層又はハンダ拡散防止層を形成し、次いで、基板の第1面側に平均厚さdのフラックスを塗布し、
ハンダ層又はハンダ拡散防止層を介して、部品を実装すべき第1の部品取付部の部分に部品を実装する、
各工程を備えた部品実装方法であって、
第1のランド部側の充填部材の頂面の上方に位置する貫通孔の部分の体積をVh、第1のランド部の中心から部品までの最短距離許容値をL0としたとき、以下の式(2)を満足するように最短距離許容値L0を決定する部品実装方法。
π・d・L0 2>Vh (2)
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014065302A JP6142831B2 (ja) | 2014-03-27 | 2014-03-27 | 実装用基板及びその製造方法、並びに、部品実装方法 |
US15/124,499 US9814139B2 (en) | 2014-03-27 | 2015-02-27 | Mounting substrate, manufacturing method for the same, and component mounting method |
PCT/JP2015/055785 WO2015146476A1 (ja) | 2014-03-27 | 2015-02-27 | 実装用基板及びその製造方法、並びに、部品実装方法 |
CN201580015095.7A CN106105405B (zh) | 2014-03-27 | 2015-02-27 | 安装板、其制造方法、以及安装元件的方法 |
KR1020167025825A KR20160138024A (ko) | 2014-03-27 | 2015-02-27 | 실장용 기판 및 그 제조 방법, 및, 부품 실장 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014065302A JP6142831B2 (ja) | 2014-03-27 | 2014-03-27 | 実装用基板及びその製造方法、並びに、部品実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015188037A true JP2015188037A (ja) | 2015-10-29 |
JP6142831B2 JP6142831B2 (ja) | 2017-06-07 |
Family
ID=54195007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014065302A Expired - Fee Related JP6142831B2 (ja) | 2014-03-27 | 2014-03-27 | 実装用基板及びその製造方法、並びに、部品実装方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9814139B2 (ja) |
JP (1) | JP6142831B2 (ja) |
KR (1) | KR20160138024A (ja) |
CN (1) | CN106105405B (ja) |
WO (1) | WO2015146476A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022097755A (ja) * | 2017-11-16 | 2022-06-30 | 昭和電工マテリアルズ株式会社 | 配線層の製造方法並びにシード層の形成方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101650938B1 (ko) * | 2014-09-25 | 2016-08-24 | 코닝정밀소재 주식회사 | 집적회로 패키지용 기판 |
JP6881409B2 (ja) * | 2018-09-27 | 2021-06-02 | 日亜化学工業株式会社 | 照明装置およびその製造方法 |
CN110290633A (zh) * | 2019-06-05 | 2019-09-27 | 众普森科技(株洲)有限公司 | Pcb板、pcb板的制造方法及电器设备 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3293106A (en) * | 1964-09-08 | 1966-12-20 | Bell Telephone Labor Inc | Connection for attaching metal foil to plastic substrate |
US3301175A (en) * | 1964-07-15 | 1967-01-31 | Process Res Company | Method and apparatus for printing on electrical conductor devices |
US3354543A (en) * | 1965-06-09 | 1967-11-28 | Bunker Ramo | Method of forming holes through circuit boards |
JPH10126025A (ja) * | 1996-10-15 | 1998-05-15 | Oki Electric Ind Co Ltd | プリント配線板のスルーホール構造 |
JP2001068857A (ja) * | 1999-07-19 | 2001-03-16 | Internatl Business Mach Corp <Ibm> | 多層セラミック基板およびその製造方法 |
JP2002359446A (ja) * | 2001-05-31 | 2002-12-13 | Hitachi Ltd | 配線基板およびその製造方法 |
US7155821B1 (en) * | 2004-06-30 | 2007-01-02 | Emc Corporation | Techniques for manufacturing a circuit board having a countersunk via |
JP2007103698A (ja) * | 2005-10-05 | 2007-04-19 | Fujikura Ltd | 配線基板 |
JP2010028028A (ja) * | 2008-07-24 | 2010-02-04 | Sony Chemical & Information Device Corp | 多層プリント配線板とその製造方法 |
JP2012080002A (ja) * | 2010-10-05 | 2012-04-19 | Kiyokawa Mekki Kogyo Kk | 配線用基板の製造方法 |
JP2013038374A (ja) * | 2011-01-20 | 2013-02-21 | Ibiden Co Ltd | 配線板及びその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0423485A (ja) * | 1990-05-18 | 1992-01-27 | Cmk Corp | プリント配線板とその製造法 |
JPH10126026A (ja) * | 1996-10-16 | 1998-05-15 | Ibiden Co Ltd | 電子部品搭載用基板及びその製造方法 |
TW511409B (en) * | 2000-05-16 | 2002-11-21 | Hitachi Aic Inc | Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof |
JP2002324958A (ja) | 2001-04-25 | 2002-11-08 | Sony Corp | プリント配線板と、その製造方法 |
CN1930680B (zh) * | 2004-08-06 | 2011-08-17 | 联合材料公司 | 集合基板 |
JP4708009B2 (ja) * | 2004-12-14 | 2011-06-22 | 株式会社フジクラ | 配線基板の製造方法 |
JP5142862B2 (ja) * | 2008-07-10 | 2013-02-13 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP5453763B2 (ja) * | 2008-10-27 | 2014-03-26 | 大日本印刷株式会社 | 貫通電極基板の製造方法 |
JP4888473B2 (ja) | 2008-11-20 | 2012-02-29 | ソニー株式会社 | 実装基板 |
US8431833B2 (en) * | 2008-12-29 | 2013-04-30 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
JP5628772B2 (ja) * | 2011-10-20 | 2014-11-19 | 日立オートモティブシステムズ株式会社 | プリント基板およびそれを用いた電子機器 |
KR101412225B1 (ko) * | 2012-08-10 | 2014-06-25 | 이비덴 가부시키가이샤 | 배선판 및 그 제조 방법 |
-
2014
- 2014-03-27 JP JP2014065302A patent/JP6142831B2/ja not_active Expired - Fee Related
-
2015
- 2015-02-27 WO PCT/JP2015/055785 patent/WO2015146476A1/ja active Application Filing
- 2015-02-27 KR KR1020167025825A patent/KR20160138024A/ko active Search and Examination
- 2015-02-27 CN CN201580015095.7A patent/CN106105405B/zh not_active Expired - Fee Related
- 2015-02-27 US US15/124,499 patent/US9814139B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3301175A (en) * | 1964-07-15 | 1967-01-31 | Process Res Company | Method and apparatus for printing on electrical conductor devices |
US3293106A (en) * | 1964-09-08 | 1966-12-20 | Bell Telephone Labor Inc | Connection for attaching metal foil to plastic substrate |
US3354543A (en) * | 1965-06-09 | 1967-11-28 | Bunker Ramo | Method of forming holes through circuit boards |
JPH10126025A (ja) * | 1996-10-15 | 1998-05-15 | Oki Electric Ind Co Ltd | プリント配線板のスルーホール構造 |
JP2001068857A (ja) * | 1999-07-19 | 2001-03-16 | Internatl Business Mach Corp <Ibm> | 多層セラミック基板およびその製造方法 |
JP2002359446A (ja) * | 2001-05-31 | 2002-12-13 | Hitachi Ltd | 配線基板およびその製造方法 |
US7155821B1 (en) * | 2004-06-30 | 2007-01-02 | Emc Corporation | Techniques for manufacturing a circuit board having a countersunk via |
JP2007103698A (ja) * | 2005-10-05 | 2007-04-19 | Fujikura Ltd | 配線基板 |
JP2010028028A (ja) * | 2008-07-24 | 2010-02-04 | Sony Chemical & Information Device Corp | 多層プリント配線板とその製造方法 |
JP2012080002A (ja) * | 2010-10-05 | 2012-04-19 | Kiyokawa Mekki Kogyo Kk | 配線用基板の製造方法 |
JP2013038374A (ja) * | 2011-01-20 | 2013-02-21 | Ibiden Co Ltd | 配線板及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022097755A (ja) * | 2017-11-16 | 2022-06-30 | 昭和電工マテリアルズ株式会社 | 配線層の製造方法並びにシード層の形成方法 |
JP7459892B2 (ja) | 2017-11-16 | 2024-04-02 | 株式会社レゾナック | 配線層及びこれを備えるパネル |
Also Published As
Publication number | Publication date |
---|---|
KR20160138024A (ko) | 2016-12-02 |
WO2015146476A1 (ja) | 2015-10-01 |
CN106105405A (zh) | 2016-11-09 |
US20170019996A1 (en) | 2017-01-19 |
CN106105405B (zh) | 2019-01-18 |
JP6142831B2 (ja) | 2017-06-07 |
US9814139B2 (en) | 2017-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6142831B2 (ja) | 実装用基板及びその製造方法、並びに、部品実装方法 | |
US9899465B2 (en) | Redistribution layer for substrate contacts | |
JP6128046B2 (ja) | 実装基板および電子機器 | |
WO2016143403A1 (ja) | 電子部品、電子部品実装基板及び電子部品の実装方法 | |
JP6745836B2 (ja) | 電子装置及びその製造方法 | |
WO2022179196A1 (zh) | 电路板及电子设备 | |
CN108962914A (zh) | 电子装置与其制造方法 | |
CN211044904U (zh) | 一种用于微led显示器的驱动板 | |
JP2007242617A (ja) | バックライトユニット | |
JPWO2013051236A1 (ja) | 表示装置 | |
WO2021243692A1 (zh) | 显示装置及其制造方法 | |
KR20200022626A (ko) | 마이크로 led를 포함하는 디스플레이 패널 및 그 제조방법 | |
JP2010251376A (ja) | 配線体,その製造方法および電子機器 | |
CN113745393B (zh) | 显示基板、显示面板和显示装置 | |
TW202032780A (zh) | 顯示裝置用配線基板及顯示裝置、以及配線基板及其製造方法 | |
TWM553882U (zh) | 發光二極體顯示裝置 | |
CN112997314B (zh) | 显示背板及其制作方法、显示装置 | |
TWM583665U (zh) | 線路板結構及具有線路板結構之顯示裝置 | |
TWI704854B (zh) | 線路板結構及其製作方法、具有線路板結構之顯示裝置及其製作方法 | |
JP2014016469A (ja) | 実装基板および光学装置 | |
JP2018087927A (ja) | Ledディスプレイ装置 | |
WO2021102727A1 (zh) | 驱动基板及其制备方法、发光基板和显示装置 | |
JP7431952B2 (ja) | 表示装置 | |
WO2023246375A1 (zh) | 布线基板及其制备方法、发光面板、显示装置 | |
WO2019208358A1 (ja) | ガラス配線基板及び部品実装ガラス配線基板、並びに、ガラス配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170424 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6142831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |