CN102651325B - 一种二维排布方式的无芯转接板封装方法 - Google Patents

一种二维排布方式的无芯转接板封装方法 Download PDF

Info

Publication number
CN102651325B
CN102651325B CN201210126557.0A CN201210126557A CN102651325B CN 102651325 B CN102651325 B CN 102651325B CN 201210126557 A CN201210126557 A CN 201210126557A CN 102651325 B CN102651325 B CN 102651325B
Authority
CN
China
Prior art keywords
array
keyset
metal
mode
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210126557.0A
Other languages
English (en)
Other versions
CN102651325A (zh
Inventor
张黎
赖志明
陈锦辉
陈栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201210126557.0A priority Critical patent/CN102651325B/zh
Publication of CN102651325A publication Critical patent/CN102651325A/zh
Application granted granted Critical
Publication of CN102651325B publication Critical patent/CN102651325B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种二维排布方式的无芯转接板封装方法，属于集成电路或分立器件封装技术领域。它包括以下工艺过程：芯片（2）阵列二维排布并通过金属微凸点阵列（2-2）倒装在高密度布线层（4）的正面电极（4-1）上，金属柱阵列（5）通过光刻、电镀的方式固定于高密度布线层（4）的背面电极（4-2）上，转接板基体（1）填满含有芯片（2）阵列、高密度布线层（4）和金属柱阵列（5）的整个圆片，金属柱阵列（5）的终端露出转接板基体（1）并通过植球或印刷焊膏、回流的方法形成BGA焊球凸点阵列（6）。本发明可极大地降低工艺难度和工艺成本，同时消除串扰信号，可实现高密度转接板技术的规模化生产。

Description

一种二维排布方式的无芯转接板封装方法
技术领域
本发明涉及一种晶圆级转接板封装方法，属于集成电路或分立器件封装技术领域。
背景技术
近年来，随着电子封装技术的高速发展，一些的新的封装形式不断出现。如基于圆片的晶圆级芯片尺寸封装、三维堆叠封装技术和倒装封装技术等。这些新型封装技术的出现，不仅提升了芯片的工作性能，也大大节省了封装尺寸和体积。
受限于芯片尺寸和可靠性能的因素，圆片级封装技术的应用范围还局限于一些低脚数的产品。三维堆叠技术中，虽然引线键合可以实现多层堆叠，但在高速信号传输模块的应用方面受制于引线线长和直径，因而大面积的使用还是在闪存、智能卡、射频身份识别等方面。而一些高速处理芯片，如中央位处理器（CPU）、图形处理器（GPU）、芯片组（Chipset）等的封装形式仍然以倒装方式进行。目前的倒装的转接板主要有：
1）BT类树脂基转接板；
2）陶瓷基转接板；
3）带有硅通孔的硅基转接板。
其中BT类树脂基转接板和陶瓷基转接板在金属布线中受工艺限制，其线宽线距较大，在高密度封装结构的设计中无法满足应用要求。带有硅通孔的硅基转接板采用硅通孔中填充金属的方式，以圆片的方式进行金属布线，可以实现精细线宽和线距结构，可实现高密度的转接能力，其结构如图1所示，该工艺有四大难点：
1）硅通孔形成。通常的硅通孔形成方式是利用深反应离子刻蚀的方法，因而形成效率较低，且因刻蚀过程控制因素，形成的通孔壁为扇贝结构；
2）基底介电层沉积困难。为保证硅与通孔金属之间的绝缘性，需在通孔壁沉积一层基底介电层，但因硅通孔尺寸极小，基底介电层的沉积就显得非常困难了；
3）通孔金属填充困难。由于通孔金属填充是预先在硅通孔内沉积种子层金属，然后采用电镀工艺进行，这种方式很难避免硅通孔内空洞缺陷（电镀金属的生长特性）；
4）寄生效应大。硅基转接板采用整块硅基，厚度在100微米级，不仅使生产成本居高不下，而且信号在厚厚的硅基转接板中来回传输过程中，因寄生效应而产生串扰信号，影响传输信号品质。
基于上述四方面的原因，利用硅通孔技术的硅基转接板技术还不具备大规模生产能力。
发明内容
本发明的目的在于克服上述硅通孔硅基转接板技术的不足，提供一种降低工艺难度和工艺成本、消除串扰信号的适用于高密度封装的晶圆级无芯转接板封装结构的实现方法。
本发明的目的是这样实现的:一种二维排布方式的无芯转接板封装方法，其包括以下工艺过程：
步骤一、取载体圆片Ⅰ； 
步骤二、在所述载体圆片Ⅰ上溅射或者化学镀上金属导电层；
步骤三、在所述金属导电层上设置高密度布线层，所述高密度布线层的正面和背面分别设置若干个正面电极和背面电极；
步骤四、在所述高密度布线层上设置若干个芯片，所述芯片二维排布，并以倒装的方式通过金属微凸点阵列固定于正面电极上，芯片本体、金属微凸点阵列与高密度布线层的间隙用填充料形成底部填充；
步骤五、转接板基体以包封的方式填满整个芯片阵列，形成带有芯片阵列的圆片；
步骤六、取载体圆片Ⅱ；
步骤七、在载体圆片Ⅱ上形成临时键合层；
步骤八、将上述带有临时键合层的载体圆片Ⅱ上下翻转180度后与带有芯片阵列的圆片键合起来；
步骤九、将上述载体圆片Ⅰ进行减薄，得到目标厚度；
步骤十、将上述达到目标厚度的载体圆片Ⅰ进行刻蚀，完全去掉载体圆片Ⅰ露出金属导电层；
步骤十一、腐蚀掉金属导电层，露出高密度布线层的背面电极；
步骤十二、在高密度布线层的背面电极上通过光刻、电镀的方式形成金属柱阵列；
步骤十三、转接板基体再次以包封的方式填充整个金属柱阵列，并露出金属柱阵列的终端；
步骤十四、通过植球或印刷焊膏、回流的方法在金属柱阵列的终端形成BGA焊球凸点阵列；
步骤十五、将带有芯片阵列的圆片与带有临时键合层的载体圆片Ⅱ脱离，形成无芯转接板封装结构。
步骤四中，所述芯片与高密度布线层的连接通过金属微凸点阵列并采用倒装的方式，该倒装过程可以是倒装后回流，也可以是直接热压键合。
步骤四中，所述金属微凸点阵列的底填方式采用流动性底填或非流动性底填。
步骤十中，所述刻蚀方式可使用干法刻蚀，也可使用湿法刻蚀。
步骤十三中，所述金属柱露出方式采用直接薄膜包封方式或包封后减薄抛光方式。
本发明的有益效果是：
本发明一种二维排布方式的无芯转接板封装方法，利用无芯转接板的高密度布线层和金属柱阵列，取代成本高、良率低、串扰信号强的硅通孔硅基转接板，极大地降低了工艺难度和工艺成本，同时也消除了串扰信号，可实现高密度转接板技术的规模化生产。
附图说明
图1为现有硅通孔（TSV）封装结构示意图。
图2为本发明一种二维排布方式的无芯转接板封装结构示意图。
图3为图2的Ⅰ局部放大示意图。
图4~图18为本发明一种二维排布方式的无芯转接板封装方法流程示意图。
其中：
硅基板T-1
硅通孔及表面钝化层T-4
电镀金属种子层T-5
通孔金属T-6
再布线金属T-7A
保护层T-8A
基底介电层T-9
再布线层T-7B
保护层T-8B
转接板基体1
芯片2
芯片本体2-1
金属微凸点阵列2-2
填充料3
高密度布线层4
金属柱阵列5
焊球凸点阵列6
载体圆片Ⅰ7
金属导电层8
载体圆片Ⅱ9
临时键合层10。
具体实施方式
参见图2和图3，本发明一种二维排布方式的无芯转接板封装结构，它包括转接板基体1，在所述转接板基体1内设置有芯片2、填充料3、高密度布线层4和金属柱阵列5。所述高密度布线层4为多层金属，其正面和背面分别设置若干个正面电极4-1和背面电极4-2，所述背面电极4-2嵌入转接板基体1内。所述芯片2包括芯片本体2-1和金属微凸点阵列2-2，所述芯片2以平面二维方式排布，并以倒装的方式通过金属微凸点阵列2-2固定于正面电极2-1上。芯片本体2-1、金属微凸点阵列2-2与高密度布线层4的间隙用填充料3形成底部填充。所述金属柱阵列5的顶端固定于背面电极4-2，所述金属柱阵列5的末端露出转接板基体1，并且设置焊球凸点阵列6，以实现封装体与载板之间的连接。
本发明一种二维排布方式的无芯转接板封装方法的实现过程如下：
步骤一、取载体圆片Ⅰ7，如图4；
步骤二、在所述载体圆片Ⅰ7上溅射或者化学镀上金属导电层8，作为刻蚀的终止层，如图5；
步骤三、在所述金属导电层8上设置高密度布线层4，所述高密度布线层4的正面和背面分别设置若干个正面电极4-1和背面电极4-2，所述背面电极4-2嵌入高密度布线层4内，如图6；
步骤四、在所述高密度布线层4上设置若干个芯片2，所述芯片2以平面二维方式排布，并以倒装的方式通过金属微凸点阵列2-2固定于正面电极4-1上，该倒装过程可以是倒装后回流，也可以是直接热压键合。芯片2-1、金属微凸点阵列2-2与高密度布线层4的间隙用填充料3形成底部填充，底填方式采用流动性底填或非流动性底填。芯片2使用个数和芯片2彼此之间的距离根据实际需要设置，如图7； 
步骤五、转接板基体1以包封的方式填满整个芯片2阵列，形成带有芯片2阵列的圆片，所述转接板基体1为具有介电功能的塑封料或树脂类绝缘材料，其厚度以满足产品性能要求为准，如图8； 
步骤六、取载体圆片Ⅱ9，如图9；
步骤七、在载体圆片Ⅱ9上形成临时键合层10，如图10；
步骤八、将上述带有临时键合层10的载体圆片Ⅱ9上下翻转180度后与带有芯片2阵列的圆片键合起来，如图11；
步骤九、将上述载体圆片Ⅰ7进行减薄，得到目标厚度，如图12；
步骤十、将上述达到目标厚度的载体圆片Ⅰ7进行刻蚀，完全去掉载体圆片Ⅰ7露出金属导电层8，如图13，所述刻蚀方式可使用干法刻蚀，也可使用湿法刻蚀；
步骤十一、腐蚀掉金属导电层8，露出高密度布线层4的背面电极4-2，如图14；
步骤十二、在高密度布线层4的背面电极4-2上通过光刻、电镀的方式形成金属柱阵列5，如图15；
步骤十三、转接板基体1再次以包封的方式填充整个金属柱阵列5，并露出金属柱阵列5的终端，如图16, 所述金属柱露出方式采用直接薄膜包封方式或包封后减薄抛光方式；
步骤十四、通过植球或印刷焊膏、回流的方法在金属柱阵列5的终端形成BGA焊球凸点阵列6，如图17；
步骤十五、将带有芯片2阵列的圆片与带有临时键合层10的载体圆片Ⅱ9脱离，形成无芯转接板封装结构，如图18。

Claims (5)

1.一种二维排布方式的无芯转接板封装方法，其特征在于：所述方法包括以下工艺过程：
步骤一、取载体圆片Ⅰ（7）； 
步骤二、在所述载体圆片Ⅰ（7）上溅射或者化学镀上金属导电层（8）；
步骤三、在所述金属导电层（8）上设置高密度布线层（4），所述高密度布线层（4）的正面和背面分别设置若干个正面电极（4-1）和背面电极（4-2）；
步骤四、在所述高密度布线层（4）上设置若干个芯片（2），所述芯片（2）二维排布，并以倒装的方式通过金属微凸点阵列（2-2）固定于正面电极（4-1）上，芯片本体（2-1）、金属微凸点阵列（2-2）与高密度布线层（4）的间隙用填充料（3）形成底部填充；
步骤五、转接板基体（1）以包封的方式填满整个芯片（2）阵列，形成带有芯片（2）阵列的圆片；
步骤六、取载体圆片Ⅱ（9）；
步骤七、在载体圆片Ⅱ（9）上形成临时键合层（10）；
步骤八、将上述带有临时键合层（10）的载体圆片Ⅱ（9）上下翻转180度后与带有芯片（2）阵列的圆片键合起来；
步骤九、将上述载体圆片Ⅰ（7）进行减薄，得到目标厚度；
步骤十、将上述达到目标厚度的载体圆片Ⅰ（7）进行刻蚀，完全去掉载体圆片Ⅰ（7）露出金属导电层（8）；
步骤十一、腐蚀掉金属导电层（8），露出高密度布线层（4）的背面电极（4-2）；
步骤十二、在高密度布线层（4）的背面电极（4-2）上通过光刻、电镀的方式形成金属柱阵列（5）；
步骤十三、转接板基体（1）再次以包封的方式填充整个金属柱阵列（5），并露出金属柱阵列（5）的终端；
步骤十四、通过植球或印刷焊膏、回流的方法在金属柱阵列（5）的终端形成BGA焊球凸点阵列（6）；
步骤十五、将带有芯片（2）阵列的圆片与带有临时键合层（10）的载体圆片Ⅱ（9）脱离，形成无芯转接板封装结构。
2.根据权利要求1所述的一种二维排布方式的无芯转接板封装方法，其特征在于：步骤四中，所述芯片（2）与高密度布线层（4）的连接通过金属微凸点阵列（2-2）并采用倒装的方式，该倒装过程可以是倒装后回流，也可以是直接热压键合。
3.根据权利要求1所述的一种二维排布方式的无芯转接板封装方法，其特征在于：步骤四中，所述金属微凸点阵列（2-2）的底填方式采用流动性底填或非流动性底填。
4.根据权利要求1所述的一种二维排布方式的无芯转接板封装方法，其特征在于：步骤十中，所述刻蚀方式可使用干法刻蚀，也可使用湿法刻蚀。
5.根据权利要求1所述的一种二维排布方式的无芯转接板封装方法，其特征在于：步骤十三中，所述金属柱露出方式采用直接薄膜包封方式或包封后减薄抛光方式。
CN201210126557.0A 2012-04-27 2012-04-27 一种二维排布方式的无芯转接板封装方法 Active CN102651325B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210126557.0A CN102651325B (zh) 2012-04-27 2012-04-27 一种二维排布方式的无芯转接板封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210126557.0A CN102651325B (zh) 2012-04-27 2012-04-27 一种二维排布方式的无芯转接板封装方法

Publications (2)

Publication Number Publication Date
CN102651325A CN102651325A (zh) 2012-08-29
CN102651325B true CN102651325B (zh) 2014-07-09

Family

ID=46693300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210126557.0A Active CN102651325B (zh) 2012-04-27 2012-04-27 一种二维排布方式的无芯转接板封装方法

Country Status (1)

Country Link
CN (1) CN102651325B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105245233B (zh) * 2015-09-06 2019-01-18 上海交通大学 一种面向三维集成电路中tsv的抗串扰编码方法
TWI647805B (zh) * 2016-09-09 2019-01-11 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958253A (zh) * 2009-07-14 2011-01-26 日月光半导体制造股份有限公司 封装工艺及封装结构
US7906857B1 (en) * 2008-03-13 2011-03-15 Xilinx, Inc. Molded integrated circuit package and method of forming a molded integrated circuit package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047710A (ja) * 2006-08-16 2008-02-28 Sony Corp 半導体基板、半導体装置およびこれらの製造方法
US9355951B2 (en) * 2009-08-28 2016-05-31 Marvell World Trade Ltd. Interconnect layouts for electronic assemblies
JP5514560B2 (ja) * 2010-01-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906857B1 (en) * 2008-03-13 2011-03-15 Xilinx, Inc. Molded integrated circuit package and method of forming a molded integrated circuit package
CN101958253A (zh) * 2009-07-14 2011-01-26 日月光半导体制造股份有限公司 封装工艺及封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2008-47710A 2008.02.28

Also Published As

Publication number Publication date
CN102651325A (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
US11276645B2 (en) Encapsulation of a substrate electrically connected to a plurality of pin arrays
US11742252B2 (en) Shielded fan-out packaged semiconductor device and method of manufacturing
JP6621843B2 (ja) 第１のレベルのダイと、背中合わせに積み重ねられた第２のレベルのダイと、第３のレベルのダイとを備え、対応する第１、第２、及び第３の再配線層を有する垂直スタックシステムインパッケージ、並びにその製造方法
CN103165479B (zh) 多芯片系统级封装结构的制作方法
WO2017114323A1 (zh) 封装结构、电子设备及封装方法
KR101577884B1 (ko) 마이크로 전자 디바이스, 스택 다이 패키지 및 이를 포함하는 컴퓨팅 시스템, 마이크로 전자 디바이스에서 멀티-채널 통신 통로를 제조하는 방법, 및 스택 다이 패키지의 컴포넌트들 사이의 전기 통신을 가능하게 하는 방법
US9099444B2 (en) 3D integrated circuit package with through-mold first level interconnects
CN101800207B (zh) 半导体器件的封装结构及其制造方法
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
US10593568B2 (en) Thrumold post package with reverse build up hybrid additive structure
CN102456663B (zh) 半导体器件及其制造方法
CN102157438B (zh) 晶圆级转接板的制备方法
CN104409422A (zh) 一种含腔体的低厚度低成本芯片尺寸封装
CN201994289U (zh) 晶圆级转接板结构
US11488938B2 (en) Semiconductor packages with pass-through clock traces and associated systems and methods
US20200066640A1 (en) Hybrid technology 3-d die stacking
CN101807560A (zh) 半导体器件的封装结构及其制造方法
CN110634832A (zh) 一种基于硅通孔转接板的封装结构及其制作方法
CN104157619A (zh) 一种新型PoP堆叠封装结构及其制造方法
CN102651325B (zh) 一种二维排布方式的无芯转接板封装方法
CN204011396U (zh) 一种新型PoP堆叠封装结构
CN107919333B (zh) 一种三维pop封装结构及其封装方法
US20120241936A1 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
CN202662596U (zh) 一种二维排布方式的无芯转接板封装结构
CN104064557B (zh) 一种芯片背面裸露的重构晶圆结构及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant