CN111198693A - 信号连接装置及芯片烧录装置 - Google Patents

信号连接装置及芯片烧录装置 Download PDF

Info

Publication number
CN111198693A
CN111198693A CN201811380412.7A CN201811380412A CN111198693A CN 111198693 A CN111198693 A CN 111198693A CN 201811380412 A CN201811380412 A CN 201811380412A CN 111198693 A CN111198693 A CN 111198693A
Authority
CN
China
Prior art keywords
chip
signal
probe
connecting device
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811380412.7A
Other languages
English (en)
Inventor
谢家华
林志峰
黄劲勳
庄明伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Byte Technology Co Ltd
Original Assignee
Giga Byte Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Byte Technology Co Ltd filed Critical Giga Byte Technology Co Ltd
Priority to CN201811380412.7A priority Critical patent/CN111198693A/zh
Publication of CN111198693A publication Critical patent/CN111198693A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/61Installation
    • G06F8/63Image based installation; Cloning; Build to order

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种信号连接装置及芯片烧录装置,信号连接装置,连接并传输信号至芯片,其中芯片具有至少一脚位,所述的信号连接装置包含基座、至少一探针及压块结构。基座包含受压面以及相对的定位面,其中定位面用于压制芯片;探针穿置于基座,且局部地突出于定位面,其中探针用于接触芯片的脚位;压块结构设置于受压面。本发明还提出一种芯片烧录装置。

Description

信号连接装置及芯片烧录装置
技术领域
本发明涉及一种信号连接装置,本发明还涉及一种包含上述信号连接装置的芯片烧录装置。
背景技术
随着科技的发展,电脑及相关电子产品已成为人们不可或缺的工具。上述的产品内部大多装有电基板,而电基板上具有多个芯片,其载有程序使使用者可操作、执行所述的电脑及相关电子产品。
将信号储存在芯片内有许多方式,传统上,有以将芯片自电基板拆卸后,将信号、程序传输到芯片上后再组装至电基板上。或是将信号、程序传输到芯片上后装载在电基板上。然而针对现今电子产品的精密度愈来愈高,内部的空间有限,对于芯片的信号传输、储存若以上述的方式为之,则时间及人力成本相对的提高,且亦有破坏芯片的风险。
发明内容
有鉴于此,本发明的目的在于提出一种信号连接装置,连接并传输信号至芯片,其中芯片具有至少一脚位,所述的信号连接装置包含基座、至少一探针及压块结构。
基座包含受压面以及相对的定位面,其中定位面用于压制芯片;探针穿置于基座,且局部地突出于定位面,其中探针用于接触芯片的脚位;压块结构设置于受压面。
如上述的信号连接装置,在一实施例中,压块结构包含重量调节机构。
如上述的信号连接装置,在一实施例中,进一步包含弹簧件,连接探针。
如上述的信号连接装置,在一实施例中,压块结构包含弹性件。
如上述的信号连接装置,在一实施例中,进一步包含弹性件,设置于压块结构与受压面之间。
如上述的信号连接装置,在一实施例中,压块结构具有磁性。
如上述的信号连接装置,在一实施例中,基座具有磁性,且与压块结构的磁极性不同。
如上述的信号连接装置,在一实施例中,还包含定位结构,设置于基座上。
如上述的信号连接装置,在一实施例中,定位面形成凹槽结构,芯片位于凹槽结构内。
本发明还提出一种芯片烧录装置,包含如上述中任一实施例所述的信号连接装置及烧录基板。烧录基板电性连接信号连接装置的探针,用于输出烧录信号。
经由本发明一个或多个实施例所提供的信号连接装置,使用者无需拆卸芯片即可将信号传输至芯片。此外,依据不同的芯片接脚,信号连接装置可调整压块结构连动探针的压力,使其顺利传输信号且不破坏芯片的结构。此外,本发明的一个或多个实施例所提供的芯片烧录装置,具有上述的信号连接装置,应用于芯片烧录上,同具有上述的优点,改善先前技术所遭遇的问题。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1本发明信号连接装置一实施例的使用状态示意图;
图2本发明信号连接装置一实施例的使用状态示意图;
图3本发明信号连接装置一实施例的结构示意图;
图4本发明信号连接装置一实施例的结构示意图;
图5本发明信号连接装置一实施例的局部结构示意图;
图6本发明芯片烧录装置一实施例的结构示意图。
其中,附图标记
100 芯片烧录装置
1 信号连接装置
11 基座
111 受压面
112 定位面
1121 定位结构
12 探针
13 压块结构
14 弹簧件
15 弹性件
2 芯片
21 脚位
3 烧录基板
4 基板
41 限位结构
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述:
请参阅图1及图2,分别为本发明信号连接装置1一实施例的使用状态示意图。
信号连接装置1连接芯片2并可从外部传输信号至芯片2,在此实施例中,芯片2具有多个脚位21,芯片2的脚位21可以插接或是焊接的方式固定在基板4上。
信号连接装置1包含基座11、探针12及压块结构13。基座11位于芯片2的上方,基座11包含受压面111以及相对的定位面112,其中定位面112是用以定位、压制芯片2。在压块结构13向下压制在受压面111上时,探针12穿置于基座11,且局部地突出于定位面112,其中探针12的针数对应于芯片2的脚位21数,探针12用于接触芯片2的脚位21,如此可将外部信号传送至芯片2。
也就是说,基座11具有使探针12穿过的空间,例如基座11的受压面111为一实体面,所述实体面顶持压块结构13且开设有穿孔提供探针12贯穿;在一些实施例中,基座11为一框体结构,是由多个支架组成,基座11的受压面111并无遮罩芯片2,支架顶持压块结构13,而探针12可直接穿过受压面111并接触芯片2的脚位21。
请参阅图3,为本发明信号连接装置1一实施例的结构示意图。在此实施例中,信号连接装置1包含弹簧件14,弹簧件14连接探针12,其结构例如pogo pin,如此,探针12在接触芯片2的脚位21时,弹簧可平衡分散施力,提供缓冲的效果,因此探针12不会伤害到芯片2的脚位21,影响芯片2与基板4的电性连接。
请参阅图4,为本发明信号连接装置1一实施例的结构示意图。基于类似于上述保护芯片2的目的,在此实施例中,信号连接装置1中的压块结构13进一步包含弹性件15,如此在压块结构13压制受压面111时,弹性件15可提供缓冲效果,并平衡分散各探针12接触芯片2脚位21的力道,避免单一探针12因为外部施力歪斜而集中对单一脚位21施压,藉以避免在信号传递的过程中不破坏脚位21。又在另一些实施例中,弹性件15是装设在压块结构13与受压面111之间,以此结构,同样能平衡分散施力、缓冲重力,以保护芯片2。
也就是说,在使用时,操作者将信号连接装置1的基座11设置在芯片2上方,经由压块结构13带动探针12接触芯片2的脚位21以传递信号,其中在压块结构13或/及探针具有缓冲结构,例如所述弹簧件14或是弹性件15等,其目的在于平衡分散各探针12接触芯片2的脚位21的力道,藉以避免在信号传递的过程中,因探针12力道集中、或歪斜而破坏脚位21。此外,缓冲结构的缓冲、分散力道效果可经由调整而不同,例如调整弹簧件14或弹性件15的松紧、压缩量。换言之,信号连接装置1可适用在各种芯片2的脚位21上。
而在一些实施例中,压块结构13还可设置如砝码等元件,调节压块结构13的重量,如此业者可依实际需求调整在信号传递时压块结构13应有的重量,而不使探针12因力量集中而破坏芯片2的脚位21。
当然,本发明并不限于此,在一些实施例中,压块结构13本体可包含重量调节机构(图未绘示出),以改变压块结构13压制基座11的力道。
在一些实施例中,如上述图1至图4所示的实施例,其定位面112形成凹槽结构,芯片2位于凹槽结构内,其中芯片2的脚位21可同样位于凹槽结构内或是凸露于凹槽结构外,本发明并无限制。
此外,在上述的实施例中,利用压块的重力带动探针12向下接触芯片2的脚位21,然本发明并不限于此,在一实施例中,压块结构13具有磁性,可通过磁力吸引的方式,带动压块结构13向下压制基座11,且带动探针12向下接触芯片2的脚位21。
此外,在另一些实施例中,基座11亦具有磁性,其极性与压块结构13不同,通过极性不同、磁性互斥的方式,调整压块结构13向下施力的力道,以取代上述探针12具有弹簧件14结构,或是取代压块结构13具有弹性件15结构,针对各式的芯片2脚位21,同具有平衡施力、分散力道以保护芯片2的脚位21的功用。
请参阅图5,为本发明信号连接装置1一实施例的局部结构示意图。在此实施例中,信号连接装置1还包含定位结构1121,设置于基座11上,在此实施例中,定位结构1121设置在基座11的外侧。如此,信号连接装置1应用具有限位结构41的基板4上,可使定位结构1121快速地精准与限位结构41对位,在此实施例中,定位结构1121例如角柱,限位结构41如凹洞,然而本发明并不限定信号连接装置1以此结构达到基座11与基板4之间定位的目的。
请参阅图6,为本发明芯片烧录装置100一实施例的结构示意图。除上述信号连接装置1,本发明的一实施例还提出一种芯片烧录装置100,包含如上述任一实施例中的信号连接装置1以及烧录基板3。烧录基板3电性连接信号连接装置1的探针12,具体而言,探针12相对于连接芯片2的脚位21的另一端可设置出脚针,可通过焊线等方式,使探针12电性连接至烧录基板3,如此,经由探针12传送烧录信号至芯片2上。
经由本发明一个或多个实施例所提供的信号连接装置1,无论是可拆卸式的芯片2或是固定式芯片2都可以使用。此外,使用者可依据芯片2脚位21的大小、精密度,调整压块结构13连动探针12的压力,使其可顺利将信号传输至芯片2尚且不伤及芯片2的结构。除此之外,本发明还提出一实施例的芯片烧录装置100,应用上述任一实施例的信号连接装置1,可使用于芯片2烧录的领域,具有快速、方便的优点,有效的改善现有技术所遭遇的问题。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种信号连接装置,连接并传输信号至一芯片,其中该芯片具有至少一脚位,其特征在于,该信号连接装置包含:
一基座,包含一受压面以及相对该受压面的一定位面;其中该定位面用于压制该芯片;
至少一探针,穿置于该基座,且局部地突出于该定位面;其中该探针用于接触该芯片的该脚位;以及
一压块结构,设置于该受压面。
2.根据权利要求1所述的信号连接装置,其特征在于,该压块结构包含一重量调节机构。
3.根据权利要求1所述的信号连接装置,其特征在于,进一步包含一弹簧件,连接该探针。
4.根据权利要求1所述的信号连接装置,其特征在于,该压块结构包含一弹性件。
5.根据权利要求1所述的信号连接装置,其特征在于,进一步包含一弹性件,设置于该压块结构与该受压面之间。
6.根据权利要求1所述的信号连接装置,其特征在于,该压块结构具有磁性。
7.根据权利要求6所述的信号连接装置,其特征在于,该基座具有磁性,且与该压块结构的磁极性不同。
8.根据权利要求1所述的信号连接装置,其特征在于,进一步包含一定位结构,设置在基座上。
9.根据权利要求1所述的信号连接装置,其特征在于,该定位面形成一凹槽结构,该芯片位于该凹槽结构内。
10.一种芯片烧录装置,其特征在于,包含:
如权利要求1至9任一项所述的信号连接装置;以及
一烧录基板,电性连接该信号连接装置的该探针,用于输出一烧录信号。
CN201811380412.7A 2018-11-20 2018-11-20 信号连接装置及芯片烧录装置 Pending CN111198693A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811380412.7A CN111198693A (zh) 2018-11-20 2018-11-20 信号连接装置及芯片烧录装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811380412.7A CN111198693A (zh) 2018-11-20 2018-11-20 信号连接装置及芯片烧录装置

Publications (1)

Publication Number Publication Date
CN111198693A true CN111198693A (zh) 2020-05-26

Family

ID=70745820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811380412.7A Pending CN111198693A (zh) 2018-11-20 2018-11-20 信号连接装置及芯片烧录装置

Country Status (1)

Country Link
CN (1) CN111198693A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1247634A (zh) * 1996-12-19 2000-03-15 艾利森电话股份有限公司 集成电路的封装结构
CN105824675A (zh) * 2016-03-24 2016-08-03 深圳市科美集成电路有限公司 电路板烧录治具、系统及方法
TWI626446B (zh) * 2017-01-13 2018-06-11 崇碁科技股份有限公司 晶片燒錄測試設備及方法
CN108318799A (zh) * 2017-01-17 2018-07-24 崇碁科技股份有限公司 芯片烧录测试设备及方法
CN207946804U (zh) * 2018-03-14 2018-10-09 达特电子(上海)有限公司 一种烧录适配器及烧录系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1247634A (zh) * 1996-12-19 2000-03-15 艾利森电话股份有限公司 集成电路的封装结构
CN105824675A (zh) * 2016-03-24 2016-08-03 深圳市科美集成电路有限公司 电路板烧录治具、系统及方法
TWI626446B (zh) * 2017-01-13 2018-06-11 崇碁科技股份有限公司 晶片燒錄測試設備及方法
CN108318799A (zh) * 2017-01-17 2018-07-24 崇碁科技股份有限公司 芯片烧录测试设备及方法
CN207946804U (zh) * 2018-03-14 2018-10-09 达特电子(上海)有限公司 一种烧录适配器及烧录系统

Similar Documents

Publication Publication Date Title
JP6411546B2 (ja) 半導体素子テスト用ソケット装置
JP6060253B2 (ja) 位置整列が容易なテスト用ソケット
TW548417B (en) Probe contact system having planarity adjustment mechanism
US6541991B1 (en) Interface apparatus and method for testing different sized ball grid array integrated circuits
KR102179457B1 (ko) 테스트 소켓 및 이를 포함하는 테스트 장치와, 테스트 소켓의 제조방법
JP6515003B2 (ja) インターフェース装置、インターフェースユニット、プローブ装置及び接続方法
MY134764A (en) Electronic device testing apparatus
TW201430350A (zh) 測試裝置
US8400177B2 (en) Device and method for testing display panel
CN113301491B (zh) 一种针对麦克风的定位检测装置及测试平台
CN208109883U (zh) 一种用于芯片射频性能测试的夹具
TW201544821A (zh) 測試裝置
CN111308323A (zh) 一种老化测试座及老化测试装置
WO2019000975A1 (zh) 一种电测治具
KR101003078B1 (ko) 필름형 패키지를 테스트하기 위한 프로브 카드
CN111198693A (zh) 信号连接装置及芯片烧录装置
KR101920855B1 (ko) 검사용 소켓
CN212008835U (zh) 一种老化测试座及老化测试装置
KR101992313B1 (ko) 피검사체의 모델에 따라 호환이 가능한 디스플레이 검사용 연결장치
JP2007116085A (ja) 電子部品試験装置
CN216310082U (zh) 一种用于待测元器件的测试治具
TWI667845B (zh) 訊號連接裝置及晶片燒錄裝置
CN110148369B (zh) 一种阻抗测试压头
WO2011077555A1 (ja) ソケット、ソケットボード、及び電子部品試験装置
TWI271529B (en) Electrical testing device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200526

RJ01 Rejection of invention patent application after publication