JPH06250763A - 計算素子および製造方法 - Google Patents

計算素子および製造方法

Info

Publication number
JPH06250763A
JPH06250763A JP6021833A JP2183394A JPH06250763A JP H06250763 A JPH06250763 A JP H06250763A JP 6021833 A JP6021833 A JP 6021833A JP 2183394 A JP2183394 A JP 2183394A JP H06250763 A JPH06250763 A JP H06250763A
Authority
JP
Japan
Prior art keywords
substrate
computing element
computing
integrated circuit
substrate layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6021833A
Other languages
English (en)
Other versions
JP2582527B2 (ja
Inventor
Jerome A Frankeny
アルバート フランクニ ジェローム
Richard F Frankeny
フランシス フランクニ リチャード
Karl Hermann
ハーマン カール
Ronald L Imken
ラン イムケン ロナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06250763A publication Critical patent/JPH06250763A/ja
Application granted granted Critical
Publication of JP2582527B2 publication Critical patent/JP2582527B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/053—Tails
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 モジュール式の計算素子を使用したコンピュ
ータ・システム、および、製造方法を提供する。 【構成】 特定のコンピュータ・システムを構成するた
めに、個々の機能を有する計算素子を用意し、ベースユ
ニット、計算素子相互、および、入出力装置と相互接続
する。ベースユニットは計算素子に電力を供給し、複数
の基板層を固定し支持する。同じように構成された基板
が層状に積み重ねられ、電気的に相互接続される。これ
らの基板は異なる長さで製造でき、計算素子から外に向
けて延長され、他の所望の計算素子と接続される。集積
回路デバイスが、接合された基板の片面に裁置され、そ
れぞれの基板層に電気的に接続され、異なる計算素子の
上の集積回路デバイスが相互接続される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、コンピュータの構成要
素のパッケージングに関する。具体的には、従来技術の
通常のプレーナや接続用機能カードの代わりに、差し込
みのできるモジュール式の構成要素を使用する方法に関
する。モジュール式構成要素は、複数の電子部品が載
り、同じように構成され相互に接続された複数の基板層
を持つ。モジュール式構成要素はベース部に装着され、
それぞれの基板層が他の同様のモジュール式構成要素と
外側で相互接続が可能になっている。
【０００２】
【従来の技術】マルチ・チップ・モジュールは公知の技
術で、典型的なものは、相互に挿入するタイプの基板の
上に、複数の集積回路デバイスを載せて構成を組んだも
のである。入出力相互接続手段が用意され、集積回路を
コンピュータ・プレーナに電気的に接続する。
【０００３】米国特許出願5,050,039は、複数のチップ
が相互接続ボードの上に載り、さらに、この接続ボード
を、高密度の信号搬送ボードの頂面にフレックス・コネ
クタによって接続する方法を開示している。米国特許4,
754,316は、１つの基板の高くなった部分が、隣接する
もう１つ基板の接着用パッドに接触することにより、半
導体回路を相互接続する方法を開示している。米国特許
5,058,053は、複数のプロセサ・モジュールとメモリ・
モジュールを積み重ねたコンピュータ・システムを開示
している。スイッチ・モジュールも積み重ねられ、リボ
ン・ケーブルによってプロセサ・モジュールとメモリ・
モジュールが接続されている。米国特許4,997,377は、
チップが載ったコンピュータ・カードを、チップキャリ
アの柔軟な回路小板を介して、コンピュータ・プレーナ
に相互接続する方法を開示している。米国特許3,546,77
5は、外に向かって異なる方向に延長する層を持つ、複
数層からなる回路を開示している。
【０００４】
【発明が解決しようとする課題】しかし、上に述べた通
常のシステムには、個々のコンピュータの計算素子を相
互に、あるいは他の入出力デバイスと直接にコンピュー
タ内部で相互接続できるものは１つもない。従って、実
質的に数に制限なく、直接的に相互接続できるコンピュ
ータのパッケージングが非常に望まれる。また、マザー
ボードとよばれるコンピュータ・プレーナを廃止して、
このシステムを製造するのに同じようなテクノロジーの
プロセスが使用できれば、さらに大きな利点がある。
【０００５】
【課題を解決するための手段】従来技術に対して、本発
明は、必要なシステム構成に応じて、個々の計算素子を
ベースユニットに、あるいは相互に、さらに入出力デバ
イスに接続することを可能にするものである。ベース・
ユニットは計算素子に電力を供給する電源を備えてい
る。同じように構成された複数の基板が、層状に積み重
ねられ相互に電気的に接続される。これらの基板は、異
なる長さで製造でき、基板が計算素子から外に向かって
延び、他の計算素子に接続できる。特に重要なことは、
これらの基板層は、計算素子の内部にあるものも、他の
計算素子からの基板と接続するように外に向かって延長
しているものも、全て同じプロセスを使って形成される
ことである。
【０００６】接続された基板の１つの面には少なくとも
１つの集積回路が置かれ、計算素子の中の各々の基板層
に電気的に接続される。このようにして、集積回路は、
電気的に相互接続された延長基板層を介して、他の計算
素子の上の集積回路チップと情報伝達（以下コミュニケ
ート）することができる。勿論、基板の１つの面に複数
の集積回路デバイスを置くことができる。さらに、以下
に述べる支持手段の両面に基板層を載せる場合には、計
算素子の複数の面の上に集積回路を載せることができ
る。
【０００７】本発明による計算素子は支持手段を持ち、
この支持手段により複数の基板層が強固に保たれ、電力
はコンピュータ・システムのベース部から、相互接続さ
れた基板層を介して集積回路チップに供給される。支持
手段は基板層に隣接し、集積回路のある反対側の側面に
置かれる。ベース・ユニットとの相互接続は、計算素子
の平坦な表面に沿って置かれたピン、はんだボール、ま
たは同様のもので行うか、または、支持手段を計算素子
から離して延長し、エッジ接続を備えた唇状の部分ある
いは同等のものを形成させ、ベースユニットにプラグを
差し込むことで行ってもよい。以下に詳しく述べるが、
本発明の支持手段は異なる物質およびそれら物質の異な
る構成を使用して作成し、電力供給の特性を向上させ
る。また、電気的特性を向上させる目的で、計算素子へ
の電力と信号入力は分離されている。
【０００８】本発明による計算素子は、実質的にあらゆ
る組み合わせの構成が可能で、パームトップやラップト
ップから、ワークステーション、メインフレームに至る
さまざまなコンピュータ・システムを構成することがで
きる。
【０００９】
【実施例】図１に計算素子１を示す。電力供給及び支持
手段（以下電力プレーンともよぶ）１０があり、その１
つの面に複数の基板層１２がある。集積回路デバイス
（チップともよぶ）１４が、電力プレーン１０の反対側
に接続された基板層１２の１つの面に配置され計算素子
１を形成している。以下の図面と記述で説明するが、集
積回路デバイス１４は、Ｃ４ジョイント（controlled c
ollapsed chip connect:C4）のはんだボールのような入
出力接続ポイント９を介して、電力プレーン１０と他の
集積回路デバイス１４に電気的に接続されている。
【００１０】さらに、隣接する基板１２には貫通孔即ち
バイアが形成されていて、集積回路デバイス１４が、個
々の所望の基板層１２と電力プレーン１０に相互接続さ
れている。図に示すように、電力プレーン１０に隣接す
る部分の基板１２は基本的に堅く固定され、一方、電力
プレーン１０から離れて外側に延長している部分の基板
１２は基本的に曲がり易い。図１、図９、図１０に示す
ように、基板層１２および対応する集積回路デバイス１
４は、電力プレーン１０の両面に載せることができる。
【００１１】図２は、本発明の計算素子１の全体的な構
成と相互接続の仕方を示す。図２に、計算素子を１とし
て点線の中に示す。ここでも複数の基板層１２が相互に
接している様子を示す。基板層１２は、ワンシグナル・
ワンプレーン（one signal one plane: 1S1P）の基板
で、電力を供給する電圧プレーン１５を持っている。基
板層１２は電圧プレーン１５の周囲の誘電性物質１３
（例えばポリイミド）と、銅または銅ーインバールー銅
（copperーinvarーcopper: CIC）のような導電物質ででき
ている。回路になった線５が基板１２の１つの面に形成
され、隣接する基板層の間に置かれ、相互に位置合わせ
されて積層化（ラミネート）されている。バイア１７が
個々の基板層に形成され、電圧プレーン１５あるいは隣
接する基板層１２と電気的接続をしている。
【００１２】米国特許5,146,674および5,121,299には基
板１２とそれを作成する方法が記載されている。本出願
はこれらの特許を参照し包含する。
【００１３】各々の基板層１２から延びている突起物１
９は、空洞２３に差し込むことにより、基板層１２相
互、および、電力プレーン１０のような他の共存する電
子的構造物を接続する。電力プレーン１０には、計算素
子に電力を供給する電圧プレーン１６と接地プレーン２
０がある。プレーン１６と２０は、銅、CIC、あるい
は、それと同様の適切な導電性物質でできている。プレ
ーン１６と２０の間には誘電層１８が配置され、両者を
互いに絶縁している。プレーン１６と２０は、それぞれ
ある値の電圧または接地電位を持つ。本発明を記述する
目的に限定してプレーン１６は電圧プレーンと称し、プ
レーン２０は接地プレーンと称することにする。
【００１４】図２に示すように、バイア２６は空洞２３
に付着されたはんだまたはそれと同様の接合用メタラジ
２４によって電圧プレーン１６に電気的接続を行う。よ
り具体的には、電圧プレーン１６はバイア２６を介して
接合用メタラジ２４（空洞２３の中）、空洞２３に差し
込まれる突起１９、および、計算素子１の内部のバイア
１７に電気的に接続され、さらに、はんだボール１１と
それに対応する接合用メタラジ９によって集積回路デバ
イス１４に接続する。さらに、図に示すように、バイア
２６の周囲には誘電性物質２８が付着されて、接地プレ
ーン２０との間の絶縁をしている。
【００１５】図２に示すように、接地プレーン２０が、
バイア２６Ａ、空洞２４の内部の接合用メタラジ２３、
突起１９、バイア１７、接合用メタラジ９、及びＣ４は
んだボール１１を介して、集積回路デバイス１４と電気
的接続をしている。このようにして、電圧および基準電
位が電力プレーン１０によって集積回路デバイス１４に
供給される。プレーン１６（電力を供給するプレーン）
が電源に接続していることは勿論であって、以下に詳述
する。
【００１６】図２に示すように、基板１２は計算素子１
から離れて延長している。図２の計算素子１から右方に
向かって延び、途中で分離して柔軟な基板１２Ａとして
示している２つの基板は、計算素子１の内部に相互に隣
接して固定して配置されている基板１２と同じ特性を持
つ。基板１２の各々は、誘電物質１３で囲まれ、突起１
９のあるバイア１７と、メタラジ物質２４のある空洞２
３とを持つ、接地プレーン１５を持っている。
【００１７】さらに、図２は、もう１つの計算素子（図
示せず）と接続されている可能性のあるもう１つの基板
１２Ｂが、延長基板１２Ａのどれとでも相互接続できる
ことを示す。この接続方法に関する記載は米国特許出願
07/808,261（1991年12月13日出願）にあり、本出願はこ
れを参照し包含する。計算素子１の基板１２は、カーテ
ン・コーティング、スプレイ・コーティング、またはオ
フセット印刷または同様の技術を使用した接着物質（例
えばエポキシ）の適用等の技術によって相互に接合され
るが、これに関する記載は米国特許出願07/724,246（19
91年7月1日出願）にあり、本出願はこれを参照し包含す
る。
【００１８】従って、以上の記述のように、１つの計算
素子から延長している柔軟な基板１２Ａが、別の計算素
子１と関連している柔軟な基板１２Ｂと相互接続するこ
とが可能である。この方法によって、それぞれが関連す
る集積回路デバイス１４を持つ計算素子を、必要に応じ
ていくつでも相互接続させて作動させることができる。
【００１９】図３に、電力供給及び支持手段１０の１つ
の具体化を詳しく示す。電力供給要素３０にはポストま
たはピン３４と３６が形成されている。要素３０は、充
分な厚さを持つ、ポリイミドの物質のような、硬い導電
性でない物質から製造される。ポスト３４と３６は導電
性の物質でできていて、要素３０の内部に形成される。
る。ポスト３４と３６は、電圧と電力を供給し接地電位
を持つコネクタ（図示せず）に差し込めるようになって
いる。ポスト３４と３６は、ベース部の電気的コネクタ
のあり方によって、本発明の計算素子１に、それぞれ電
圧または接地電位を供給する。図２で示したものと同じ
ように、電圧及び接地プレーン１６と２０には、その間
に、高度の誘電性コンスタントを持つ物質１８が配置さ
れている。誘電性物質２２が接地プレーン２０の頂面に
形成されていて、接合用メタラジ２４が配置されている
空洞２３のところを除いて、プレーン２０を絶縁してい
る。
【００２０】さらに、プレーン２０の反対側の電圧プレ
ーン１６に隣接して配置されているもう１つの誘電層３
２にも、空洞２３が形成されている。同様に、接合用メ
タラジ２４も、誘電層３２の内部に形成された空洞２３
の内部に形成されている。図３の構造物でも、導電ポス
ト２５と２５Ａが、空洞２３内部の接合用メタラジ２４
をプレーン１６と２０に接続するのに使われている。
【００２１】電力供給要素３０と電力供給プレーン及び
支持手段１０が相互に隣り合うように押圧されると、ポ
スト３４は、空洞２３内部の接合メタラジ２４及びプレ
ーン２０に隣接し電気的接触を持っているバイア２５を
介して、プレーン２０と電気的に通じる状態になる。ポ
スト３４に隣接するバイア２５は、誘電物質３２によっ
てプレーン１６から絶縁されている。
【００２２】これに対し、ポスト３６は、空洞２３Ａの
内部のメタラジ２４Ａ及びプレーン１６と直接的に接触
しているバイア２５Ａを介して、プレーン１６と電気的
に通じている。加えて、空洞２３Ａ（誘電物質２２に形
成されている）の内部のメタラジ２４Ａは、空洞２３Ａ
がプレーン１６と電気的接触が持てるように、バイア２
５Ａを介してプレーン１６と電気的に通じている。繰り
返すが、プレーン１６と２０は、それぞれ、適切な電位
を持つポスト３４と３６に対応して電圧または接地プレ
ーンのどちらかである。
【００２３】上述の方法により、図２に示す計算素子１
の突起１９がチップ入出力１１に適切に相互接続し、集
積回路デバイス１４に電圧または接地電位を供給する。
電力供給及び支持手段１０は、上述の米国特許5,146,67
4に記載されているプロセスを使用して、基板層１２と
同じ方法で製造できることを記しておきたい。
【００２４】コンピュータ・システムにおいては、低周
波電力を供給できる受動回路素子である電力供給源を持
つことが望ましい場合がある。これは、低いＤＣ損失
と、高周波の蓄積をもたらす。従って、電力が計算素子
に供給されている時にはＤＣ損失が低く、信号が計算素
子の間で伝送されている時には、高いキャパシタンスが
低いインダクタンスをもたらし、高周波の過渡電流が処
理できる。
【００２５】図４に、上述の基準を満たす電力供給要素
１０Ａの１つの具体化を示す。図に示すように、銅また
はCICのような導電物質の複数の細長片４２を、誘電性
の高いチタン酸バリウムのような物質をその間に配置さ
せて用意する。従って、隣接する導電層４２の間には高
い静電容量即ちキャパシタンスが存在する。同時に、導
電性細長片４２はＤＣ電力損失を最小にするために、低
抵抗と低誘導係数を供するように、充分な厚さで作られ
る。勿論、導電層４２の間には他の高誘電性物質４０を
使用することができるが、チタン酸バリウムは良い結果
を生むことがわかっている。
【００２６】図５は、図４に示した電力プレーン１０Ａ
の断面図で、全てのバス相互接続と、要素１０Ａを基板
層１２に接続するための境界を示している。細長片４０
と４２がそれぞれ誘電物質と導電物質を示し、交互に配
置されている。さらに、バス４６が交互に導電片４２を
電圧または接地バスに接続している。もう１つの同様な
バス４７（図６）が、残りの細長片４２を残りの電圧ま
たは接地バスに接続するのに使われている。当業者は、
バス４６と４７の形成は、電力供給要素１０Ａの平坦な
表面に（細長片４０と４２に対して垂直に）誘電物質層
４４を適用し、さらに、層４４の内部にマスクを使って
誘電物質４４を露光して相互接続空洞４５を形成するこ
とによって行えることが理解されよう。バス４６に使わ
れる導電物質が、空洞４５及び誘電物質４４の外側表面
にメッキされ、バス４６ができあがる。
【００２７】さらに、図２の基板１２を形成するのに使
われた同じプロセスを使って、電力プレーン１０Ａと基
板１２の間の境界を作る。誘電層４８が、電力プレーン
１０Ａのバス４６の反対側の面に付けられる。空洞５０
が、導電細長片４２に対応する部位の導電層４８に形成
される。その後、基板１２（図２）の突起１９と導電片
４２の相互接続が行えるように、メタラジ物質５２が空
洞５０の内部に配置される。このようにして、構成即ち
コンフィギュレーションによるが、電圧または接地電位
が、導電片４２から、メタラジ５２と突起１９を介し、
計算素子１と、最終的にはその上に載っている集積回路
デバイス１４に達する。
【００２８】電力供給及び支持手段１０Ａの冷却効果も
当業者に理解されよう。導電片４２は、熱転移特性が良
い。集積回路デバイス１４で発生した熱は、はんだボー
ル１１、バイア１７、突起１９を介して導電層４２に移
り、そこで消散される。勿論、導電層４２の露出した面
積が多いほど、消散できる熱も大きい。従って、電力供
給及び支持手段１０Ａの片面にのみ基板１２を配置した
構成の方が、１０Ａの両面に基板１２を配置した場合よ
りも熱転移特性が向上する。さらに、冷却材（例えば空
気）を電力供給及び支持手段１０Ａのそばを通るように
動かすファンまたは同様の物の使用はさらに冷却効果を
高める。ファンまたはその他の冷却手段は、ベースユニ
ット８０の内部またはそのカバー（図示せず）の中に配
置することができる。
【００２９】図６は、電力プレーン１０Ａの遠近図で、
１０Ａの第１の表面の上の誘電層４８にある空洞５０を
示す。電力供給及び支持手段１０Ａの中に導電層の片４
２と誘電層の片４０が交互に配置され、誘電層４８の反
対側の表面に誘電層４４が付着されている。図５の断面
図で示したような方法で、電圧と接地バス４６と４７が
それぞれ導電片４２に、１つおきに、接続されている。
【００３０】図７は本発明による電力プレーン１０Ａの
もう１つの具体化を示すもので、バス４６Ａが要素１０
Ａの１つの表面に形成され、バス４７Ａは電力プレーン
１０Ａの、バス４６Ａの反対側の表面に形成されてい
る。バス４６Ａと４７Ａを形成する方法は、図５で示し
たように、バス４６Ａと４７Ａが、電力プレーン１０Ａ
の導電物質細長片４２に、１つおきに相互接続した場合
と同じ方法であることを明記しておきたい。ここでも、
電力プレーン１０Ａの１つの面が複数の空洞５０を備
え、これにより、基板１２の突起１９に接合できる相互
接続のための境界が図示されている。
【００３１】さらに、図７の構成で、誘電物質４４に空
洞５０を形成し、基板１２を電力供給要素１０Ａの両面
から延長して別の基板１２と相互接続させることもでき
る。また、電力供給及び支持手段１０Ａの容量性特性を
向上させるために、図７に示すような電力供給及び支持
手段１０Ａを複数個積み重ねられるように、誘電物質４
４に突起１９を形成することも可能である。最後に、バ
ス４６Ａと４７Ａを電力供給及び支持手段１０Ａの相対
する側面に置くことにより、アンプ社（Amp Inc.）から
市販されている差し込みコネクタまたは同様の接続手段
に、電力供給及び支持手段１０Ａを垂直に配置すること
も可能になる。この方法をとれば、垂直に置かれた電力
供給及び支持手段１０Ａは水平に置かれたものよりもコ
ンピュータ・システムに占める面積が小さくて済む。複
数の計算素子１を垂直に置くことにより、より小さい占
有面積でも同じ処理能力が提供できる。
【００３２】図１２は、電力プレーン１０のもう１つの
具体化を示し、ここでは、１０Ｂとして説明する。プレ
ーン６０と６４は電圧及び接地プレーンであり、銅また
はCICのような導電物質で作られている。電圧及び接地
プレーン６０と６４の間には誘電物質６２があり、プレ
ーン６０と６４とを相互に絶縁している。さらに、誘電
性の高いチップ６６が誘電物質６２の内部に埋められて
おり、電圧及び接地プレーン６０と６４の間のキャパシ
タンスを増すはたらきをしている。図１２に示す具体化
のチップ６６には、図７での電力プレーンの具体化にも
使ったように、チタン酸バリウムのような物質が使用で
きる。さらに、チタン酸バリウムチップ６６の反対側の
プレーン６４の側面に誘電層７０が形成され、誘電層７
０には接合メタラジ２４と２４Ｂをそれぞれ持った空洞
２３と２３Ｂが形成されている。
【００３３】さらに、図１２に示すように、空洞２３Ｂ
はバイア６３Ｂを介してプレーン６０と電気的に接続さ
れている。絶縁物質２８がバイア６３Ｂの周囲に形成さ
れていて、バイア６３Ｂとプレーン６４の間を絶縁して
いる。従って、図１２に示すように、プレーン６４は空
洞２３の内部のメタラジ２４と接続し、プレーン６０は
バイア６３Ｂを介して空洞２３Ｂの内部の接合メタラジ
２４Ｂと接続している。このようにして、基板１２の突
起１９を、図１２の電力プレーン１０Ｂの空洞２３と２
３Ｂに差し込むことにより、プレーン６０と６４から集
積回路デバイス１４に電圧と基準電位を供給することが
できる。
【００３４】図８は、本発明による計算素子１を使用し
て、コンピュータ・システムが構成できることを示す。
計算素子１を支持するベースユニット８０を用意する。
ベースユニット８０にはスロット８２があり、ここに計
算素子１が差し込まれ、ベースユニット８０内のコネク
タ（図示せず）と相互接続され、電力と接地電位が供給
される。このように、計算素子１がスロット８２に差し
込まれて、電圧バスおよび接地バス４６Ａと４７Ａ（図
７）がベースユニット８０内部の電力供給コネクタに接
続され、前述のように、電力供給及び支持手段１０Ａと
基板層１２を介して、個々に電気エネルギーが集積回路
デバイス１４に供給される。
【００３５】従って、同じように構成された複数の計算
素子１をスロット８２の挿入して、それぞれの延長基板
層１２Ａを相互に接続することができる。計算素子１は
それぞれ独立してベースユニット８０内の電源（図示せ
ず）に接続される。この方法により、層１２の中に伝達
される電気信号は、電力供給及び支持手段１０Ａにより
供給される電力とは分離される。この信号と電力の分離
は、従来のカードやマルチ・チップ・モジュールとくら
べて、本発明による計算素子の電気的特性を大幅に向上
させている。
【００３６】前述したように、米国特許出願07/808,261
（1991年12月13日出願）に記載されているような接続手
段が、複数の計算素子１から出ている基板層１２Ａを相
互接続するのに使用できる。計算素子１はコンピュータ
・システムの中で、「機能の島」として使用される。即
ち、例えば１つの計算素子は相応するチップセットを持
つプロセサであり、一方、他の計算素子は、入出力制
御、グラフィックス、メモリ、その他の機能をそれぞれ
持つ。本発明によるコンピュータ・システムとは、従来
のようなプレーナ・カードやマザーボードを不要とし、
所望のコンピュータ・システムを構成するために必要な
計算素子を数に制限なく受け付けることのできるベース
ユニット８０を使用するものである。
【００３７】本発明の１つの大きな利点は、計算素子へ
の電力入力と信号ラインとを分離していることである。
現在のパッケージング技術に使われている極めて小さな
スペースにおいては、電力入力からのインダクタンスと
ノイズが信号ラインに対して有害な電気特性を与えるこ
とがある。従って、電力と信号の入出力とを相互に独立
させることは明確に本発明の利点である。図７に示すよ
うに、計算素子に電力を供給するバス４６Ａと４７Ａ
は、突起１９（図２）が挿入された時に信号入出力のポ
イントを形成する空洞５０とは完全に独立している。さ
らに、図８に示すように、電力バス４６Ａと４７Ａはス
ロット８２に挿入され、他方、基板１２Ａ上の信号ライ
ンは独立して他の計算素子やデバイスに接続され、これ
により電力と信号機能の独立を達成している。
【００３８】図９に、コンピュータ・システムのパッケ
ージングの構造として、複数の計算素子１で構成された
１つの具体化を示す。上述した方法と同様に、ベースユ
ニット８０はスロット８２に挿入された複数の計算素子
１を持つ。電力プレーン即ち電力供給及び支持手段１０
Ａは複数の基板層１２に接続され、計算素子１をベース
ユニット８０上に配置された他の計算素子１と相互接続
するための延長部分１２Ａを持っている。計算素子１の
構成は図２に詳しく示したものと同じで、それぞれ同一
の物質を使い同一のプロセスで製造できるものである。
【００３９】符号８４はコネクタを示し、これにより、
図２に示すように、延長基板層１２Ａ上の突起１９が、
別の計算素子１から延びて隣接している延長基板１２Ａ
の内の空洞２３にそれぞれ対応して接続され、従って、
基板の延長部分１２Ａが相互に接続される。さらに、図
９に示すコンフィギュレーションのように、ベースユニ
ット８０上のスロット８２に挿入され、同じように構成
され相互接続された複数の計算素子１から１つのコンピ
ュータ・システム全体を製造することが可能になり、プ
レーナの必要性がなくなる。
【００４０】具体的には、集積回路デバイス即ちチップ
１４Ａは、複数のプロセサ・チップであって、対応する
計算素子１Ａ上に配置され、延長基板１２Ａを介して切
り換えスイッチをする計算素子１Ｂに相互接続されてい
る。また、チップ１４Ｃはメモリ記憶デバイスで、対応
する計算素子１Ｃ上に配置され、延長基板部１２Ａを介
して切り換えスイッチ・計算素子１Ｂに相互接続され
る。さらに、チップ１４Ｂは切り換え制御を行うチッ
プ、例えば、クロック、論理ゲート・アレイで、延長部
分１２Ａおよび切り換えスイッチ・計算素子１Ｂを介し
て、プロセサチップ１４Ａがメモリ・チップ１４Ｃとコ
ミュニケートし、データを記憶させたりデータを取り出
したりできる。
【００４１】さらにまた、図９に示すように、計算素子
（例えば１Ａ）から、基板１２Ａをキーボード、ディス
プレイ装置、入出力ポート等に延長し、コンピュータ・
システムのユーザ・インタフェースを提供することも可
能である。勿論、他の周辺デバイス、例えば、ディスク
・ドライブ、マウス、トラック・ボール等を同様な方法
で図９のシステムに相互接続することが可能である。
【００４２】図１０は、計算素子１Ａから複数の基板層
１２Ａを延長して形成された追加の計算素子１Ｄを加え
ることによって、図９に示したコンピュータ・パッケー
ジングの構造をさらに延長したものである。チップ１４
Ｄは計算素子１Ｄ上に載っている追加メモリまたは他の
コンピュータ機能で、計算素子１Ａおよび延長基板１２
Ａを介して、切り換えスイッチ・計算素子１Ｂに相互接
続されている。このようにして、図１０に示す計算素子
（１Ａ、１Ｂ、１Ｃ，１Ｄ）の各々が、ベースユニット
８０に配置された他の計算素子のどれともコミュニケー
トすることが可能になる。
【００４３】このようにして、コンピュータに必要とさ
れるサイズを小さくし、かつ、処理速度を向上する目的
のために、計算素子とその上のチップ相互の距離の短さ
により、ベースユニット８０の上に実質上無制限にコン
ピュータ機能をパッケージすることが可能である。計算
素子１Ａは計算素子１Ｃから全て同じ距離にあるため、
集積回路デバイス１４Ａと１４Ｃの間の同期のとれたコ
ミュニケーションのためのクロックのスキューが最小に
なり、その結果、性能が向上する。
【００４４】図１１は、計算素子１から４方向に基板１
２Ａが延長している計算素子１の具体例である。基板１
２の反対側の面に電力接続手段４９を持った電力プレー
ン１０がある。電力接続手段４９は、図３に示したピン
あるいはポスト３４、３６でもよいし、はんだボールの
接続入出力または同様のものでもよい。従って、計算素
子１はコンピュータの基板プレーナの上に水平方向に置
くこともできるし、あるいは、ベースユニット８０の内
部のコネクタに直接接続することもできる。
【００４５】図１１に示す計算素子１を利用したコンピ
ュータの１つの望ましい具体化は、小型のラップトップ
またはパームトップ・コンピュータであって、そのコン
ピュータに必要な機能を提供する複数のチップ１４をそ
の上に裁置した１つの計算素子１を水平に配置したもの
である。計算素子１から基板１２Ａが延び、キーボー
ド、ディスプレイ装置、マウス、モデム等の周辺デバイ
スに接続される。２つの別々の電力供給相互接続構成が
図１１の具体例に示されている。電力接続手段４９が、
基板１２の反対側の面の上の電力供給及び支持手段１０
の下側に延びている。この方法により、コンピュータ・
システムの印刷基板または同様のものから、電圧および
接地電位がチップ１４に供給される。
【００４６】上述したように、電力接続手段４９はベー
スユニット８０のコネクタに直接接続してもよい。別の
方法は、図７で説明したように、電力供給及び支持手段
１０の１つの面にバス４６Ａを製造し、バス４６Ａの反
対側の面にもう１つのバス４７Ａを作って、図１１の計
算素子１を垂直方向に相互接続する方法である。
【００４７】図１３は、図１１に示したものと似ている
が、計算素子１のさらにもう１つの具体化で、計算素子
１から１つの追加延長基板１２Ｃが、延長基板１２Ａの
間に、ある角度で延長しているものである。このように
して、本発明を使用することにより、計算素子１の周囲
に360°の角度で、複数の延長基板１２Ｃを配置するこ
とが可能になる。当業者は、図１３に示すような、計算
素子１の内部に基板をある角度で配置するための基板層
１２、１２Ａ、および１２Ｃの製造が、適切な露光用の
物質とフォトマスクの使用によって可能であることを理
解されよう。
【００４８】図１４は、コンピュータ・システムを形成
するコンピュータのパッケージングの構成のもう１つの
具体化を示す。ベースユニット８０の適切な場所に相互
接続スロット８２がある。図６で示した具体化と同じ方
法で、電力供給及び支持手段１０が、電圧と接地電位を
供給する電力コネクタに水平に相互接続している。円形
状に構成された延長基板１２Ｄが、図２に示したのと同
様の方法で、電力供給及び支持手段１０の上に配置され
電力供給及び支持手段１０と接触し、水平で円形の計算
素子１Ｅを形成している。円形の延長基板１２Ｄは、延
長基板１２Ａと同じ方法で製造できる。例えば、図２の
基板１２から、大きめの正方形または長方形部分を製造
し、標準パターンを使って、四辺形の基板から円形部分
を切り取る。その後、回路配線が円形延長基板１２Ｄの
表面にメッキまたは同様の通常の手段を使って形成され
る。この方法によって、円形基板１２Ｄに、スロット８
２に隣接して空洞２３が形成される。図７および図８の
１０Ａのように構成された電源供給要素を持つ計算素子
がスロット８２に挿入される。延長部分１２Ａを使用し
て、円形延長基板１２Ｄの周囲に沿って配置された隣接
する複数の計算素子１が相互接続される。
【００４９】計算素子１から下方に延びている基板１２
Ａは、その下側に突起１９を持つように製造することが
できる。下方に延びる基板１２Ａは、基板１２Ａに付い
ている突起１９（図示せず）が円形延長基板１２Ｄの空
洞２３に挿入されるように形成される。図９に示したコ
ネクタ８４のようなコネクタ９１、あるいは圧縮タイプ
のコネクタ（例えば、ベースユニット８０に延びていく
コネクタで、基板１２Ａを円形基板１２Ｄの上に装着し
て締めるコネクタ）が、円形基板１２Ｄに平行に、か
つ、下方に延びる基板１２Ａの上面に付けられる。コネ
クタを使って突起１９を空洞２３に押しつけ電気的接続
が行われる。さらに、はんだまたは同様の接合メタラジ
をリフローして、延長基板１２Ａと円形基板１２Ｄの間
に電気的接続が行われる。
【００５０】このようにして、円形の延長基板１２Ａを
含む計算素子１２Ｅの集積回路デバイス即ちチップ１４
が、円形基板１２Ｄの周囲に配置され垂直に挿入されて
いる計算素子１のチップ１４と接続される。
【００５１】
【発明の効果】上述のように、本発明により、実質上制
限なく、異なる構成のコンピュータ・システムを、計算
素子の基本的構成要素を使用して製造することができ
る。これらの計算素子を使用することにより、従来のプ
レーナカードやマザーボードが不要になり、今日の通常
のパッケージング技術を使用するのに較べ、より大量の
データが処理でき、より速いプロセス・スピードを持っ
た、よりコンパクトなコンピュータ・システムを提供す
ることが可能である。
【図面の簡単な説明】
【図１】集積回路と電力供給及び支持基板をその上に載
せた基板層が計算素子から延長している様子を示す側面
図。
【図２】基板層、集積回路チップ、電力供給及び支持手
段、および、他の計算素子と相互接続している計算素子
の１つの具体化の側面図。
【図３】コンピュータのベースユニットと電力接続に使
用するピンと、電力供給及び支持手段との間に電気接続
を行う１つの具体化の側面図。
【図４】電圧と接地導体層の間に１つおきに配置された
誘電層を持つ電力供給及び支持手段の透視図。
【図５】図４の電力供給及び支持手段で、バスとしての
導体層を接続し、計算素子の基板層と相互接続する手段
を示す横断面図。
【図６】導体層への異なるバス接続を持つ電力供給及び
支持手段の透視図。
【図７】導体性の細長片へのバス接続を持ち、電圧バス
と接地バスがそれぞれ反対側に置かれた電力供給及び支
持手段の透視図。
【図８】相互接続できる延長基板を持ち、ベースユニッ
トへの挿入を示す計算素子の分解図。
【図９】計算素子を使用して構成するコンピュータ・シ
ステム。
【図１０】計算素子を使用してより複雑な相互接続を示
すコンピュータ・システム。
【図１１】小型のコンピュータ・システムのために１つ
の計算素子からなる構成で、入出力装置に接続する延長
基板が四方に延びている構成を示す。
【図１２】静電容量特性を向上させるために電力プレー
ンと接地プレーンの間にチタン酸バリウムを配置した電
力供給及び支持手段の側面図。
【図１３】１つの計算素子からなる構成で、複数の基板
がさまざまな角度で計算素子から延長できる様子を示
す。
【図１４】計算素子から円形状の基板が延び、他の計算
素子への接続が円形の基板の周辺の沿って行われる様子
を示す。
【符号の説明】
1、1A、1B、1C、1D 計算素子 9 入出力接続ポイント（接合
用メタラジ） 10、10A、10B 電力供給及び支持手段（電
力プレーン） 11 はんだボール 12、12A、12B、12C、12D 基板または延長基板 14、14A、14B、14C、14D 集積回路デバイス（チッ
プ） 15、20 接地プレーン 16 電圧プレーン 17、25、26、26A バイア 18、32、48 誘電層 19 突起 23、23A、45、50 空洞 24、24A、52 接合用メタラジ 30 電力供給要素 13、28、40、44 誘電性物質 42 導電性物質 34、36 ピンまたはポスト 46、46A、47、47A バス 49 電力接続手段 80 ベースユニット 82 スロット 84、91 コネクタ
フロントページの続き (72)発明者 リチャード フランシス フランクニ アメリカ合衆国 78746 テキサス州 オ ースティン ダンフォースコウブ 8107 (72)発明者 カール ハーマン アメリカ合衆国 14541 ニューヨーク州 ロムルス ステートルート89 5578 (72)発明者 ロナルド ラン イムケン アメリカ合衆国 78681 テキサス州 ラ ウンドロック オウクメドウ 3711

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータ・システムにおいて特定
    の機能を実行する計算素子であって、上記計算素子は、 積み重ねられ、それぞれが電気的に接続し、少なくとも
    １つが他のデバイスに独立して接続可能の可撓性の複数
    の基板層と、 基板層の外面に裁置され、別の基板層の少なくとも１つ
    と電気的に接続されている少なくとも１つの集積回路デ
    バイスと、 上記複数の基板層を支持し、上記基板層に独立して接続
    できる電源から上記基板層に電力を供給する手段と、 を有する計算素子。
  2. 【請求項２】 上記支持手段が上記の少なくとも１つ
    の集積回路デバイスの反対側の上記複数の基板層の１つ
    の面に配置され、上記集積回路デバイスと電気的に接続
    されている請求項１に記載の素子。
  3. 【請求項３】 上記支持手段が上記複数の基板の間に
    配置され、複数の集積回路デバイスが上記複数の基板層
    上に配置されている請求項２に記載の素子。
  4. 【請求項４】 上記複数の基板層の少なくとも１つ
    が、上記計算素子の中央線から０°乃至３６０°の角度
    で上記計算素子から外に向かって延長されている請求項
    ３に記載の素子。
  5. 【請求項５】 上記計算素子を上記コンピュータ・シ
    ステムのベース部に接続するためと、上記計算素子に電
    力を供給するための手段をさらに有する請求項４に記載
    の素子。
  6. 【請求項６】 上記ベース部に接続され、上記延長基
    板層の少なくとも１つによって電気的に相互接続されて
    いる上記複数の計算素子と、 上記延長基板層の少なくとも１つによって上記複数の計
    算素子に相互接続されている少なくとも１つの入出力手
    段と、 をさらに有する請求項５に記載の素子。
  7. 【請求項７】 円形状に構成され延長する基板層を持
    ち、上記ベース部に水平に配置された第１の上記計算素
    子と、 上記円形基板層の周囲に沿って垂直に配置された上記計
    算素子の少なくとも他の１つと、 垂直に配置された少なくとも１つの計算素子から延長さ
    れている複数の基板層の１つを、上記水平および垂直の
    計算素子、及び、対応する集積回路デバイスが電気的に
    相互接続できるように、上記円形基板に電気的に接続す
    る手段と、 をさらに有する請求項６に記載の素子。
  8. 【請求項８】 上記計算素子が特定の集積回路デバイ
    スと構成されて、処理、メモリ、および、スイッチ機能
    を提供する請求項７に記載の素子。
  9. 【請求項９】 導電性の物質と誘電性の高い物質とを
    交互に重ねた層と、 上記支持手段を上記複数の基板層に電気的に接続するた
    めの第１の相互接続手段と、 上記支持手段を上記ベース部に独立に接続するための第
    ２の相互接続手段と、 を有する支持手段を備える請求項２に記載の素子。
  10. 【請求項１０】 上記第１の相互接続手段が、上記複数
    の基板層の隣接する１つの層の上の導電性の突起と空洞
    にそれぞれ対応する複数の導電性の突起と空洞を有する
    請求項７に記載の素子。
  11. 【請求項１１】 上記第２の相互接続手段が、 上記計算素子に電圧を供給するための第１の電気的バス
    と、 上記計算素子に基準電位を供給するための第２の電気的
    バス、 を有する請求項１０に記載の素子。
  12. 【請求項１２】 上記支持手段が上記第１の相互接続手
    段と上記第２の相互接続手段を電気的に接続するための
    第３の相互接続手段をさらに有する請求項１１に記載の
    素子。
  13. 【請求項１３】 特定の機能を実行する少なくとも１つ
    の計算素子を使用するコンピュータ・システムを製造す
    る方法であって、上記方法は、 独立した可撓性の複数の基板層を積み重ね、 上記基板層を電気的に相互接続し、 上記計算素子から延びる上記基板層の少なくとも１つを
    別のデバイスに独立して接続し、 上記基板層の外面の１つに少なくとも１つの集積回路デ
    バイスを裁置し、上記基板層の少なくとも１つと電気的
    に接続させ、 上記計算素子の中において、上記複数の基板を支持する
    ため、及び、独立して接続できる電源から上記複数の基
    板層に電力を供給するための手段を用意する、ステップ
    を含む方法。
  14. 【請求項１４】 上記ステップが、上記支持手段を少な
    くとも１つの集積回路デバイスの反対側の上記複数基板
    層の１つの面に配置し上記集積回路デバイスと電気的に
    接続するステップを有する請求項１３に記載の方法。
  15. 【請求項１５】 上記ステップが、上記支持手段を上記
    複数基板層の間、および、上記複数基板層の上に裁置さ
    れた複数の集積回路デバイスの間に配置するステップを
    有する請求項１４に記載の方法。
  16. 【請求項１６】 上記ステップが、上記計算素子の中央
    線から０°乃至３６０°の角度で上記計算素子から外に
    向かって延長させるために上記複数基板の少なくとも１
    つを形成するステップを有する請求項１５に記載の方
    法。
  17. 【請求項１７】 上記計算素子を上記コンピュータ・シ
    ステムのベース部に接続し、上記計算素子に電力を供給
    するステップをさらに有する請求項１６に記載の方法。
  18. 【請求項１８】 上記複数の計算素子を上記ベース部に
    配置し、各計算素子が上記延長基板の少なくとも１つに
    よって電気的に相互接続され、 少なくとも１つの入出力手段を上記延長基板層の少なく
    とも１つによって上記複数の計算素子に接続する、 ステップをさらに有する請求項１７に記載の方法。
  19. 【請求項１９】 第１の上記計算素子を、該計算素子か
    ら延長された円形状の基板層と共に構成し、 上記第１の計算素子を上記ベース部上に水平に配置し、 上記計算素子の少なくとも他の１つを上記円形基板の周
    辺に沿って垂直に配置し、 上記の垂直に配置された計算素子の少なくとも１つから
    延長している上記複数の延長基板層の１つを、上記水平
    および垂直の計算素子および対応する集積回路デバイス
    が電気的に相互接続されるように、上記円形状基板に電
    気的に接続する、 ステップをさらに有する請求項１８に記載の方法。
  20. 【請求項２０】 層状に交互に配置された導電物質と誘
    電性の高い物質とを結合し、 上記支持手段を上記複数の基板層に電気的に接続するた
    めの第１の相互接続手段を用意し、 上記支持手段を上記ベース部に電気的に接続するための
    第２の相互接続手段を用意する、 ステップをさらに有する請求項１９に記載の方法。
  21. 【請求項２１】 上記集積回路デバイスからの熱を上記
    の導電物質の交互の層を介して消散するステップをさら
    に有する請求項２０に記載の方法。
JP6021833A 1993-02-10 1994-01-24 計算素子および製造方法 Expired - Lifetime JP2582527B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/015,989 US5363275A (en) 1993-02-10 1993-02-10 Modular component computer system
US08/015,989 1993-02-10

Publications (2)

Publication Number Publication Date
JPH06250763A true JPH06250763A (ja) 1994-09-09
JP2582527B2 JP2582527B2 (ja) 1997-02-19

Family

ID=21774742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6021833A Expired - Lifetime JP2582527B2 (ja) 1993-02-10 1994-01-24 計算素子および製造方法

Country Status (3)

Country Link
US (1) US5363275A (ja)
JP (1) JP2582527B2 (ja)
BR (1) BR9400335A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003517627A (ja) * 1999-03-16 2003-05-27 エイリアン・テクノロジイ・コーポレーション 多重モジュール型アセンブリを製造する方法および機器
CN112638043A (zh) * 2021-01-27 2021-04-09 东莞市若美电子科技有限公司 飞尾式结构的刚挠结合板制作方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5628031A (en) * 1993-07-19 1997-05-06 Elonex Ip Holdings Ltd. Personal digital assistant module implemented as a low-profile printed circuit assembly having a rigid substrate wherein IC devices are mounted within openings wholly between opposite plane surfaces of the rigid substrate
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5691041A (en) * 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
US5692911A (en) * 1996-03-27 1997-12-02 Electronic Products, Inc. Flexible electrical test fixure for integrated circuits on prototype and production printed circuit boards
US5789815A (en) * 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages
US5708568A (en) * 1996-06-17 1998-01-13 Sundstrand Corporation Electronic module with low impedance ground connection using flexible circuits
US5872337A (en) * 1996-09-09 1999-02-16 International Business Machines Corporation Chip carrier and cable assembly reinforced at edges
WO1998020403A2 (en) * 1996-11-01 1998-05-14 Via, Inc. Flexible wearable computer system
US6300679B1 (en) 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6563210B2 (en) * 2000-12-19 2003-05-13 Intel Corporation Parallel plane substrate
JP3687742B2 (ja) * 2001-07-13 2005-08-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 機能拡張基板、通信用拡張基板、通信用拡張基板用の絶縁フィルム、コンピュータシステム、機能拡張基板の取り外し方法および電子回路用基板
US8847696B2 (en) * 2002-03-18 2014-09-30 Qualcomm Incorporated Flexible interconnect cable having signal trace pairs and ground layer pairs disposed on opposite sides of a flexible dielectric
US7336139B2 (en) * 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
JP4122335B2 (ja) * 2002-12-09 2008-07-23 富士通株式会社 電子部品の実装構造及び実装方法
US7327022B2 (en) * 2002-12-30 2008-02-05 General Electric Company Assembly, contact and coupling interconnection for optoelectronics
US7239024B2 (en) * 2003-04-04 2007-07-03 Thomas Joel Massingill Semiconductor package with recess for die
US7239509B1 (en) 2004-10-18 2007-07-03 Matthew Roeske Modular computer components
US20090174991A1 (en) * 2008-01-05 2009-07-09 Mohhamad Mahdavi Generation Power Cable for Computers

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3221095A (en) * 1962-07-09 1965-11-30 Reliable Electric Co Flexible connecting terminal assembly
US3546775A (en) * 1965-10-22 1970-12-15 Sanders Associates Inc Method of making multi-layer circuit
US3409732A (en) * 1966-04-07 1968-11-05 Electro Mechanisms Inc Stacked printed circuit board
DE2901416A1 (de) * 1979-01-15 1980-07-24 Vdo Schindling Anordnung zum elektrischen verbinden einer vielzahl von anschluessen
JPS57193094A (en) * 1981-05-18 1982-11-27 Matsushita Electric Ind Co Ltd Electronic circuit part and method of mounting same
US4754316A (en) * 1982-06-03 1988-06-28 Texas Instruments Incorporated Solid state interconnection system for three dimensional integrated circuit structures
US4587596A (en) * 1984-04-09 1986-05-06 Amp Incorporated High density mother/daughter circuit board connector
US4677527A (en) * 1984-07-09 1987-06-30 International Business Machines Corp. Compact electrical connection and distribution system for pluggable modular devices
JPS6151539U (ja) * 1984-09-03 1986-04-07
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
JPH01100227U (ja) * 1987-12-22 1989-07-05
US5058053A (en) * 1988-03-31 1991-10-15 International Business Machines Corporation High performance computer system with unidirectional information flow
US5008496A (en) * 1988-09-15 1991-04-16 Siemens Aktiengesellschaft Three-dimensional printed circuit board
US4902236A (en) * 1988-11-14 1990-02-20 E. I. Du Pont De Nemours And Company Flex circuit and cable assembly
US4976626A (en) * 1988-12-21 1990-12-11 International Business Machines Corporation Connector for connecting flexible film circuit carrier to board or card
JPH0334186U (ja) * 1989-08-08 1991-04-03
JPH0377393A (ja) * 1989-08-21 1991-04-02 Ok Print:Kk 配線基板装置
US5001604A (en) * 1989-10-26 1991-03-19 Lusby W Randolph Embedded testing circuit and method for fabricating same
US4997377A (en) * 1990-02-22 1991-03-05 Amp Incorporated Adaptor for computers
US5050039A (en) * 1990-06-26 1991-09-17 Digital Equipment Corporation Multiple circuit chip mounting and cooling arrangement
JP2875076B2 (ja) * 1990-11-29 1999-03-24 三井化学株式会社 フレキシブル配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003517627A (ja) * 1999-03-16 2003-05-27 エイリアン・テクノロジイ・コーポレーション 多重モジュール型アセンブリを製造する方法および機器
CN112638043A (zh) * 2021-01-27 2021-04-09 东莞市若美电子科技有限公司 飞尾式结构的刚挠结合板制作方法

Also Published As

Publication number Publication date
US5363275A (en) 1994-11-08
JP2582527B2 (ja) 1997-02-19
BR9400335A (pt) 1994-08-16

Similar Documents

Publication Publication Date Title
JP2582527B2 (ja) 計算素子および製造方法
US5050039A (en) Multiple circuit chip mounting and cooling arrangement
US5426566A (en) Multichip integrated circuit packages and systems
EP0710431B1 (en) Multi-layer printed circuit board and space-saving memory module
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US5391917A (en) Multiprocessor module packaging
US3812402A (en) High density digital systems and their method of fabrication with liquid cooling for semi-conductor circuit chips
US5093708A (en) Multilayer integrated circuit module
US4237522A (en) Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
JPH04229645A (ja) 電子回路パッケージ・モジュール
JPH0774979B2 (ja) フレキシブル基板を有するコンピュータシステム
JPH08504060A (ja) Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール
BRPI0722059B1 (pt) aparelho, método e sistema para incorporar matriz de silício existente dentro de pilha integrada de 3d
JP2513443B2 (ja) 多層回路基板組立体
JP3057386B2 (ja) 回路部品をパックする装置
WO1998010630A1 (en) An integrated circuit package
JP2005223332A (ja) 多層モジュール
JP3562568B2 (ja) 多層配線基板
TWI292676B (en) Method of providing multiple voltages, method for forming thin film capacitor, semiconductor apparatus, communication system and computer system
JPH077320B2 (ja) 配線板スタック構成マルチ・プロセッサー・コンピュータ
TWI255678B (en) Optimized conductor routing for multiple components on a printed circuit board
JP2001196526A (ja) マルチベアチップ実装体、マルチチップパッケージ、半導体装置、ならびに電子機器
JPS63102397A (ja) 多層プリント配線板
JP4486553B2 (ja) キャパシタ内蔵両面実装回路基板を有する電子装置
US5963426A (en) Electronic micropackaging assembly and its fabrication