KR20190143845A - 자기 저항 소자의 제조 방법 및 자기 저항 소자 - Google Patents

자기 저항 소자의 제조 방법 및 자기 저항 소자 Download PDF

Info

Publication number
KR20190143845A
KR20190143845A KR1020197017746A KR20197017746A KR20190143845A KR 20190143845 A KR20190143845 A KR 20190143845A KR 1020197017746 A KR1020197017746 A KR 1020197017746A KR 20197017746 A KR20197017746 A KR 20197017746A KR 20190143845 A KR20190143845 A KR 20190143845A
Authority
KR
South Korea
Prior art keywords
film
magnetoresistive element
gas
layer
etching
Prior art date
Application number
KR1020197017746A
Other languages
English (en)
Other versions
KR102183391B1 (ko
Inventor
쟈오 유
가츠야 미우라
히로타카 하마무라
마사키 야마다
기요히코 사토
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20190143845A publication Critical patent/KR20190143845A/ko
Application granted granted Critical
Publication of KR102183391B1 publication Critical patent/KR102183391B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • H01L43/12
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L43/02
    • H01L43/08
    • H01L43/10
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

자성층의 측벽 산화물의 제거와 보호막의 형성을 동시에 실현하고, 자기 특성의 열화(劣化)를 억제하는 자기 저항 소자의 제조 방법을 제공한다. 순서대로 적층된 제1 자성층, MgO 장벽층 및 제2 자성층을 포함하는 적층막을, 산화성 가스를 이용하는 플라스마 에칭에 의해 에칭하여, 자기 저항 소자를 형성하는 제1 공정(802)과, n가의 산인 유기산 가스와, 대응하는 금속 원소의 가수가 m인 성막종 가스를 동시에 도입하여, 자기 저항 소자의 측벽에 제1 보호막을 형성하는 제2 공정(803)을 갖고, 제2 공정에 있어서, 도입되는 유기산 가스 1에 대해서, 성막종 가스는 n/m 이상의 몰 비율로 되도록 도입된다.

Description

자기 저항 소자의 제조 방법 및 자기 저항 소자
본 발명은, 자기 저항 소자(MTJ(Magnetic Tunnel Junction) 소자)의 제조 방법 및 자기 저항 소자에 관한 것이다.
최근, 저소비전력이며 또한 고속으로 동작하는 불휘발성 메모리로서 자기 저항 메모리(MRAM : Magnetoresistive Random Access Memory)가 기대되고 있다. 자기 저항 메모리의 기본 구조인 자기 저항 소자는, 외부 자장이나 스핀 주입에 의해 자화(磁化)의 방향이 반전 가능한 자성층인 프리층과 자화의 방향이 고정된 채의 자성층인 고정층 사이에 장벽층이 두어진 적층 구조를 갖는다. 자기 저항 소자는, 프리층과 고정층의 자화의 방향이 평행일 때는 저항이 낮고, 프리층과 고정층의 자화의 방향이 반평행일 때는 저항이 높아진다. 이 자기 저항 소자의 저항차를 「0」과 「1」의 비트 정보에 대응시킨 메모리가 자기 저항 메모리이다.
자기 저항 소자의 단면(斷面)은, 도 1에 나타내는 바와 같이, Si 기판(101), 전극막(102), 고정층의 결정성의 제어나 고정층의 자화를 안정시키기 위한 하지(下地)층(103), Co, Fe 등의 원소를 포함하는 자성 재료로 이루어지는 고정층(104), MgO 장벽층(105), Co, Fe 등의 원소를 포함하는 자성 재료로 이루어지는 프리층(106), 프리층을 보호하기 위한 캡층(107), 하드마스크(108), 보호막(109)의 적층 구조이다.
자기 저항 소자의 제조에서는, 프리층(106)이나 고정층(104)에서 사용되는 Fe, Co 등의 원소를 포함하는 자성층이나 MgO 장벽층(105)을 포함하는 적층막을 드라이 에칭에 의해 미세 가공하는 기술이 필요하다. 또한, 대기 중의 수분이나 산소에 의한 자기 저항 소자의 특성 열화(劣化)를 방지하기 위하여, 드라이 에칭으로 형성한 자기 저항 소자에 대해서 보호막을 성막하는 공정도 마찬가지로 필요하다.
여기에서, 드라이 에칭에 의해 적층막을 미세 가공하는 방법에는, 이온빔 에칭을 이용하는 방법과 플라스마 에칭을 이용하는 방법의 2가지가 검토되어 있다. 이온빔 에칭에서는, 플라스마화되는 He, Ne, Ar, Kr, Xe와 같은 희가스를, 바이어스를 인가함에 의해 가속해서 적층막에 조사함에 의해 에칭을 진행시킨다. 화학적으로 불활성인 희가스를 이용하기 때문에, 이온빔 에칭 중에, 처리용의 가스와 자기 저항 소자의 프리층(106), 고정층(104), 및 MgO 장벽층(105)이 화학 반응하지 않는 것이 이점이다. 그러나, MRAM의 미세화가 진행되어, 자기 저항 소자 간의 간격이 좁아지면, 섀도잉 효과 때문에 자기 저항 소자의 소자 분리가 곤란해지는 것이 예상되어, 장래에 있어서 이용하는 것은 어렵다고 생각할 수 있다.
이것에 대해서, 플라스마 에칭은, 수소, 질소, 또는 산소 등의 반응성 가스를 플라스마화해서 적층막에 조사하고, 적층막과의 반응에 의해 에칭을 진행시킨다. 이온빔 에칭과 비교해서 고집적화에 적합한 기술이다. 그러나, 플라스마 에칭의 경우, 산화성 가스나 환원성 가스를 이용해서 생성한 플라스마를 이용함에 의해, 플라스마 중에 생성된 라디칼이나 이온에 의해 고정층(104)이나 프리층(106)에서 사용되어 있는 자성층과 MgO 장벽층이 산화 또는 환원됨에 의해 자기 저항 소자의 특성이 열화한다. 특히, 고정층(104)이나 프리층(106)과 MgO 장벽층(105)의 적층 계면에 있어서의 계면자기이방성을 이용해서 수직 자화를 실현하는 자기 저항 소자의 경우, 산화 또는 환원에 의한 자기 및 전기 특성의 열화가 현저하다.
특허문헌 1에는, 산화성 가스를 이용하는 플라스마 에칭으로서, CH3OH 가스를 플라스마화하는 방법 등이 개시되어 있다. 그러나, 산화성 가스를 이용함에 의해, 고정층(104)이나 프리층(106)이 산화되고, 자기 저항 소자의 자기 및 전기 특성을 열화시키는 산화 자성층(110)이 자기 저항 소자 측벽에 형성된다(도 1 참조).
한편, 보호막 성막 공정에 있어서는, 감압 하에서 커버리지가 좋은 보호막을 형성할 수 있으므로, 플라스마에 의한 화학 증착(CVD : Chemical vapor deposition)법이 사용된다. 그러나, 플라스마 CVD법은 일반적으로 환원성 가스를 혼합한 성막종 가스를 이용하기 때문에, 환원 반응에 의해 데미지층을 형성하고, 그 결과, 자기 저항 소자의 특성이 열화한다. 특허문헌 2에는, 이 특성 열화를 회피하기 위하여 스퍼터법에 의한 성막이나, 스퍼터법과 플라스마 CVD법을 조합하여, 2층 구조의 보호막을 제작하는 방법이 개시되어 있다. 그러나, 스퍼터법은 플라스마 CVD법과 비교해서 치밀한 성막이 곤란한 것, 스퍼터법과 플라스마 CVD법을 조합하면 스루풋이 저하하는 것 등의 과제가 있다.
이 때문에, 자기 저항 소자의 제작에 있어서는, 플라스마 에칭에 의한 산화 자성층(110)을 제거하고, 플라스마 CVD법에 의한 보호막 형성 시의 플라스마 데미지를 억제하는 것이 필요하다.
특허문헌 3에는 플라스마 에칭에 의한 산화 자성층(110)을 제거하는 방법이 개시되어 있다. 산화성 가스를 이용한 플라스마에 의해 자성층을 에칭한 후, 환원성 가스에 의해 생성한 플라스마를 이용한 라디칼 처리실에서 환원 처리한다. 이 결과, 자성층의 에칭 중에 형성된 산화 자성층(110)이 제거된다.
특허문헌 4에는 유기산 가스를 이용해서 산화 자성층(110)을 회복하는 방법이 개시되어 있다. 예를 들면, 포름산 가스 등을 이용해서 산화 자성층(110)을 환원 처리한다. 포름산 가스 등의 유기산 가스는, 산화 자성층(110)을 환원하며, 또한 MgO 장벽층(105)을 환원하지 않도록 가스종이 제한되어 있다. 이 방법에 의해 MgO 장벽층(105)은 양호한 특성을 나타내며, 또한 산화 자성층(110)을 회복시킬 수 있다.
또한, 비특허문헌 1과 비특허문헌 2에는 플라스마 에칭에 의한 데미지층을, 유기산 가스를 이용해서 제거하는 방법이 개시되어 있다. 이 방법에서는, 플라스마 에칭 후에 산화성 가스의 플라스마를 이용해서 산화 자성층(110)을 형성하고, 그 후, 유기산 가스와 산화 자성층(110)의 반응에 의해 휘발성의 금속 착체를 생성함으로써 데미지층을 제거한다.
일본 특개2005-042143호 공보 일본 특개2010-103303호 공보 일본 특개2009-302550호 공보 일본 특개2017-123355호 공보 일본 특개2013-140891호 공보
J. K.-C. Chen, N. D. Altieri, T. Kim, E. Chen, T. Lill, M. Shen and J. P. Chang, "Directional etch of magnetic and noble metals. II. Organic chemical vapor etch", Journal of Vacuum Science & Technology A : Vacuum, Surfaces, and Films 35, 05C305(2017) J. K.-C. Chen, N. D. Altieri, T. Kim, E. Chen, T. Lill, M. Shen and J. P. Chang, "Ion beam assisted organic chemical vapor etch of magnetic thin films", Journal of Vacuum Science & Technology A : Vacuum, Surfaces, and Films 35, 031304(2017)
특허문헌 3에 개시되어 있는, 환원성 가스에 의한 산화 자성층(110)의 회복 방법에서는, 회복 과정에서 조사하는 수소 플라스마의 조사량이 너무 높으면 산화된 자성층에 더하여 MgO 장벽층(105)도 환원되어 버리기 때문에, 자기 저항 소자의 전기 특성이 열화한다. 그 때문에, 수소를 함유하는 플라스마의 조사량을 적절한 값으로 제어할 필요가 있다. 이 수소를 함유하는 플라스마를 이용한 산화 자성층(110)의 회복 방법에 있어서의 최적한 플라스마의 조사량은, 회복 방법을 행하기 전의 자기 저항 소자 에칭 조건에 강하게 의존한다. 그 때문에, MgO 장벽층(105)의 환원을 억제하며, 또한 산화 자성층(110)을 환원하는 프로세스 조건은, 그 전의 공정인 에칭 조건에 따라서 설정할 필요가 있기 때문에, 양산 프로세스에서는 적용이 어렵다.
한편, 특허문헌 4에 개시되어 있는 MgO 장벽층(105)의 환원을 억제하며, 또한 산화 자성층(110)을 환원하는 방법은, 산화 자성층(110)과 포름산 등의 환원성 가스의 반응에 의해 산화 자성층(110)을 환원할 수 있다. 또한, MgO 장벽층(105)과 포름산의 반응이 진행하지 않는 조건이 실현 가능하기 때문에, MgO 장벽층(105)의 환원을 억제하며, 또한 산화 자성층(110)의 환원을 진행할 수 있다.
그러나, 특허문헌 4에 개시되는 반응에서는, 반응 생성물로서 H2O를 생성한다. MgO 장벽층(105)은 조해성(潮解性)이 있기 때문에, 이 H2O에 의해서 MgO 장벽층(105)이 조해하여, 쇼트 불량이나 자기 특성 열화를 일으킬 가능성이 있다. 이 때문에, 자기 저항 소자의 MgO 장벽층(105)의 환원을 억제하면서, 산화 자성층(110)의 환원을 진행함과 함께, H2O에 의한 MgO 장벽층(105)의 조해를 억제하는 것이 요구된다.
본 발명의 일 실시의 태양인 자기 저항 소자의 제조 방법은, 순서대로 적층된 제1 자성층, MgO 장벽층 및 제2 자성층을 포함하는 적층막을, 산화성 가스를 이용하는 플라스마 에칭에 의해 에칭하여, 자기 저항 소자를 형성하는 제1 공정과, n가의 산인 유기산 가스와, 대응하는 금속 원소의 가수가 m인 성막종 가스를 동시에 도입하여, 자기 저항 소자의 측벽에 제1 보호막을 형성하는 제2 공정을 갖고, 제2 공정에 있어서, 도입되는 유기산 가스(1)에 대해서, 성막종 가스는 n/m 이상의 몰 비율로 되도록 도입된다.
본 발명의 다른 일 실시의 태양인 자기 저항 소자의 제조 방법은, 순서대로 적층된 제1 자성층, 장벽층, 제2 자성층을 포함하는 적층막을, 적층막 상의 하드마스크를 이용해서 적층막 중 제2 자성층까지의 제1 부분 적층막을 에칭하고, n가의 산인 유기산 가스와, 대응하는 금속 원소의 가수가 m인 성막종 가스를 동시에 도입하여, 하드마스크의 상면과 측벽, 및 제1 부분 적층막의 측벽에 형성된 표면 산화물층을 제거하고, 하드마스크의 상면과 측벽, 및 제1 부분 적층막의 측벽에 하드마스크보다도 에칭내성이 우수한 경질막을 형성하고, 적층막 중 장벽층 이하의 제2 부분 적층막을 에칭한다.
자기 저항 소자의 측벽에 형성된 산화 자성층을 제거하여, 자기 저항 소자의 특성 열화를 억제한다. 또는, 하드마스크의 숄더 드랍핑(shoulder dropping)을 억제한다.
그 밖의 과제와 신규한 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
도 1은 자기 저항 소자의 단면.
도 2는 실시예 1 및 실시예 2의 전체 플로.
도 3a는 실시예 1의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 3b는 실시예 1의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 3c는 실시예 1의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 3d는 실시예 1의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 3e는 실시예 1의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 3f는 실시예 1의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 4는 산화 자성층을 환원시키기 위해서 사용 가능한 유기산의 예.
도 5는 휘발성이 있는 Fe, Co의 금속 착체의 휘발 온도.
도 6은 성막종 가스의 예.
도 7은 바람직한 성막종 가스와 유기산 가스의 몰 비율.
도 8은 실시예 1의 자기 저항 소자의 제작 방법의 플로차트.
도 9는 실시예 2의 자기 저항 소자의 제작 방법의 플로차트.
도 10은 자기 저항 소자의 제작 방법(변형예)의 플로차트.
도 11은 자기 저항 소자의 제작 방법(변형예)의 플로차트.
도 12는 실시예 3의 자기 저항 소자의 제작 방법의 플로차트.
도 13a는 실시예 3의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 13b는 실시예 3의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 13c는 실시예 3의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 13d는 실시예 3의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 13e는 실시예 3의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 14는 실시예 3의 자기 저항 소자의 제작 방법의 플로차트.
도 15a는 실시예 3의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 15b는 실시예 3의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 15c는 실시예 3의 프로세스 플로에 있어서의 자기 저항 소자의 단면도.
도 16은 실시예 4의 자기 저항 소자의 제작 방법의 플로차트.
도 17은 자기 저항 소자의 제작 방법(변형예)의 플로차트.
도 2에, 실시예 1 및 실시예 2의 전체 플로를 나타내고 있다. 우선, 산화성 가스를 이용한 플라스마 에칭, 또는 플라스마 에칭 후에 산화성 가스의 플라스마 등에 의해 자기 저항 소자의 측벽에 산화 자성층(110)이 형성된다(스텝201). 프리층(106) 및 고정층(104)이 Fe, Co 등의 원소를 함유하는 자성층인 경우는, 측벽에 Fe2O3, Fe3O4, Co3O4 등의 산화 자성층(110)이 형성된다. 산화 자성층(110)은, 프리층(106)이나 고정층(104) 등의 자성층과는 다른 자기 특성을 갖기 때문에, 자기 저항 소자의 성능에 영향을 끼칠 가능성이 있다. 또한, 이들 산화 자성층(110)은 도전성을 갖는 경우가 있어, 자기 저항 소자의 쇼트 불량의 원인으로 된다. 산화 자성층(110)은, 자기 저항 소자의 직경이 수십 ㎚인 것에 대하여, 수 ㎚ 정도의 두께를 갖는다.
계속해서, 자기 저항 소자를 가공하는 챔버 내에 유기산 가스와 성막종 가스를 도입한다(스텝202). 제1 반응으로서, 유기산 가스(포름산 등)는 Fe2O3, Fe3O4, Co3O4 등의 산화물과 반응하여, 휘발성의 Fe, Co 금속 착체를 형성한다. Fe, Co 금속 착체가 휘발함에 의해, 자기 저항 소자의 측벽에 형성된 산화 자성층(110)이 제거된다. 이 제1 반응은, 동시에 H2O를 생성한다. 스텝202에서는, 성막종 가스(Al(acac)3 등)가 제1 반응에서 생성된 H2O와 반응하는 제2 반응을 발생한다. 이 결과, 자기 저항 소자의 측벽에 제1 보호막(Al2O3 등)이 형성된다. 이 제1 보호막의 두께는 산화 자성층(110)이 형성된 두께와 거의 동등한 수 ㎚ 정도의 두께이다. 스텝202에 있어서의 유기산 가스와 성막종 가스의 도입 방법에 대하여, 유기산 가스와 성막종 가스를 동시에 도입하는 방법과, 유기산 가스와 성막종 가스를 번갈아 도입하는 방법이 있다.
마지막으로, 자기 저항 소자를 덮는 제2 보호막을 성막한다. 이 보호막은 배리어성이 우수한 것이 요구되기 때문에, SiN, SiO2, Al2O3, Ta2O5, TiO2 등의 절연 재료를 이용해서 형성하는 것이 바람직하다. 제2 보호막을 형성하기 위해서는, 스퍼터법 혹은 플라스마 CVD법 등이 적용 가능하고, 감압 하에서 커버리지가 좋은 보호막을 형성할 수 있는 방법이 바람직하다.
(실시예 1)
도 3a∼f에, 실시예 1의 프로세스 플로에 있어서의 자기 저항 소자의 단면도를 나타내고 있다. 본 실시예에서는, 측벽의 산화 데미지인 산화 자성층(310)을 제거하고, 보호막으로서 절연 산화물을 형성한다.
Si 기판(301) 상의 하부 전극막(302)의 위에, 자기 저항 소자를 형성하는 적층막이 형성된다. 적층막으로서, 자성 재료의 결정성의 제어나 고정층의 자화를 안정시키기 위한 하지층(303), Co나 Fe 등의 원소를 포함하는 자성 재료로 이루어지는 고정층(304), MgO 장벽층(305), Co나 Fe 등의 원소를 포함하는 자성 재료로 이루어지는 프리층(306), 프리층을 보호하기 위한 캡층(307), 하드마스크(308)가 이 순서로 적층되어 있다. 하드마스크(308) 상에 소자 분리를 위하여, 소정의 패턴을 갖는 레지스트마스크(309)가 형성된다. 도 3a는 이 공정을 나타내고 있다.
또, 자기 저항 소자는 반도체 장치의 배선층에 형성되기 때문에, 도 3a에는 기재하고 있지 않지만, Si 기판(301)과 배선층을 형성하는 하부 전극막(302) 사이에는, 각 자기 저항 소자를 선택하기 위한 트랜지스터나 각 소자를 결합하기 위한 배선이 형성된다. 여기에서, 하드마스크(308)는, 자기 저항 소자를 가공하기 위한 마스크로 하여 이용하는 것이며 Ta, W, TaN, Ti, TiN, Ru 등의 금속 재료로 이루어지는 것이 바람직하다.
또, 본 실시예의 자기 저항 소자에 있어서의 적층 구조는 도 3a에 한정되는 것은 아니며, 자성 재료로 이루어지는 고정층(304), MgO 장벽층(305) 및 자성 재료로 이루어지는 프리층(306)을 적어도 갖고 있으면 되고, 그 적층 구조를 한정하는 것은 아니다. 예를 들면, 다치(多値)의 자기 저항 소자를 실현하기 위하여, 고정층(304)과 MgO 장벽층(305)과 프리층(306)의 적층 구조를 2개 이상 적층해도 된다. 또한, 도 3a와 같은 보텀 핀 구조에 한정되지 않으며, MgO 장벽층(305)의 하층에 프리층(306), MgO 장벽층(305)의 상층에 고정층(304)이 형성되는 톱 핀 구조여도 된다.
도 3b는, 레지스트마스크(309)를 이용해서 하드마스크(308)를 에칭하는 공정을 나타내고 있다. 에칭에는 이온빔 에칭 혹은 플라스마 에칭을 적용할 수 있다. 하드마스크(308)를 에칭한 후, 남은 레지스트마스크(309)는 제거한다.
도 3c는, 하드마스크(308)를 이용해서 남는 적층막(303∼307)을 에칭하는 공정을 나타내고 있다. 적층막(303∼307)을 에칭하기 위해서는, 미세 가공에 적합한, 산화성 가스를 이용하는 플라스마 에칭이 바람직하다. 플라스마 에칭에 있어서 산화성 가스를 이용하기 때문에, Co, Fe 등의 원소를 포함하는 자성층으로 구성되는 프리층(306) 및 고정층(304)의 측벽에 있어서 산화가 진행하여, 그 측벽에 산화 자성층(310)이 형성된다. 도 1에 있어서 설명한 바와 같이, 산화 자성층(310)은, 자성체의 산화물인 Fe2O3, Fe3O4, Co3O4 등이고, 그 두께는 수 ㎚ 정도이다.
도 3d는, 산화 자성층(310)을 제거하고, 프리층(306) 및 고정층(304)의 측벽에 제1 보호막(311)을 형성하는 공정을 나타내고 있다. 이 공정을 실현하기 위하여, 실시예 1에서는 자기 저항 소자를 가공하는 챔버 내에 유기산 가스와 성막종 가스를 동시에 도입한다. 이 공정에는 2가지 반응이 있다.
제1 반응인, 유기산 가스와 산화 자성층(310)의 반응에 대하여 설명한다. 이 공정에서는, 유기산 가스와 산화 자성층(310)의 반응에 의해서, 산화 자성층(310)의 자성 원소는 금속 착체와 H2O를 생성한다. 금속 착체는 휘발성이고, 금속 착체가 휘발함으로써 산화 자성층(310)이 제거된다. 이때, 유기산 가스가 MgO 장벽층(305)과 반응하면 자기 저항 소자의 특성에 영향을 끼치기 때문에, 유기산 가스는, 산화 자성층(310)의 자성 원소와는 반응을 진행시키는 한편, MgO 장벽층(305)과의 반응은 제한될 필요가 있다.
산화 자성층(310)이 Fe2O3이고, 유기산 가스가 포름산(HCOOH)인 경우를 예로 설명한다. 제1 반응에서는, 산화 자성층(310)을 제거하기 위하여, Fe2O3와 포름산의 환원 반응이 자발적으로 진행할 필요가 있다.
Fe2O3+6HCOOH=2Fe(HCOO)3+3H2O ···(반응식 1)
(반응식 1)이 Fe2O3와 포름산의 환원 반응이고, 금속 착체와 함께 H2O가 생성되어 있다. 이때, 유기산 가스에 따라서는 MgO 장벽층(305)과도 환원 반응을 발생할 수 있기 때문에, MgO 장벽층(305)의 환원이 자발적으로 진행하지 않는 유기산 가스를 선택할 필요가 있다.
이 조건을 충족시키는 유기산 가스를 도 4에 예시한다. 카르복시기를 함유하는 가스(포름산(HCOOH) 가스, 아세트산(CH3COOH) 가스, 프로피온산(CH3CH2COOH) 가스 등), 또는 알데히드기를 함유하는 가스(포름알데히드(HCHO) 가스, 아세트알데히드(CH3CHO) 가스, 프로피온알데히드(C2H5CHO) 가스 등), 또는 아세틸아세톤(C5H8O2) 가스 등을 이용하는 것이 바람직하다.
또, 산화 자성층(310)이 Fe3O4, Co3O4 등인 경우도 있다. 이들의 경우, 반응 생성물인 금속 착체는, Fe(CO)5, Fe(acac)3, Co(acac)3 등의 휘발 온도가 낮은 것이 그 휘발에 의한 제거의 관점에서 바람직하지만, 카르복시기 또는 알데히드기를 함유하는 휘발성의 금속 착체여도 상관없다. 금속 착체의 휘발 온도는 300℃ 이하인 것이 바람직하다. 도 5에 휘발성의 Fe, Co의 유기 착체의 휘발 온도(비점)를 나타내고 있다.
도 3d의 공정에서는, H2O와 성막종 가스 사이에 제2 반응이 발생한다. H2O는 앞에서 설명한 제1 반응에 있어서의 반응 생성물이다. H2O와 성막종 가스의 제2 반응에 의해서 산화 자성층(310)이 제거된 자기 저항 소자의 측벽 부분에 제1 보호막(311)이 형성된다. 성막종 가스가 알루미늄아세틸아세톤 Al(acac)3이라고 하면,
3H2O+2Al(acac)3=Al2O3+6H(acac) ···(반응식 2)
(반응식 2)에 의해, Al2O3의 생성이 자발적으로 진행한다. 제1 보호막(311)으로서, Al2O3 외에도 TiO2, SiO2, Ta2O5 등의 절연성이 높고, 자성을 나타내지 않는 산화물을 이용할 수도 있다. 이들 조건을 충족시키는 성막종 가스를 도 6에 예시한다. 아세틸아세톤 금속 착체(Al(acac)3 가스, Ti(acac)4 가스 등), 히드록시기를 함유하는 금속 착체(Al(CH3O)3 가스, Ti(C3H7O)4 가스 등)를 이용하는 것이 바람직하다.
유기산 가스와 성막종 가스를 동시에 도입할 경우, 제1 반응에 있어서 발생한 H2O가 제2 반응 후에 잔존하면, 조해성을 나타내는 MgO 장벽층(305)에 영향을 끼쳐, 자기 저항 소자의 특성이 열화할 가능성이 있다. 이 때문에, 제2 반응 후에 H2O가 잔존하지 않도록, 도 3d의 공정에서 도입하는 유기산 가스와 성막종 가스의 몰 비율을 조정한다.
몰 비율의 조정에 관하여, 유기산 가스가 1가의 산인 경우를 예로서, 도 7에 성막종 가스에 대응하는 금속 원소의 가수에 의한 성막종/유기산의 비율을 나타낸다. 예를 들면, 유기산 가스로서 1가의 산인 포름산 HCOOH, 성막종 가스로서 알루미늄아세틸아세톤 Al(acac)3을 이용했을 경우, 상기한 (반응식 1) 및 (반응식 2)로부터 포름산 6에 대해서 알루미늄아세틸아세톤 2의 몰 비율이 있으면 (반응식 1)에서 발생한 H2O는 모두 (반응식 2)에서 소비되는 것을 알 수 있다. 즉, 포름산 1에 대해서 알루미늄아세틸아세톤 1/3 이상의 몰 비율이 있으면 제1 반응에 의해 발생한 H2O는 제2 반응에 의해 제거할 수 있다. 일반화한다면, 유기산 가스가 n가의 산이고, 성막종 가스에 대응하는 금속 원소의 가수가 m일 경우, 유기산 가스 1에 대해서 성막종 가스는 n/m 이상의 몰 비율이 있으면 된다.
도 3e는 자기 저항 소자를 덮는 제2 보호막(312)을 형성하는 공정을 나타내고 있다. 제2 보호막(312)은 플라스마 CVD법에 의해 형성한다. 프리층(306) 및 고정층(304)의 측벽은, 제1 보호막(311)으로 이미 덮여 있기 때문에, 플라스마 CVD 성막 시의 수소, 질소, 산소 등의 가스나 플라스마에 의한 자기 저항 소자의 특성 열화를 방지할 수 있다. 제2 보호막(312)으로서는, 배리어성이 우수하므로 SiN, SiO2, Al2O3, Ta2O5, TiO2 등의 절연 재료의 보호막을 형성하는 것이 바람직하다. 또, 제2 보호막(312)을 형성하는 방법은, 스퍼터법 혹은 CVD법이어도 된다. 또한, 도 3d의 공정에 있어서의 제1 보호막(311)의 형성과 도 3e에 있어서의 제2 보호막(312)의 형성은 동일한 장치에서 처리해도 되고, 서로 다른 장치에서 처리해도 상관없다.
그 후, 자기 저항 소자 사이에 층간 절연막(313)을 형성하고, 자기 저항 소자의 상부를 덮는 제2 보호막(312)을 제거하고, 하드마스크(308)와 전기적으로 접속되도록 상부 전극막(314)을 형성한다. 도 3f에 이들 공정을 거친 자기 저항 소자를 나타낸다.
이상 설명한 자기 저항 소자의 제조 방법을, 플로차트로서 도 8에 정리한다. 우선, 하드마스크층을 에칭하고(스텝801), 추가로 산화성 가스를 이용해서 적층막을 에칭 가공한다(스텝802). 이때, 자기 저항 소자의 측벽에 산화 자성층(310)이 형성된다. 거기서, 유기산 가스와 성막종 가스를 동시 도입함에 의해, 측벽의 산화 자성층(310)을 제거하고, 제1 보호막(311)을 형성한다(스텝803). 그 후, 도 8의 스텝804에서 자기 저항 소자를 덮는 제2 보호막(312)을 성막한다.
실시예 1의 자기 저항 소자 제조 방법을 적용함에 의해, 측벽의 산화 자성층(310)을 제거함과 함께 제1 보호막(311)을 형성할 수 있다. 이것에 의해 자기 저항 소자의 가공 데미지의 제거와 보호막 형성에 의한 데미지의 저감을 동시에 실현할 수 있다. 또한, 제1 반응에서 생성한 H2O는 제2 반응에서 제거되기 때문에, MgO 장벽층이 조해하는 리스크를 피할 수 있다.
(실시예 2)
실시예 2에서는, 적층막을 가공할 때에, 산화성 가스를 이용하지 않는 플라스마 에칭을 적용하거나, 혹은 이온빔 에칭을 적용하는 경우에 대하여 설명한다. 이들 프로세스를 적용했을 경우, 적층막을 가공하는 공정(도 8의 스텝802에 상당)에서는 산화 자성층(310)은 형성되지 않는다. 그러나, 그 후의 보호막(제2 보호막(312))을 형성하는 공정에서는 치밀한 막을 형성할 수 있으므로 플라스마 CVD법에 의해 제막하는 것이 바람직하다. 플라스마 CVD법에 의해 자기 저항 소자에 대해서 직접 제2 보호막(312)을 형성하면, 프리층(306) 및 고정층(304)의 측벽에 산화 자성층(310)이 형성되어, 소자 특성이 열화한다. 이 때문에, 실시예 2에서는, 산화성 가스를 이용하지 않는 플라스마 에칭 혹은 이온빔 에칭으로 적층막을 가공하는 경우여도, 에칭 후의 산화 공정을 도입함에 의해서, 플라스마 CVD법에 의한 보호막 제막 시에 있어서의 자기 저항 소자의 측벽에의 데미지를 저감한다.
도 9는, 실시예 2의 자기 저항 소자 제조 방법의 프로세스 플로를 나타낸다. 스텝901은 하드마스크층을 에칭하는 공정이고, 도 8에 있어서의 스텝801과 마찬가지이다. 스텝902는, 산화성 가스를 이용하지 않는 플라스마 에칭 혹은 이온빔 에칭을 이용해서 자기 저항 소자를 에칭하는 공정이다. 산화성 가스를 이용하지 않으므로, 스텝902에서는 자기 저항 소자의 측벽에 산화 자성층(310)은 형성되지 않는다. 또, 산화성 가스를 이용하지 않는 플라스마 에칭에서는 수소나 질소 등의 반응성 가스를 이용하고, 이온빔 에칭에서는 He, Ne, Ar, Kr, Xe와 같은 희가스 또는 이들의 혼합 가스를 이용한다. 플라스마 에칭의 경우, 에칭 조건에 따라 자기 저항 소자의 측벽에 있어서 MgO의 환원 등의 환원성 데미지가 일어나게 되는 경우가 있다. 이온빔 에칭의 경우는 반응성 가스를 이용하지 않기 때문에, 산화성 데미지, 환원성 데미지 모두 발생하는 경우는 없다.
계속해서, 에칭 후에 산화 공정을 도입한다(스텝903). 이 공정을 도입함에 의해, 자기 저항 소자의 측벽에 실시예 1과 마찬가지로 산화 자성층(310)을 형성할 수 있다. 스텝903의 산화 공정에서는, 산화성 가스를 이용한 플라스마를 자기 저항 소자에 조사하거나, 또는 산화성 가스를 이용한 플라스마 중에 생성된 산소 라디칼만을 자기 저항 소자에 조사하는 것과 같은 수단으로, 자기 저항 소자의 측벽을 산화시킬 수 있다. 또, 플라스마 에칭에 의해, MgO 장벽층에 환원성 데미지가 발생하여 있는 경우에는, 스텝903의 산화 공정에 있어서 환원성 데미지를 회복시킬 수 있다.
스텝903에서 산화 공정을 도입함에 의해 산화 자성층(310)이 형성되기 때문에, 스텝904에서는, 도 8에 있어서의 스텝803과 마찬가지로, 유기산 가스와 성막종 가스를 동시 도입함에 의해, 측벽의 산화 자성층(310)을 제거하고 제1 보호막(311)을 형성할 수 있다. 스텝905는 자기 저항 소자의 제2 보호막(312)을 형성하는 공정이고, 도 8에 있어서의 스텝804와 마찬가지이지만, 플라스마 CVD법에 의해 제막한다.
이상, 실시예 2는, 산화성 가스를 이용하지 않은 플라스마 에칭 혹은 이온빔 에칭을 이용하는 경우에 대해서, 에칭 후의 산화 공정을 도입함에 의해, 플라스마 CVD법에 의해 제2 보호막(312)을 제막하는 공정에 있어서의 자기 저항 소자의 측벽에의 데미지, 소자 특성의 열화를 저감할 수 있다.
이하, 실시예 1, 2의 프로세스 플로에 공통으로 적용 가능한 변형예를 설명한다. 도 8에 있어서의 스텝803 및 도 9에 있어서의 스텝904에서는, 유기산 가스와 성막종 가스를 동시에 도입하고 있다. 유기산 가스와 성막종 가스를 동시에 도입할 경우, 그 조합에 따라서는 유기산 가스와 성막종 가스가 반응해 버려서, 자기 저항 소자의 측벽의 산화 자성층(310)을 제거할 수 없어지는 경우가 있다. 이 때문에, 동시에 도입할 수 있는 유기산 가스와 성막종 가스의 조합은 한정된다. 본 변형예에서는, 유기산 가스와 성막종 가스를 번갈아 도입함에 의해, 유기산 가스와 성막종 가스의 직접적인 반응을 억제한다. 유기산 가스와 성막종 가스를 번갈아 도입하는 횟수는, 각각 1회 이상이다.
도 10에 자기 저항 소자 제작 방법의 프로세스 플로의 변형예를 나타낸다. 스텝1001은 도 8에 있어서의 스텝802 및 도 9에 있어서의 스텝903에 상당한다. 스텝1002에서는, 유기산 가스를 도입하는 공정 1과 성막종 가스를 도입하는 공정 2를 번갈아 반복하는 공정을 나타낸다. 유기산 가스와 성막종 가스를 번갈아 도입하는 횟수는, 각각 1회 이상이다. 이것에 의해, 자기 저항 소자의 측벽에 있는 산화 자성층(310)이 제거되고, 그 측벽에 Al2O3 등의 제1 보호막(311)이 형성된다. 또, 측벽의 산화 자성층(310)을 제거하기 전에 제1 보호막(311)이 그 위에 형성되는 것을 방지하기 위하여, 스텝1002에서는 유기산 가스를 도입하는 공정 1부터 시작하는 것이 바람직하다.
유기산 가스를 도입하는 공정 1에 이용되는 유기산 가스로서는 도 4에 기재된 유기산 가스를 적용할 수 있다. 한편, 성막종 가스를 도입하는 공정 2에 이용되는 성막종 가스의 조건은, 유기산 가스와 성막종 가스의 도입이 동시가 아니기 때문에, 유기산 가스와 성막종 가스의 조합의 제한이 완화된다. 성막종 가스는 도 6에 예시한 성막종 가스 이외에도, H2O와 반응하여 절연막을 형성하는 성막종 가스이면 적용 가능하다. 스텝1003은, 도 8에 있어서의 스텝804 및 도 9에 있어서의 스텝905에 상당한다.
본 변형예에서는, 유기산 가스와 성막종 가스를 번갈아 도입함에 의해서, 유기산 가스와 성막종 가스의 직접적인 반응을 방지한다. 그 결과, 이용 가능한 유기산 가스와 성막종 가스의 조합을 증가시킬 수 있다.
도 11에 자기 저항 소자 제작 방법의 프로세스 플로의 다른 변형예를 나타낸다. 도 11은 실시예 1의 플로에 제1 보호막(311)의 절연성을 향상하기 위한 열처리를 도입한 것이지만, 제2 실시예, 이들의 변형예에도 적용 가능하다.
도 11의 스텝1101, 1102, 1103은, 도 8의 스텝801, 802, 803과 같다. 스텝1104가 열처리의 공정이다. 진공 중에 있어서 150∼300℃의 온도 범위에서 열처리함에 의해, 제1 보호막(311)에 함유될 가능성이 있는 C 등의 불순물을 저감하고, 배리어성이나 절연성을 증가할 수 있다. 또, 스텝1104에서 적용하는 열처리 방법은 히터에 의한 기판의 직접 가열, 적외선광 혹은 레이저광 조사에 의한 가열, 플라스마에 의한 과열 등의 방법이 가능하다. 스텝1105는 제2 보호막(312)을 형성하는 공정이고, 도 8의 스텝804와 마찬가지이다.
본 변형예에서는, 제1 보호막(311)을 형성 후에 열처리를 도입함에 의해, 제1 보호막(311)의 배리어성이나 절연성을 향상하고, 제2 보호막(312)의 성막 공정 등의 후공정에 의한 자기 저항 소자의 가공 데미지를 저감할 수 있다.
(실시예 3)
자기 저항 소자를 형성하기 위하여, 드라이 에칭에 의해 적층막을 가공하는 공정(예를 들면, 도 3c의 공정)에 있어서, 조사되는 이온이 하드마스크(308) 상부의 모서리부에 집중하기 쉬운 것이 알려져 있다. 이 때문에, 하드마스크(308)의 상면 주연부의 에칭 레이트는 상면 중앙부의 에칭 레이트보다도 높아지는 경향이 있다. 이 결과, 에칭 중에 하드마스크(308)의 단면 형상은, 상부의 모서리 부분이 직사각형성을 유지하지 못하고 둥근 모양을 띠며 후퇴하는, 소위 하드마스크의 숄더 드랍핑이 진행된다.
자기 저항 소자의 미세화가 진행되어, 그 직경이 작아지면, 하드마스크의 숄더 드랍핑에 의한 영향은 현저해진다. 예를 들면, 자기 저항 소자의 직경이 작고, 적층막의 에칭 중에 하드마스크의 숄더 드랍핑이 진행되고, 최종적으로 하드마스크(308)의 상면의 평탄부가 소멸하여, 상면 전면(全面)이 곡면 형상(예를 들면, 구면 형상)으로 되는 것으로 한다. 이 경우, 이온의 입사 방향과 하드마스크(308) 상면이 이루는 각이 상면의 어느 곳을 취해도 90°가 아니게 된다. 에칭 레이트에는 이온 입사 각도 의존성이 있기 때문에, 숄더 드랍핑이 진행될수록 에칭 레이트는 증가하는 경향이 있고, 하드마스크 상면의 평탄부가 사라지면, 그 이후, 하드마스크의 막두께는 급격히 감소하게 된다.
한편, 도 3f에 나타낸 바와 같이 자기 저항 소자와 상부 전극막(314)을 전기적으로 접속하기 위하여, 보호막(312) 및 층간 절연막(313)을 화학 기계 연마(CMP : Chemical Mechanical Polishing) 등의 평탄화 프로세스에 의해, 하드마스크(308)를 노출시킨다. 즉, 하드마스크(308)는 상부 전극막(314)과 접속하기 위한 플러그로서 이용된다. 이때, 하드마스크(308)의 막두께가 현저하게 감소하여 있으면, 하드마스크(308)를 노출시키는 공정의 프로세스 마진이 저하하고, 하드마스크가 충분히 노출되지 않아 자기 저항 소자와 상부 전극막 사이에서 오픈 불량이 발생하거나, 하드마스크에 더하여 자기 저항 소자의 자성층까지도 제거될 가능성이 있다.
특허문헌 5에는, 자기 저항 소자 측벽에 경질막을 형성함으로써, 이온빔 에칭에 의한 하드마스크의 숄더 드랍핑을 억제하는 방법이 개시되어 있다. 이것에 의하면, 하드마스크를 패터닝한 후, 하드마스크의 상면 및 측벽, 및 노출되어 있는 자기 저항 소자의 참조층 상면에 CVD법 또는 ALD(Atomic Layer Deposition)법 등에 의해 경질막을 형성한다. 그 후, 하드마스크 상면과 참조층 상면의 경질막을 에칭으로 제거한 후, 하드마스크 및 경질층을 마스크로 하여 자기 저항 소자의 적층막의 이온빔 에칭을 행한다. 하드마스크의 측벽이 경질막으로 덮여 있음에 의해, 자기 저항 소자의 적층 구조를 에칭할 때의 하드마스크의 숄더 드랍핑을 억제할 수 있다.
그러나, 참조층 상면의 경질막을 에치백함에 의해, 하드마스크 상면의 경질막도 제거되어 버리기 때문에, 자기 저항 소자의 적층막의 에칭 공정에 있어서, 하드마스크 측벽을 보호하는 경질막이 상부로부터 에칭 제거되어 하드마스크 측벽이 노출되면, 하드마스크의 숄더 드랍핑이 진행되기 시작한다. 이와 같이, 특허문헌 5에서는 하드마스크의 숄더 드랍핑을 억제하는 효과는 한정되어 있다.
실시예 3에서는, 자기 저항 소자를 가공하는 챔버 내에 유기산 가스와 성막종 가스를 도입해서, MgO 장벽층보다 상층의 적층막에 대해서 선택적으로 경질막을 형성함에 의해 하드마스크의 숄더 드랍핑을 억제한다. 도 12에, 실시예 3의 자기 저항 소자 제조 방법의 프로세스 플로를 나타낸다. 실시예 3의 자기 저항 소자로서, 실시예 1과 같은 적층막을 가공해서 형성되는 자기 저항 소자를 예시한다(도 13a∼e). 이하의 설명에 있어서, 실시예 1과 공통하는 내용에 대해서는 설명을 생략한다.
스텝1201은, 하드마스크(308)를 레지스트마스크(309)로 패터닝하는 공정이다. 이때의 자기 저항 소자는 실시예 1의 도 3b와 같다. 또, 하드마스크(308)의 재료는, 후술하는 경질막의 형성을 위하여, Ta, W 등의 금속 재료로 한다. 또한, 캡층(307)으로서는 Ru 등을 사용할 수 있다.
스텝1202는, 하드마스크(308)를 이용해서 프리층(306)까지의 적층막을 에칭하고, MgO 장벽층(305)을 노출하는 공정이다. 이 공정은, 에칭 시간에 의해 에칭의 종점을 제어한다. 프리층(306)을 에칭하는 공정에서는, 산화성 가스에 의한 플라스마 에칭을 이용한다. 플라스마 에칭에 있어서 산화성 가스를 이용하기 때문에, 도 13a에 나타내는 바와 같이, 하드마스크(308)의 상면 및 측벽, 캡층(307) 및 프리층(306)의 측벽이 산화되어, 표면 산화물층(1301)이 형성된다.
표면 산화물층(1301)은 적층막의 재료에 의존하지만, 하드마스크(308)의 상면과 측벽의 Ta2O5 등의 산화 비자성층(1302), 캡층(307)의 측벽의 RuO2 등의 산화 비자성층(1303) 및 프리층(306)의 측벽의 Fe2O3, Fe3O4, Co3O4 등의 산화 자성층(1304)으로 구성된다. 표면 산화물층(1301)의 두께는 수 ㎚ 정도이다. 또, 스텝1202에서는, 에칭되는 적층막(306, 307)은 수 ㎚ 정도이기 때문에, 본 공정의 에칭에 의한 하드마스크(308)의 숄더 드랍핑은 적다.
스텝1203은, 자기 저항 소자를 가공하는 챔버 내에 유기산 가스와 성막종 가스를 동시 도입하는 공정이다. 스텝1203의 공정을 실시하는 챔버는, 스텝1202의 공정과 같은 챔버를 이용하는 것이 바람직하지만, 다른 챔버를 사용해도 상관없다.
스텝1203의 공정에 있어서 발생하는 반응에 대하여 설명한다. 스텝1203의 공정에 있어서는, 표면 산화물층(1301)을 제거함과 함께, 도 13b에 나타내는 경질막(1305)을 형성하는 화학 반응을 발생시킨다. 구체적으로는, 표면 산화물층(1301)에 있어서, 유기산 가스에 의한 제1 반응과 성막종 가스에 의한 제2 반응의, 2가지 반응이 진행한다.
제1 반응인 유기산 가스와 표면 산화물층(1301)의 반응에 의해서, 금속 유기 착체와 H2O를 생성한다. 금속 유기 착체는 휘발성이고, 금속 유기 착체가 휘발함으로써 표면 산화물층(1301)이 제거된다. 이때, 유기산 가스는 표면 산화물층(1301)과는 반응이 진행하는 한편, MgO 장벽층(305)과의 반응은 억지될 필요가 있다. 비특허문헌 1에는, 포름산 가스 등의 유기산 가스와 Co, Fe 등의 원소를 포함하는 금속 재료의 산화물의 반응에 의해 휘발성의 금속 착체를 생성함으로써 이들 산화물을 제거하는 방법이 개시되어 있다. 또한, 특허문헌 4에는, 챔버 내의 압력을 0.1Pa∼22000Pa의 범위 내로 하며, 또한, 그 처리 온도를 107∼400℃의 범위 내로 설정하면, MgO의 환원이나 Mg(OH)2 등에의 변질이 억제되어, MgO가 포름산과 반응하지 않는 것이 보고되어 있다.
따라서, 적용하는 유기산을 포름산(HCOOH)으로 하고, 포름산과 MgO 장벽층(305)과의 반응은 억제되는 조건에서(예를 들면, 챔버 내 압력을 100Pa, 처리 온도를 200℃로 한다), 유기산 가스와 표면 산화물층(1301)을 반응시켰을 경우, 도 13a에 나타내는 자기 저항 소자에서는 제1 반응으로서, 이하의 환원 반응이 진행한다.
Fe2O3+6HCOOH=2Fe(HCOO)3+3H2O ···(반응식 1)
Ta2O5+10HCOOH=2Ta(HCOO)5+5H2O ···(반응식 3)
RuO2+4HCOOH=Ru(HCOO)4+2H2O ···(반응식 4)
(반응식 1), (반응식 3), (반응식 4)가 표면 산화물층(1301)과 유기산 가스(포름산)의 반응이고, 금속 착체와 H2O가 생성된다. (반응식 1), (반응식 3), (반응식 4)의 반응은 자발적으로 진행하는 한편, MgO 장벽층(305)과 유기산 가스의 반응은 자발적으로 진행하지 않는다.
이 결과, 표면 산화물층(1301)에서는 제1 반응이 진행하여, 휘발성의 금속 착체와 H2O가 생성된다. 한편, MgO 장벽층(305)에서는 제1 반응이 진행하지 않기 때문에 H2O는 생성되지 않는다. 또, 반응 생성물인 금속 착체는, 휘발 온도가 낮은 것이 그 휘발에 의한 제거의 관점에서 바람직하지만, 카르복시기 또는 알데히드기를 함유하는 휘발성의 금속 착체여도 상관없다. 금속 착체의 휘발 온도는 챔버 내 온도 이하인 것이 바람직하다.
제1 반응 후에, H2O와 성막종 가스 사이에 제2 반응이 일어난다. H2O는 앞에서 설명한 제1 반응에 있어서의 반응 생성물이다. H2O와 성막종 가스의 제2 반응에 의해서, 도 13b에 나타내는 표면 산화물층(1301)이 제거된 하드마스크(308)의 상면 및 측벽, 캡층(307) 및 프리층(306)의 측벽에 에칭내성이 높은 경질막(1305)이 형성된다. 성막종 가스가 알루미늄아세틸아세톤 Al(acac)3이라고 하면, 실시예 1과 마찬가지로,
3H2O+2Al(acac)3=Al2O3+6H(acac) ···(반응식 2)
(반응식 2)에 의해, Al2O3의 생성이 자발적으로 진행한다. 경질막(1305)으로서, Ta보다 에칭내성이 우수하고, 절연성이 높으며, 또한 자성을 나타내지 않는 Al2O3 등의 재료를 이용하는 것이 바람직하다.
유기산 가스와 성막종 가스를 동시에 도입할 경우, 제1 반응에 있어서 발생한 H2O가 제2 반응 후에 잔존하면, 조해성이 있는 MgO 장벽층(305)에 영향을 끼쳐, 쇼트 불량이나 자기 특성 열화 등의 과제가 발생할 가능성이 있다. 이 때문에, 제2 반응 후에 H2O가 잔존하지 않도록, 도입하는 유기산 가스와 성막종 가스의 몰 비율을 조정한다.
예를 들면, 유기산 가스로서 1가의 산인 포름산 HCOOH, 성막종 가스로서 알루미늄아세틸아세톤 Al(acac)3을 이용했을 경우, (반응식 1), (반응식 3), (반응식 4)로부터 포름산의 몰 비율 6에 대해서 발생한 H2O의 몰 비율은 3이다. 이때, 알루미늄아세틸아세톤 Al(acac)3의 몰 비율이 2이면, 이들 H2O는 모두 (반응식 2)에서 소비된다. 즉, 포름산의 몰 비율 1에 대해서 알루미늄아세틸아세톤 Al(acac)3이 1/3 이상의 몰 비율이면, 제1 반응에 의해 발생한 H2O는 제2 반응에 의해 제거할 수 있다. 일반화하면, 유기산 가스가 n가의 산이고, 성막종 가스에 대응하는 금속 원소의 가수가 m일 경우, 유기산 가스 1에 대해서 성막종 가스는 n/m 이상의 몰 비율이 있으면 된다.
스텝1203의 공정에는, 실시예 1과 마찬가지로, 도 4에 예시한 바와 같은 유기산을 사용하는 것이 가능하다. 단, 각각의 가스에 대해서, 표면 산화물층(1301)으로부터 휘발성의 금속 착체를 생성하는 반응(제1 반응)이 자발적으로 진행하며, 또한 MgO 장벽층(305)의 환원 반응이나 변질이 진행하지 않는 조건을 충족시키는 온도와 압력을 설정할 필요가 있다.
또한, 성막종으로서 유효한 것은, 도 5에 예시한 성막종 중, Al2O3 성막종, SiON 성막종이다. 하드마스크(308)보다 에칭내성이 우수하고, 절연성이 높으며, 또한 자성을 나타내지 않는다는 경질막(1305)으로서의 특성을 충족시키는 성막종이 선택된다. 이 경우, 성막종/유기산의 몰 비율은, 유기산 가스가 1가의 산인 경우를 예로서 도 7에 나타낸, 성막종 가스에 대응하는 금속 원소의 가수를 고려한 몰 비율로 도입하면 된다.
스텝1204의 공정에 있어서는, 도 13c에 나타내는 바와 같이, MgO 장벽층(305), 고정층(304), 하지층(303)을 에칭한다. 이 에칭은, 에칭 선택비가 높은 플라스마 에칭으로 처리하는 것이 바람직하지만, 이온빔 에칭으로 처리해도 상관없다. 이 에칭 공정에서는, 수십 ㎚의 토탈 두께를 갖는 MgO 장벽층(305), 고정층(304), 하지층(303)의 적층막을 에칭하지만, 하드마스크(308)의 상면과 측벽이 경질막(1305)으로 보호되어 있음에 의해, 하드마스크(308)의 숄더 드랍핑 억제 효과가 얻어지고 있다. 이것에 의해, 하드마스크(308)의 막두께 감소를 방지하고, 후단(後段)의 자기 저항 소자와 상부 전극막을 전기적으로 접속하기 위한 하드마스크(308)를 노출시키는 공정(스텝1206)의 프로세스 마진 저하를 방지할 수 있다.
스텝1205의 공정에 있어서는, 도 13d에 나타내는 바와 같이 자기 저항 소자를 덮는 보호막(1306)을 형성한다. 보호막(1306)은 플라스마 CVD법에 의해 형성한다. 프리층(306)의 측벽은 경질막(1305)으로 덮여 있기 때문에, 플라스마 CVD 성막 시의 수소, 질소, 산소 등의 가스나 플라스마에 의한 프리층(306)의 특성 열화를 방지할 수 있다. 보호막(1306)으로서는, 절연성이 우수하므로 SiN, SiO2, Al2O3, Ta2O5, TiO2 등의 절연 재료의 보호막을 형성하는 것이 바람직하다. 또, 보호막(1306)을 형성하는 방법은 CVD법에 한정되지 않으며, 스퍼터법을 이용해도 된다.
마지막으로 스텝1206의 공정에 있어서, 도 13e에 나타내는 바와 같이, 자기 저항 소자 사이에 층간 절연막(313)을 형성하고, 하드마스크(308)의 상면을 덮는 보호막(1306)과 경질막(1305)을 제거하고, 하드마스크(308)와 전기적으로 접속되도록 상부 전극막(314)을 형성한다.
또한, 본 실시예의 자기 저항 소자의 단면 구조에서는, 프리층(306)과 MgO 장벽층(305) 사이에 단차(1307)가 설치되며, 또한 프리층(306)의 측벽에는 절연성의 경질막(1305)이 형성되어 있다. 즉, 프리층(306)의 직경은, 경질막(1305)의 두께에 의해, MgO 장벽층(305), 고정층(304)의 직경보다도 작게 되어 있다. 이 형상에 의해, 스텝1204의 공정에서는 에칭된 금속 재료가 프리층(306), MgO 장벽층(305), 고정층(304)의 측벽에 재부착하는 것에 기인하는 프리층과 고정층의 쇼트 불량의 발생을 억제할 수 있다.
또, 본 실시예의 적용 가능한 자기 저항 소자의 적층 구조는 도 13e에 나타내는 것에 한정되지 않는다. 예를 들면, 프리층의 자화 방향을 안정화하기 위하여, 자기 저항 소자에 있어서의 적층 구조로서, 도 15a에 나타내는 바와 같은 2층의 MgO막을 이용하는 경우가 있다. 하부 전극막(701), 하지층(702), 고정층(703) 및 MgO 장벽층(704)은, 도 13a에 있어서의 대응하는 각층(302∼305)과 마찬가지이다. 도 15a에 나타내는 적층 구조에서는, MgO 장벽층(704)의 상부에, 단층의 프리층 대신에, Ta 등의 비자성체의 금속 재료로 이루어지는 삽입층(706)으로 분리된 하부 프리층(705)과 상부 프리층(707), MgO 캡층(708)이 이 순서로 적층되어 있다. 또한, 하드마스크(709) 상에는, 소자 분리를 위하여 소정의 패턴을 갖는 레지스트마스크(710)가 형성된다.
이 경우, 도 13a의 MgO 장벽층(305)에 상당하는 MgO 장벽층(704)을 노출하려고 하면, 적층된 프리층을 에칭할 필요가 있고, 단층의 프리층인 자기 저항 소자의 경우에 비해서 2∼3배 정도의 두께를 갖는 적층막을 에칭할 필요가 발생한다. MgO 장벽층(704)을 노출시킬 때까지의 에칭 시간이 2∼3배 길어짐에 의해, 그 기간에 있어서의 하드마스크(709)의 숄더 드랍핑이 진행된다. 이와 같이, 자기 저항 소자의 적층 구조에 복수의 MgO층을 포함하는 경우에는, 장벽층에 한정되지 않고, 어느 하나의 MgO층보다 위에 적층된 부분 적층막을 최초에 에칭시키면 된다. 이 경우, MgO 캡층(708)과 같이, 최상층에 위치하는 MgO층보다 위의 부분 적층막을 최초에 에칭함에 의해, 하드마스크의 숄더 드랍핑을 최소한으로 하는 것이 가능하게 된다.
이 경우의 자기 저항 소자의 제조 방법을 플로차트로서 도 14에 나타낸다. 스텝1401에서는, 도 15a에 나타내는 바와 같이, 하드마스크(709)를 패터닝한다. 계속해서, 스텝1402에 있어서, 산화성 가스, 혹은 산화성 가스를 이용한 플라스마에 자기 저항 소자를 노출함에 의해 하드마스크(709)의 상면 및 측벽을 산화시켜, 도 15b에 나타내는 바와 같이 Ta2O5 등의 표면 산화물층(711)을 형성한다. 그 후의 스텝1403∼스텝1406은 각각 도 12에 나타내는 스텝1203∼스텝1206과 마찬가지이다. 이 결과, 도 15c에 나타내는 자기 저항 소자가 형성된다.
(실시예 4)
실시예 4에서는, 적층막을 가공할 때에, 산화성 가스를 이용하지 않는 플라스마 에칭을 적용하거나, 혹은 이온빔 에칭을 적용하는 경우에 대하여 설명한다. 이들 프로세스를 적용했을 경우, 자기 저항 소자의 하드마스크나 프리층을 가공하는 공정(도 12의 스텝1202 또는 도 14의 스텝1402에 상당)에서는 표면 산화물층은 형성되지 않는다. 그러나, 표면 산화물층(1301(711))이 없으면, 유기산과 성막종의 도입에 의한 경질막(1305(712))의 형성이 진행하지 않는다. 이 때문에, 본 실시예에서는, 산소를 함유하지 않는 가스를 이용한 플라스마 에칭 혹은 이온빔 에칭으로 프리층을 가공하는 경우여도, 에칭 후에 산화 공정을 도입함에 의해서, 하드마스크의 측벽과 상면에 표면 산화물층을 형성한다.
도 16에, 본 실시예의 자기 저항 소자 제조 방법의 프로세스 플로를 나타낸다. 또, 도 13e에 나타내는 자기 저항 소자의 제조를 예로 설명하지만, 도 15c에 나타내는 자기 저항 소자의 제조에도 적용 가능하다. 실시예 3과는, 스텝1602와 스텝1603에 있어서 다르다.
스텝1602는, 산화성 가스를 이용하지 않는 플라스마 에칭 혹은 이온빔 에칭을 이용해서 프리층까지의 적층막을 에칭하는 공정이다. 산소를 함유하지 않는 가스를 이용하므로, 하드마스크(308)의 상면 및 측벽, 캡층(307) 및 프리층(306)의 측벽에 표면 산화물층은 형성되지 않는다. 또, 산소를 함유하지 않는 가스를 이용한 플라스마 에칭에서는 수소나 질소 등의 반응성 가스를 이용하고, 이온빔 에칭에서는 He, Ne, Ar, Kr, Xe와 같은 희가스 또는 이들의 혼합 가스를 이용한다.
계속해서, 에칭 후에 산화 공정을 도입한다(스텝1603). 이 공정을 도입함에 의해, 하드마스크(308)의 상면 및 측벽, 캡층(307) 및 프리층(306)의 측벽에 실시예 3과 마찬가지의 표면 산화물층(1301)을 형성할 수 있다. 구체적으로는, 자기 저항 소자를, 산화성 가스, 또는, 산화성 가스를 이용한 플라스마에 노출함에 의해, 하드마스크(308)의 상면 및 측벽, 캡층(307) 및 프리층(306)의 측벽을 산화시킬 수 있다. 그 밖의 스텝1601, 1604∼1608은, 도 12에 있어서의 스텝1201, 1203∼1206과 마찬가지이다.
이와 같이, 본 실시예에서는, 하드마스크의 에칭 공정에 있어서 산소를 함유하지 않는 가스를 이용한 플라스마 에칭 혹은 이온빔 에칭을 이용할 경우, 에칭 후에 산화 공정을 도입한다. 이 결과, 하드마스크(308)의 상면과 측벽에 표면 산화물층을 형성하고, 추가로 표면 산화물층으로부터 경질막을 형성함으로써, 하드마스크(308)의 숄더 드랍핑을 저감할 수 있다.
이하, 실시예 3, 4의 프로세스 플로에 공통으로 적용 가능한 변형예를 설명한다. 도 12에 있어서의 스텝1203, 도 14에 있어서의 스텝1403, 도 16에 있어서의 스텝1604에서는, 유기산 가스와 성막종 가스를 동시에 도입하고 있다. 실시예 1 또는 실시예 2의 변형예로서 설명한 바와 같이, 유기산 가스와 성막종 가스를 동시에 도입할 경우, 그 조합에 따라서는 유기산 가스와 성막종 가스가 직접 반응하는 경우가 있어, 동시에 도입할 수 있는 유기산 가스와 성막종 가스의 조합은 한정된다. 유기산 가스와 성막종 가스를 번갈아 도입해서, 유기산 가스와 성막종 가스의 직접적인 반응을 억제하는 것은 이 경우도 유효하다.
도 17에, 본 변형예의 자기 저항 소자 제조 방법의 프로세스 플로를 나타낸다. 또, 도 13e에 나타내는 자기 저항 소자, 도 15c에 나타내는 자기 저항 소자의 어느 것의 제조에도 적용 가능하다. 스텝1701은 도 12에 있어서의 스텝1202, 도 14에 있어서의 스텝1402, 도 16에 있어서의 스텝1602∼1603에 상당한다. 스텝1702에서는, 유기산 가스를 도입하는 공정 1과 성막종 가스를 도입하는 공정 2를 번갈아 반복하는 공정을 나타낸다. 유기산 가스와 성막종 가스를 번갈아 도입하는 횟수는, 각각 1회 이상이다. 이것에 의해, 표면 산화물층이 제거되고, Al2O3 등의 경질막이 형성된다. 한편, MgO층의 표면에는 경질막은 형성되지 않는다. 스텝1703은, 도 12에 있어서의 스텝1204, 도 14에 있어서의 스텝1404, 도 16에 있어서의 스텝1605에 상당한다.
또한, 자기 저항 소자 제작 방법의 프로세스 플로의 다른 변형예에 대하여 설명한다. 실시예 3 또는 실시예 4, 또는 그들의 변형예에 있어서, 자기 저항 소자에 형성된 경질막이 C 등의 불순물을 함유하고 있으면, 경질막에 의한 절연성이나 에칭내성이 저하할 가능성이 있다. 이 때문에, 경질막 형성 후에 가열 처리를 행한다. 구체적으로는, 도 12의 스텝1203, 도 14의 스텝1403, 도 16의 스텝1604의 직후에, 경질막에 대한 열처리를 가한다.
이 때문에, 경질막의 불순물 저감이 촉진되는 처리 시간과 처리 온도(150∼400℃)를 설정하고, 경질막에 의해서 덮인 자기 저항 소자를 예를 들면, 400℃에서 30분간 가열한다. 이 가열 공정에 의해서, C 등의 불순물을 저감하고, 경질막의 절연성을 높일 수 있다. 또한, 불순물의 저감에 의해서, 경질막의 결정성을 높이고, 에칭내성을 향상할 수 있다. 또, 자기 저항 소자는 400℃보다 높은 온도에서 가열하면 자기 특성이 열화할 가능성이 있기 때문에, 이 가열 공정은 400℃ 이하에서 행하는 것이 바람직하다. 열처리 방법은 히터에 의해 기판을 직접 가열하는 방법, 적외선광 혹은 레이저광 조사에 의한 가열, 플라스마에 의한 과열 등의 방법을 적용할 수 있다.
또한, 경질막(1305(712))의 절연성이나 에칭내성을 향상하기 위하여, 가열 처리는, 산소, 질소 등의 반응성 가스를 이용한 분위기 중에서 행해도 상관없다. 이들 반응성 가스와 노출된 MgO 장벽층(305)(MgO 캡층(708))을 반응시킬 경우, 그 반응 생성물은 MgO 장벽층(305)(MgO 캡층(708)) 표면에 한정되며, 또한 그 후의 에칭 공정으로 제거되기 때문에, 자기 저항 소자의 특성에 영향을 주지 않는다. 이와 같이, 경질막(1305)을 형성 후에 열처리를 도입함에 의해, 경질막(1305)의 절연성이나 에칭내성을 향상할 수 있다.
이상, 본 발명자에 의해서 이루어진 발명을 실시형태에 의거하여 구체적으로 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 각종 변경 가능하다. 또한, 예시한 복수의 구성예, 변형예는, 서로 모순되지 않는 한, 조합해서 이용하는 것도 가능하다. 예를 들면, 실시예 1 또는 2와 실시예 3 또는 4를 조합함으로써, 하드마스크의 숄더 드랍핑을 억제하면서, 자성층을 보호하는 것이 가능하게 된다. 또한, 예시한 재료도 일례에 지나지 않으며, 본 실시예에 나타낸 요건에 적합한 다른 재료를 이용해도 된다. 예를 들면, 자기 저항 소자의 장벽층으로서 MgO를 사용하는 예를 나타냈지만, ZnO, Al3O3를 장벽층으로서 사용할 수도 있다. 이들 재료로 하는 경우는, 장벽층을 변질시키지 않는 조건을 MgO의 경우보다도 완화할 수 있고, 예를 들면, 챔버 내의 압력을 0.1Pa ∼1e5Pa의 범위 내로 하며, 또한, 그 처리 온도를 0∼400℃의 범위 내로 설정할 수 있다. 또한, H2O에 대한 조해성을 나타내지 않기 때문에, 유기산 가스와 성막종 가스의 몰 비율도 임의로 할 수 있다.
101 : Si 기판 102 : 하부 전극막
103 : 하지층 104 : 고정층
105 : MgO 장벽층 106 : 프리층
107 : 캡층 108 : 하드마스크
109 : 보호막 110 : 산화 자성층
301 : Si 기판 302, 701 : 하부 전극막
303, 702 : 하지층 304, 703 : 고정층
305, 704 : MgO 장벽층 306 : 프리층
307 : 캡층 308, 709 : 하드마스크
309, 710 : 레지스트마스크 310 : 산화 자성층
311 : 제1 보호막 312 : 제2 보호막
313, 714 : 층간 절연막 314, 715 : 상부 전극막
705 : 하부 프리층 706 : 삽입층
707 : 상부 프리층 708 : 캡층
711, 1301 : 표면 산화물층 712, 1305 : 경질막
713, 1306 : 보호막 1307 : 단차

Claims (18)

  1. 자기 저항 소자의 제조 방법으로서,
    순서대로 적층된 제1 자성층, MgO 장벽층 및 제2 자성층을 포함하는 적층막을, 산화성 가스를 이용하는 플라스마 에칭에 의해 에칭하여, 자기 저항 소자를 형성하는 제1 공정과,
    n가의 산인 유기산 가스와, 대응하는 금속 원소의 가수(價數)가 m인 성막종 가스를 동시에 도입하여, 상기 자기 저항 소자의 측벽에 제1 보호막을 형성하는 제2 공정을 갖고,
    상기 제2 공정에 있어서, 도입되는 유기산 가스 1에 대해서, 성막종 가스는 n/m 이상의 몰 비율로 되도록 도입되는 자기 저항 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 보호막이 형성된 상기 자기 저항 소자에 플라스마 CVD법에 의해 제2 보호막이 형성되는 제3 공정을 갖는 자기 저항 소자의 제조 방법.
  3. 자기 저항 소자의 제조 방법으로서,
    순서대로 적층된 제1 자성층, MgO 장벽층 및 제2 자성층을 포함하는 적층막을, 산화성 가스를 이용하지 않는 플라스마 에칭 또는 이온빔 에칭에 의해 에칭하여, 자기 저항 소자를 형성하는 제1 공정과,
    상기 자기 저항 소자의 측벽을 산화시키는 산화 공정과,
    n가의 산인 유기산 가스와, 대응하는 금속 원소의 가수가 m인 성막종 가스를 동시에 도입하여, 상기 자기 저항 소자의 측벽에 제1 보호막을 형성하는 제2 공정과,
    상기 제1 보호막이 형성된 상기 자기 저항 소자에 플라스마 CVD법에 의해 제2 보호막이 형성되는 제3 공정을 갖고,
    상기 제2 공정에 있어서, 도입되는 유기산 가스 1에 대해서, 성막종 가스는 n/m 이상의 몰 비율로 되도록 도입되는 자기 저항 소자의 제조 방법.
  4. 제1항 또는 제3항에 있어서,
    상기 제2 공정에 있어서, 상기 유기산 가스와 상기 자기 저항 소자의 측벽에 형성된 산화 자성층이 반응해서 휘발성 금속 착체와 H2O를 생성하고, 상기 산화 자성층이 휘발 제거되는 제1 반응과, 상기 성막종 가스와 H2O가 반응해서 상기 성막종 가스에 대응하는 산화막을 상기 제1 보호막으로서, 상기 제1 자성층 및 상기 제2 자성층의 측벽에 형성하는 제2 반응을 포함하는 자기 저항 소자의 제조 방법.
  5. 자기 저항 소자의 제조 방법으로서,
    순서대로 적층된 제1 자성층, MgO 장벽층 및 제2 자성층을 포함하고, 상기 제1 자성층 및 상기 제2 자성층의 측벽에 산화 자성층이 형성된 자기 저항 소자를 형성하는 제1 공정과,
    n가의 산인 유기산 가스를 도입하여, 상기 유기산 가스와 상기 산화 자성층을 반응시켜서 휘발성 금속 착체와 H2O를 생성하고, 상기 산화 자성층을 휘발 제거하는 제2 공정과,
    대응하는 금속 원소의 가수가 m인 성막종 가스를 도입하여, 상기 성막종 가스와 H2O를 반응시켜서 상기 성막종 가스에 대응하는 산화막을 제1 보호막으로서 형성하는 제3 공정을 갖고,
    상기 제2 공정과 상기 제3 공정을 반복해서 행하는 자기 저항 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 보호막이 형성된 상기 자기 저항 소자에 플라스마 CVD법에 의해 제2 보호막이 형성되는 제4 공정을 갖는 자기 저항 소자의 제조 방법.
  7. 제2항, 제3항 및 제6항 중 어느 한 항에 있어서,
    상기 제1 보호막에 대해서 열처리를 행한 후에, 상기 제2 보호막을 형성하는 자기 저항 소자의 제조 방법.
  8. 순서대로 적층된 제1 자성층, 장벽층, 제2 자성층을 포함하는 적층막을, 상기 적층막 상의 하드마스크를 이용해서 상기 적층막 중 상기 제2 자성층까지의 제1 부분 적층막을 에칭하고,
    n가의 산인 유기산 가스와, 대응하는 금속 원소의 가수가 m인 성막종 가스를 동시에 도입하여, 상기 하드마스크의 상면과 측벽, 및 상기 제1 부분 적층막의 측벽에 형성된 표면 산화물층을 제거하고, 상기 하드마스크의 상면과 측벽, 및 상기 제1 부분 적층막의 측벽에 상기 하드마스크보다도 에칭내성이 우수한 경질막을 형성하고,
    상기 적층막 중 상기 장벽층 이하의 제2 부분 적층막을 에칭하는 자기 저항 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 표면 산화물층은, 상기 제1 부분 적층막을 산화성 가스를 이용하는 플라스마 에칭에 의해 에칭함에 의해 형성되는 자기 저항 소자의 제조 방법.
  10. 제8항에 있어서,
    상기 표면 산화물층은, 상기 제1 부분 적층막을 산화성 가스를 이용하지 않는 플라스마 에칭 또는 이온빔 에칭에 의해 에칭한 후, 산화성 가스에 의해 상기 하드마스크의 상면과 측벽, 및 상기 제1 부분 적층막의 측벽을 산화함에 의해 형성되는 자기 저항 소자의 제조 방법.
  11. 제8항에 있어서,
    상기 장벽층은 MgO 장벽층인 자기 저항 소자의 제조 방법.
  12. 제11항에 있어서,
    도입되는 상기 유기산 가스 1에 대해서, 상기 성막종 가스는 n/m 이상의 몰 비율로 되도록 도입되는 자기 저항 소자의 제조 방법.
  13. 복수의 MgO층을 포함하는 적층막을, 상기 적층막 상에 형성된 하드마스크를 이용해서 상기 적층막 중의 제1 MgO층보다 위에 적층된 제1 부분 적층막을 에칭하고,
    n가의 산인 유기산 가스와, 대응하는 금속 원소의 가수가 m인 성막종 가스를 동시에 도입하여, 상기 하드마스크의 상면과 측벽, 및 상기 제1 부분 적층막의 측벽에 형성된 표면 산화물층을 제거하고, 상기 하드마스크의 상면과 측벽, 및 상기 제1 부분 적층막의 측벽에 상기 하드마스크보다도 에칭내성이 우수한 경질막을 형성하고,
    상기 적층막 중 상기 제1 MgO층 이하의 제2 부분 적층막을 에칭하는 자기 저항 소자의 제조 방법.
  14. 제13항에 있어서,
    상기 제1 MgO층은, 상기 복수의 MgO층 중 가장 상층에 위치하는 자기 저항 소자의 제조 방법.
  15. 제8항 또는 제13항에 있어서,
    상기 유기산 가스와 상기 표면 산화물층이 반응해서 휘발성 금속 착체와 H2O를 생성하고, 상기 표면 산화물층이 휘발 제거되는 제1 반응과, 상기 성막종 가스와 H2O가 반응해서 상기 성막종 가스에 대응하는 막을 상기 경질막으로서 형성하는 제2 반응을 발생시키는 자기 저항 소자의 제조 방법.
  16. 순서대로 적층된 제1 자성층, 장벽층, 제2 자성층을 포함하는 적층막을, 상기 적층막 상의 하드마스크를 이용해서 상기 적층막 중 상기 제2 자성층까지의 제1 부분 적층막을 에칭하는 제1 공정과,
    n가의 산인 유기산 가스를 도입하여, 상기 유기산 가스와 상기 하드마스크의 상면과 측벽, 및 상기 제1 부분 적층막의 측벽에 형성된 표면 산화물층을 반응시켜서 휘발성 금속 착체와 H2O를 생성하고, 상기 표면 산화물층을 휘발 제거하는 제2 공정과,
    대응하는 금속 원소의 가수가 m인 성막종 가스를 도입하여, 상기 성막종 가스와 H2O를 반응시켜서 상기 성막종 가스에 대응하는 막을 상기 하드마스크의 상면과 측벽, 및 상기 제1 부분 적층막의 측벽에 형성하는 제3 공정과,
    상기 적층막 중 상기 장벽층 이하의 제2 부분 적층막을 에칭하는 제4 공정을 갖고,
    상기 제3 공정에서 형성되는 상기 막은, 상기 하드마스크보다도 에칭내성이 우수하고,
    상기 제2 공정과 상기 제3 공정을 반복해서 행하는 자기 저항 소자의 제조 방법.
  17. 복수의 MgO층을 포함하는 적층막을, 상기 적층막 상에 형성된 하드마스크를 이용해서 상기 적층막 중의 제1 MgO층보다 위에 적층된 제1 부분 적층막을 에칭하는 제1 공정과,
    n가의 산인 유기산 가스를 도입하여, 상기 유기산 가스와 상기 하드마스크의 상면과 측벽, 및 상기 제1 부분 적층막의 측벽에 형성된 표면 산화물층을 반응시켜서 휘발성 금속 착체와 H2O를 생성하고, 상기 표면 산화물층을 휘발 제거하는 제2 공정과,
    대응하는 금속 원소의 가수가 m인 성막종 가스를 도입하여, 상기 성막종 가스와 H2O를 반응시켜서 상기 성막종 가스에 대응하는 막을 상기 하드마스크의 상면과 측벽, 및 상기 제1 부분 적층막의 측벽에 형성하는 제3 공정과,
    상기 적층막 중 상기 제1 MgO층 이하의 제2 부분 적층막을 에칭하는 제4 공정을 갖고,
    상기 제3 공정에서 형성되는 상기 막은, 상기 하드마스크보다도 에칭내성이 우수하고,
    상기 제2 공정과 상기 제3 공정을 반복해서 행하는 자기 저항 소자의 제조 방법.
  18. 하부 전극막과,
    상기 하부 전극막 상에 순서대로 적층된 제1 자성층, 장벽층, 제2 자성층을 포함하는 적층막과,
    상기 적층막 상에 형성된 하드마스크와,
    상기 하드마스크 상에 형성된 상부 전극막과,
    상기 하드마스크 및 상기 적층막 중 상기 제2 자성층까지의 제1 부분 적층막의 측벽에 형성된 상기 하드마스크보다도 에칭내성이 우수한 절연성의 경질막을 갖고,
    상기 제2 자성층의 직경은, 상기 경질막의 두께에 의해 상기 장벽층의 직경보다도 작게 되는 자기 저항 소자.
KR1020197017746A 2018-06-20 2019-01-07 자기 저항 소자의 제조 방법 및 자기 저항 소자 KR102183391B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018116619 2018-06-20
JPJP-P-2018-116619 2018-06-20
PCT/JP2019/000101 WO2019150885A1 (ja) 2018-06-20 2019-01-07 磁気抵抗素子の製造方法及び磁気抵抗素子

Publications (2)

Publication Number Publication Date
KR20190143845A true KR20190143845A (ko) 2019-12-31
KR102183391B1 KR102183391B1 (ko) 2020-11-30

Family

ID=67479941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197017746A KR102183391B1 (ko) 2018-06-20 2019-01-07 자기 저항 소자의 제조 방법 및 자기 저항 소자

Country Status (6)

Country Link
US (2) US11276816B2 (ko)
JP (1) JP6829316B2 (ko)
KR (1) KR102183391B1 (ko)
CN (1) CN110856454B (ko)
TW (1) TWI715979B (ko)
WO (1) WO2019150885A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6829316B2 (ja) * 2018-06-20 2021-02-10 株式会社日立ハイテク 磁気抵抗素子の製造方法
US11765980B2 (en) 2020-08-31 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a hard mask with a tapered profile
US20230189657A1 (en) * 2021-12-09 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic Tunnel Junction Device and Method of Forming the Same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005042143A (ja) 2003-07-24 2005-02-17 Anelva Corp 磁性材料のドライエッチング方法
JP2009302550A (ja) 2006-09-13 2009-12-24 Canon Anelva Corp 磁気抵抗効果素子の製造装置
JP2010103303A (ja) 2008-10-23 2010-05-06 Toshiba Corp 磁気抵抗素子及びその製造方法
JP2012038815A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
JP2013140891A (ja) 2012-01-05 2013-07-18 Toshiba Corp 磁気抵抗効果素子の製造方法
KR20140120276A (ko) * 2013-04-02 2014-10-13 도쿄엘렉트론가부시키가이샤 반도체 디바이스의 제조 방법 및 제조 장치
KR20170081556A (ko) * 2016-01-04 2017-07-12 가부시키가이샤 히다치 하이테크놀로지즈 자기 저항 소자의 제조 방법 및 진공 처리 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060266A (ja) * 2001-08-08 2003-02-28 Tdk Corp 磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法およびヘッド装置の製造方法
JP2004071996A (ja) * 2002-08-09 2004-03-04 Hitachi Ltd 半導体集積回路装置の製造方法
JP3951902B2 (ja) * 2002-11-25 2007-08-01 ヤマハ株式会社 磁気トンネル接合素子の製法と磁気トンネル接合装置
JP2005340260A (ja) * 2004-05-24 2005-12-08 Sony Corp 磁性体層の加工方法および磁気記憶装置の製造方法
WO2009107485A1 (ja) * 2008-02-27 2009-09-03 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び製造装置
JP2009205722A (ja) * 2008-02-27 2009-09-10 Fujitsu Ltd 磁気ヘッドの製造方法
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8981502B2 (en) 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
JP2012164821A (ja) * 2011-02-07 2012-08-30 Renesas Electronics Corp Mtj膜及びその製造方法
KR102056751B1 (ko) * 2012-04-26 2019-12-17 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2014049466A (ja) * 2012-08-29 2014-03-17 Tokyo Electron Ltd エッチング処理方法及び基板処理装置
US9570671B2 (en) * 2014-03-12 2017-02-14 Kabushiki Kaisha Toshiba Magnetic memory device
JP6199250B2 (ja) 2014-07-25 2017-09-20 東京エレクトロン株式会社 被処理体を処理する方法
JP6829316B2 (ja) * 2018-06-20 2021-02-10 株式会社日立ハイテク 磁気抵抗素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005042143A (ja) 2003-07-24 2005-02-17 Anelva Corp 磁性材料のドライエッチング方法
JP2009302550A (ja) 2006-09-13 2009-12-24 Canon Anelva Corp 磁気抵抗効果素子の製造装置
JP2010103303A (ja) 2008-10-23 2010-05-06 Toshiba Corp 磁気抵抗素子及びその製造方法
JP2012038815A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
JP2013140891A (ja) 2012-01-05 2013-07-18 Toshiba Corp 磁気抵抗効果素子の製造方法
KR20140120276A (ko) * 2013-04-02 2014-10-13 도쿄엘렉트론가부시키가이샤 반도체 디바이스의 제조 방법 및 제조 장치
KR20170081556A (ko) * 2016-01-04 2017-07-12 가부시키가이샤 히다치 하이테크놀로지즈 자기 저항 소자의 제조 방법 및 진공 처리 장치
JP2017123355A (ja) 2016-01-04 2017-07-13 株式会社日立ハイテクノロジーズ 磁気抵抗素子の製造方法および真空処理装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. K.-C. Chen, N. D. Altieri, T. Kim, E. Chen, T. Lill, M. Shen and J. P. Chang, "Directional etch of magnetic and noble metals. II. Organic chemical vapor etch", Journal of Vacuum Science & Technology A : Vacuum, Surfaces, and Films 35, 05C305(2017)
J. K.-C. Chen, N. D. Altieri, T. Kim, E. Chen, T. Lill, M. Shen and J. P. Chang, "Ion beam assisted organic chemical vapor etch of magnetic thin films", Journal of Vacuum Science & Technology A : Vacuum, Surfaces, and Films 35, 031304(2017)

Also Published As

Publication number Publication date
WO2019150885A1 (ja) 2019-08-08
US20220158088A1 (en) 2022-05-19
US11276816B2 (en) 2022-03-15
US11678583B2 (en) 2023-06-13
CN110856454A (zh) 2020-02-28
TW202002346A (zh) 2020-01-01
US20200006644A1 (en) 2020-01-02
JP6829316B2 (ja) 2021-02-10
TWI715979B (zh) 2021-01-11
CN110856454B (zh) 2023-09-29
KR102183391B1 (ko) 2020-11-30
JPWO2019150885A1 (ja) 2020-02-06

Similar Documents

Publication Publication Date Title
US11678583B2 (en) Method of manufacturing magnetic tunnel junction and magnetic tunnel junction
JP7032139B2 (ja) 磁気トンネル接合をパターニングするためのハードマスク
US9362490B1 (en) Method of patterning MTJ cell without sidewall damage
KR100943860B1 (ko) 자기터널접합 셀 형성방법
US10490732B2 (en) Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
US10847711B2 (en) Methods of manufacturing integrated circuits using isotropic and anisotropic etching processes
CN108242502B (zh) 一种制备磁性隧道结的方法
US11217746B2 (en) Ion beam etching fabricated sub 30nm Vias to reduce conductive material re-deposition for sub 60nm MRAM devices
US11424134B2 (en) Atomic layer etching of metals
JP4614212B2 (ja) 磁気トンネル接合素子の製造方法
TW202017216A (zh) 磁通道接面結構與其製造方法
KR20090008240A (ko) Mram 디바이스 구조체에서 전기적 단락을 제거하기 위한 건식 식각정지 방법
JP2017123355A (ja) 磁気抵抗素子の製造方法および真空処理装置
JP4364669B2 (ja) ドライエッチング方法
US9502264B2 (en) Method for selective oxide removal
TW201714226A (zh) 凹入特徵部中之膜的由下而上沉積方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right