CN102315383A - 存储元件、存储元件的制造方法以及存储器 - Google Patents

Abstract

本发明公开了存储元件、存储元件的制造方法以及存储器。所述存储元件包括：存储层，其用于基于磁性材料的磁化状态来保持信息；以及磁化固定层，其相对所述存储层设置，且在所述磁化固定层与所述存储层之间设有隧道势垒层，其中，所述隧道势垒层具有0.1nm～0.6nm的厚度以及小于0.5nm的界面粗糙度，并且通过在堆叠方向上施加电流并注入自旋极化电子来改变所述存储层的磁化方向，由此在所述存储层中存储信息。本发明的实施例能够提供可使功耗降低的存储元件和存储器。

Description

存储元件、存储元件的制造方法以及存储器

相关申请的交叉参考

本申请包含与2010年6月29日向日本专利局提交的日本在先专利申请JP 2010-148219所公开的内容相关的主题，在这里将该在先申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及存储元件、存储元件的制造方法以及包括该存储元件的存储器，上述存储元件具有如下构造：具有相对于膜平面的垂直磁各向异性并且通过施加垂直电流实现磁致电阻变化。

背景技术

随着大容量服务器到移动终端等各种信息装置的不断发展，诸如用于构成信息装置的存储器和逻辑元件等的性能得到进一步增强，例如，提高了集成度和速度以及降低了功耗。尤其是，半导体非易失性存储器得到显著发展，于是闪速存储器作为大容量文件存储器得到迅速推广以至于降低了硬盘驱动器的使用。另一方面，由于期望推广到代码存储器(code memory)和工作存储器(working memory)，铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)等正得到发展以取代目前通常使用的NOR闪速存储器、DRAM等。这些存储器中的部分存储器已经投入到实际应用中。

尤其是，由于MRAM基于磁性材料的磁化方向存储数据，所以MRAM能够高速和几乎无限次(10¹⁵次以上)的重写。在工业自动化、飞机等领域已经使用MRAM。由于MRAM的高速处理和高可靠性，期望未来将MRAM推广到代码存储器和工作存储器。然而，在实践中，MRAM仍面临功耗降低及容量增加的需求。这些都是起因于MRAM的存储原理的基本问题，即，是归因于通过配线产生的电流磁场引起磁化反转的方式的基本问题。

作为解决这个问题的一种方法，正在研究不基于电流磁场的存储方式(即，磁化反转)。特别是，与自旋矩磁化反转有关的研究比较活跃。如同MRAM，利用自旋矩磁化反转所实现的存储元件配置有磁性隧道结(magnetic tunnel junction，MTJ)。这种结构利用如下特性：穿过被固定到某个方向的磁性层的自旋极化电子在进入这个磁性层时向另一自由磁性层(其方向不固定)提供转矩。在这种结构中，等于或大于某个阈值的施加电流在自由磁性层中引起反转。通过改变电流的极性进行0/1的重写。在尺寸约为0.1μm的元件中，用于该反转的电流的绝对值等于或小于1mA。另外，由于这个电流值与元件体积成比例地降低，所以能够进行缩放。而且，这种方式不需要MRAM所要求的字线，该字线产生用于存储的电流磁场，因此，这种方式还具有单元结构更简单的优点。

在下文中，将利用自旋矩磁化反转的MRAM称为ST-MRAM(自旋矩磁性随机存取存储器)。在保留MRAM的高速操作和几乎无限次重写等优点的同时，对作为非易失性存储器的能够降低功耗和增加容量的ST-MRAM寄予厚望。

为了实现ST-MRAM的功耗降低，重要的是通过减小隧道势垒层的厚度来减小MTJ元件的电阻。如果根据比例缩放，容量增大而使元件尺寸减小，那么由于隧道势垒层电阻会增大。因此，难以减小元件的电阻。于是，为了实现比例缩放和功耗的降低，应该减小隧道势垒层的厚度。

图11是ST-MRAM的MTJ结构的示意性截面图。图11中所示的ST-MRAM包括基体层51、反铁磁性层52、磁化固定层(固定层，参照层)53、隧道势垒层54、存储层(磁化存储层，自由层)55和覆盖层(保护层)56。箭头表示ST-MRAM操作中各磁性层的磁化方向。存储层55由具有如下磁矩的铁磁性材料形成，该磁矩的磁化的方向M55在与膜平面平行的方向(水平方向)上自由变化。磁化固定层53由具有如下磁矩的铁磁性材料形成，该磁矩的磁化的方向M53在与膜平面平行的方向(水平方向)上是固定的。基于具有单轴各向异性的自由磁化层(存储层)的磁化方向来存储信息。通过在与膜平面垂直的方向上施加电流，从而在存储层中引起自旋矩磁化反转来进行写入。

MTJ元件具有厚度等于或小于1nm的极薄的隧道势垒层。因此，隧道势垒层的界面对粗糙度很敏感而应当足够平坦。作为使通常用作隧道势垒层的MgO层平坦化的技术，例如已知一种方法：在形成MgO膜之后在真空下进行加热(例如参照作为非专利文献1的Isogami等人的APPLIED PHYSICS LETTERS Vol.93，192109[2008])。

为了实现在ST-MRAM中得到大读出信号的高磁致电阻变化率，优选使用取向(001)方向的MgO作为隧道势垒层。然而，通过减小MgO隧道势垒层的厚度来减小电阻存在如下问题：

(1)磁化自由层与磁化固定层之间的磁性层间耦合(奈耳耦合，Neelcoupling)由于隧道势垒层的界面粗糙度而增大。

(2)由于诸如针孔等缺陷引入隧道势垒层而使隧道势垒层的质量下降。

如果隧道势垒层的厚度减小，则磁化固定层与存储层(二者之间夹着隧道势垒层)之间会发生取决于隧道势垒层的膜厚度分布的磁性奈耳耦合。例如，对于小厚度的隧道势垒层，曾报导过隧道势垒层的界面粗糙度的增大与所发生的奈耳耦合之间的关系(例如参照作为非专利文献2的Kools等人的JOURNAL OF APPLIED PHYSICS Vol.85，4466[1999])。由于奈耳耦合，在MTJ元件中会产生泄漏磁场。这会引起在没有施加外部磁场的情况下就进行操作的问题。另外，所需电流的大小在元件之间发生变化。

结果，使隧道磁电阻(TMR)率、短路等元件特性劣化，从而与MTJ元件一样在操作中出现ST-MRAM的读出信号下降等问题。

这一问题也在晶片级评估时清楚地显示出来。作为一个示例，图12示出了以上述MTJ元件的隧道势垒层厚度分别设置成0.72nm和0.63nm这样的方式制造的两种样品的磁化曲线。根据晶片上的MTJ结构的磁性特性的评估，在隧道势垒层的厚度为0.63nm的元件中，由于基于上述两个因素的奈耳耦合而使反映磁化自由层的磁滞回线移位，并且由于针孔粗糙度而使层内的各磁化分散。因此，如图12所示，隧道势垒层的厚度减小到0.63nm这个样品的磁滞回线的方形度与隧道势垒层的厚度设为0.72nm的样品相比有所劣化。

如上所述，为了使ST-MRAM的功耗减小，形成高质量的隧道势垒层是很重要的，这就不会由于隧道势垒层的厚度减小而在较低电阻范围内因粗糙度等使MTJ元件的功能变差。

发明内容

本发明的目的是提供一种能够使功耗减小的存储元件、该存储元件的制造方法以及包括该存储元件的存储器。

本发明实施例提供了一种存储元件，其中，通过在堆叠方向上施加电流并注入自旋极化电子来改变存储层的磁化方向，由此在所述存储层中存储信息。该存储元件包括存储层和磁化固定层，所述存储层用于基于磁性材料的磁化状态来保持信息，所述磁化固定层，其相对所述存储层设置，且在所述磁化固定层与所述存储层之间设有隧道势垒层。所述隧道势垒层具有大于或等于0.1nm且小于或等于0.6nm的厚度以及小于0.5nm的界面粗糙度。

本发明另一实施例提供了一种存储器，所述存储器包括上述存储元件和配线，所述配线用于在所述堆叠方向上向所述存储元件供给电流。

根据本发明实施例的存储元件和存储器，通过将所述隧道势垒层的厚度设定成大于或等于0.1nm且小于或等于0.6nm，能够减小电阻。另外，通过将界面粗糙度设成小于0.5nm，即使当所述隧道势垒层的厚度减小至小于或等于0.6nm时也能够抑制奈耳耦合及缺陷。

因此，在不使隧道势垒层的质量下降的情况下，能够降低存储器和存储元件的功耗。

本发明另一实施例提供了一种存储元件的制造方法。该方法包括形成磁性层以及在所述磁性层上形成隧道势垒层。在所述形成隧道势垒层的步骤中，以分成至少两步的方式将所述隧道势垒层形成为预定厚度。

在本发明该实施例的存储元件的制造方法中，在形成所述隧道势垒层的步骤中，在形成整个隧道势垒层时以把步骤分成至少两步的方式将所述隧道势垒层形成为预定厚度。通过以分成至少两步的方式实现形成所述隧道势垒层的步骤，得到了具有充分平坦性的隧道势垒层。因此，能够抑制隧道势垒层的粗糙度增大所引起的存储元件的质量下降，并能制造使功耗降低的存储元件。

本发明的实施例能够提供可使功耗降低的存储元件和存储器。

附图说明

图1是本发明实施例的存储器的示意性结构图(立体图)；

图2是本发明第一实施例的存储元件的截面图；

图3是本发明另一实施例的存储元件的截面图；

图4是示出了实验例1～4的元件的磁化曲线图；

图5是示出了实验例1～4的元件以及实验例5～8的元件的界面粗糙度的图；

图6是本发明第二实施例的存储元件的截面图；

图7是示出了实验例9和实验例10的元件的磁化曲线图；

图8是本发明第三实施例的存储元件的截面图；

图9A和图9B是示出了实验例11的元件的磁化曲线图；

图10是示出了实验例12的元件的磁化曲线图；

图11是相关技术中存储元件的截面图；

图12是示出了相关技术中存储元件的磁化曲线图。

具体实施方式

下面说明用于实现本发明的实施例。然而，本发明不限于下面的示例。

说明的顺序如下：

1.本发明的第一实施例

2.本发明实施例的存储元件的制造方法

3.第一实施例的存储元件的实验例

4.本发明的第二实施例

5.第二实施例的存储元件的实验例

6.本发明的第三实施例

7.第三实施例的存储元件的实验例

1.本发明的第一实施例

存储器的结构示例

图1是本发明第一实施例的存储器的示意性结构图(立体图)。

该存储器是通过设置能够保持信息的存储元件而形成的，该信息基于彼此正交的两种地址配线(例如，字线和位线)的交叉点附近的磁化状态。

具体地，在诸如硅基板等半导体基板10的被元件隔离层2隔开的部分中，形成漏极区域8、源极区域7和栅极电极1作为用于选择相应的存储器单元的选择晶体管。栅极电极1还用作沿着图中的前后方向延伸的一条地址配线(例如字线)。

漏极区域8形成为被图中左右两侧的选择晶体管共用。该漏极区域8与配线9连接。

在源极区域7与另一条地址配线(例如位线)6之间设置有存储元件3，上述另一条地址配线(例如位线)6设置于上侧并且沿着图中的水平方向延伸。该存储元件3具有由铁磁性层形成的存储层，该铁磁性层的磁化方向通过自旋注入而反转。

该存储元件3设置在两种地址配线1和6的交点附近。

该存储元件3通过上部接触层4和下部接触层4分别与位线6和源极区域7连接。

通过这两种地址配线1和6能够向存储元件3供给电流。此外，通过在垂直方向(存储元件3的堆叠方向)上向存储元件3供给电流，利用自旋注入可使存储层的磁化方向反转。

存储元件的结构示例

图2是第一实施例的存储元件3的截面图。

如图2所示，该存储元件3具有在基板11上方依次堆叠下述各层而得到的多层结构：基体层12、反铁磁性层13、磁化固定层(参照层)14、隧道势垒层15、存储层(磁化自由层，自由层)16和覆盖层(保护层)17。此外，在覆盖层17上方设有上部电极(未示出)，并且在基体层12的底部设有下部电极(未示出)。另外，在上部电极上设有与位线连接的配线，由此构成存储元件3。

在存储元件3中，基于具有单轴各向异性的存储层16的磁化的方向M1来存储信息。另外，通过在与膜平面垂直的方向上施加电流，从而在存储层内引起自旋矩磁化反转来进行写入。

磁化固定层14设置在存储层16的下方，存储层16的磁化的方向M1通过自旋注入而反转。反铁磁性层13设置在磁化固定层14的下面，通过该反铁磁性层13固定磁化固定层14的磁化的方向M14。隧道势垒层15设置在存储层16与磁化固定层14之间，存储层16和磁化固定层14构成了MTJ元件。

磁化固定层14可以仅由铁磁性层形成或者可具有如下结构：它的磁化方向通过利用反铁磁性层与铁磁性层间的反铁磁性耦合来固定。磁化固定层14具有由单层铁磁性层形成的结构或者通过堆叠多个铁磁性层得到的合成的亚铁磁性结构，在上述多个铁磁性层之间设有隧道势垒层。

如果采用具有合成的亚铁磁性结构的磁化固定层14，则磁化固定层14对于外部磁场的灵敏度可能会下降。因此，能够抑制外部磁场所引起的磁化固定层的不必要的磁化变化，能够稳定地操作存储元件。另外，能够调节各铁磁性层的厚度，并且还能抑制从磁化固定层泄漏磁场。

因为磁化固定层14的磁化反转电流应当大于存储层16的磁化反转电流，所以磁化固定层14的厚度应设成大于存储层16的厚度。磁化固定层14形成为例如具有1nm～40nm的厚度，该厚度使得磁化固定层14与存储层16之间的反转电流具有足够大的差异。

例如可以使用Co、CoFe和CoFeB作为构成磁化固定层14的铁磁性层的材料。例如可以使用Ru、Re、Ir、Os或这些材料的合金作为形成合成的亚铁磁性结构的隧道势垒层的材料。

反铁磁性层13的材料示例包括诸如FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO和Fe₂O₃等磁性材料。另外，可通过向这些磁性材料中加入诸如Ag、Cu、Au、Al、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Hf、Ir、W、Mo和Nb等非磁性元素来调节磁性特性。另外，可以调节诸如结晶结构、结晶性和物质稳定性等各种其他性能。反铁磁性层13形成为例如具有1nm～40nm的厚度。

对于存储元件3的堆叠结构，可将存储层16设置在磁化固定层14的上侧或者设置在磁化固定层14的下侧。

存储层16主要由诸如Co、Fe、Ni和Gd等铁磁性材料构成，使用这些元素中的至少两种元素的合金作为一层将该存储层16形成为一层或者至少两层的多层状态。可将合金元素加入各铁磁性层以控制诸如饱和磁化强度等磁性特性以及结晶结构(结晶状态、微晶结构、非晶结构)。例如，可以使用如下材料：该材料主要由CoFe合金、CoFeB合金、Fe合金或NiFe合金构成，并掺杂有诸如Gd等磁性元素或者诸如B、C、N、Si、P、Al、Ti、Ta、Mo、Cr、Nb、Cu、Zr、W、V、Hf、Mn和Pd等其他元素中的一种或多种。或者，例如，可以使用通过向Co中掺杂Zr、Hf、Nb、Ta和Ti中的至少一种元素而得到的非晶材料，或者使用诸如CoMnSi、CoMnAl或CoCrFeAl等赫斯勒材料(Heusler material)。只要存储层16的厚度为2nm～8nm，在存储元件的工作中就不会出现问题。

覆盖层17由例如Li、Be、Na、Mg、Nb、Ti、V、Ta和Ba中的至少一种元素、或者含有这些元素中任一种元素的氧化物、或者Ti和V中至少一种元素的氮化物构成。

基体层12由例如Mg、Ca、V、Nb、Mn、Fe、Co和Ni中的至少一种元素或者含有这些元素中任一种元素的氧化物构成。基体层12形成为具有3～30nm的厚度，这是因为厚度太大会降低平滑性而厚度太小会使功能劣化。

可以使用氧化镁(MgO)作为存储层16与磁化固定层14之间的隧道势垒层15的材料。除了氧化镁以外，例如还可以使用下列各种绝缘体、介电体和半导体：氧化铝、氮化铝、SiO₂、Bi₂O₃、MgF₂、CaF、SrTiO₂、AlLaO₃和Al-N-O。为了在存储元件3中实现给出大读出信号的高磁致电阻变化率，优选使用取向(001)方向的MgO作为隧道势垒层15。

隧道势垒层15的厚度大于或等于0.1nm且小于或等于0.6nm，界面粗糙度小于0.5nm。

通过形成厚度小于或等于0.6nm的薄隧道势垒层，能够降低元件的电阻。此外，通过将界面粗糙度设定成小于0.5nm，能够抑制奈耳耦合并能够抑制驱动电流的增大。隧道势垒层厚度的下限根据所使用的材料设成使隧道势垒层实际用作隧道绝缘膜的最小厚度，例如0.1nm。例如，如果隧道势垒层由MgO形成，由于MgO晶体的一个晶胞的长度为0.42nm，则基于一个晶胞的长度优选地将厚度下限设成使隧道势垒层实际用作隧道绝缘膜的大于或等于约0.3nm。另外，通过将界面粗糙度设定成小于0.5nm，可抑制诸如针孔等缺陷引入隧道势垒层。通过使隧道势垒层的粗糙度小于0.5nm来精确地形成隧道势垒层以便得到平坦性和结晶性极好的层。这能够解决相关技术中隧道势垒层的厚度减小时发生的缺陷等问题。

2.本发明实施例的存储元件的制造方法

下面说明本发明实施例的上述存储元件的制造方法。

可通过如下方法来制造本实施例的存储元件3：利用溅射、真空蒸发、CVD、PVD等在真空装置中连续形成基体层12～覆盖层17，然后通过诸如蚀刻等处理形成存储元件3的图案。

首先，在基板11上形成基体层12。例如可使用具有热氧化层的硅基板作为基板11。在基板11上，例如形成厚度为3nm～30nm的Ta层作为基体层12。

接着，在基体层12上形成反铁磁性层13。可利用上述材料(例如PtMn)在基体层12上形成厚度为1nm～40nm的反铁磁性层13。

随后，在反铁磁性层13上形成磁化固定层14。可使用上述铁磁性层材料将磁化固定层14形成为具有1nm～40nm的厚度。如果使用具有合成的亚铁磁性结构的磁化固定层14，则将上述隧道势垒层形成为具有例如0.4nm～2.5nm的厚度。

接下来，在磁化固定层14上形成隧道势垒层15。利用溅射法使用上述元素的氧化物或氮化物(例如MgO)的靶材形成具有0.1nm～0.6nm的厚度的隧道势垒层15。也可形成由上述元素及上述元素的氧化物或氮化物构成的多层体作为隧道势垒层15。具体地，形成由Mg和MgO构成的多层体，例如MgO/Mg多层体或Mg/MgO/Mg多层体。

另外，在形成隧道势垒层15的整个厚度的过程中，按照将堆叠步骤划分成至少两个步骤的方式将隧道势垒层15形成为预定厚度。例如，如果以分成两步的方式形成隧道势垒层15，则第一步在磁化固定层14上形成厚度比隧道势垒层15的预定厚度小的第一隧道势垒层。接着，在第二步中，使用相同的材料在第一步形成的第一隧道势垒层上进一步形成第二隧道势垒层。通过这两步，形成了具有预定厚度的隧道势垒层15。

将隧道势垒层15的整个厚度设定成等于或小于0.6nm，从而能够降低电阻并能够降低存储元件的功耗。另外，通过将隧道势垒层15的形成步骤分成两个步骤，可将隧道势垒层的界面粗糙度设成小于0.5nm。这是因为，由于以分成多个步骤的方式形成隧道势垒层15，所以在膜形成处理间歇时发生膜沉积的余热所引起的元素的再布置。

接着，在隧道势垒层15上形成存储层16。可利用溅射法使用上述铁磁性材料形成具有2nm～8nm的厚度的存储层16。随后，在存储层16上形成覆盖层17。可使用上述元素或者上述元素的氧化物或氮化物形成覆盖层17。

通过上述步骤，能够制造具有图2所示的结构的存储元件3。

存储元件的变形例：与膜平面垂直的磁化

上述第一实施例涉及包括具有平面内磁各向异性的存储层的存储元件。然而，本发明的实施例也适用于相对于膜平面具有垂直磁各向异性的存储元件。

图3是垂直磁化型的ST-MRAM的示意性截面图。ST-MRAM具有在基板11上方依次堆叠下列各层而得到的多层结构：结晶取向用的基体层12、反铁磁性层13、磁化固定层(参照层)19、隧道势垒层15、存储层(磁化自由层，自由层)18和覆盖层17(保护层)。另外，在覆盖层17上方设有上部电极(未示出)，在基体层12的底部设有下部电极(未示出)。另外，在上部电极上设有与位线连接的配线，从而构成存储元件。

存储层18由铁磁性材料形成，其磁矩的磁化的方向M18在垂直于层平面的方向上自由变化。磁化固定层19由铁磁性材料形成，其磁矩的磁化的方向M19在与膜平面垂直的方向上固定。基于具有单轴各向异性的存储层18的磁化的方向M18来存储信息。通过在垂直于膜平面的方向上施加电流从而引起自旋矩磁化反转来进行写入。

磁化固定层19设置在存储层18的下方，如上所述，通过自旋注入使磁化的方向M18反转。另外，反铁磁性层13设在磁化固定层19的下方，并且磁化固定层19的磁化的方向M19因该反铁磁性层13而固定。隧道势垒层15设置在存储层18与磁化固定层19之间，并且存储层18和磁化固定层19构成了MTJ元件。

除了磁化固定层和存储层之外，垂直磁化型的ST-MRAM的结构与平面内磁化型存储元件的结构相同。因此，可按照类似于上述第一实施例的方式构造垂直磁化型的ST-MRAM。因此，省略磁化固定层19和存储层18之外的其他结构的说明。

存储层18由具有垂直磁各向异性的磁性材料形成。这种磁性材料的示例包括诸如TbCoFe等稀土过渡金属合金、诸如Co/Pd多层膜等金属多层膜以及诸如FePt等有序合金。为了在ST-MRAM中实现给出大读出信号的高磁致电阻变化率，优选使用MgO作为隧道势垒层15。鉴于这一点，优选使用取向(001)平面的FePt、FePd、FeNi和MnAl合金。

使用反转电流很大的磁性层作为磁化固定层19。通过使用反转电流比存储层18的反转电流大的磁性层，能够配置高性能的存储元件。

例如可以使用主要由Co构成且含有Cr、Ta、Nb、V、W、Hf、Ti、Zr、Pt、Pd、Fe和Ni中至少一种元素的合金作为磁化固定层19的材料。例如，可以使用CoCr、CoPt、CoCrTa和CoCrPt。或者，可以使用由Tb、Dy或Gd与过渡金属构成的非晶合金。例如，可以使用TbFe、TbCo和TbFeCo。

磁化固定层19可仅由铁磁性层形成，或者可具有通过堆叠多个铁磁性层得到的合成的亚铁磁性结构，在上述多个铁磁性层之间设有隧道势垒层。

另外，在具有垂直磁化的ST-MRAM中，以将堆叠步骤分成至少两步的方式，将隧道势垒层形成为具有大于或等于0.1nm且小于或等于0.6nm的厚度以及小于0.5nm的界面粗糙度。在本实施例中，优选使用取向(001)平面的MgO作为隧道势垒层。

一般地，认为具有垂直磁各向异性的存储元件比具有平面内磁各向异性的存储元件更适于降低功耗及增大容量。这是因为，对于垂直磁化，自旋矩磁化反转时需要超越的能量势垒较低，并且垂直磁化膜所具有的高的磁各向异性有利于保持为增大容量而微型化的存储载体的热稳定性。

3.第一实施例的存储元件的实验例

根据本发明实施例的存储元件的结构实际构造MTJ元件，并研究它的特性。

磁化特性的比较

(实验例1)

在具有热氧化膜的硅基板上形成5nm厚的Ta层作为基体层12。接着，形成20nm厚的PtMn层作为反铁磁性层13，依次形成2nm厚的CoFe层/0.8nm厚的Ru层/2nm厚的CoFeB层作为磁化固定层14。在本示例中，使用了利用反铁磁性层13制成的自旋阀(spin valve)结构，并且使用隔着Ru中间层制成的合成的亚铁磁性结构作为磁化固定层14的结构。

接着，在第一步中形成0.4nm厚的MgO层，然后在第二步中形成剩余的厚度为0.07nm的MgO层，该分两步形成的MgO层作为隧道势垒层。最后，依次形成作为自由磁化层的3nm厚的CoFeB层以及覆盖层。在形成具有上述结构的多层体之后，在320℃下进行磁场热处理。通过上述步骤，制造了隧道势垒层的厚度为0.47nm的实验例1的MTJ元件。

(实验例2～4)

除了将用于形成隧道势垒层的第二步中形成的MgO层的厚度分别设成0.13nm、0.19nm和0.23nm以外，利用与实验例1相同的方法制造实验例2～4的MTJ元件。在实验例2～4的MTJ元件中，隧道势垒层的厚度分别为0.53nm(实验例2)、0.59nm(实验例3)和0.63nm(实验例4)。

磁化曲线的比较

图4示出了关于实验例1～4的MTJ元件的各个制造样品的存储层的磁化曲线。在图4中，横轴代表施加的磁场H[Oe]，纵轴代表磁化强度M[a.u]。

实验例1～4的元件显示出由于隧道势垒层的平坦性而得到的良好方形度。

在实验例4中，隧道势垒层的厚度为0.63nm，显示出由于隧道势垒层的平坦性而得到的良好方形度。相反，根据相关技术所形成的MTJ元件的磁化曲线(图12)，当MgO厚度为0.72nm时显示出良好的方形度，而当MgO厚度为0.63nm时方形度劣化。根据这一结果，可得出：在实验例4中制造的MTJ元件中即使隧道势垒层的厚度设成0.63nm时粗糙度也不会增大。

这是因为，在相关技术中，如果隧道势垒层的厚度减小至0.63nm，则由于奈耳耦合和针孔粗糙而使隧道势垒层的质量下降，与相关技术相比，在实验例4中抑制了隧道势垒层的质量劣化。

此外，根据实验例1～3的磁化曲线，当MgO厚度逐渐减小至0.59nm(实验例3)、0.53nm(实验例2)和0.47nm(实验例1)时也保持着良好的方形度。

根据该结果，显然，在实验例1～4的MTJ元件中，当隧道势垒层的厚度减小至0.47nm时也能够维持平坦性并能抑制诸如针孔等缺陷的引入。

隧道势垒层的界面粗糙度的比较

下面对关于上述实验例1～4的存储元件中的隧道势垒层的界面粗糙度进行说明。

在上述非专利文献2中，关于隧道势垒层的界面上的奈耳耦合(H_f)与隧道势垒层的厚度之间的关系，定义了包括界面粗糙度h的下列表达式(1)。

[表达式1]

$H_f=\frac{{\mathrm{\π}}^2{h}^2\mathrm{Mp}}{\sqrt{2}\mathrm{\λ}\·\mathrm{tf}}\exp \left(\frac{-\mathrm{\π}\sqrt{2}\·\mathrm{tMgO}}{\mathrm{\λ}}\right)........\left(1\right)$

在表达式(1)中，Mp代表磁化固定层的磁矩，tf代表磁化自由层的厚度，tMgO代表隧道势垒层的厚度，λ代表膜平面内的均匀性，h代表界面粗糙度。

对于实验例1～4中隧道势垒层的厚度tMgO与奈耳耦合H_f之间的关系，可根据上述表达式(1)进行拟合来评估界面粗糙度h。具体地，在ST-MRAM的制造过程中，在相同的制造条件下形成具有不同厚度的隧道势垒层。另外，对于具有不同厚度的隧道势垒层的多个元件，利用上述表达式(1)对奈耳耦合H_f与隧道势垒层的厚度进行拟合。通过这一方法，在ST-MRAM中，能够得到在该制造条件下形成的隧道绝缘层的界面粗糙度h。

奈耳耦合H_f定义为自由层的磁滞回线离零磁场的移动量。对于奈耳耦合H_f来说，例如可根据关于晶片的磁化曲线得到该移动量。对于元件来说，可根据磁致电阻曲线得到该移动量。

上述表达式(1)不是专用于使用MgO作为隧道势垒层的情况的表达式，也适用于磁性层被隔离件分隔开的结构。例如，该表达式也适用于使用诸如氧化铝等其它材料形成隧道势垒层的元件。

(实验例5～8)

除了在隧道势垒层的形成步骤中在单个步骤中制造整体厚度的MgO层以外，在与上述实验例1相同的制造条件下通过相同的方法制造实验例5～8的MTJ元件。在实验例5～8的MTJ元件中，MgO层的厚度分别为0.72nm(实验例5)、0.66nm(实验例6)、0.63nm(实验例7)和0.59nm(实验例8)。

关于上述实验例1～4的MTJ元件和实验例5～8的MTJ元件，隧道势垒层的厚度tMgO与奈耳耦合H_f之间的关系如图5所示。在图5中，实线代表表达式(1)与实验例1～4的MTJ元件的拟合结果，虚线代表表达式(1)与实验例5～8的MTJ元件的拟合结果。

根据表达式(1)与实验例1～4的MTJ元件的拟合结果可知，实验例1～4中隧道势垒层的界面粗糙度h为0.3nm。根据表达式(1)与实验例5～8的MTJ元件的拟合结果可知，实验例5～8中隧道势垒层的界面粗糙度h为0.5nm。

根据该界面粗糙度的结果和上述磁化曲线的结果得出下面的结论。具体地，如果隧道势垒层的界面粗糙度为0.5nm，那么当隧道势垒层的厚度为0.72nm时磁化曲线的方形度良好，而当该厚度为0.63nm时磁化曲线劣化。相比之下，如果隧道势垒层的界面粗糙度为0.3nm，则即使当隧道势垒层的厚度为0.63nm以下时磁化曲线的方形度也是良好的。也就是说，在形成有厚度为0.6nm以下的隧道势垒层的ST-MRAM中，通过将隧道势垒层的界面粗糙度设定为小于0.5nm能够得到良好特性。根据上述结果，可得知，通过减小界面粗糙度，即使在形成具有小厚度的隧道势垒层时也能够抑制质量劣化。

另外，通过如上所述以至少分成两步的方式堆叠层，能够形成具有高平坦性的层作为隧道势垒层。因此，即使在形成厚度比相关技术中的隧道势垒层厚度小的隧道势垒层时，也能够抑制由于界面粗糙度的增大而在存储元件中引起的奈耳耦合和隧道势垒层的质量劣化。另外，通过形成界面粗糙度小于0.5nm且平坦性和结晶性极好的精密隧道势垒层能够抑制诸如针孔等缺陷的引入。因此，能够解决相关技术中隧道势垒层厚度减小时发生的缺陷等问题。于是，通过减小高质量隧道势垒层的厚度，能够在不使存储元件质量劣化的情况下降低电阻。

4.本发明的第二实施例

具有双结构的存储元件1

下面说明本发明第二实施例的存储元件。第二实施例的存储元件也可应用于上述第一实施例的存储器的存储元件。

图6是第二实施例的存储元件的截面图。

第二实施例的存储元件具有在基板21上方依次堆叠下述各层而得到的多层结构：基体层22、第一反铁磁性层31、第一磁化固定层24、第一隧道势垒层25和存储层26。此外，该存储元件具有在存储层26上方依次堆叠下述各层而得到的多层结构：第二隧道势垒层27、第二磁化固定层28、第二反铁磁性层32和覆盖层29。另外，在覆盖层29上方设有上部电极(未示出)，在基体层22的底部设有下部电极(未示出)。另外，在上部电极上设有与位线连接的配线，由此构成存储元件。

如图6所示，在该存储元件中，在存储层26的下方及上方分别设置有第一磁化固定层24和第二磁化固定层28，在存储层26中磁化的方向M26通过自旋注入而反转。

在第一磁化固定层24的下方设有第一反铁磁性层31，并且第一磁化固定层24的磁化的方向M24由于该第一反铁磁性层31而固定。在第二磁化固定层28上设有第二反铁磁性层32，并且第二磁化固定层28的磁化的方向M28由于该第二反铁磁性层32而固定。在存储层26与第一磁化固定层24之间设有第一隧道势垒层25，在存储层26与第二磁化固定层28之间设有第二隧道势垒层27。也就是说，该MTJ元件具有这样的结构：存储层26的上方和下方设有两个磁化固定层24和28(双MTJ元件)。

除了在存储层26与覆盖层29之间设有第二隧道势垒层27、第二磁化固定层28和第二反铁磁性层32以外，第二实施例的存储元件具有与上述第一实施例的存储元件(单MTJ元件)相同的结构。

第二磁化固定层28可以仅由铁磁性层形成，或者可具有通过堆叠多个铁磁性层得到的合成的亚铁磁性结构，在上述多个铁磁性层之间设有隧道势垒层。如果采用具有合成的亚铁磁性结构的第二磁化固定层28，则磁化固定层对于外部磁场的灵敏度会下降。因此，能够抑制外部磁场所引起的磁化固定层的不必要的磁化变化，能够稳定地操作存储元件。另外，能够调节各铁磁性层的厚度，并且还能抑制从磁化固定层泄漏磁场。

因为第二磁化固定层28的磁化反转电流应当大于存储层26的磁化反转电流，所以第二磁化固定层28的厚度应设成大于存储层26的厚度。第二磁化固定层28例如形成为具有1nm～40nm的厚度，该厚度使得第二磁化固定层28与存储层26之间的反转电流具有足够大的差异。

与上述第一实施例的磁化固定层类似，例如可以使用Co、CoFe和CoFeB作为构成第二磁化固定层28的铁磁性层的材料。例如可以使用Ru、Re、Ir、Os或这些材料的合金作为形成合成的亚铁磁性结构的隧道势垒层的材料。

可使用氧化镁作为存储层26与第二磁化固定层28之间的第二隧道势垒层27的材料。除了氧化镁以外，例如还可以使用下列各种绝缘体、介电体和半导体：氧化铝、氮化铝、SiO₂、Bi₂O₃、MgF₂、CaF、SrTiO₂、AlLaO₃和Al-N-O。

通过形成厚度大于或等于0.1nm且小于或等于0.6nm的薄层作为第二隧道势垒层27，能够降低元件的电阻。在双MTJ结构中，特别是在形成第二隧道势垒层27的过程中，因为与单MTJ结构相比，下方的多层结构更加复杂，所以平坦性容易劣化。如果破坏了作为上层的第二磁化固定层28的平坦性，则器件的功能可能会丧失。具体地，例如，存储层26与第二磁化固定层28磁性耦合并且在这些层中同时发生磁化反转。

为了避免这一问题，将第二隧道势垒层27的界面粗糙度设为小于0.5nm。通过将界面粗糙度设为小于0.5nm，能够抑制奈耳耦合，并能够抑制驱动电流的增大。另外，通过将界面粗糙度设定成小于0.5nm，抑制了诸如针孔等缺陷引入隧道势垒层。

上述第二实施例的存储元件包括夹着存储层26的第一隧道势垒层25和第二隧道势垒层27。然而，这些隧道势垒层中的至少一者具有大于或等于0.1nm且小于或等于0.6nm的厚度以及小于0.5nm的界面粗糙度就足够了。至少一层满足上述条件就能够抑制隧道势垒层的粗糙度增大所引起的质量劣化，并且能构成减小电阻的存储元件。特别优选的是，第二隧道势垒层27满足上述条件。或者，优选第一隧道势垒层25和第二隧道势垒层27都满足上述条件。

5.第二实施例的存储元件的实验例

根据上述第二实施例的存储元件的结构实际构造双MTJ元件，并研究它的特性。

磁化特性

(实验例9)

在具有热氧化膜的硅基板上形成3nm厚的Ta层作为基体层22。接着，形成20nm厚的PtMn层作为第一反铁磁性层31，并且依次形成2nm厚的CoFe层/0.8nm厚的Ru层/4nm厚的CoFe层/0.8nm厚的Ru层/2nm厚的CoFeB层作为第一磁化固定层24。在本示例中，使用了利用第一反铁磁性层31制成的自旋阀结构，并且使用隔着Ru中间层制成的合成的亚铁磁性结构作为第一磁化固定层24的结构。

接着，形成0.75nm厚的MgO层作为第一隧道势垒层25，然后形成3nm厚的CoFeB层作为存储层26。另外，在存储层26上，在第一步中形成0.4nm厚的MgO层，在第二步中形成剩余的厚度为0.19nm的MgO层，该分两步形成的MgO层作为第二隧道势垒层27。

此外，依次形成1nm厚的CoFeB层/2nm厚的CoFe层/0.9nm厚的Ru层/2nm厚的CoFe层作为第二磁化固定层28。另外，形成20nm厚的PtMn层作为第二反铁磁性层32。在本示例中，第二磁化固定层28被构造成具有如下结构：该结构是隔着Ru中间层制成的合成的亚铁磁性结构，并且能够利用第二反铁磁性层32固定磁化方向。另外，第二磁化固定层28中的与第二隧道势垒层27接触的磁性层的厚度被调整成使得第二磁化固定层28的磁化方向与第一磁化固定层24的磁化方向反平行。最后，形成覆盖层29。在形成具有上述结构的多层体之后，在320℃下进行磁场热处理。通过上述步骤，制造了实验例9的双MTJ元件。

(实验例10)

除了在形成第二隧道势垒层的步骤中以单个步骤制造0.59nm厚的MgO层以外，利用与上述实验例9相同的方法制造实验例10的双MTJ元件。

磁化曲线

图7示出了关于实验例9和实验例10所制造的双MTJ元件的存储层的磁化曲线。在图7中，横轴代表施加的磁场H[Oe]，纵轴代表磁化强度M[a.u]。另外，在图7中，实验例9的磁化曲线由实线示出，实验例10的磁化曲线由虚线示出。

以两步形成第二隧道势垒层27的实验例9的元件表现出类似于上述第一实施例的MTJ元件的良好方形度。相比之下，以一步形成第二隧道势垒层的实验例10示出了第二隧道势垒层的质量劣化所致的劣化磁滞回线。根据该结果得出：在实验例9的双MTJ元件中，保证了第二隧道势垒层的平坦性并且实现了奈耳耦合的抑制以及磁滞回线方形度的改善。

6.本发明的第三实施例

具有双结构的存储元件2

下面说明本发明第三实施例的存储元件。第三实施例的存储元件也可应用于上述第一实施例的存储器的存储元件。

图8是第三实施例的存储元件的截面图。

第三实施例的存储元件具有在基板21上方依次堆叠下述各层而得到的多层结构：基体层22、反铁磁性层23、第一磁化固定层24、第一隧道势垒层25和存储层26。此外，该存储元件具有在存储层26上方依次堆叠下述各层而得到的多层结构：第二隧道势垒层27、第二磁化固定层28和覆盖层29。另外，在覆盖层29上方设有上部电极(未示出)，在基体层22的底部设有下部电极(未示出)。另外，在上部电极上设有与位线连接的配线，由此构成存储元件。

如图8所示，在该存储元件中，在存储层26的下方及上方分别设置有第一磁化固定层24和第二磁化固定层28，存储层26中磁化的方向M26通过自旋注入而反转。反铁磁性层23设置在第一磁化固定层24的下方，并且第一磁化固定层24的磁化的方向M24由于该反铁磁性层23而固定。在第二磁化固定层28中，磁化的方向M28被固定成在平面内与第一磁化固定层24的磁化方向相反的方向。在存储层26与第一磁化固定层24之间设有第一隧道势垒层25，并且在存储层26与第二磁化固定层28之间设有第二隧道势垒层27。也就是说，该MTJ元件具有这样的结构：存储层26的上方和下方设有两个磁化固定层24和28(双MTJ元件)。

上述第三实施例的存储元件具有从第二实施例的存储元件中除去第二反铁磁性层32而得到的结构。尽管在上述第二实施例的存储元件中的第二磁化固定层上设有第二反铁磁性层，但只要第二磁化固定层的磁化方向是固定的即可，于是也可以采用在第二磁化固定层上不设置反铁磁性层的结构。在第三实施例的存储元件中，可根据第二磁化固定层28的合成的亚铁磁性结构的矫顽力差来设定磁化方向。

除了在第二磁化固定层28与覆盖层29之间未设置第二反铁磁性层以外，第三实施例的存储元件具有与上述第二实施例的存储元件(双MTJ元件)相同的结构。

在上述第三实施例的存储元件中，与第二实施例的存储元件相类似地，第一隧道势垒层25和第二隧道势垒层27中的至少一者具有大于或等于0.1nm且小于或等于0.6nm的厚度以及小于0.5nm的界面粗糙度就足够了。特别优选的是，第二隧道势垒层27满足上述条件。或者，优选第一隧道势垒层25和第二隧道势垒层27都满足上述条件。

7.第三实施例的存储元件的实验例

根据上述第三实施例的存储元件的结构实际构造双MTJ元件，并研究它的特性。

磁化特性

(实验例11)

在具有热氧化膜的硅基板上形成3nm厚的Ta层作为基体层22。接着，形成20nm厚的PtMn层作为反铁磁性层23，并且依次形成2nm厚的CoFe层/0.8nm厚的Ru层/4nm厚的CoFe层/0.8nm厚的Ru层/2nm厚的CoFeB层作为第一磁化固定层24。在本示例中，使用了利用反铁磁性层23制成的自旋阀结构，并且使用隔着Ru中间层制成的合成的亚铁磁性结构作为第一磁化固定层24的结构。

接着，形成0.75nm厚的MgO层作为第一隧道势垒层25，然后形成3nm厚的CoFeB层作为存储层26。另外，在存储层26上，在第一步中形成0.4nm厚的MgO层，在第二步中形成剩余的厚度为0.19nm的MgO层，该分两步形成的MgO层作为第二隧道势垒层27。

此外，依次形成1.5nm厚的CoFeB层/2nm厚的CoFe层/0.9nm厚的Ru层/2nm厚的CoFe层/1.5nm厚的CoFeB层作为第二磁化固定层28。在本示例中，使用隔着Ru中间层制成的合成的亚铁磁性结构作为第二磁化固定层28的结构，并且根据矫顽力差将与第二隧道势垒层27接触的磁性层的厚度调整成使该磁性层的磁化方向与第一磁化固定层的磁化方向反平行。最后，形成覆盖层29作为保护层。在形成具有上述结构的多层体之后，在320℃下进行磁场热处理。通过上述步骤，制造了实验例11的双MTJ元件。

(实验例12)

除了在形成第二隧道势垒层的步骤中以单个步骤制造0.7nm厚的MgO层以外，利用与上述实验例11相同的方法制造实验例12的双MTJ元件。

磁化曲线

图9A和图9B示出了关于实验例11所制造的双MTJ元件的存储层的磁化曲线。图10示出了关于实验例12所制造的双MTJ元件的存储层的磁化曲线。在图9和图10中，横轴代表施加的磁场H[Oe]，纵轴代表磁化强度M[a.u]。

如图10所示，尽管第二隧道势垒层27的厚度相对较大，即0.7nm，但实验例12的双MTJ元件表现出与所设计的情况不同的情况。这是因为，存储层26与第二磁化固定层28间的磁性耦合未被第二隧道势垒层27阻断，并且在这两层中同时发生磁化反转。

该结果显示出第二隧道势垒层27与第一隧道势垒层25相比具有更大的粗糙度。这种趋势在低电阻区域特别是在第一隧道势垒层25和第二隧道势垒层27的厚度减小的时候会更加明显。

相比之下，在以两步形成具有0.59nm的厚度的第二隧道势垒层27的实验例11的元件中，如图9A和图9B所示，有效实现了自由磁化层与上部磁化固定层之间的磁性隔离，并且能够确认具有矫顽力差的结构的存在。另外，通过测量低磁场区域中的磁化曲线，会发现得到了反映自由磁化层的磁滞回线并且形成了想要的结构。

根据该结构，在实验例11的双MTJ元件中，即使当第二隧道势垒层27的厚度减小时，也能保证第二隧道势垒层的平坦性，并能实现奈耳耦合的抑制以及磁滞回线方形度的改善。

对于上述第二实施例和第三实施例的具有双MTJ结构的存储元件，已经说明了包括具有平面内磁各向异性的存储层的存储元件。然而，该双MTJ结构也可应用于具有垂直磁各向异性的存储元件。在将该结构应用于具有垂直磁各向异性的存储元件的情况下，如第一实施例的上述变形例所示，与基于垂直于膜平面磁化的存储元件相同的结构能够适用于存储层26、第一磁化固定层24及第二磁化固定层28。另外，存储层26由铁磁性材料形成，其磁矩的磁化方向在与膜平面垂直的方向上自由变化，并且第一磁化固定层24和第二磁化固定层28配置成具有被固定在垂直于膜平面且彼此不同的方向上的磁化。通过采用这种结构，能够配置具有垂直磁各向异性的双MTJ结构的存储元件。

本发明不限于上述实施例所述的结构，在不背离本发明的结构下可以作出其他各种变形及改变。

Claims (9)

1.一种存储元件，其包括：

存储层，其用于基于磁性材料的磁化状态来保持信息；以及

磁化固定层，其相对所述存储层设置，且在所述磁化固定层与所述存储层之间设有隧道势垒层，其中，

所述隧道势垒层具有0.1nm～0.6nm的厚度以及小于0.5nm的界面粗糙度，并且

通过在堆叠方向上施加电流并注入自旋极化电子来改变所述存储层的磁化方向，由此在所述存储层中存储信息。

2.根据权利要求1所述的存储元件，其中，所述隧道势垒层中含有MgO。

3.根据权利要求1或2所述的存储元件，其中，

设有夹着所述存储层的第一隧道势垒层和第二隧道势垒层；在所述第一隧道势垒层的与所述存储层相反的一侧设有第一磁化固定层；在所述第二隧道势垒层的与所述存储层相反的一侧设有第二磁化固定层，并且

所述第一隧道势垒层和所述第二隧道势垒层中的至少一者具有0.1nm～0.6nm的厚度以及小于0.5nm的界面粗糙度。

4.根据权利要求1或2所述的存储元件，其中，由于所述磁化固定层与反铁磁性层的交换耦合而使磁性层的磁化具有单轴各向异性。

5.根据权利要求1或2所述的存储元件，其中，所述存储层和所述磁化固定层在与膜平面垂直的方向上具有磁各向异性。

6.根据权利要求1或2所述的存储元件，其中，所述隧道势垒层以至少两步的方式形成。

7.一种存储元件的制造方法，其包括如下步骤：

形成磁性层；以及

在所述磁性层上形成隧道势垒层，其中，

在所述形成隧道势垒层的步骤中，以分成至少两步的方式将所述隧道势垒层形成为预定厚度。

8.如权利要求7所述的存储元件的制造方法，其中，通过溅射法使用MgO靶材形成所述隧道势垒层。

9.一种存储器，其包括：

存储元件，其为权利要求1～6中任一项所述的存储元件；以及

配线，其用于在所述堆叠方向上向所述存储元件供给电流。

Images