TW201836179A - 磁性記憶裝置及其製造方法 - Google Patents

磁性記憶裝置及其製造方法 Download PDF

Info

Publication number
TW201836179A
TW201836179A TW106123762A TW106123762A TW201836179A TW 201836179 A TW201836179 A TW 201836179A TW 106123762 A TW106123762 A TW 106123762A TW 106123762 A TW106123762 A TW 106123762A TW 201836179 A TW201836179 A TW 201836179A
Authority
TW
Taiwan
Prior art keywords
magnetic
layer
magnetic layer
memory device
region
Prior art date
Application number
TW106123762A
Other languages
English (en)
Other versions
TWI682561B (zh
Inventor
都甲大
細谷啟司
相川尚德
岸達也
Original Assignee
東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝記憶體股份有限公司 filed Critical 東芝記憶體股份有限公司
Publication of TW201836179A publication Critical patent/TW201836179A/zh
Application granted granted Critical
Publication of TWI682561B publication Critical patent/TWI682561B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明之實施形態提供一種可提高可靠性之磁性記憶裝置及其製造方法。 實施形態之磁性記憶裝置包含：第1磁性層11，其具有可變磁化方向；第1非磁性層12，其設置於第1磁性層11上；及第2磁性層13至16，其等設置於第1非磁性層12上，具有固定之磁化方向。第2磁性層13至16包含含有Mo(鉬)、Ta(鉭)、W(鎢)、Hf(鉿)、Nb(鈮)及Ti(鈦)中之至少一種之非磁性金屬。

Description

磁性記憶裝置及其製造方法
本發明之實施形態係關於一種磁性記憶裝置及其製造方法。
作為磁性記憶裝置之一種，已知有具有電阻變化型記憶體之半導體記憶裝置。又，作為電阻變化型記憶體之一種，已知有MRAM (magnetoresistive random access memory，磁阻式隨機存取記憶體)。MRAM係記憶資訊之記憶胞使用磁穿隧接面元件(MTJ元件，magnetic tunnel junction element)之記憶體裝置，作為以高速動作、大容量、非揮發性為特徵之新一代記憶體裝置而受到關注。又，MRAM作為DRAM (Dynamic Random Access Memory，動態隨機存取記憶體)或SRAM (Static Random Access Memory，靜態隨機存取記憶體)等揮發性記憶體之替代品正被研究及開發。
本發明之實施形態提供一種可提高可靠性之磁性記憶裝置及其製造方法。實施形態之磁性記憶裝置包含：第1磁性層，其具有可變磁化方向；第1非磁性層，其設置於第1磁性層上；及第2磁性層，其設置於第1非磁性層上，具有固定之磁化方向。第2磁性層包含含有Mo(鉬)、Ta(鉭)、W(鎢)、Hf(鉿)、Nb(鈮)、及Ti(鈦)中之至少一種之非磁性金屬。
以下，參照圖式對實施形態進行說明。進行該說明時，於所有圖中，對共通之部分標註共通之參照符號。1.第1實施形態對第1實施形態之磁性記憶裝置進行說明。以下，列舉磁性記憶裝置為使用磁穿隧接面元件(MTJ元件，magnetic tunnel junction element)記憶資料之MRAM之情形為例進行說明。MTJ元件係將2個磁性層(記憶層及參照層)及夾於其間之隧道勢壘層作為基本構成。記憶層之磁化之方向可變，參照層之磁化之方向不變(固定狀態)。於記憶層之磁化之方向與參照層之磁化之方向相同之情形時(MTJ元件為磁化平行排列狀態之情形時)，MTJ元件具有第1電阻狀態(第1電阻值)。另一方面，於記憶層之磁化之方向與參照層之磁化之方向不同之情形時(MTJ元件為磁化反平行排列狀態之情形時)，MTJ元件具有第2電阻狀態(第2電阻值)。第1電阻狀態之MTJ元件1之電阻值低於第2電阻狀態之MTJ元件之電阻值。藉此，MTJ元件例如可將第1及第2電阻狀態分別設為“0”及“1”而記憶資料。MTJ元件之電阻狀態與資料之分配可任意地設定。於MRAM中，於將飽和磁化Ms較大之磁性材料(例如鈷鐵硼(CoFeB)、或使其結晶化而成者)用於MTJ元件之磁性層之情形時，隨著MRAM之微細化，而變得難以抑制鄰接記憶胞間之干涉或自參照層向記憶層之漏磁場。於為了抑制漏磁場而推進磁性材料之低Ms化之情形時，要求維持較高之磁阻比(MR比)並且不會產生因熱或外部磁場、讀出或寫入時流通之電流等之干擾所致之不良(例如磁化反轉)的高磁穩定性。於對磁性材料(例如CoFeB)導入例如鉬(Mo)作為非磁性材料而使飽和磁化Ms變小之情形時，相對於熱穩定性能ΔE之磁化反轉電流Ic變大。圖1表示對MTJ元件之記憶層導入Mo之例。如圖1所示，相對於未對記憶層導入Mo之情形時(圖1之“無Mo”)，於用於記憶層之磁性材料中添加Mo之情形(圖1之“添加Mo”)與於記憶層內插入Mo層之情形(圖1之“插入Mo層”)之任一情形時之相對於熱穩定性能ΔE之磁化反轉電流Ic均變大。於對記憶層導入Mo之情形時，有磁化反轉電流Ic變大、即資料之寫入電流增加之傾向。又，於對參照層導入Mo之情形時，參照層之磁化反轉電流Ic變大，不易磁化反轉，因此參照層之熱穩定性提高。但是，若對參照層導入非磁性材料(例如Mo)，則參照層之人工晶格崩塌，參照層之磁各向異性降低，因此熱穩定性反而變得不穩定。又，若於隧道勢壘層(例如氧化鎂(MgO))與界面層之界面附近混入非磁性材料(例如Mo)，則磁性體之極化率降低，MR比降低。因此，於本實施形態之磁性記憶裝置所具備之MTJ元件中，於參照層與隧道勢壘層之間設置與參照層形成磁性耦合之界面層(例如CoFeB)，於該界面層，以濃度自隧道勢壘層側朝向參照層側變高之方式添加非磁性材料(例如Mo)。即便於界面層添加非磁性材料而降低參照層之Ms，MTJ元件之MR比亦幾乎不會降低，參照層具有較高之熱穩定性。1.1關於MTJ元件之構成首先，對MTJ元件1之構成進行說明。圖2係MTJ元件1之剖視圖。如圖2所示，MTJ元件1係自下層依序積層記憶層11(圖2之參照符號“SL”)、隧道勢壘層12(圖2之參照符號“BL”)、界面層13及14(圖2之參照符號“IL”)、功能層15(圖2之參照符號“FL”)、參照層16(圖2之參照符號“RL”)、及偏移消除層17(圖2之參照符號“SCL”)而構成。記憶層11例如為具有垂直磁各向異性之磁性層。記憶層11之磁化之方向(磁化方向)可變，相對於層面(膜面)大致垂直。記憶層11亦可使用例如鈷鐵硼(CoFeB)或硼化鐵(FeB)等。以下，對記憶層11使用CoFeB之情形進行說明。參照層16及偏移消除層17例如為具有垂直磁各向異性之磁性層。參照層16及偏移消除層17之磁化之方向不變(固定狀態)，相對於層面(膜面)大致垂直。偏移消除層17之磁化之方向設定為與參照層16之磁化之方向反平行，調整自參照層16向記憶層11洩漏之磁場。即，參照層16與偏移消除層17反強磁性地耦合。參照層16及偏移消除層17係使用例如積層有Co與鉑(Pt)、Ni或鈀(Pd)之人工晶格膜、或者由Co與Pt、Ni或Pd等形成之合金膜。更具體而言，例如可使用以Co/Ni、Co/Pt、或Co/Pd等磁性層與非磁性層之組合而積層之膜作為人工晶格膜，亦可使用鈷鉑(CoPt)、鈷鎳(CoNi)、或鈷鈀(CoPd)作為合金膜。又，參照層16與偏移消除層17亦可為不同之構造。再者，亦可於參照層16與偏移消除層17之間設置由非磁性材料形成之中間層(未圖示)。中間層具有防止熱擴散之耐熱性、以及控制參照層16及偏移消除層17之結晶配向之功能。中間層係使用例如Ru。若中間層之膜厚變厚，則偏移消除層17與參照層16之距離變遠，而使得自偏移消除層17施加於參照層16之磁場變小。因此，中間層之膜厚例如較佳為5 nm以下。參照層16、中間層、及偏移消除層17亦可包含SAF(synthetic antiferromagnetic，合成反強磁性)構造。隧道勢壘層12以絕緣膜構成，作為記憶層11與參照層16之勢壘發揮功能。隧道勢壘層12亦可使用例如氧化鎂(MgO)或氧化鋁(Al2 O3 )等。以下，對隧道勢壘層12使用MgO之情形進行說明。關於隧道勢壘層12之膜厚，由於為絕緣層，故若變厚則於記憶層11與參照層16之間無法實現導通，因此較佳為例如大致1 nm左右。界面層13及14與參照層16具有磁性耦合。界面層13及14包含例如具有較高之偏極率之材料，導入有界面層13之MTJ元件1可獲得較大之TMR(tunneling magneto resistive，穿隧磁阻)效應。作為界面層13及14，較理想為選擇與隧道勢壘層12之晶格不匹配較小之材料。例如，亦可使用CoFeB或FeB等作為界面層13及14。以下，對界面層13使用CoFeB之情形進行說明。界面層14係於界面層13添加有非磁性材料(例如Mo、鉭(Ta)、或鎢(W)、鉿(Hf)、鈮(Nb)、鈦(Ti))以降低Ms之層。Mo、Ta、W、Hf、Nb、及Ti之任一者均可獲得Ms之降低效果，但就提高熱穩定性能ΔE而言，Mo可獲得更顯著之效果。本實施形態中，作為界面層14，對於向CoFeB添加有Mo之情形進行說明。關於界面層14中之Mo濃度，若Mo濃度變高，則磁化消失，因此較佳為10 atomic%以下。又，合併界面層13及14所得之膜厚較佳為約1～2 nm左右。再者，界面層14之膜組成亦可自與界面層13之界面朝向與功能層15之界面而不均勻。界面層14之Mo濃度之分佈可自與界面層13之界面朝向與功能層15之界面逐漸增加，亦可為如於界面層14之中央附近變得最高。本實施形態中，對界面層14之Mo濃度自與界面層13之界面朝向與功能層15之界面逐漸增加之情形進行說明。於此情形時，由於Mo濃度自與界面層13之界面朝向功能層15逐漸增加，故而界面層13與界面層14之界面亦可變得不明確。即，界面層13及14亦可稱為界面層之不含非磁性材料之區域13與含有非磁性材料之區域14。Mo之濃度分佈可藉由MTJ元件1之截面之EDX(energy dispersive X-ray spectroscopy，能量色散X射線光譜法)映射或EELS(electron energy loss spectroscopy，電子能量損失光譜法)映射等進行研究。功能層15防止金屬元素於參照層16與界面層13及14之間擴散。功能層15使用包含作為非磁性材料之Ta、Zr、W、Hf、Mo、Nb、Ti、Cr、V、或該等之氮化合物、碳化合物之膜。以下，對功能層15使用Ta之情形進行說明。關於功能層15之膜厚，若膜厚變薄，則防擴散功能降低，若膜厚變厚，則界面層13及14與參照層16之磁性耦合減弱，因此較佳為大致1 nm左右。再者，界面層13及14與參照層16形成磁性耦合。因此，包含界面層13及14、功能層15、以及參照層16在內之層作為1個參照層發揮功能。因此，亦可包含界面層13及14、功能層15、以及參照層16在內而稱為1個參照層。於此情形時，亦可將界面層13及14稱為第1磁性區域，將參照層16稱為第2磁性區域。進而，於圖2中，MTJ元件1亦可自下層依序設置有偏移消除層17、參照層16、功能層15、界面層14、界面層13、隧道勢壘層12、及記憶層11。即，MTJ元件1中亦可將記憶層11隔著隧道勢壘層12而配置於參照層16上。進而，MTJ元件1之截面形狀並無特別限定。根據MTJ元件1之蝕刻特性，可為長方體，可為上邊短於底邊之梯形，亦可呈各層成為階梯狀之形狀。進而，MTJ元件1之各層之膜厚任意。1.2關於MTJ元件之製造方法其次，對MTJ元件1之製造方法進行說明。圖3至圖7係表示MTJ元件1之製造步驟之MTJ元件1之剖視圖。再者，於以下之說明中，為了簡化說明，省略關於光微影技術之說明。如圖3所示，首先，於半導體基板100形成擴散層101，其後，於半導體基板100上形成絕緣層20。絕緣層20使用例如氧化矽膜(SiO2 )。再者，絕緣層20可為單層膜，或者亦可為積層膜。其次，於絕緣層20內形成到達擴散層101之下部電極插塞(以下稱為「BEC插塞」)21。BEC插塞21使用例如鎢(W)。又，例如使用鉭(Ta)、鈦(Ti)、氮化鈦(TiN)、氮化鉭(TaN)、或該等之積層膜作為覆蓋W之底面及側面之障壁金屬。其次，藉由例如濺鍍而於絕緣層20及BEC插塞21上依序積層基底層22、記憶層11、隧道勢壘層12、界面層13、及非磁性層25。再者，為了促進MgO/CoFeB之結晶化，例如亦可於藉由濺鍍形成界面層13後進行退火處理，其後再次藉由濺鍍形成非磁性層25。基底層22將記憶層11與BEC插塞21電性連接。基底層22亦可為MgO、氮化鎂(MgN)、氮化鋯(ZrN)、氮化鈮(NbN)、氮化矽(SiN)、氮化鋁(AlN)、氮化鉿(HfN)、氮化鉭(TaN)、氮化鎢(WN)、氮化鉻(CrN)、氮化鉬(MoN)、氮化鈦(TiN)、或氮化釩(VN)等氮化合物或氧化合物。進而，亦可為含有Mg、Zr、Nb、Si、Al、Hf、Ta、W、Cr、Mo、Ti、V中之2種之氮化合物或氧化合物。即，並不限於由2種元素所構成之二元化合物，亦可為由3種元素所構成之三元化合物、例如氮化鈦鋁(AlTiN)等。氮化合物及氧化合物可獲得抑制接觸其等之磁性層之阻尼常數上升、降低寫入電流之效果。進而，藉由使用高熔點金屬之氮化合物或氧化合物，可抑制基底層材料向磁性層之擴散，可防止MR比之劣化。此處，所謂高熔點金屬係指熔點高於Fe及Co之材料，例如為Zr、Hf、W、Mo、Nb、Ti、Ta、及V、以及該等之合金。非磁性層25使用添加至界面層14之Mo。於界面層13，於後續步驟之例如IBE(ion beam etching，離子束蝕刻)中，注入非磁性層25之Mo，於表面附近形成界面層14。又，界面層13之表面之一部分藉由IBE而被蝕刻。因此，藉由例如濺鍍所形成之界面層13之膜厚大於作為界面層13及14所需要之膜厚。其次，如圖4所示，藉由例如利用IBE之物理加工方法，而將非磁性層25及界面層13之表面之一部分去除。IBE使用氬氣(Ar)、或氖氣(Ne)等惰性氣體。圖4之例表示使用氬氣之情形。於蝕刻非磁性層25時，非磁性層25(Mo)之一部分藉由Ar之離子束而被注入至界面層13表面附近(以下稱為「撞擊效應(knocking effect)」)。其結果為，如圖5所示，於界面層13之表面附近形成界面層14。界面層14中之Mo係藉由注入(撞擊效應)而添加，因此越朝向表面(遠離與界面層13之界面之方向)，濃度變得越高。其次，如圖6所示，藉由例如濺鍍而於界面層14上依序積層功能層15、參照層16、偏移消除層17、上覆層23、及硬質遮罩層24。上覆層23抑制偏移消除層17與硬質遮罩層24之反應。上覆層23亦可含有Pt、W、Ta、或Ru等。硬質遮罩層24使用例如金屬膜。硬質遮罩層24除作為電極之功能以外，亦可用作使MTJ元件1圖案化時之遮罩。因此，作為硬質遮罩層24，較理想為低電阻及耐擴散性優異之材料且耐蝕刻性或耐研磨性優異之材料。硬質遮罩層24亦可使用例如W、Ta、TaN、Ti、TiN等之單層膜、或包含該等膜之積層膜等。再者，亦可使用SiO2、或SiN等絕緣材料作為硬質遮罩層24。於此情形時，設置於硬質遮罩層24上之上部電極插塞(以下稱為「TEC插塞」)係以貫通硬質遮罩層24且底部接觸上覆層23之方式形成。其次，如圖7所示，藉由例如IBE或RIE(reactive ion etching，反應性離子蝕刻)，自硬質遮罩層24加工至基底層22，形成MTJ元件1。再者，於本實施形態中，對在界面層13之表面附近注入Mo而形成界面層14之情形進行了說明，但並不限定於此。例如，亦可使用添加有Mo之CoFeB之濺鍍靶，藉由濺鍍而形成界面層14。於此情形時，界面層14之Mo之濃度分佈變得均勻。進而，亦可於BEC插塞21與基底層22之界面設置緩衝層。緩衝層包含Al、鈹(Be)、Mg、鈣(Ca)、鍶(Sr)、鋇(Ba)、鈧(Sc)、釔(Y)、鑭(La)、Si、Zr、Hf、W、Cr、Mo、Nb、Ti、Ta、或V等。又，亦可包含該等之硼化物。硼化物並不限於由2種元素構成之二元化合物，亦可為包含2種元素之三元化合物。即，亦可為二元化合物之混合物。例如亦可為硼化鉿(HfB)、硼化鎂鋁(MgAlB)、硼化鉿鋁(HfAlB)、硼化鈧鋁(ScAlB)、硼化鈧鉿(ScHfB)、或硼化鉿鎂(HfMgB)。又，亦可將該等材料積層。藉由使用高熔點金屬及該等之硼化物，可抑制緩衝層材料向磁性層擴散，可防止MR比之劣化。1.3關於界面層附近之Mo之分佈其次，對界面層附近之Mo之分佈進行說明。圖8係表示隧道勢壘層12、界面層13及14、以及功能層15中之Mo之濃度分佈之圖表。再者，圖8之例表示於圖3至圖7所示之製造步驟中，隧道勢壘層12使用MgO、界面層13使用CoFeB、界面層14使用添加有Mo之CoFeB、功能層使用Ta之情形。如圖8所示，於隧道勢壘層12與界面層13之界面附近及界面層13中幾乎不存在Mo(或為檢測下限以下之濃度)。界面層14中之Mo之濃度係自與界面層13之界面朝向與功能層15之界面而增加。惟即便於界面層14與功能層15之界面，Mo之濃度亦不超過10 atomic%。1.4關於本實施形態之效果若為本實施形態之構成，則可提高磁性記憶裝置之可靠性。以下對本效果具體地進行說明。本實施形態之構成中，於MTJ元件1之隧道勢壘層12與功能層15(參照層16)之間具備界面層13及14。而且，可於界面層14添加非磁性材料(例如Mo、Ta、W、Hf、Nb、或Ti)，以非磁性材料之濃度自與界面層13之界面朝向與功能層15之界面而上升之方式具有濃度梯度。藉由對界面層14導入非磁性材料，可減少參照層16之飽和磁化Ms且提高參照層16之熱穩定性。又，於本實施形態之構成中，由於未對參照層16導入非磁性材料，故而參照層16之人工晶格不崩塌。進而，於隧道勢壘層12未混入非磁性材料。因此，幾乎不存在磁性體之極化率降低、MR比降低之情況。由此，可形成具備如下參照層16之MTJ元件1，該參照層16與未對界面層導入非磁性材料之情形相比，MR比亦幾乎不會降低，具有更低之飽和磁化Ms，且熱穩定性較高。由此，可提高MTJ元件1之可靠性，可提高磁性記憶裝置之可靠性。進而，藉由減少參照層16之飽和磁化Ms，可抑制使MRAM微細化時之鄰接記憶胞間之干涉或自參照層向記憶層之漏磁場。再者，亦可對功能層15使用與添加至界面層之非磁性材料相同之材料(例如Mo)。2.第2實施形態其次，對第2實施形態之磁性記憶裝置進行說明。第2實施形態中關於在MTJ元件1之界面層插入非磁性層(例如Mo層)之情形揭示4例。以下僅對與第1實施形態不同之方面進行說明。2.1第1例首先，對第2實施形態之第1例進行說明。第1例係對在界面層插入1層非磁性層之情形進行說明。圖9表示第2實施形態之第1例之磁性記憶裝置所具備之MTJ元件1之剖視圖。如圖9所示，MTJ元件1中自下層依序設置有記憶層11、隧道勢壘層12、3層界面層(自下層起為13a、30及13b)、功能層15、參照層16、及偏移消除層17。界面層13a及13b為磁性層，界面層30為非磁性層。界面層13a及13b係使用與第1實施形態之界面層13相同之磁性材料。圖9之例表示界面層13a及13b使用CoFeB之情形。再者，界面層13a與界面層13b亦可為不同之材料、組成比。界面層30係使用非磁性材料(例如Mo、Ta、W、Hf、Nb、或Ti)。圖9之例表示界面層30使用Mo之情形。界面層30、即Mo層僅插入1原子層亦可獲得Ms之降低效果。又，若界面層30之膜厚變厚，則界面層13a與參照層16之磁性耦合減弱。因此，界面層30之膜厚較佳為數Å至1 nm左右。2.2第2例其次，對第2例進行說明。第2例係對在界面層30(非磁性層)上積層添加有非磁性材料之磁性層之情形進行說明。圖10表示第2實施形態之第2例之磁性記憶裝置所具備之MTJ元件1之剖視圖。如圖10所示，MTJ元件1中自下層依序設置有記憶層11、隧道勢壘層12、3層界面層(自下層起為13、30、及31)、功能層15、參照層16、及偏移消除層17。界面層13及31為磁性層，界面層30為非磁性層。界面層31係使用添加有非磁性材料之磁性材料。圖10之例表示界面層31使用添加有Mo之CoFeB層之情形。2.3第3例其次，對第3例進行說明。第3例係對在界面層插入2層非磁性層之情形進行說明。圖11表示第2實施形態之第3例之磁性記憶裝置所具備之MTJ元件1之剖視圖。如圖11所示，MTJ元件1中自下層依序設置有記憶層11、隧道勢壘層12、5層界面層(自下層起為13a、30a、13b、30b、及13c)、功能層15、參照層16、及偏移消除層17。界面層13a、13b、及13c為磁性層，界面層30a及30b為非磁性層。界面層13a～13c使用與第1實施形態之界面層13相同之磁性材料。圖11之例表示界面層13a～13c使用CoFeB之情形。再者，界面層13a～13c亦可分別為不同之材料、組成比。界面層30a及30b使用與第1例相同之非磁性材料(例如Mo、Ta、W、Hf、Nb、或Ti)。圖11之例表示界面層30a及30b使用Mo之情形。再者，圖11之例表示於界面層插入2層非磁性層之情形，亦可插入3層以上。2.4第4例其次，對第4例進行說明。於第4例中，於與第1至第3例相同之構造(圖9～圖11)中，亦可對功能層15使用與界面層30a、30b、或界面層31所含之非磁性材料(例如Mo)相同之材料。2.5關於本實施形態之效果若為本實施形態之構成，則可獲得與第1實施形態相同之效果。進而，若為本實施形態之第3例之構成，則藉由將非磁性層(例如Mo層)設為多層而插入至界面層，可使每一層之非磁性層之膜厚變薄。藉此，可抑制界面層之上層與下層之間之磁性耦合減弱。由此，可抑制MR比之降低。再者，於第1例及第3例中，亦可於界面層插入添加有非磁性材料之磁性層31(例如添加有Mo之CoFeB層)代替非磁性層(30、30a、及30b)。3.第3實施形態其次，對第3實施形態之磁性記憶裝置進行說明。於第3實施形態中，對使用第1實施形態中所說明之MTJ元件1之MRAM進行說明。3.1關於MRAM之整體構成首先，對MRAM之整體構成進行說明。圖12係MRAM之方塊圖。如圖12所示，MRAM具備記憶胞陣列MCA、行控制電路3A及3B、列控制電路4、寫入電路5A及5B、及讀出電路6A。記憶胞陣列MCA係複數個記憶胞MC呈矩陣狀排列而構成。於記憶胞陣列MCA配設複數個字元線WLn(n為0～(i－1)之整數)、複數個位元線BLm(m為0～(j－1)之整數)、及複數個源極線SLm(m為0～(j－1)之整數)。將位元線BLm及源極線SLm之延伸方向設為行方向，將相對於行方向大致正交且為字元線WLn之延伸方向設為列方向。再者，於圖12中，位元線BLm、及源極線SLm於行方向上延伸，字元線WLn於列方向上延伸，但未必限於此，可適當變更。記憶胞MC連接於任一位元線BLm、源極線SLm、及字元線WLn。沿行方向排列之複數個記憶胞MC分別連接於共用之位元線BLm、及共用之源極線SLm。沿列方向排列之複數個記憶胞MC分別連接於共用之字元線WLn。記憶胞MC包括MTJ元件1、及選擇電晶體2。選擇電晶體2包括例如n通道MOSFET(metal oxide semiconductor field effect transistor，金屬氧化物半導體場效電晶體)。MTJ元件1之一端(例如硬質遮罩層24)連接於位元線BLm，另一端(例如BEC插塞21)連接於選擇電晶體2之汲極(源極)。選擇電晶體2之閘極連接於字元線WLn，源極(汲極)連接於源極線SLm。字元線WLn之一端連接於列控制電路4。列控制電路4基於來自外部之位址信號而控制字元線WLn之選擇/非選擇。於位元線BLm、及源極線SLm之一端及另一端連接行控制電路3A及3B。行控制電路3A及3B基於來自外部之位址信號而控制位元線BL、及源極線SL之選擇/非選擇。寫入電路5A及5B經由行控制電路3A及3B而連接於位元線BLm及源極線SLm之一端及另一端。寫入電路5A及5B分別具有用以產生寫入電流之電流源或電壓源等源極電路、及用以吸收寫入電流之匯流電路。寫入電路5A及5B於資料寫入時對自外部選擇之記憶胞(以下為選擇胞)供給寫入電流。寫入電路5A及5B於對MTJ元件1之資料寫入時，對應於寫入至選擇胞之資料而使寫入電流於記憶胞MC內之MTJ元件1上雙向流通。即，對應於寫入至MTJ元件1之資料，自位元線BLm朝向源極線SLm之寫入電流、或自源極線SLm朝向位元線BLm之寫入電流自寫入電路5A及5B被輸出。讀出電路6A經由行控制電路3A及3B而連接於位元線BLm及源極線SLm之一端及另一端。讀出電路6A包含產生讀出電流之電壓源或電流源、進行讀出信號之偵測及放大之感測放大器、及暫時保持資料之鎖存電路等。讀出電路6A於對MTJ元件1之資料之讀出時，對選擇胞供給讀出電流。讀出電流之電流值小於寫入電流之電流值(磁化反轉閾值)以使記憶層11之磁化不會因讀出電流而反轉。對應於供給有讀出電流之MTJ元件1之電阻值之大小，讀出節點之電流值或電位不同。基於對應於該電阻值之大小之變動量(讀出信號、讀出輸出)，判別MTJ元件1所記憶之資料。再者，於圖12所示之例中，讀出電路6A設置於行方向之一端側，但亦可將2個讀出電路分別設置於行方向之一端及另一端。3.2關於記憶胞之截面構成其次，對記憶胞之截面構成進行說明。圖13表示使用第1實施形態中所說明之MTJ元件1之記憶胞MC之剖視圖。再者，圖13之例表示於半導體基板100上形成選擇電晶體2之情形，但選擇電晶體2亦可具有閘極絕緣膜40及閘極電極41嵌入至半導體基板100之嵌入閘極構造。如圖13所示，於半導體基板100設置有元件分離區域103，且設有藉由元件分離區域103分離(包圍外周)之主動區域(active area)。元件分離區域103使用例如SiO2 。於主動區域之表面附近設置有作為選擇電晶體2之源極或汲極發揮功能之擴散層101及102。於主動區域上設置有選擇電晶體2之閘極絕緣膜40及作為字元線WLn發揮功能之閘極電極41。又，於半導體基板100及選擇電晶體2上設置有絕緣層20。MTJ元件1係底面經由BEC插塞21而連接於擴散層101，上表面經由上部電極插塞(TEC插塞)42而連接於作為位元線BLm發揮功能之配線層43。作為源極線SLm發揮功能之配線層45經由接觸插塞44而連接於擴散層102。3.3關於本實施形態之效果可將第1及第2實施形態中所說明之MTJ元件1應用於本實施形態之MRAM(磁性記憶裝置)。4.變化例實施形態並不限定於上述所說明之形態，可進行各種變化。例如，第1至第3實施形態可儘可能地進行組合。例如，亦可組合第1實施形態與第2實施形態之第1例而於第1實施形態之界面層14上形成界面層13b(例如CoFeB)。再者，上述實施形態中之所謂「連接」，亦包括於其間介置例如電晶體或電阻等其他部件而間接地連接之狀態。對本發明之若干種實施形態進行了說明，但該等實施形態係作為示例而提出者，並非意圖限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨內，並且包含於申請專利範圍所記載之發明及其均等之範圍內。[相關申請案] 本申請案享有以日本專利申請案2017-54910號(申請日：2017年3月21日)作為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
1‧‧‧MTJ元件
2‧‧‧選擇電晶體
3A‧‧‧行控制電路
3B‧‧‧行控制電路
4‧‧‧列控制電路
5A‧‧‧寫入電路
5B‧‧‧寫入電路
6A‧‧‧讀出電路
11‧‧‧記憶層
12‧‧‧隧道勢壘層
13‧‧‧界面層
13a～13c‧‧‧界面層
14‧‧‧界面層
15‧‧‧功能層
16‧‧‧參照層
17‧‧‧偏移消除層
20‧‧‧絕緣層
21‧‧‧BEC插塞
22‧‧‧基底層
23‧‧‧上覆層
24‧‧‧硬質遮罩層
25‧‧‧非磁性層
30‧‧‧界面層
30a‧‧‧界面層
30b‧‧‧界面層
31‧‧‧界面層
40‧‧‧閘極絕緣膜
41‧‧‧閘極電極
42‧‧‧上部電極插塞
43‧‧‧配線層
44‧‧‧接觸插塞
45‧‧‧配線層
100‧‧‧半導體基板
101‧‧‧擴散層
102‧‧‧擴散層
103‧‧‧元件分離區域
BL‧‧‧參照符號
BLm(m為0～(j－1)之整數)‧‧‧位元線
CoFeB‧‧‧鈷鐵硼
FL‧‧‧參照符號
IL‧‧‧參照符號
MC‧‧‧記憶胞
MCA‧‧‧記憶胞陣列
Mo‧‧‧鉬
Mo-CoFeB‧‧‧鉬-鈷鐵硼
RL‧‧‧參照符號
SCL‧‧‧參照符號
SL‧‧‧參照符號
SLm(m為0～(j－1)之整數)‧‧‧源極線
WLn(n為0～(i－1)之整數)‧‧‧字元線
圖1係表示磁穿隧接面元件之熱穩定化能與磁化反轉電流之關係之圖。圖2係第1實施形態之磁性記憶裝置所具備之磁穿隧接面元件之剖視圖。圖3～7係表示第1實施形態之磁性記憶裝置所具備之磁穿隧接面元件之製造步驟的剖視圖。圖8係表示第1實施形態之磁性記憶裝置所具備之磁穿隧接面元件中之Mo之濃度分佈的曲線圖。圖9係第2實施形態之第1例之磁性記憶裝置所具備之磁穿隧接面元件之剖視圖。圖10係第2實施形態之第2例之磁性記憶裝置所具備之磁穿隧接面元件之剖視圖。圖11係第2實施形態之第3例之磁性記憶裝置所具備之磁穿隧接面元件之剖視圖。圖12係第3實施形態之磁性記憶裝置之方塊圖。 圖13係第3實施形態之磁性記憶裝置所具備之記憶胞之剖視圖。

Claims (20)

  1. 一種磁性記憶裝置，其特徵在於具備：第1磁性層，其具有可變磁化方向；第1非磁性層，其設置於上述第1磁性層上；及第2磁性層，其設置於上述第1非磁性層上，具有固定之磁化方向；且 上述第2磁性層包含含有Mo(鉬)、Ta(鉭)、W(鎢)、Hf(鉿)、Nb(鈮)及Ti(鈦)中之至少一種之非磁性金屬。
  2. 如請求項1之磁性記憶裝置，其中上述第2磁性層包含：第1磁性區域，其設置於上述第1非磁性層上，含有上述非磁性金屬；第1非磁性區域，其設置於上述第1磁性區域上；及第2磁性區域，其設置於上述第1非磁性區域上，不含上述非磁性金屬。
  3. 如請求項2之磁性記憶裝置，其中上述第1磁性區域包含：第3磁性區域，其設置於上述第1非磁性層上，不含上述非磁性金屬；及 第4磁性區域，其設置於上述第3磁性區域上，含有上述非磁性金屬。
  4. 如請求項2之磁性記憶裝置，其中上述第1磁性區域包含：第3磁性層，其設置於上述第1非磁性層上，不含上述非磁性金屬；第2非磁性層，其設置於上述第3磁性層上，含有上述非磁性金屬；及 第4磁性層，其設置於上述第2非磁性層上。
  5. 如請求項3之磁性記憶裝置，其中 上述第4磁性層含有上述非磁性金屬。
  6. 如請求項2之磁性記憶裝置，其中上述第1磁性區域包含：第3磁性層，其設置於上述第1非磁性層上，不含上述非磁性金屬；第2非磁性層，其設置於上述第3磁性層上，含有上述非磁性金屬；第4磁性層，其設置於上述第2非磁性層上；第3非磁性層，其設置於上述第4磁性層上，含有上述非磁性金屬；及 第5磁性層，其設置於上述第3非磁性層上。
  7. 如請求項1之磁性記憶裝置，其中 上述第1磁性層含有Co(鈷)、Fe(鐵)、及Ni(鎳)中之至少一種。
  8. 如請求項1之磁性記憶裝置，其中 上述第1非磁性層含有MgO(氧化鎂)及Al2 O3 (氧化鋁)中之至少一種。
  9. 如請求項1之磁性記憶裝置，其中 上述第2磁性層含有Co、Fe、及Ni中之至少一種。
  10. 如請求項2之磁性記憶裝置，其中 上述第2磁性區域包含Co與Pt(鉑)之多層膜、Co與Ni之多層膜、Co與Pd(鈀)之多層膜、CoPt合金膜、CoNi合金膜、及CoPd合金膜中之至少一種。
  11. 如請求項1之磁性記憶裝置，其進而具備設置於上述第2磁性層上之第3磁性層。
  12. 一種磁性記憶裝置，其特徵在於具備：第1磁性層，其具有可變磁化方向；第1非磁性層，其設置於上述第1磁性層上；及第2磁性層，其設置於上述第1非磁性層上，具有固定之磁化方向；上述第2磁性層包含：第1磁性區域，其設置於上述第1非磁性層上，含有非磁性金屬；第1非磁性區域，其設置於上述第1磁性區域上；及第2磁性區域，其設置於上述第1非磁性區域上，不含上述非磁性金屬；且 上述第1磁性區域與上述第1非磁性層之界面之上述非磁性金屬之濃度，低於上述第1磁性區域與上述第1非磁性區域之界面之上述非磁性金屬之濃度。
  13. 如請求項12之磁性記憶裝置，其中 上述非磁性金屬為Mo、Ta、W、Hf、Nb、及Ti中之至少一種。
  14. 如請求項12之磁性記憶裝置，其中 上述第1磁性區域之上述非磁性金屬之濃度係自上述第1磁性區域與上述第1非磁性層之上述界面朝向上述第1磁性區域與上述第1非磁性區域之上述界面而變高。
  15. 如請求項12之磁性記憶裝置，其中 上述第2磁性層含有Co、Fe、及Ni中之至少一種。
  16. 如請求項12之磁性記憶裝置，其中 上述第2磁性區域包含Co與Pt之多層膜、Co與Ni之多層膜、Co與Pd之多層膜、CoPt合金膜、CoNi合金膜、及CoPd合金膜中之至少一種。
  17. 一種磁性記憶裝置之製造方法，其特徵在於包括如下步驟：形成具有可變磁化方向之第1磁性層；於上述第1磁性層上形成第1非磁性層；及於上述第1非磁性層上形成具有固定之磁化方向之第2磁性層；且上述第2磁性層包含含有Mo、Ta、W、Hf、Nb、及Ti中之至少一種之非磁性金屬。
  18. 如請求項17之磁性記憶裝置之製造方法，其中形成上述第2磁性層之上述步驟包括如下步驟：於上述第1非磁性層上形成含有上述非磁性金屬之第1磁性區域；於上述第1磁性區域上形成第1非磁性區域；及 於上述第1非磁性區域上形成不含上述非磁性金屬之第2磁性區域。
  19. 如請求項18之磁性記憶裝置之製造方法，其中形成上述第1磁性區域之上述步驟包括如下步驟：於上述第1非磁性層上形成不含上述非磁性金屬之第3磁性層；於上述第3磁性層上形成含有上述非磁性金屬之第2非磁性層；及 將上述第2非磁性層及上述第3磁性層之一部分去除，且於上述第3磁性層導入上述非磁性金屬。
  20. 如請求項19之磁性記憶裝置之製造方法，其中 於將上述第2非磁性層及上述第3磁性層之一部分去除且於上述第3磁性層導入上述非磁性金屬之上述步驟中，採用使用惰性氣體之離子束蝕刻。
TW106123762A 2017-03-21 2017-07-17 磁性記憶裝置及其製造方法 TWI682561B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2017-054910 2017-03-21
JP2017054910A JP2018157161A (ja) 2017-03-21 2017-03-21 磁気記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201836179A true TW201836179A (zh) 2018-10-01
TWI682561B TWI682561B (zh) 2020-01-11

Family

ID=63581938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123762A TWI682561B (zh) 2017-03-21 2017-07-17 磁性記憶裝置及其製造方法

Country Status (4)

Country Link
US (1) US10622545B2 (zh)
JP (1) JP2018157161A (zh)
CN (1) CN108630804B (zh)
TW (1) TWI682561B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732603B (zh) * 2019-06-25 2021-07-01 台灣積體電路製造股份有限公司 磁阻式隨機存取記憶體(mram)記憶體單元以及形成mram記憶體單元的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937958B2 (en) * 2013-11-06 2021-03-02 Yimin Guo Magnetoresistive element having a novel cap multilayer
US11376692B2 (en) * 2018-10-04 2022-07-05 Abb Schweiz Ag Articles of manufacture and methods for additive manufacturing of articles having desired magnetic anisotropy
JP6970654B2 (ja) * 2018-11-28 2021-11-24 株式会社東芝 磁気記憶装置
US20210351341A1 (en) * 2019-04-08 2021-11-11 Tdk Corporation Magnetic element, magnetic memory, reservoir element, recognizer, and method for manufacturing magnetic element

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3890893B2 (ja) * 2000-12-28 2007-03-07 日本電気株式会社 スピントンネル磁気抵抗効果膜及び素子及びそれを用いた磁気抵抗センサー、及び磁気装置及びその製造方法
JP2007294737A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
JP4380693B2 (ja) 2006-12-12 2009-12-09 ソニー株式会社 記憶素子、メモリ
US8259420B2 (en) * 2010-02-01 2012-09-04 Headway Technologies, Inc. TMR device with novel free layer structure
US8907436B2 (en) 2010-08-24 2014-12-09 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
KR101739952B1 (ko) * 2011-02-25 2017-05-26 삼성전자주식회사 자기 메모리 장치
US8698260B2 (en) * 2012-02-29 2014-04-15 Headway Technologies, Inc. Engineered magnetic layer with improved perpendicular anisotropy using glassing agents for spintronic applications
KR102105078B1 (ko) * 2013-05-30 2020-04-27 삼성전자주식회사 자기 기억 소자
US8962349B1 (en) * 2013-11-25 2015-02-24 Avalanche Technology, Inc. Method of manufacturing magnetic tunnel junction memory element
CN106463611B (zh) 2014-03-13 2020-03-27 东芝存储器株式会社 磁阻元件
CN103956249B (zh) * 2014-04-03 2017-06-30 中国科学院物理研究所 一种垂直各向异性人工反铁磁耦合多层膜材料
JP2016018964A (ja) * 2014-07-10 2016-02-01 株式会社東芝 磁気抵抗効果素子
KR102466342B1 (ko) * 2015-06-11 2022-11-15 삼성전자주식회사 자기 메모리 소자
US9972380B2 (en) * 2016-07-24 2018-05-15 Microsoft Technology Licensing, Llc Memory cell having a magnetic Josephson junction device with a doped magnetic layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732603B (zh) * 2019-06-25 2021-07-01 台灣積體電路製造股份有限公司 磁阻式隨機存取記憶體(mram)記憶體單元以及形成mram記憶體單元的方法
US11244983B2 (en) 2019-06-25 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM memory cell layout for minimizing bitcell area
US11800724B2 (en) 2019-06-25 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM memory cell layout for minimizing bitcell area

Also Published As

Publication number Publication date
CN108630804B (zh) 2022-01-11
JP2018157161A (ja) 2018-10-04
US10622545B2 (en) 2020-04-14
US20180277744A1 (en) 2018-09-27
TWI682561B (zh) 2020-01-11
CN108630804A (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
TWI682561B (zh) 磁性記憶裝置及其製造方法
US9780298B2 (en) Magnetoresistive element
TWI401680B (zh) 儲存元件以及記憶體
JP5040105B2 (ja) 記憶素子、メモリ
JP5148673B2 (ja) 磁気抵抗効果素子及び磁気メモリ
US10388343B2 (en) Magnetoresistive element and magnetic memory
JP3931876B2 (ja) 磁気抵抗デバイス及びその製造方法
JP4277870B2 (ja) 記憶素子及びメモリ
US20100200939A1 (en) Storage element and memory
US20070030724A1 (en) Memory element and memory
JP2009094104A (ja) 磁気抵抗素子
JP2008160031A (ja) 記憶素子及びメモリ
WO2018037777A1 (ja) 磁気抵抗素子及び電子デバイス
JP2007305882A (ja) 記憶素子及びメモリ
US9305576B2 (en) Magnetoresistive element
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
US10170519B2 (en) Magnetoresistive element and memory device
JP2006295000A (ja) 記憶素子及びメモリ
JP5294531B2 (ja) フリー磁性膜を具備する磁気トンネリング接合セル及びそれを含む磁気ｒａｍ
JP2007158369A (ja) 磁気抵抗デバイス及びその製造方法
JP2006179701A (ja) 磁気ランダムアクセスメモリ
US20230186963A1 (en) Magnetoresistive random access memory device
JP2006147947A (ja) 磁気抵抗効果素子およびその製造方法