JP2010074001A - スピンmos電界効果トランジスタ - Google Patents
スピンmos電界効果トランジスタ Download PDFInfo
- Publication number
- JP2010074001A JP2010074001A JP2008241566A JP2008241566A JP2010074001A JP 2010074001 A JP2010074001 A JP 2010074001A JP 2008241566 A JP2008241566 A JP 2008241566A JP 2008241566 A JP2008241566 A JP 2008241566A JP 2010074001 A JP2010074001 A JP 2010074001A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ferromagnetic layer
- ferromagnetic
- spin
- resistance state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】pウエル2にはソース領域3及びドレイン領域4が形成されている。ソース領域3上には強磁性体層6が形成され、ドレイン領域4上には強磁性体層9が形成されている。強磁性体層9上には、非磁性体層10、第3強磁性体層11が形成されている。pウエル2上にはオーミック電極13が形成されている。強磁性体層6と強磁性体層11は磁化が不変とされ、強磁性体層9は磁化が可変とされる。さらに、強磁性体層11とオーミック電極13との間には、強磁性体層9を介して電流が流される。
【選択図】 図1
Description
スピンMOSFETの書き換えは、ソースおよびドレインに付与した磁性体間にチャネルを通してスピン注入電流を流し、磁性体を磁化反転させることにより行う。磁化の向きはスピン注入電流の向きにより決まる。スピン注入電流による磁化反転電流は、高抵抗状態から低抵抗状態への磁化反転電流Ic(高から低)と、低抵抗状態から高抵抗状態への磁化反転電流Ic(低から高)の比icを以下で定義する。
また、高抵抗状態から低抵抗状態への磁化反転電圧Vc(高から低)と、低抵抗状態から高抵抗状態への磁化反転電圧c(低から高)の比Vcを以下で定義する。
vcは、icとMRを用いて以下であらわせる。
磁性体にスピン偏極率の高い材料、もしくは磁性体と半導体の間にスピンフィルターとなるトンネルバリア層を挿入したスピンMOSFETでは、MRを1000%以上の大きな値にすることができる。一方、MRが高いスピンMOSFETにおいても、icは0.5から2程度の値である。そのため、MRが大きなスピンMOSFETでは、vcが大きな値となる。つまり、高抵抗状態から低抵抗状態への磁化反転電圧Vc(高から低)が、低抵抗状態から高抵抗状態への磁化反転電圧c(低から高)に比べて非常に大きくなる。例えばVc(低から高)=1V、MR=1000%、ic=2の場合、Vc(高から低)=5.5Vとなる。
ACM Transactions on Storage, Vol. 2, No. 2, 2006, pp. 197-219
本発明の第1実施形態によるn型スピンMOSFETの書き込み方法を、図1(a)、図1(b)、図2(a)及び図2(b)を参照して説明する。
図3は、第2実施形態のn型スピンMOSFETの構造を示す断面図である。
図4は、第3実施形態のp型スピンMOSFETの構造を示す断面図である。
図5は、第4実施形態のp型スピンMOSFETの構造を示す断面図である。
本実施形態は、複数のスピンMOSFETを略同時にスピン注入電流により磁化反転する方法であり、図6を用いて説明する。
本実施形態によるn型スピンMOSFETの書き込み方法を、図8(a)及び図8(b)を参照して説明する。
本実施形態によるp型スピンMOSFETの書き込み方法を、図9(a)及び図9(b)を参照して説明する。
図1に示した第1実施形態ではpウエル2上にオーミック電極13を形成したが、図10に示すように、このオーミック電極13に換えて、pウエル2上にトンネルバリア層25/強磁性体層26/反強磁性体層27の順序で積層された構造を形成してもよい。このような構造では、強磁性体層26における電子のスピンがドレイン領域を介して強磁性体層9に注入されるため、強磁性体層9の磁化反転をアシストすることができる。なお、このような構造は、図3、図4、図5、図6、及び図7に示した実施形態にも適用でき、同様な効果を得ることができる。
Claims (9)
- 半導体領域に形成されたソース領域及びドレイン領域と、
前記ソース領域あるいは前記ドレイン領域のいずれか一方上に形成された第1強磁性体層と、
前記ソース領域あるいは前記ドレイン領域のいずれか他方上に形成された第2強磁性体層と、
前記第2強磁性体層上に形成された非磁性体層と、
前記非磁性体層上に形成された第3強磁性体層と、
前記半導体領域上に形成されたオーミック電極とを具備し、
前記第1強磁性体層と前記第3強磁性体層は磁化が不変とされ、前記第2強磁性体層は磁化が可変とされ、
前記第3強磁性体層と前記オーミック電極との間には前記第2強磁性体層を介して電流が流されることを特徴とするスピンMOS電界効果トランジスタ。 - 半導体領域に形成されたソース領域及びドレイン領域と、
前記ソース領域あるいは前記ドレイン領域のいずれか一方上に形成された第1強磁性体層と、
前記ソース領域あるいは前記ドレイン領域のいずれか他方上に形成された第2強磁性体層と、
前記第2強磁性体層上に形成された非磁性体層と、
前記非磁性体層上に形成された第3強磁性体層と、
前記ソース領域あるいは前記ドレイン領域の前記いずれか他方上に形成された導電体層とを具備し、
前記第1強磁性体層と前記第3強磁性体層は磁化が不変とされ、前記第2強磁性体層は磁化が可変とされ、
前記第3強磁性体層と前記導電体層との間には前記第2強磁性体層を介して電流が流されることを特徴とするスピンMOS電界効果トランジスタ。 - 前記半導体領域は第1導電型の半導体領域であり、前記ソース領域及び前記ドレイン領域は第2導電型の半導体領域であり、前記スピンMOS電界効果トランジスタは第2導電型のスピンMOS電界効果トランジスタであることを特徴とする請求項1または2に記載のスピンMOS電界効果トランジスタ。
- 前記第1強磁性体層と前記第3強磁性体層は、磁化が略平行あるいは略反平行のいずれかに固定されていることを特徴とする請求項1乃至3のいずれかに記載のスピンMOS電界効果トランジスタ。
- 前記ソース領域あるいは前記ドレイン領域の前記いずれか一方と前記第1強磁性体層との間に形成された第1トンネルバリア層と、
前記ソース領域あるいは前記ドレイン領域の前記いずれか他方と前記第2強磁性体層との間に形成された第2トンネルバリア層と、
をさらに具備することを特徴とする請求項1乃至4のいずれかに記載のスピンMOS電界効果トランジスタ。 - 前記導電体層は強磁性体であり、
前記ソース領域あるいは前記ドレイン領域の前記いずれか他方と前記導電体層との間にトンネルバリア層をさらに具備することを特徴とする請求項2に記載のスピンMOS電界効果トランジスタ。 - 前記非磁性体層は厚さが3nm以下の絶縁体であり、前記非磁性体層は前記第2トンネルバリア層より薄いことを特徴とする請求項5に記載のスピンMOS電界効果トランジスタ。
- 前記非磁性体層は厚さが5nm以下の銅であることを特徴とする請求項1乃至6のいずれかに記載のスピンMOS電界効果トランジスタ。
- 前記半導体領域中に複数の前記スピンMOS電界効果トランジスタを具備し、
前記複数のスピンMOS電界効果トランジスタが有する複数の前記第3強磁性体層と前記オーミック電極との間には、前記スピンMOS電界効果トランジスタが有する前記第2強磁性体層をそれぞれ介して電流が流されることを特徴とする請求項1に記載のスピンMOS電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008241566A JP4966277B2 (ja) | 2008-09-19 | 2008-09-19 | スピンmos電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008241566A JP4966277B2 (ja) | 2008-09-19 | 2008-09-19 | スピンmos電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010074001A true JP2010074001A (ja) | 2010-04-02 |
JP4966277B2 JP4966277B2 (ja) | 2012-07-04 |
Family
ID=42205499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008241566A Expired - Fee Related JP4966277B2 (ja) | 2008-09-19 | 2008-09-19 | スピンmos電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4966277B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8576601B2 (en) | 2011-02-24 | 2013-11-05 | Kabushiki Kaisha Toshiba | Content addressable memory |
CN105745760A (zh) * | 2013-11-20 | 2016-07-06 | Tdk株式会社 | 磁阻效应元件、Spin-MOSFET、磁传感器以及磁头 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193595A (ja) * | 2002-11-26 | 2004-07-08 | Toshiba Corp | 磁気セル及び磁気メモリ |
JP2006032915A (ja) * | 2004-06-16 | 2006-02-02 | Toshiba Corp | スピントランジスタ、プログラマブル論理回路および磁気メモリ |
JP2006286726A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | スピン注入fet |
JP2008066606A (ja) * | 2006-09-08 | 2008-03-21 | Toshiba Corp | スピンメモリ及びスピンfet |
JP2009059820A (ja) * | 2007-08-30 | 2009-03-19 | Tdk Corp | スピントランジスタ及び半導体メモリ |
-
2008
- 2008-09-19 JP JP2008241566A patent/JP4966277B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193595A (ja) * | 2002-11-26 | 2004-07-08 | Toshiba Corp | 磁気セル及び磁気メモリ |
JP2006032915A (ja) * | 2004-06-16 | 2006-02-02 | Toshiba Corp | スピントランジスタ、プログラマブル論理回路および磁気メモリ |
JP2006286726A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | スピン注入fet |
JP2008066606A (ja) * | 2006-09-08 | 2008-03-21 | Toshiba Corp | スピンメモリ及びスピンfet |
JP2009059820A (ja) * | 2007-08-30 | 2009-03-19 | Tdk Corp | スピントランジスタ及び半導体メモリ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8576601B2 (en) | 2011-02-24 | 2013-11-05 | Kabushiki Kaisha Toshiba | Content addressable memory |
CN105745760A (zh) * | 2013-11-20 | 2016-07-06 | Tdk株式会社 | 磁阻效应元件、Spin-MOSFET、磁传感器以及磁头 |
Also Published As
Publication number | Publication date |
---|---|
JP4966277B2 (ja) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11594575B2 (en) | Magnetic tunnel junction structures and related methods | |
US10529914B2 (en) | Magnetic memory | |
US10886460B2 (en) | Magnetic tunnel junction device with spin-filter structure | |
JP4528660B2 (ja) | スピン注入fet | |
US7203090B2 (en) | High output nonvolatile magnetic memory | |
CN100481518C (zh) | 自旋晶体管 | |
JP4693634B2 (ja) | スピンfet | |
CN101140952B (zh) | 自旋金属氧化物半导体场效应晶体管 | |
US10483459B2 (en) | Magnetic memory | |
TWI391928B (zh) | 自旋累積磁化反轉型記憶體元件及自旋隨機存取記憶體 | |
US20180268886A1 (en) | Magnetic memory | |
US20150311901A1 (en) | A nonvolatile magnetic logic device | |
JP2014203931A (ja) | 磁気メモリ、スピン素子およびスピンmosトランジスタ | |
JP2010278442A (ja) | スピントルク磁気抵抗構造体 | |
US8958239B2 (en) | Magnetic memory element, magnetic memory device, spin transistor, and integrated circuit | |
US10923531B2 (en) | Nonvolatile memory device having an oxidized magnetic material film around a magnetic material layer and method of manufacturing the same | |
US11631804B2 (en) | Magnetoresistive effect element and magnetic memory | |
JP2016178254A (ja) | スピントランジスタメモリ | |
JP2004014806A (ja) | 磁気抵抗素子および磁気メモリ | |
JP5075863B2 (ja) | スピントランジスタ、このスピントランジスタを備えたリコンフィギャラブル論理回路および磁気メモリ | |
JP4966277B2 (ja) | スピンmos電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120330 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4966277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |