TWI261352B - Magnetic memory device - Google Patents

Magnetic memory device Download PDF

Info

Publication number
TWI261352B
TWI261352B TW092106779A TW92106779A TWI261352B TW I261352 B TWI261352 B TW I261352B TW 092106779 A TW092106779 A TW 092106779A TW 92106779 A TW92106779 A TW 92106779A TW I261352 B TWI261352 B TW I261352B
Authority
TW
Taiwan
Prior art keywords
magnetic
resistance element
memory device
wiring
magnetic resistance
Prior art date
Application number
TW092106779A
Other languages
English (en)
Other versions
TW200402874A (en
Inventor
Ken Kajiyama
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200402874A publication Critical patent/TW200402874A/zh
Application granted granted Critical
Publication of TWI261352B publication Critical patent/TWI261352B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Description

1261352 邊方向一致，並使用寫入配線之電流所形成的磁場，將磁 性自由層3的磁化反轉，該磁化反轉可讀出流經隧道絕緣膜 2的隧道電流變化，亦即TMR元件的MR比。 如前所述，以往之矩形平面型TMR元件在其周邊部會產 生不規則磁區，此外’ TMR元件越微細化，對全面積之周 邊邵的面積比越增加，故TMR元件越微細化，比越大幅 降低，並減少磁性記憶裝置的讀出容限。此外，為減低反 磁場影響造成的不規則磁區產生，使用長邊較長的矩形平 面型TMR元件時，由於必須與長邊大小一致而形成配線或 電極，故對磁性記憶裝置的高密度化、高積體化有很大的 限制。 圖14係顯示使用矩形平面型TMR元件而構成交點式的以 往之磁性記憶裝置的主要部分。圖14所顯示磁性記憶裝置 的主要部分係由以下構成：矩形平面型TMr元件，其係由 磁性固定層1、隧道絕緣膜2及磁性自由層3所構成；寫入/ 讀出共通配線6a，其電性連接於TMR元件的磁性自由層3 ; 寫入/讀出共通配線7a，其電性連接於TMR元件的磁性固定 層1。 如此’藉由將寫入配線及讀出配線全部共通化，使配線 構成單純化，以將某程度之TMR元件陣列高密度化，但由 於必須與矩形平面型TMR元件的長邊大一钤而你胡相舻 線，故無法使磁性記憶裝置達成充分的高密度化。 <第一實施例> 其次，使用圖1及2，說明第一實施例之TMR元件的構造 84510 1261352 與製造方法。
在筒型磁性固定層1 3 ’以形成筒型TMR 圖1為TMR元件主要部分的立體圖， 上經由隧道纟巴緣膜2而積層磁性自由層 元件。 圖中箭頭係顯示磁性自由層的磁化Mz，其使用磁性固定 層1而固定於相對於基板表面而垂直的筒型軸方向（Z軸方 向)’藉由使用寫入配線之電流所形成的磁場將磁性自由層 的磁化MZ反轉，可記憶二值資訊。如此，於軸方向較長的 筒型TMR元件與以往之長度較長的矩形平面型tmr元件相 比，由於不會在長邊周邊部產生不規則磁區產生，故可大 幅提昇MR比。 此外，由於前述筒型TMR元件於軸方向形成較長，故反 磁場的影響最小’ i筒型終端部附近不規則磁區的產生亦 最少’而可進一步改善黯比。3夕卜，圖1中，為容易觀看 筒型TMR元件的剖面構造而將軸方向縮短，並顯示省略筒 型中心部内部構造的圖。 使用圖2A至2D說明筒型TMR元件的剖面構造及製造方 法。 圖2A所示筒型TMR元件係使用以下構件而形成圓筒型： 構成筒中心軸的圓形剖面之插塞5、形成於插塞5表面上的 層間絕緣膜4、形成於層間絕緣膜4上的磁性固定看1、形成 於磁性固疋層1上的隧道絕緣膜2、及形成於隧遒絕緣膜2上 的磁丨生自由層3。如後所述，插塞5係用於寫入磁性自由層3 者0 84510 1261352 圖2B所示筒型TMR元件中，層間絕緣膜锡呈大致矩形剖 面於其上可積層大致矩形剖面的磁性固定層工、隨道絕緣 膜2及磁性自由層3。其他則與圖2A相同構成。此時，插塞$ 係主大致矩形剖面，於其上即使積層層間絕緣膜4、磁性固 疋層1隧迢絕緣膜2及磁性自由層3，也可得到大致相同的 寫入功能。 圖2C所示筒型TMR元件中，與圖2A不同處係沒有插塞5a 及磁性固定層1間的層間絕緣膜4。亦即，圖2匸所示筒型 兀件中，插塞5a與磁性固定層i係電性連接。如後所述，由 於插塞5a兼具寫入/讀出功能，故圖2(3中，與圖2八及2^的插 塞5區別，係作為寫入/讀出共通插塞5a。 圖2D所示筒型TMR元件中，與圖2B不同處係插塞化呈大 致矩形剖面，且省略層間絕緣膜4而將插塞化與磁性固定層 1電性連接，以作為寫入/讀出共通插塞5a。 前述筒型TMR元件中，在筒型隧道絕緣膜2内部表面形成 磁性固定層1，並經由隧道絕緣膜2與磁性固定層丨相對而形 成磁性自由層3，以覆蓋前述隧道絕緣膜2外部表面，但也 可逆積層順序，在筒型隧道絕緣膜2内部表面形成磁性自由 層3 ’經由隧道絕緣膜2與磁性自由層3相對而形成磁性固定 層1，以覆蓋隧道絕緣膜2外部表面。 <第二實施例> 使用圖3說明在矽基板上將筒型tmR元件積體化之第二 實施例的磁性記憶裝置。 圖3所示磁性記憶裝置係由以下所構成：筒型TMR元件， -9- 84510 1261352 其係由磁性固定層丨、隧道絕緣膜2及磁性自由層3所構成· 層間、、、巴緣膜4 (未圖示）；寫入插墓5，其設於筒型tmr元件 内側；寫入配線（位元線）6，其連接於寫入插塞$ 一終端部· 寫入配線（字元線）7,其設於筒型TMR元件外側，並與硬基 板平行；讀出電極9，其經由與磁性固定層丨側面形狀一致 而去除的部分，與前述磁性固定層1電性連接，並與硬基板 15相平行；讀出配線8，其連接讀出電極9 ;讀出電極， 其經由與磁性自由層3側面形狀一致而去除的部分而電性 連接’並與矽基板15相平行；讀出插塞丨丨，其一終端部連 接讀出電極ίο;寫入選擇電晶體12，其形成於矽基板15; 及讀出選擇電晶體13。 如此，為了使讀出電極9與磁性固定層1側面形狀一致而 將其部分去除，且為了使讀出電極1〇與磁性自由層3側面形 狀一致而將其邵分去除，進行電性連接時，由於可使用自 行整合的製程，故可易於製造磁性記憶裝置。 窝入插塞5的另一終端部係連接於寫入選擇電晶體12的 一電泥端子（源極或汲極區域），讀出插塞丨丨的另一終端部係 連接於讀出選擇電晶體13的一電流端子（源極或汲極區域）。 另外，形成可確保寫入/讀出電流之配線系時，不一定侷 限於寫入插塞5及讀出插塞U的另一終端部連接於圖3所示 窝入選擇電晶體12及讀出選擇電晶體n之構造。此係與以 下所有實施例相同之事項。 在此，磁性固定層1係作為筒型TMR元件的基準層，其發 揮以下作用··使經由隧道絕緣膜2且為與磁性固定層丨相對 84510 -10- !261352 而形成之磁性自由層3的磁化方向與筒型TMR元件軸方向 一致。如此，利用磁性固定層丨使磁性自由層3的磁化方向 與筒型軸方向一致，並使用連接於寫入配線6之寫入插塞5 及寫入配線7的電流所形成的磁場將磁性自由層3的磁化反 轉，該磁化反轉通過讀出配線8、讀出電極9及讀出電極1〇、 讀出插塞1卜讀出選擇f晶體13而讀出流經隨道絕緣膜2的 隧道電流變化，亦即筒型TMR元件的MR比。 使用於軸万向較長的筒型TMR元件與以往之矩形平面型 TMR元件相比，由於元件的長邊方向係相對於矽基板表面 而垂直配置，故可大幅提昇面積效率，並減少周邊部之不 規則磁區的產生，即使丁“以元件微細化也可維持高比， 且可確保寫人/項出動作m，以作為高積體化之磁性記憶 裝置。 另外，圖3中係省略層間絕緣膜4，由於前述磁性記憶裝 置係使用積體電路技術而製造，故形成層間絕緣膜4以埋入 矽基板上的配線構造整體。此外，筒型tmr元件藉由將插 塞製程變形，可更容易導入磁性記憶裝置。 <第三實施例> ，使用圖4就明第二實施例。該磁性記憶裝置係由以下構 成：寫入/讀出共通插塞5a，其設於筒型TMR元件内側，並 電性連接於磁性固定層1 ;寫入/讀出共通配線6a，其電性 連接於插基5a—終端部；寫入配線7，其設於筒型TMR元件 外側，並與矽基板15相平行；讀出電極1〇，其經由與磁性 自由層3側面形狀一致而去除的部分而電性連接，並與矽基 84510 1261352 板15相平行，碩出插塞11，其一終端部連接於讀出電極1 〇 ; 寫入選擇電晶體12，其形成於矽基板丨5 ;及讀出選擇電晶 體13。 另外’寫入/讀出共通插塞5a的另一終端部係連接於寫入 選擇電晶體之一電流端子，讀出插塞丨丨的另一終端部係連 接於讀出選擇電晶體之一電流端子。 在此，使用連接於寫入/讀出共通配線6a的插塞5a及寫入 配線7的電流所形成的磁場將磁性自由層3的磁化反轉，並 通過連接於寫入/讀出共通配線以的插塞5a、讀出電極1〇、 讀出插塞11及讀出選擇電晶體丨3而讀出該磁化反轉所造成 隨道絕緣膜2的隧遒電流變化。 第三實施例中，由於插塞5a連接於磁性固定層1，故寫入 電流流至磁性固定層1，但由於寫入電流未流至用以反轉磁 化之磁性自由層3，故對磁性記憶裝置的寫入容限無任何影 響。如此，將插塞5a與磁性固定層1電性連接，作為寫入/ 項出共通電極用，以簡化磁性記憶裝置的製程並減少配線 數’從而與第二實施例相比可達成高積體化。 <第四實施例> 使用圖5說明第四實施例。該磁性記憶裝置係由以下構 成·寫入/讀出共通插塞5a，其設於筒型TMR元件内側，並 電性連接於磁性固定層i ;寫入/讀出共通配線6a，其連接 於插塞5a—終端部；寫入/讀出共通配線7a，其設於筒型 TMR元件外側，經由與磁性自由層3侧面形狀一致而去除的 邵分而電性連接，並與矽基板15相平行；寫入/讀出配線 84510 -12- 1261352 1 〇a，其同樣設於筒型TMR元件外側，經由與磁性自由層3 側面形狀一致而去除的部分而電性連接，並與矽基板15相 平行；及寫入選擇電晶體12，其形成於矽基板15。 另外’鳥入/讀出共通插塞5a的另一端子係連接於寫入選 擇電晶體12之一電流端子。 在此，使用連接於寫入/讀出共通配線6a的插塞5a及寫入/ 謂出共通配線7a、l〇a的電流所形成的磁場將磁性自由層3 的磁化反轉，並通過連接於寫入/讀出共通配線6a的插塞 5a、寫入/讀出共通配線〜、1〇a而讀出該磁化反轉所造成隧 道絕緣膜2的隧道電流變化。 另外，第四實施例中，寫入筒型TMR元件的磁性自由層3 時，由於在相平行的一對寫入/讀出共通配線7a、1〇a流動逆 向電流，故電流所形成的磁場會相互增強，並具有將寫入 磁性自由層3的磁場均一化之作用。此外，由於利用寫入/ 讀出共通配線7a、10a可從磁性自由層3兩側面讀出隧道電 /荒的k化，故根據第四實施例，可得到寫入/讀出容限較大 之1電晶體/1 TMR型高積體化磁性記憶裝置。 <第五實施例> 使用圖6說明第五實施例。該磁性記憶裝置係由以下構 成·寫入/讀出共通插塞5a，其設於筒型TMR元件内側，並 電性連接於磁性固定層丨；寫入/讀出共通配線以，其連接 於插塞5a—終端部；寫入/讀出共通配線〜，其設於筒型 TMR兀件外侧，經由與磁性自由層3側面形狀一致而去除的 部分而電性連接’並與矽基板15相平行；及寫入選擇電晶 84510 -13- 1261352 體12，其形成於矽基板1 5。 另外，寫入/讀出共通插塞5a的另一端子係連接於寫入選 擇電晶體12—電流端子。 在此，使用連接於寫入/讀出共通配線6a的插塞化及寫入/ 項出共通配線7a的電流所形成的磁場將磁性自由層3的磁 化反轉，並通過寫入/讀出共通配線7a、插塞5a、寫入/讀出 共通配線IGa而讀出該磁化反轉所造成隨道絕緣膜2的隨道 電流變化。 第五實施例之磁性記憶裝置相當於圖12所說明之交點 式，藉由將配線構成單純化，可實則電晶體/itmr型高積 體化之磁性記憶裝置。 ^ <第六實施例> 使:圖7-10說明第六實施例。該實施例係圖“所示第二 乃至第五實施例之寫入配線7及寫入/讀出配線π的變形 便用圖7說明圖3所示第 歹'。圖7所示窝入配線7係接觸層間絕緣膜20外部表面，, 與層間絕緣膜20所覆蓋筒型TMR元件外部表面的形狀一至 ± ’、他配線構成與第：實施例之磁性記憶裝置i 二’_極9係與磁性固定…電性連接，讀出電㈣ Μ磁性自由層3電性連接。 江如圖7所示，配置與珍基板相平行之環狀寫入配線7,女 :頭所心動寫入電流時，與圖3所示直線形寫入配⑽ 可使馬入電流所形成的Ζ軸方向磁場均一，並增加與權 84510 -14- 1261352 性自由層3的磁結合，以會現穹 …見舄入备限較大之磁性記憶裝 置。 使用請明圖4所示第三實施例之寫入配線7的變形 例。寫人配線7係接觸制絕緣膜料部表面，以與層間絕 緣膜20所覆蓋筒型TMR元件外部表面的形狀—致而捲入。 其他配線構成與圖4所千筮二舍#彳 、口 4所不罘一貝她例〈磁性記憶裝置相 同，讀出電極10係與磁性自由層3電性連接，寫入/讀出共 通插塞5a係與磁性固定層i電性連接。 … 與圖7相同，配置與石夕基板相平行之環狀寫入配線7,如 箭頭所示流動寫人電流時’可實現寫人容限較大之磁性記 憶裝置。 使用圖9說明圖5所示第四實施例之寫入/讀出共通配線 7a、l〇a的變形例。寫入/讀出共通配線〜、心係電性連接 磁性自由層3外部表面，以命# μ Ap ^以M磁性自由層3所構成的筒型 TMR元件外部表面的形狀_致而捲入。其他配線構成與圖$ 所示第四實施例之磁性記憶裝置相同，寫人/讀出共通插塞 5a係與磁性固定層1電性連接。 如圖9所示，配置鱼石々其主：_L τ /、夕基板表面相平行之一對環狀寫入配 線7a、l〇a’如箭頭所示流動相互逆向的寫入電流時，相較 於圖5所示在-對直線形寫入配線7a、心流動相互逆向的 窝入電流’可使寫入電流所形成的Z轴方向磁場均一，並搀 加與磁性自由層3的磁結合，以可實現寫人容限較大之磁性 記憶裝置。
另外’藉由寫入/讀出共通配線7a、⑽的電阻，於空隙D 84510 - 15 - 1261352 生％亿差，孩電位差使相互逆向的電流流動於空隙D之磁 ::由層3。但是’由於磁性自由層3的電傳導度很小，故 、'見逆向電流所造成磁性記憶裝置的寫入容限降低。 因此，一般越縮小空隙D，越使寫入電流所形成的ζ軸方 :磁場均-而增加與磁性自由層3的磁結合，並可實現寫入 合大之1思晶體/1 TMR型高積體化磁性記憶裝置。 使用圖1〇說明圖6所示第五實施例之寫入/讀出共通配線 7哨形例。寫入/讀出共通配線㈣電性連接磁性自由層3 卜部表面以與磁性自由層3所構成的筒型元件外部表 面的形狀-致而捲人。其他配線構成與圖6所示第五實施例 之磁性記憶裝置相同’寫入/讀出共通插塞^係與磁性固定 層1電性連接。 如圖10所示’配置與梦基板表面相平行之環狀寫入/讀出 共通配線7a，並如箭頭所示流動寫人電流，可實現“容 限大之1電晶體/1 TMR型高積體化磁性記憶裝置。 <第七實施例> 使用圖11及12說明第七實施例。具備TMR元件之磁性記 憶裝置中，詳細說明前述筒型TMR元件組入以往^電晶體 TMR型或交點式單元陣列構成時的寫入/讀出動作的概 要’尤其筒型TMR元件的讀ψ說从▲ 卞％貝出動作中感測放大器與筒型 TMR元件的連接上所產生的優點。 圖11係顯示1電晶 η 1MK型早元陣列的構成。虛線所 圍的區域23中’第-單元係由電阻所表示的tmr元件21 串聯連接的單τό電晶體㈣構成。第二單元係由贿元 84510 •16- 1261352 22及串聯連接的單元電晶體Q2所構成。第一、第二單元係 連接於頌出夺元線WL1與一對行線（户-a ' 丁叮、求（伋兀線）SL1、/SL1間。 在單元陣列可形成列選擇電路24、杆 仃1^擇電路25、行選擇 電晶體Q3、Q4及感測放大器26。 、在此，™R元件21、22的—端子（例如，圖4的插塞5a)連 接行選擇線SLl ' SL2，TMR元件21、22的另—端子（例如， 圖4的電極10)則經由單元電晶體Qi、匕而接地。 =先’說明寫人TMR元件21、22的動作。寫人動作係藉 由寫入電流流至虛線的窝入字元線w L i與行選擇電晶體 Q3、Q4所選擇一對行線SLi、/SLW進行。 虛線的寫入字元線WLl對應圖4的寫入配線7，任一行選 擇電晶體Q3、Q4相當於圖4的寫入選擇電晶體12。因此，圖 11中，與寫入字元線\^!^直交的行選擇線SLi係與圖4之 TMR元件的行5a相連接。 進行矣入動作時，寫入電流流至列選擇電路Μ所選擇的 寫入字7L線WL及行選擇電路25所選擇的一對行線SLi、 /SL!，並使一對TMR元件磁化。此時，利用輸入部的切換 開關（未圖示）將感測放大器26分開。 進订讀出動作時，微小讀出電流流至一對行線、 /SLl ’利用感測放大器26讀出一對TMR元件間所產生的電 阻變化。此時，與TMR元件内部表面整受電性連接之圖4 的行5a連接於圖丨丨的感測放大器26。 其次’利用圖12說明前述TMR元件所形成之交點式TMR 凡件的單元陣列構成。圖12中，列及行的選擇係由一端子 84510 -17- 1261352 接地之開關的開閉而顯示。感測放大器3 7係具備輸入緩衝 器35 、 36 。 首先，說明寫入動作。將記憶資料寫入TMR元件27時， TMR元件27自感測放大器分開，將列側開關28導通，使寫 入電流Ir流至連接開關28之一字元線。此外，將行側開關 29導通，使寫入電流Ic流至連接開關29之一位元線。如此， 記憶資料可寫入TMR元件27。 其次，讀出TMR元件30的記憶資料時，將開關3 1斷路， 使連接於TMR元件30 —端子的字元線從接地分開，再將開 關32導通，從接地將連接於TMR元件30另一端子的位元線 分開，並使用開關33、34將該等字元線及位元線連接至感 測放大器37，藉由微小讀出電流流至TMR元件30，以檢出 磁化反轉所產生TMR元件3 0的電阻變化。感測放大器3 7與 字元線及位元線的連接或分開係利用未圖示的切換開關而 進行。 在此’由於與内部表面整面電性連接之TMR元件的行化 連接任一字元線或位元線，故即使為圖12的交點式電路， 興圖11相同，TMR元件的行5 a係連接於感測放大器。 如此，可述筒型TMR元件的行5a具有下列優點：作為將 TMR兀件微小讀出電流傳導至感測放大器之電流端子，使 電性連接面積擴大，且佔有面積縮小。 前述筒型TMR元件中，元件外部表面只與筒型兩端部一 致而作為容可經由隧道絕緣膜大致將前面作為愈内 部表面相對之電流端子’以利用高败比檢出高感度的讀出 84510 -18 - 1261352 電流。 但是，
量各種變形例。此外， 但對於筒型TMR元件的剖面形狀也可考 外，包含磁性固定層1、磁性自由層3之 筒型TMR元件的構造與積層方法，亦有多種變形例。 第二乃至第七實施例中，筒型TMR元件的磁性固定層與 其内侧插塞的連接方法、筒型TMR元件的磁性自由層與其 外侧電極及配線的連接方法，藉由相互替換對象，可構成 各種變形例。又，可在筒型TMR元件内側配置磁性自由層， 在外側配置磁性固定層。 附加優點及修訂將附隨於已成熟之技藝產生，故本發明 中之廣義特徵，不得受限於本申請書中所揭示及記述之詳 細内容及具體圖式，因此，在不達背追加申請及其同質文 件中所定義的一般發明概念之精神與領域下，得於未來提 出不同的修訂内容。 【圖式簡置說明】 圖1為第一實施例之筒型TMR元件的立體圖。 圖2A至2D為第一實施例之TMR元件的剖面圖。 圖3為第二實施例之磁性記憶裝置的立體圖。 84510 -19- 1261352 圖4為第三貫施例之磁性記憶裝置的立體圖。 圖5為第四實施例之磁性記憶裝置的立體圖。 圖6為第五實施例之磁性記憶裝置的立體圖。 圖7為第貫施例之TMR元件的環开彡僉 丁 J衣市冩入配線構成圖。 圖8為第六實施例之TMR元件的瑗形合 ^ ^ 卞日]咏形冩入配線的其他構 成圖。 圖9為第六實施例之TMRs件的環形寫入配線的其他構 成圖。 圖10為第六實施例之TMR元件的環形寫入配線的其他構 成圖。 圖11為第七實施例之TMR元件的單元陣列構成圖。 圖12為第七實施例之TMR元件的其他單元陣列構成圖。 圖13為以往之磁性記憶裝置的立體圖。 圖14為其他以往之磁性記憶裝置的立體圖。 【圖式代表符號說明】 1 磁性固定層 2 隧道絕緣膜 3 磁性自由層 5 窝入插塞 6 寫入配線（位元線） 7 直線形寫入配線（位元線） 7 環狀寫入配線 8 讀出配線 11 i買出插塞 84510 -20- 1261352 12 寫入選擇電晶體 13 寫入/讀出選擇電晶體 13 1買出選擇電晶體 15 矽基板 17 配線 23 區域 24 列選擇電路 25 行選擇電路 10a 寫入/讀出配線 11 、 16 、 5 接觸插塞 21 、 22 、 27 、 30 TMR元件 26、37 感測放大器 28 、 29 、 31 、 32 、 33 、 34 開關 35、36 輸入緩衝器 4、20 層間絕緣膜 5a 寫入/讀出共通插塞 5a 行 6a " 7a 寫入/讀出共通配線（位元線） 9、10 讀出電極 D 空隙 Ir、Ic 寫入電流 Mz 磁化 Qi、Q2 早元電晶體 Q3、Q4 行選擇電晶體 SLi 行線（位元線） 84510 -21 - 1261352 SLi、SL2 行選擇線 WL! 讀出字元線 WLi 寫入字元線 -22- 84510

Claims (1)

  1. »—, . »<,;. K, ,1 4 W ·ί*»τ· .·> ·«_->..·. ’^««I1*,·1 “*'料1 ·* 1261^^?106779號專利申請案 年 > 月>。日：！、吏:止々 中文申請專利範圍替換本(94年U i!)———一一——一——」 拾、申請專利範圍： 1 · 種磁性圮憶裝置’係包含磁性電阻元件者； 該磁性電阻元件包含： 筒狀磁性固定層； 絕緣膜，其用以覆蓋前述磁性固定層外部表面；及 磁性自由層，其經由前述絕緣膜與前述磁性固定層相 對並覆蓋前述絕緣膜表面；且 則述磁性固定層的磁化方向係與前述筒型中心軸方 向並行。 2.如申请專利範圍第丨項之磁性記憶裝置，其中前述磁性 记隐裝置係开;^成於半導體基板上；前述磁性電阻元件係 配置成使前述筒狀中心軸方向與前述半導體基板表面 垂直。 3.如申晴專利範圍第i項之磁性記憶裝置，其中前述磁 記憶裝置更包含插塞，其係沿著前述筒狀磁性電阻元4 的中心軸方向配置於内側。 4·如申請專利範圍第3項之磁性記憶裝置，其中在前述系 塞與前述磁性電阻元件内部表面電性絕緣之情況，前主 插f係作為前述磁性電阻元件的窝入插塞；在前述插達 $前述磁性電阻元件㈣表面電性連接之情況，前述招 塞係作為前述磁性電阻元件的窝入/讀出共通插塞。 5. 2申料利範圍第4項之磁性記憶裝置，其中在前述插 基f前述磁性電阻元件内部表面電性連接之情況，前述 插塞之-端係與前述磁性電阻元件的感測放大器輸入 S45l0-94i230.doc 1261352 邵電性連接。 6. 如申請專利範圍第！項之磁性記憶裝置，其中前述磁性 記=裝置係形成於半導體基板上；前述磁性記憶裝置係 。配、泉或包極，其係配置於前述筒狀磁性電阻元件外 侧附近，與前述半導體基板表面相並行。 7. ^中請相範圍第6項之磁性記憶裝置，其巾前述磁性 電阻兀件表面係與前述配線電性絕緣。 8. 如申請專利範圍第6項之磁性記憶裝置，其中在前述配 線與前述磁性電阻元件外部表面電性絕緣之情況，前述 配^係作為前述磁性電阻元件的窝人配線；在前述配線 及則述電極中之一與前述磁性電阻元件外部表面電性 連接之情況，前述配線係作為前述磁性電阻元件的寫入 /讀出共通配線，前述電極係作為前述磁性電阻元件的 石貝出電極。 9. 如申請專利範圍第6項之磁性記憶裝置，其中前述配線 係包含夾有前述磁性電阻元件而形成的第一、第二配 、泉，如述第一、第二配線係與前述磁性電阻元件外部表 面電性連接；且前述第一、第二配線係作為前述磁性電 阻元件的一對寫入/讀出共通配線。 10·如申請專利範圍第7項之磁性記憶裝置，其中前述配線 係包含夾有前述磁性電阻元件而形成的第一、第二配 線；前述第一、第二配線係作為前述磁性電阻元件的一 對寫入配線。 如申請專利範圍第6項之磁性記憶裝置，其中在前述配 84510-941230.doc 1261352 、泉及則述電極中之一與前述磁性電阻元件外部表面電 性連接之情況，前述配線及前述電極中之—係配合前述 磁性電阻元件外部表面形狀而被去除，並與前述外部表 面電性連接。 12·如：請專利範圍第7項之磁性記憶裝置，其中前述配線 則逑兒極中 < 一係配合被絕緣膜覆蓋之前述磁性電 —牛外4表面形狀而被去除’並與前述絕緣膜外部表 面相接觸。 13. 如申請專利範圍第6項之磁性記憶裝置，其中在前述配 線與前述磁性電阻元件外部表面電性連接之情況，前述 配線係配合前述磁性電阻元件外部表面形狀而捲入，以 與前述料表面相料；在料轉與前制性電阻元 件外邵表面為電性料m前㈣㈣配合絕緣膜 所覆蓋的前述磁性電阻元件外部表面形狀而捲入，以虫 前述絕緣膜外部表面相接觸。 1 4.如申請專利範圍第1項之 二· 概r生记憶I置，其中前述磁性 白己憶裝置係形成於半導體其乂 基板上，月丨J述磁性記憶裝置係 包含配線及電極，並#4人A 八係形成於則述筒狀磁性電阻元件外 側附近，與前述半導體其 等恤基板表面相並行、且夾住前述磁 性電阻元件；前述配線係作 水你作為與則述磁性電阻元件外部 表面電性絕緣之前逑磁性電 兒丨且兀仵的寫入配線，前述電 極係作為與前述磁性電 电丨且兀件外邵表面電性連接之前 述磁性電阻元件的讀出電極。 84510-941230.doc
TW092106779A 2002-03-28 2003-03-26 Magnetic memory device TWI261352B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002093091A JP3884312B2 (ja) 2002-03-28 2002-03-28 磁気記憶装置

Publications (2)

Publication Number Publication Date
TW200402874A TW200402874A (en) 2004-02-16
TWI261352B true TWI261352B (en) 2006-09-01

Family

ID=28449643

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106779A TWI261352B (en) 2002-03-28 2003-03-26 Magnetic memory device

Country Status (5)

Country Link
US (1) US7598577B2 (zh)
JP (1) JP3884312B2 (zh)
KR (1) KR100550192B1 (zh)
CN (1) CN100446117C (zh)
TW (1) TWI261352B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4509467B2 (ja) * 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
US6956257B2 (en) * 2002-11-18 2005-10-18 Carnegie Mellon University Magnetic memory element and memory device including same
JP2006148039A (ja) * 2004-03-03 2006-06-08 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7420786B2 (en) 2004-03-03 2008-09-02 Kabushiki Kaisha Toshiba Arrangement of a magneto-resistance effect element having a surface contacting a side face of an electrode and magnetic memory using this arrangement
JP2005277189A (ja) * 2004-03-25 2005-10-06 Renesas Technology Corp 磁気記憶装置
KR100707170B1 (ko) * 2004-08-23 2007-04-13 삼성전자주식회사 균일한 스위칭 특성을 가지며 저 전류 스위칭이 가능한자기 메모리 소자 및 그 동작방법
JP2008098515A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US7919794B2 (en) * 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
KR100990143B1 (ko) * 2008-07-03 2010-10-29 주식회사 하이닉스반도체 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법
KR101215951B1 (ko) * 2011-03-24 2013-01-21 에스케이하이닉스 주식회사 반도체 메모리 및 그 형성방법
US9490421B2 (en) * 2012-12-21 2016-11-08 Samsung Electronics Co., Ltd. Method and system for providing vertical spin transfer switched magnetic junctions and memories using such junctions
US9601544B2 (en) * 2013-07-16 2017-03-21 Imec Three-dimensional magnetic memory element
US10326073B1 (en) * 2017-12-29 2019-06-18 Spin Memory, Inc. Spin hall effect (SHE) assisted three-dimensional spin transfer torque magnetic random access memory (STT-MRAM)
US10541268B2 (en) 2017-12-28 2020-01-21 Spin Memory, Inc. Three-dimensional magnetic memory devices
US10693056B2 (en) * 2017-12-28 2020-06-23 Spin Memory, Inc. Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer
US10803916B2 (en) 2017-12-29 2020-10-13 Spin Memory, Inc. Methods and systems for writing to magnetic memory devices utilizing alternating current
US10403343B2 (en) 2017-12-29 2019-09-03 Spin Memory, Inc. Systems and methods utilizing serial configurations of magnetic memory devices
US10424357B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction (MTJ) memory device having a composite free magnetic layer
US10347308B1 (en) 2017-12-29 2019-07-09 Spin Memory, Inc. Systems and methods utilizing parallel configurations of magnetic memory devices
US10319424B1 (en) 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
US10770510B2 (en) 2018-01-08 2020-09-08 Spin Memory, Inc. Dual threshold voltage devices having a first transistor and a second transistor
US10192789B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices
US10411184B1 (en) * 2018-03-02 2019-09-10 Samsung Electronics Co., Ltd. Vertical spin orbit torque devices
US10878870B2 (en) 2018-09-28 2020-12-29 Spin Memory, Inc. Defect propagation structure and mechanism for magnetic memory
US10692556B2 (en) 2018-09-28 2020-06-23 Spin Memory, Inc. Defect injection structure and mechanism for magnetic memory
CN110349609B (zh) * 2019-07-04 2021-09-07 西安交通大学 一种三维磁性器件及磁存储器
CN111108617B (zh) * 2019-12-24 2021-02-02 长江存储科技有限责任公司 磁阻随机存取存储器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997045883A1 (fr) * 1996-05-28 1997-12-04 Shimadzu Corporation Element a effet magnetoresistant, tete a effet magnetoresistant, element de memoire et procede de fabrication correspondant
JP2000076844A (ja) * 1998-05-18 2000-03-14 Canon Inc 磁性薄膜メモリ素子およびその記録再生方法、画像録画再生装置
DE19853447A1 (de) 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher
KR100366702B1 (ko) * 2000-02-03 2003-01-08 삼성전자 주식회사 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
JP2002076474A (ja) * 2000-06-05 2002-03-15 Read Rite Corp 自由層と境界を接する超薄酸化物を有する鏡面巨大磁気抵抗ヘッド
JP2001352112A (ja) * 2000-06-07 2001-12-21 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子及び磁気抵抗効果型ヘッド
JP3657916B2 (ja) * 2001-02-01 2005-06-08 株式会社東芝 磁気抵抗効果ヘッドおよび垂直磁気記録再生装置
JP2002246567A (ja) * 2001-02-14 2002-08-30 Toshiba Corp 磁気ランダムアクセスメモリ
JP2002299584A (ja) * 2001-04-03 2002-10-11 Mitsubishi Electric Corp 磁気ランダムアクセスメモリ装置および半導体装置
JP4488645B2 (ja) * 2001-04-20 2010-06-23 株式会社東芝 磁気記憶装置
JP3482469B2 (ja) * 2001-05-21 2003-12-22 北海道大学長 磁気記憶素子、磁気メモリ、磁気記録方法、磁気記憶素子の製造方法、及び磁気メモリの製造方法
JP2003174149A (ja) * 2001-12-07 2003-06-20 Mitsubishi Electric Corp 磁気抵抗記憶素子および磁気ランダムアクセスメモリ装置
JP3661652B2 (ja) * 2002-02-15 2005-06-15 ソニー株式会社 磁気抵抗効果素子および磁気メモリ装置

Also Published As

Publication number Publication date
KR100550192B1 (ko) 2006-02-08
JP3884312B2 (ja) 2007-02-21
KR20030078709A (ko) 2003-10-08
US20030183889A1 (en) 2003-10-02
JP2003298019A (ja) 2003-10-17
TW200402874A (en) 2004-02-16
CN1448948A (zh) 2003-10-15
US7598577B2 (en) 2009-10-06
CN100446117C (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
TWI261352B (en) Magnetic memory device
TWI238514B (en) Semiconductor memory device with magneto resistive component and data writing method
TW418397B (en) Non-volatile magnetic memory cell and devices
KR100606166B1 (ko) 엠램 메모리
TW582032B (en) Magnetic random access memory
KR970050284A (ko) 자기저항 소자, 자기저항 헤드 및 자기저항 메모리
TW200401399A (en) Semiconductor device having hole wiring and its manufacturing method
TWI225653B (en) Segmented write line architecture
TW201234548A (en) Semiconductor device
WO2006095389A1 (ja) 磁気メモリ装置並びにその読み出し方法及び書き込み方法
JP5990130B2 (ja) 半導体記憶装置
JP2009004440A (ja) 磁気ランダムアクセスメモリ
JP2010212661A (ja) 磁気ランダムアクセスメモリ
JP5076387B2 (ja) 磁気記憶装置
TW588352B (en) Magnetoresistive memory devices and assemblies; and methods of storing and retrieving information
US7977756B2 (en) Semiconductor storage device using magnetoresistive effect element and method of manufacturing the same
EP1398790A2 (en) Magnetoresistive effect element, magnetic memory device and method of fabricating the same
TW525166B (en) Semiconductor device in which storage electrode of capacitor is connected to gate electrode of FET and inspection method thereof
JP2003338610A (ja) マグネティックｒａｍ
JP4438375B2 (ja) 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス
TWI246182B (en) Magnetic memory cell and magnetic memory device and the manufacturing method of the same
KR20040110509A (ko) 자기 메모리의 읽기 방법
TWI833221B (zh) 磁性記憶體裝置
JP2013055134A (ja) 半導体記憶装置
JP2005109266A (ja) 磁気メモリデバイスおよび磁気メモリデバイスの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees