KR100550192B1 - 자기 저항 소자 및 자기 기억 장치 - Google Patents

자기 저항 소자 및 자기 기억 장치 Download PDF

Info

Publication number
KR100550192B1
KR100550192B1 KR1020030019078A KR20030019078A KR100550192B1 KR 100550192 B1 KR100550192 B1 KR 100550192B1 KR 1020030019078 A KR1020030019078 A KR 1020030019078A KR 20030019078 A KR20030019078 A KR 20030019078A KR 100550192 B1 KR100550192 B1 KR 100550192B1
Authority
KR
South Korea
Prior art keywords
magnetic
layer
write
insulating film
wiring layer
Prior art date
Application number
KR1020030019078A
Other languages
English (en)
Other versions
KR20030078709A (ko
Inventor
가지야마다께시
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030078709A publication Critical patent/KR20030078709A/ko
Application granted granted Critical
Publication of KR100550192B1 publication Critical patent/KR100550192B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

자기 기억 장치는 통형의 자기 고정층과, 상기 자기 고정층의 외부 표면을 덮는 절연막과, 상기 절연막을 사이에 두고 상기 자기 고정층과 대향하여 상기 절연막의 표면을 덮는 자기 자유층을 포함하고, 또한 상기 자기 고정층의 자화 방향이 상기 통형의 중심축 방향에 대하여 평행한 자기 저항 소자를 구비하고 있다.
자기 기억 장치, 터널형 자기 저항 소자, 자기 고정층, 자기 자유층, 자화

Description

자기 저항 소자 및 자기 기억 장치{MAGNETO RESISTANCE ELEMENT AND MAGNETIC MEMORY DEVICE}
도 1은 제1 실시예에 따른 통형 TMR 소자의 사시도.
도 2의 (a) 내지 도 2의 (d)는 제1 실시예에 따른 TMR 소자의 단면도.
도 3은 제2 실시예에 따른 자기 기억 장치의 사시도.
도 4는 제3 실시예에 따른 자기 기억 장치의 사시도.
도 5는 제4 실시예에 따른 자기 기억 장치의 사시도.
도 6은 제5 실시예에 따른 자기 기억 장치의 사시도.
도 7은 제6 실시예에 따른 TMR 소자의 루프 형상 기입 배선의 구성도.
도 8은 제6 실시예에 따른 TMR 소자의 루프 형상 기입 배선의 다른 구성도.
도 9는 제6 실시예에 따른 TMR 소자의 루프 형상 기입 배선의 다른 구성도.
도 10은 제6 실시예에 따른 TMR 소자의 루프 형상 기입 배선의 다른 구성도.
도 11은 제7 실시예에 따른 TMR 소자의 셀 어레이의 구성도.
도 12는 제7 실시예에 따른 TMR 소자의 다른 셀 어레이의 구성도.
도 13은 종래의 자기 기억 장치의 사시도.
도 14는 종래의 다른 자기 기억 장치의 사시도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 자기 고정층
2 : 터널 절연막
3 : 자기 자유층
본 발명은 자기 기억 장치에 관한 것으로, 특히 터널형 자기 저항 소자를 구비하는 자기 기억 장치에 관한 것이다.
종래의 자기 기억 장치에는 터널 효과형 자기 저항 소자(Tunneling Magneto Resistance element: TMR)를 기억 소자로서 이용하는 것이 있다. 그러나, 종래의 TMR 소자는 기억 소자의 형상이 구형 평면으로 형성되어 있기 때문에, 구형 평면의 주변 부분에서 불규칙한 자구가 발생하고, 자기 저항비(MR비)가 감소한다.
또한, 반자장의 영향을 피하여 불규칙한 자구의 발생을 억제하고, MR비의 개선을 도모하기 위해서, TMR 소자의 긴 변이 짧은 변에 대하여 확실하게 커지도록 형성하고, 또한 TMR의 긴 변 방향과 자화 방향이 평행하게 되도록 가공되어 있다. 그 결과, 자기 기억 장치의 미세화에 방해가 된다.
상기한 바와 같이 종래의 긴 변이 큰 구형 평면으로 이루어지는 TMR 소자를 이용한 자기 기억 장치는, 미세화 또는 고집적화에 적합하지 않다. 본 발명은 이러한 문제를 해결하고, 미세화 및 고집적화에 적합한 TMR 소자를 구비하는 자기 기억 장치를 제공한다.
본 발명에 따른 자기 기억 장치는 통형의 자기 고정층과, 상기 자기 고정층의 외부 표면을 덮는 절연막과, 상기 절연막을 사이에 두고 상기 자기 고정층과 대향하여 상기 절연막의 표면을 덮는 자기 자유층을 포함하고, 또한 상기 자기 고정층의 자화 방향이 상기 통형의 중심축 방향에 대하여 병행인 자기 저항 소자를 구비하고 있다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
먼저, 종래의 자기 기억 장치와 대비하여 본 발명의 특징을 나타내기 위해서, 도 13 및 도 14를 이용하여 종래의 구형 평면형 TMR 소자를 이용한 자기 기억 장치의 구성예에 대하여 설명한다.
도 13은 종래의 1트랜지스터/1TMR형의 자기 기억 장치의 구성을 도시하는 도면이다.
상기 자기 기억 장치는 자기 고정층(1), 터널 절연막(2), 자기 자유층(3)으로 이루어지는 구형 평면형 TMR 소자와, TMR 소자의 자기 자유층(3)에 전기적으로 접속된 기입/판독 공통 배선(비트선)(6a)과, TMR 소자의 자기 고정층에 전기적으로 접속된 판독 전극(10)과, TMR 소자의 외측 근방에 배치된 기입 배선(워드선)(7)과, 판독 전극(10) 및 기입/판독 선택 트랜지스터(13)의 한쪽의 전류 전극(소스 또는 드레인 영역) 사이에 접속된 컨택트 플러그(11)와, 기입/판독 선택 트랜지스터(13)의 다른 쪽의 전류 전극(드레인 또는 소스 영역)에 접속된 컨택트 플러그(16)와, 이 컨택트 플러그(16)에 접속된 기입/판독 전류를 공급하는 배선(17)으로 이루어진 다.
여기서, 자기 고정층(1)은 TMR 소자의 기준층을 이루고, 터널 절연막(2)을 사이에 두고 자기 고정층(1)과 대향하는 자기 자유층(3)의 자화 방향을 구형 평면형 TMR 소자의 긴 변 방향으로 배열하는 역할을 한다. 이와 같이 자기 고정층(1)에 의해 자기 자유층(3)의 자화 방향을 긴 변 방향으로 배열하고, 기입 배선의 전류에 의한 자계를 이용하여 자기 자유층(3)의 자화를 반전시켜, 이 자화의 반전이 터널 절연막(2)을 흐르는 터널 전류의 변화, 즉 TMR 소자의 MR비로서 판독된다.
상기한 바와 같이 종래의 구형 평면형 TMR 소자는, 그 주변부에 불규칙한 자구가 발생하고, 또한 TMR 소자를 미세화할수록 전체 면적에 대한 주변부의 면적 비율이 증가하므로, TMR 소자를 미세화할수록 MR비가 크게 저하되고, 자기 기억 장치의 판독 마진이 감소한다. 또한, 반자장의 영향에 의한 불규칙한 자구의 발생을 저감시키기 위해서, 긴 변이 큰 구형 평면형 TMR 소자를 이용하면, 긴 변의 크기에 맞게 배선이나 전극을 형성할 필요가 있기 때문에, 자기 기억 장치의 고밀도화, 고집적화의 큰 제약이 되고 있다.
도 14에는 구형 평면형 TMR 소자를 이용하여 크로스포인트형으로 구성된 종래의 자기 기억 장치의 주요부가 도시되어 있다. 도 14에 도시하는 자기 기억 장치의 주요부는, 자기 고정층(1), 터널 절연막(2), 자기 자유층(3)으로 이루어지는 구형 평면형 TMR 소자와, TMR 소자의 자기 자유층(3)에 전기적으로 접속된 기입/판독 공통 배선(6a)과, TMR 소자의 자기 고정층(1)에 전기적으로 접속된 기입/판독 공통 배선(7a)으로 구성된다.
이와 같이 기입 배선 및 판독 배선을 전부 공통화함으로써 배선 구성을 단순화하고, 어느 정도 TMR 소자 어레이를 고밀도화할 수는 있지만, 구형 평면형 TMR 소자의 긴 변의 크기에 맞게 굵은 배선을 이용할 필요가 있기 때문에, 자기 기억 장치가 충분한 고밀도화를 달성할 수 없다.
〈제1 실시예〉
다음으로, 도 1 및 도 2를 이용하여, 제1 실시예에 따른 TMR 소자의 구조와 제조 방법에 대하여 설명한다.
도 1은 TMR 소자의 주요부를 도시하는 사시도로서, 통형의 자기 고정층(1) 의 위에 터널 절연막(2)을 사이에 두고 자기 자유층(3)을 적층함으로써, TMR 소자가 통형으로 형성된다.
도 1의 화살표는 자기 고정층(1)을 이용하여 기판 표면에 대하여 수직인 통형의 축 방향(Z축 방향)에 고정된, 자기 자유층의 자화 Mz를 나타내고 있으며, 기입 배선의 전류에 의한 자계를 이용하여 자기 자유층의 자화 Mz를 반전시킴으로써 2치의 정보를 기억할 수 있다. 이와 같이 축 방향에 긴 통형 TMR 소자는 긴 변이 큰 종래의 구형 평면형 TMR 소자에 비하여 긴 변의 주변부에서의 불규칙한 자구가 발생하지 않기 때문에 MR비를 대폭 향상시킬 수 있다.
또한, 상기 통형 TMR 소자는 축 방향으로 길게 형성되기 때문에, 반자장의 영향을 최소로 하고, 통형의 종단부 근방에서의 불규칙한 자구의 발생도 최소가 되어, MR비를 더욱 개선시킬 수 있다. 또, 도 1에서는 통형 TMR 소자의 단면 구조를 보기 쉽게 하기 위해서 축 방향을 단축하여, 통형의 중심부에서의 내부 구조를 생 략한 도면이 도시되어 있다.
도 2의 (a) 내지 도 2의 (d)를 이용하여 통형 TMR 소자의 단면 구조와 제조 방법을 구체적으로 설명한다.
도 2의 (a)에 도시한 통형 TMR 소자는 통의 중심축을 이루는 원형 단면의 플러그(5)와, 플러그(5)의 표면 상에 형성된 층간 절연막(4)과, 층간 절연막(4) 상에 형성된 자기 고정층(1)과, 자기 고정층(1) 상에 형성된 터널 절연막(2)과, 터널 절연막(2) 상에 형성된 자기 자유층(3)을 이용하여 원통형으로 형성된다. 후술하는 바와 같이 플러그(5)는 자기 자유층(3)에의 기입에 이용된다.
도 2의 (b)에 도시한 통형 TMR 소자는 층간 절연막(4)이 거의 구형 단면으로 형성되고, 그 위에 거의 구형 단면의 자기 고정층(1)과, 터널 절연막(2)과, 자기 자유층(3)이 적층된다. 다른 부분은, 도 2의 (a)와 마찬가지로 구성된다. 이 때, 플러그(5)를 거의 구형 단면으로 형성하고, 그 위에 층간 절연막(4)과, 자기 고정층(1)과, 터널 절연막(2)과, 자기 자유층(3)을 적층해도 거의 마찬가지의 기입 기능이 얻어진다.
도 2의 (c)에 도시한 통형 TMR 소자에서는 도 2의 (a)와는 달리 플러그(5a)와 자기 고정층(1) 사이의 층간 절연막(4)이 존재하지 않는다. 즉, 도 2의 (c)에 도시한 통형 TMR 소자에서는 플러그(5a)와 자기 고정층(1)이 전기적으로 접속되어 있다. 후술하는 바와 같이 플러그(5a)는 기입/판독의 기능을 겸하기 때문에, 도 2의 (c)에서는 도 2의 (a) 및 도 2의 (b)의 플러그(5)와 구별하여, 기입/판독 공통의 플러그(5a)로서 표시되어 있다.
도 2의 (d)에 도시한 통형 TMR 소자는 도 2의 (b)와 달리 플러그(5a)를 거의 구형 단면으로 하고, 또한 층간 절연막(4)을 생략하여 플러그(5a)와 자기 고정층(1)을 전기적으로 접속하고, 기입/판독 공통의 플러그(5a)로 하고 있다.
상기한 통형 TMR 소자에서는 통형 터널 절연막(2)의 내부 표면에 자기 고정층(1)을 형성하고, 터널 절연막(2)을 사이에 두고 자기 고정층(1)과 대향하여 상기 터널 절연막(2)의 외부 표면을 덮도록 자기 자유층(3)을 형성했지만, 적층 순서를 반대로 하여 통형 터널 절연막(2)의 내부 표면에 자기 자유층(3)을 형성하고, 터널 절연막(2)을 사이에 두고 자기 자유층(3)과 대향하여 터널 절연막(2)의 외부 표면을 덮도록 자기 고정층(1)을 형성해도 된다.
〈제2 실시예〉
도 3을 이용하여, 실리콘 기판 상에 통형 TMR 소자를 집적화한 제2 실시예에 따른 자기 기억 장치에 대하여 설명한다.
도 3에 도시한 자기 기억 장치는 자기 고정층(1) 및 터널 절연막(2) 및 자기 자유층(3)으로 이루어지는 통형 TMR 소자와, 층간 절연막(4)(도시 생략)과, 통형 TMR 소자의 내측에 설치한 기입 플러그(5)와, 기입 플러그(5)의 한쪽의 종단부에 접속된 기입 배선(비트선)(6)과, 통형 TMR 소자의 외측에 설치되고, 실리콘 기판에 평행한 기입 배선(워드선)(7)과, 자기 고정층(1)의 측면의 형상에 맞게 제거된 부분을 사이에 끼워 상기 자기 고정층(1)에 전기적으로 접속되고, 실리콘 기판(15)에 평행한 판독 전극(9)과, 판독 전극(9)에 접속된 판독 배선(8)과, 자기 자유층(3)의 측면의 형상에 맞게 제거된 부분을 사이에 끼워 전기적으로 접속되고, 실리콘 기판(15)에 평행한 판독 전극(10)과, 한쪽의 종단부가 판독 전극(10)에 접속된 판독 플러그(11)와, 실리콘 기판(15)에 형성된 기입 선택 트랜지스터(12)와, 판독 선택 트랜지스터(13)로 이루어진다.
이와 같이 판독 전극(9)을 자기 고정층(1)의 측면의 형상에 맞게 부분적으로 제거하도록, 또한 판독 전극(10)을 자기 자유층(3)의 측면의 형상에 맞게 부분적으로 제거하도록 전기적으로 접속하면, 자기 정합적인 제조 공정을 이용할 수 있어, 자기 기억 장치의 제조가 용이하게 된다.
기입 플러그(5)의 다른 쪽의 종단부는 기입 선택 트랜지스터(12)의 전류 단자의 1개(소스 또는 드레인 영역)에 접속되고, 판독 플러그(11)의 다른 쪽의 종단부는 판독 선택 트랜지스터(13)의 전류 단자의 1개(소스 또는 드레인 영역)에 접속된다.
또, 기입/판독 전류가 확보할 수 있는 배선계를 형성할 수 있으면, 반드시 기입 플러그(5) 및 판독 플러그(11)의 다른 쪽의 종단부를 도 3에 도시한 기입 선택 트랜지스터(12) 및 판독 선택 트랜지스터(13)에 접속하는 구성에 한정되지 않는다. 이것은 이하의 모든 실시예에 공통되는 사항이다.
여기서, 자기 고정층(1)은 통형 TMR 소자의 기준층을 이루는 것으로, 터널 절연막(2)을 사이에 두고 자기 고정층(1)과 대향하도록 형성된 자기 자유층(3)의 자화 방향을 통형 TMR 소자의 축 방향으로 배열하는 역할을 하고 있다. 이와 같이 자기 고정층(1)에 의해 자기 자유층(3)의 자화 방향을 통형의 축 방향으로 배열하고, 기입 배선(6)에 접속된 기입 플러그(5) 및 기입 배선(7)의 전류에 의한 자계를 이용하여 자기 자유층(3)의 자화 방향을 반전시켜, 이 자화의 반전이 터널 절연막(2)을 흐르는 터널 전류의 변화, 즉 통형 TMR 소자의 MR비가 판독 배선(8), 판독 전류(9) 및 판독 전극(10), 판독 플러그(11), 판독 선택 트랜지스터(13)를 통하여 판독된다.
축 방향으로 긴 통형 TMR 소자를 이용하면, 종래의 구형 평면형 TMR 소자에 비하여 소자의 길이 방향이 실리콘 기판 표면에 대하여 수직으로 배치되므로, 면적 효율이 대폭 향상됨과 동시에 주변부에서의 불규칙한 자구의 발생이 적고, TMR 소자를 미세화해도 높은 MR비를 유지할 수 있어, 고집적화된 자기 기억 장치로서 충분한 기입/판독 동작 마진을 확보할 수 있다.
또, 도 3에서 층간 절연막(4)이 생략되어 있지만, 상기 자기 기억 장치는 집적 회로 기술을 이용하여 제조되므로, 층간 절연막(4)은 실리콘 기판 상의 배선 구조 전체를 매립하도록 형성된다. 또한, 통형 TMR 소자는 플러그의 형성 공정을 변형함으로써 용이하게 자기 기억 장치에 도입할 수 있다.
〈제3 실시예〉
도 4를 이용하여 제3 실시예에 대하여 설명한다. 이 자기 기억 장치는 통형 TMR 소자의 내측에 설치되고, 자기 고정층(1)에 전기적으로 접속된 기입/판독 공통 플러그(5a)와, 플러그(5a)의 한쪽의 종단부에 접속된 기입/판독 공통 배선(6a)과, 통형 TMR 소자의 외측에 설치되고, 실리콘 기판(15)에 평행한 기입 배선(7)과, 자기 자유층(3)의 측면의 형상에 맞게 제거된 부분을 사이에 끼워 전기적으로 접속되고, 실리콘 기판(15)에 평행한 판독 전극(10)과, 한쪽의 종단부가 판독 전극(10)에 접속된 판독 플러그(11)와, 실리콘 기판(15)에 형성된 기입 선택 트랜지스터(12) 및 판독 선택 트랜지스터(13)로 구성된다.
또, 기입/판독 공통 플러그(5a)의 다른 쪽의 종단부는 기입 선택 트랜지스터의 전류 단자의 1개에 접속되고, 판독 플러그(11)의 다른 쪽의 종단부는 판독 선택 트랜지스터의 전류 단자의 1개에 접속된다.
여기서, 기입/판독 공통 배선(6a)에 접속된 플러그(5a) 및 기입 배선(7)의 전류에 의한 자계를 이용하여 자기 자유층(3)의 자화를 반전시켜, 이 자화의 반전에 의한 터널 절연막(2)의 터널 전류의 변화가 기입/판독 공통 배선(6a)에 접속된 플러그(5a), 판독 전극(10), 판독 플러그(11), 판독 선택 트랜지스터(13)를 통하여 판독된다.
제3 실시예에서는 플러그(5a)가 자기 고정층(1)에 접속되므로, 자기 고정층(1)에 기입 전류가 흐르지만, 자화가 반전하는 자기 자유층(3)에는 기입 전류가 흐르지 않기 때문에 자기 기억 장치의 기입 마진에는 아무런 영향도 미치지 않는다. 이와 같이 플러그(5a)를 자기 고정층(1)과 전기적으로 접속하고, 기입/판독 공통 전극으로서 이용하면, 자기 기억 장치의 제조 공정이 간략화됨과 동시에 배선 수가 감소하기 때문에, 제2 실시예에 비하여 고집적화를 한층 더 도모할 수 있다.
〈제4 실시예〉
도 5를 이용하여 제4 실시예에 대하여 설명한다. 이 자기 기억 장치는 통형 TMR 소자의 내측에 설치되고, 자기 고정층(1)과 전기적으로 접속된 기입/판독 공통 플러그(5a)와, 플러그(5a)의 한쪽의 종단부에 접속된 기입/판독 공통 배선(6a)과, 통형 TMR 소자의 외측에 설치되고, 자기 자유층(3)의 측면의 형상에 맞게 제거된 부분을 사이에 끼워 전기적으로 접속되고, 실리콘 기판(15)에 평행한 기입/판독 공통 배선(7a)과, 마찬가지로 통형 TMR 소자의 외측에 설치되고, 자기 자유층(3)의 측면의 형상에 맞게 제거된 부분을 사이에 끼워 전기적으로 접속되고, 실리콘 기판(15)에 평행한 기입/판독 배선(10a)과, 실리콘 기판(15)에 형성된 기입 선택 트랜지스터(12)로 구성된다.
또, 기입/판독 공통 플러그(5a)의 다른 쪽의 단자는 기입 선택 트랜지스터(12)의 전류 단자의 1개에 접속된다.
여기서, 기입/판독 공통 배선(6a)에 접속된 플러그(5a) 및 기입/판독 공통 배선(7a, 10a)의 전류에 의한 자계를 이용하여 자기 자유층(3)의 자화를 반전시켜, 이 자화의 반전에 의한 터널 절연막(2)의 터널 전류의 변화가 기입/판독 공통 배선(6a)에 접속된 플러그(5a), 기입/판독 공통 배선(7a, 10a)을 통하여 판독된다.
또, 제4 실시예에서는 통형 TMR 소자의 자기 자유층(3)에의 기입 시에, 상호 평행한 한 쌍의 기입/판독 공통 배선(7a, 10a)에 역방향의 전류가 흐르기 때문에 전류에 의한 자계가 서로 강하게 작용하여, 자기 자유층(3)에의 기입 자계를 균일화하는 효과가 있다. 또한, 터널 전류의 변화도 기입/판독 공통 배선(7a, 10a)을 이용하여 자기 자유층(3)의 양측면으로부터 판독하기 때문에, 제4 실시예에 따르면, 기입/판독 마진이 큰 1트랜지스터/1TMR형의 고집적화된 자기 기억 장치를 얻을 수 있다.
〈제5 실시예〉
도 6을 이용하여 제5 실시예에 대하여 설명한다. 이 자기 기억 장치는 통형 TMR 소자의 내측에 설치되고, 자기 고정층(1)에 전기적으로 접속된 기입/판독 공통 플러그(5a)와, 플러그(5a)의 한쪽의 종단부에 접속된 기입/판독 공통 배선(6a)과, 통형 TMR 소자의 외측에 설치되고, 자기 자유층(3)의 측면의 형상에 맞게 제거된 부분을 사이에 끼워 전기적으로 접속되고, 실리콘 기판(15)에 평행한 기입/판독 공통 배선(7a)과, 실리콘 기판(15)에 형성된 기입 선택 트랜지스터(12)로 구성된다.
또, 기입/판독 공통 플러그(5a)의 다른 쪽의 단자는 기입 선택 트랜지스터(12)의 전류 단자의 1개에 접속된다.
여기서, 기입/판독 공통 배선(6a)에 접속된 플러그(5a) 및 기입/판독 공통 배선(7a)의 전류에 의한 자계를 이용하여 자기 자유층(3)의 자화를 반전시켜, 이 자화의 반전에 의한 터널 절연막(2)의 터널 전류의 변화가 기입/판독 공통 배선(7a), 플러그(5a), 기입/판독 공통 배선(10a)을 통하여 판독된다.
제5 실시예의 자기 기억 장치는, 도 12를 이용하여 설명하는 크로스포인트형에 상당하고, 배선 구성을 단순화함으로써 1트랜지스터/1TMR형의 고집적화된 자기 기억 장치를 실현할 수 있게 된다.
〈제6 실시예〉
도 7 내지 도 10을 이용하여 제6 실시예에 대하여 설명한다. 본 실시예는 도 3 내지 도 6에 도시한 제2 내지 제5 실시예에서의 기입 배선(7) 및 기입/판독 배선(7a)의 변형예이다.
도 7을 이용하여 도 3에 도시한 제2 실시예에서의 기입 배선(7)의 변형예에 대하여 설명한다. 도 7에 도시한 기입 배선(7)은 층간 절연막(20)으로 덮인 통형 TMR 소자의 외부 표면의 형상에 맞게 감기도록 층간 절연막(20)의 외부 표면에 접촉된다. 그 밖의 배선 구성은 제2 실시예에 따른 자기 기억 장치와 마찬가지로, 판독 전극(9)이 자기 고정층(1)과 전기적으로 접속되고, 판독 전극(10)이 자기 자유층(3)과 전기적으로 접속된다.
도 7에 도시한 바와 같이 실리콘 기판과 평행한 루프 형상의 기입 배선(7)을 배치하여, 화살표로 나타낸 바와 같이 기입 전류를 흘리면, 도 3에 도시한 직선 형상의 기입 배선(7)에 비하여 기입 전류에 의한 Z축 방향의 자계가 균일화하고, 자기 자유층(3)과의 자기적 결합이 증가하므로, 기입 마진이 큰 자기 기억 장치를 실현할 수 있다.
도 8을 이용하여 도 4에 도시한 제3 실시예에서의 기입 배선(7)의 변형예에 대하여 설명한다. 기입 배선(7)은 층간 절연막(20)으로 덮인 통형 TMR 소자의 외부 표면의 형상에 맞게 감기도록 층간 절연막(20)의 외부 표면에 접촉된다. 그 밖의 배선 구성은, 도 4에 도시한 제3 실시예에 따른 자기 기억 장치와 마찬가지로, 판독 전극(10)이 자기 자유층(3)과 전기적으로 접속되고, 기입/판독 공통의 플러그(5a)가 자기 고정층(1)과 전기적으로 접속된다.
도 7과 마찬가지로, 실리콘 기판과 평행한 루프 형상의 기입 배선(7)을 배치하여, 화살표로 나타낸 바와 같이 기입 전류를 흘리면, 기입 마진이 큰 자기 기억 장치를 실현할 수 있다.
도 9를 이용하여 도 5에 도시한 제4 실시예에서의 기입/판독 공통 배선(7a, 10a)의 변형예에 대하여 설명한다. 기입/판독 공통 배선(7a, 10a)은 자기 자유층(3)으로 이루어지는 통형 TMR 소자의 외부 표면의 형상에 맞게 감기도록 자기 자유층(3)의 외부 표면에 전기적으로 접속된다. 그 밖의 배선 구성은, 도 5에 도시한 제4 실시예에서의 자기 기억 장치와 마찬가지로, 기입/판독 공통의 플러그(5a)가 자기 고정층(1)과 전기적으로 접속된다.
도 9에 도시한 바와 같이 실리콘 기판의 표면과 평행하게 한 쌍의 루프 형상 기입 배선(7a, 10a)을 배치하여, 화살표로 나타낸 바와 같이 상호 역방향의 기입 전류를 흘리면, 도 5에 도시하는 한 쌍의 직선 형상의 기입 배선(7a, 10a)에 상호 역방향의 기입 전류를 흘리는 경우에 비하여 기입 전류에 의한 Z축 방향의 자계가 균일화하고, 자기 자유층(3)과의 자기적 결합이 증가하므로, 기입 마진이 큰 자기 기억 장치를 실현할 수 있다.
또, 기입/판독 공통 배선(7a, 10a)의 저항에 의해 갭 D에 전위차가 생기고, 이 전위차가 갭 D에서의 자기 자유층(3)에 역방향의 전류를 흘리게 된다. 그러나, 자기 자유층(3)의 전기 전도도가 충분히 작기 때문에, 이 역방향 전류에 의한 자기 기억 장치의 기입 마진의 저하는 무시할 수 있다.
따라서, 일반적으로 갭 D를 작게 할수록 기입 전류에 의한 Z축 방향의 자계가 균일화하여 자기 자유층(3)과의 자기적 결합이 증가하고, 기입 마진이 큰 1트랜지스터/1TMR형의 고집적화된 자기 기억 장치를 실현할 수 있게 된다.
도 10을 이용하여 도 6에 도시한 제5 실시예에서의 기입/판독 공통 배선(7a) 의 변형예에 대하여 설명한다. 기입/판독 공통 배선(7a)은 자기 자유층(3)으로 이루어지는 통형 TMR 소자의 외부 표면의 형상에 맞게 감기도록 자기 자유층(3)의 외부 표면에 전기적으로 접속된다. 그 밖의 배선 구성은, 도 6에 도시한 제5 실시예에 따른 자기 기억 장치와 마찬가지로, 기입/판독 공통의 플러그(5a)가 자기 고정층(1)과 전기적으로 접속된다.
도 10에 도시한 바와 같이 실리콘 기판의 표면과 평행한 루프 형상의 기입/판독 공통 배선(7a)을 배치하여, 화살표로 나타낸 바와 같이 기입 전류를 흘리면, 기입 마진이 큰 1트랜지스터/1TMR형의 고집적화된 자기 기억 장치를 실현할 수 있다.
〈제7 실시예〉
도 11 및 도 12를 이용하여 제7 실시예에 대하여 설명한다. TMR 소자를 구비하는 자기 기억 장치에 있어서, 상기 통형 TMR 소자가 종래의 1트랜지스터/1TMR형 또는 크로스포인트형의 셀 어레이 구성으로 조립되었을 때의 기입/판독 동작의 개요와, 특히 통형 TMR 소자의 판독 동작 시에, 감지 증폭기와 통형 TMR 소자와의 접속 상, 생기는 이점을 상세히 설명한다.
도 11에 1트랜지스터/1TMR형의 셀 어레이의 구성을 도시한다. 점선으로 둘러싸인 영역(23)에서, 제1 셀은 저항으로 표시된 TMR 소자(21)와, 직렬로 접속된 셀 트랜지스터 Q1로 구성된다. 제2 셀은 TMR 소자(22)와, 직렬로 접속된 셀 트랜지스터 Q2로 구성된다. 제1, 제2 셀은 판독 워드선 WL1과 한 쌍의 컬럼선(비트선) SL1, /SL1 사이에 접속된다. 셀 어레이에는 로우 선택 회로(24)와, 컬럼 선택 회로(25)와, 컬럼 선택 트랜지스터 Q3, Q4와, 감지 증폭기(26)가 형성된다.
여기서, TMR 소자(21, 22)의 한쪽의 단자(예를 들면, 도 4의 플러그(5a))는 컬럼 선택선 SL1, SL2에 접속되고, TMR 소자(21, 22)의 다른 쪽의 단자(예를 들면, 도 4의 전극(10))는 셀 트랜지스터 Q1, Q2를 개재하여 접지된다.
먼저, TMR 소자(21, 22)에의 기입 동작에 대하여 설명한다. 기입 동작은 파선의 기입 워드선 WL1과, 컬럼 선택 트랜지스터 Q3, Q4로 선택된 한 쌍의 컬럼선 SL1, /SL1에 기입 전류를 흘림으로써 행해진다.
파선의 기입 워드선 WL1은 도 4의 기입 배선(7)에 대응하고, 컬럼 선택 트랜지스터 Q3, Q4 중 하나는 도 4의 기입 선택 트랜지스터(12)에 상당한다. 따라서, 도 11에서 기입 워드선 WL1과 직교하는 컬럼 선택선 SL1은 도 4에서의 TMR 소자의 컬럼(5a)과 접속된다.
기입 동작 시에는, 로우 선택 회로(24)로 선택된 기입 워드선 WL1, 및 컬럼 선택 회로(25)로 선택된 한 쌍의 컬럼선 SL1, /SL1에 기입 전류를 흘려, 한 쌍의 TMR 소자의 자화를 야기한다. 이 때, 감지 증폭기(26)는 입력부의 전환 스위치(도시 생략)에 의해 분리된다.
판독 동작 시에는 1쌍의 컬럼선 SL1, /SL1에 미소한 판독 전류를 흘려, 한 쌍의 TMR 소자 사이에 생긴 저항의 변화가 감지 증폭기(26)를 이용하여 판독된다. 이 때, TMR 소자의 내부 표면의 전면에 전기적으로 접속된 도 4의 컬럼(5a)은 도 11의 감지 증폭기(26)에 접속된다.
다음으로, 도 12를 이용하여 상기 TMR 소자에 의한 크로스포인트형 TMR 소자의 셀 어레이 구성에 대하여 설명한다. 도 12에서는 로우 및 컬럼의 선택은 한쪽의 단자가 접지된 스위치의 개폐로 나타난다. 감지 증폭기(37)는 입력 버퍼(35, 36)를 구비하고 있다.
먼저, 기입 동작에 대하여 설명한다. TMR 소자(27)에 기억 데이터를 기입하는 경우, TMR 소자(27)는 감지 증폭기로부터 분리되고, 로우측 스위치(28)를 온으로 하여, 스위치(28)에 접속된 워드선의 1개에 기입 전류 IR을 흘린다. 또한, 컬럼측 스위치(29)를 온으로 하여, 스위치(29)에 접속된 비트선의 1개에 기입 전류 IC를 흘린다. 이와 같이 하여, TMR 소자(27)에 기억 데이터가 기입된다.
다음으로, TMR 소자(30)의 기억 데이터를 판독하는 경우에는 스위치(31)를 오프로 하여, TMR 소자(30)의 한쪽의 단자에 접속된 워드선을 접지로부터 분리하고, 스위치(32)를 오프로 하여, TMR 소자(30)의 다른 쪽의 단자에 접속된 비트선을 접지로부터 분리하고, 스위치(33, 34)를 이용하여 이들 워드선 및 비트선을 감지 증폭기(37)에 접속하고, TMR 소자(30)에 미소한 판독 전류를 흘림으로써 자화의 반전에 의해 생긴 TMR 소자(30)의 저항 변화를 검출한다. 감지 증폭기(37)와 워드선 및 비트선과의 접속이나 분리는 도시하지 않는 전환 스위치를 이용하여 행해진다.
여기서, 내부 표면의 전면에 전기적으로 접속된 TMR 소자의 컬럼(5a)은, 워드선 또는 비트선 중 어느 하나에 접속되므로, 도 12의 크로스포인트형 회로에서도, 도 11과 마찬가지로 TMR 소자의 컬럼(5a)은 감지 증폭기와 접속된다.
이와 같이 상기 통형 TMR 소자의 컬럼(5a)은, TMR 소자의 미소한 판독 전류를 감지 증폭기에 전하는 전류 단자로서 전기적 접속 면적이 크고, 점유 면적이 작다고 하는 우수한 특징을 갖는다.
상기 통형 TMR 소자에서는 소자의 외부 표면은 통형의 양단부에만 정합 마진을 취하면, 대부분의 전면을 터널 절연막을 사이에 두고 내부 표면에 대향하는 전류 단자로 할 수 있기 때문에, 높은 MR비로 고감도의 판독 전류의 검출을 행할 수 있다.
그러나, 종래의 구형 평면형 TMR 소자에서는, 예를 들면 한쪽의 전류 단자를 넓은 접속 면적으로 감지 증폭기에 접속해도, 다른 쪽의 전류 단자에 대해서는 소자의 주변부 전체에 걸쳐 전류 단자 형성의 정합 마진을 취할 필요가 있기 때문에 접속 면적이 감소하고, 상기 통형 TMR 소자와 같이 높은 MR비로 고감도의 판독 전류의 검출을 행할 수 없다.
또, 예를 들면, 제1 실시예에서, 원형 및 구형 단면에 가까운 통형 TMR 소자에 대하여 설명하였지만, 통형 TMR 소자의 단면 형상에 대해서는 다양한 변형예가 생각된다. 또한, 자기 고정층(1)에, 자기 자유층(3)을 포함하는 통형 TMR 소자의 구조와 적층 방법에 대해서도 많은 변형예가 존재한다.
제2 내지 제7 실시예에서, 통형 TMR 소자의 자기 고정층과 그 내측에서의 플러그와의 접속 방법, 통형 TMR 소자의 자기 자유층과 그 외측에서의 전극 및 배선과의 접속 방법은 상호 역할을 교체함으로써 각각의 변형예를 구성할 수 있다. 또한, 통형 TMR 소자의 내측에 자기 자유층을 배치하고, 외측에 자기 고정층을 배치할 수도 있다.
본 발명에 따르면, 미세화 및 고집적화에 적합한 TMR 소자를 구비하는 자기 기억 장치를 제공할 수 있다.
부가적인 이점 및 변형은 본 분야의 숙련된 자라면 용이할 것이다. 따라서, 거시적인 관점에서의 본 발명은 본 명세서에서 도시되고 기술된 특정 상세 및 대표 실시예에 국한되지 않는다. 따라서, 다양한 변형은 첨부된 청구항 및 그 등가에 의해 정의된 일반적인 발명의 개념의 범위 또는 기술적 사상으로부터 동떨어짐없이 이루어질 수 있다.

Claims (16)

  1. 통형의 자기 고정층과,
    상기 자기 고정층의 외부 표면을 덮는 절연막과,
    상기 절연막을 사이에 두고 상기 자기 고정층과 대향하며 상기 절연막의 표면을 덮는 자기 자유층을 포함하고,
    상기 자기 고정층의 자화 방향이 중심축 방향에 대하여 병행인 자기 기억 장치에서 이용되는 자기 저항 소자.
  2. 제1항에 있어서,
    상기 자기 저항 소자는 반도체 기판 상에 형성되도록 구성되어 있으며, 중심축 방향이 상기 반도체 기판 표면에 대하여 수직이 되도록 배치되는 자기 저항 소자.
  3. 제1항에 있어서,
    상기 자기 저항 소자는, 소자 내부에 배치되어 중심축을 형성하는 플러그를 더 포함하는 자기 저항 소자.
  4. 제3항에 있어서,
    상기 플러그가 상기 자기 저항 소자의 내부 표면과 전기적으로 절연되는 경우에는, 상기 플러그는 기입 플러그가 되고, 상기 플러그가 상기 자기 저항 소자의 내부 표면과 전기적으로 접속되는 경우에는, 상기 플러그는 상기 자기 저항 소자 각각에 대한 기입/판독 공통 플러그가 되는 자기 저항 소자.
  5. 제4항에 있어서,
    상기 플러그가 상기 자기 저항 소자의 내부 표면과 전기적으로 접속되는 경우에는, 상기 플러그의 일단은 감지 증폭기의 입력단과 전기적으로 접속되도록 구성되는 자기 저항 소자.
  6. 통형의 자기 고정층과, 상기 자기 고정층의 외부 표면을 덮는 절연막과, 상기 절연막을 사이에 두고 상기 자기 고정층과 대향하며 상기 절연막의 표면을 덮는 자기 자유층을 각각 포함하고, 상기 자기 고정층의 자화 방향이 중심축 방향에 대하여 병행인 자기 저항 소자와,
    각각의 상기 자기 저항 소자가 형성되고, 적어도 하나의 트랜지스터를 포함하는 반도체 기판과,
    상기 적어도 하나의 트랜지스터를 통해 상기 자기 저항 소자 중 적어도 하나에 데이터를 전달하도록 구성되고, 상기 반도체 기판의 표면에 병행하도록 배치된 배선층 및 전극
    을 포함하는 자기 기억 장치.
  7. 제6항에 있어서,
    각각의 상기 자기 저항 소자의 표면은 상기 배선층과 전기적으로 절연되는 자기 기억 장치.
  8. 제6항에 있어서,
    상기 배선층이 상기 자기 저항 소자 각각의 외부 표면과 전기적으로 절연되는 경우에는, 상기 배선층은 상기 자기 저항 소자 각각에 대한 기입 배선층이 되고, 상기 배선층 및 상기 전극 중 하나가 상기 자기 저항 소자의 외부 표면과 전기적으로 접속되는 경우에는, 상기 배선층은 상기 자기 저항 소자 각각에 대한 기입/판독 공통 배선층이 되고, 상기 전극은 상기 자기 저항 소자 각각에 대한 판독 전극이 되는 자기 기억 장치.
  9. 제6항에 있어서,
    상기 배선층은 상기 각각의 자기 저항 소자를 사이에 두고 형성된 제1, 제2 배선층을 포함하고, 상기 제1, 제2 배선층은 상기 자기 저항 소자 각각의 외부 표면과 전기적으로 접속되어 있으며, 또한 상기 제1, 제2 배선층은 상기 자기 저항 소자의 한 쌍의 기입/판독 공통 배선층이 되는 자기 기억 장치.
  10. 제7항에 있어서,
    상기 배선층은 상기 각각의 자기 저항 소자를 사이에 두고 형성된 제1, 제2 배선층을 포함하고, 상기 제1, 제2 배선층은 상기 자기 저항 소자의 한 쌍의 기입 배선층이 되는 자기 기억 장치.
  11. 제6항에 있어서,
    상기 배선층 및 상기 전극 중 하나가 상기 각각의 자기 저항 소자의 외부 표면과 전기적으로 접속되는 경우에는, 상기 배선층 및 상기 전극 중 하나는 상기 각각의 자기 저항 소자의 외부 표면에 피트(fit)되어, 상기 외부 표면과 전기적으로 접속되는 형상을 갖는 자기 기억 장치.
  12. 제7항에 있어서,
    상기 배선층 및 상기 전극 중 하나는 상기 절연막으로 덮인 상기 각각의 자기 저항 소자의 외부 표면의 형상에 피트되어, 상기 절연막의 외부 표면과 접촉되는 형상을 갖는 기억 장치.
  13. 제6항에 있어서,
    상기 배선층이 상기 자기 저항 소자의 외부 표면과 전기적으로 접속되는 경우에는, 상기 배선층은 상기 각각의 자기 저항 소자의 외부 표면의 형상에 피트(fit)되도록 상기 외부 표면과 접속되고, 상기 배선층이 상기 자기 저항 소자의 외부 표면과 전기적으로 절연되는 경우에는, 상기 배선층은 절연막으로 덮인 상기 자기 저항 소자 각각의 외부 표면의 형상에 피트되도록 상기 절연막의 외부 표면과 접촉되는 자기 기억 장치.
  14. 통형의 자기 고정층과, 상기 자기 고정층의 외부 표면을 덮는 절연막과, 상기 절연막을 사이에 두고 상기 자기 고정층과 대향하며 상기 절연막의 표면을 덮는 자기 자유층을 각각 포함하고, 상기 자기 고정층의 자화 방향이 상기 통형의 중심축 방향에 대하여 병행인 자기 저항 소자와,
    각각의 상기 자기 저항 소자가 형성되고, 적어도 하나의 트랜지스터를 포함하는 반도체 기판과,
    각각의 상기 자기 저항 소자의 외측 근방에 상기 반도체 기판 표면과 병행하게 상기 자기 저항 소자를 사이에 두고 형성되며, 상기 적어도 하나의 트랜지스터를 통해 자기 저항 소자들 중 적어도 하나에 데이터를 전달하도록 구성된 배선층 및 전극을 포함하고,
    상기 배선층은 상기 자기 저항 소자의 외부 표면과 전기적으로 절연된 상기 자기 저항 소자 각각에 대한 기입 배선층이고, 상기 전극은 상기 자기 저항 소자의 외부 표면과 전기적으로 접속된 상기 자기 저항 소자 각각에 대한 판독 전극인 자기 기억 장치.
  15. 제6항에 있어서, 각각의 상기 자기 저항 소자는 반도체 기판 상에 형성되도록 구성되고, 중심축 방향이 상기 반도체 기판의 표면에 수직이 되도록 배치되는 자기 기억 장치.
  16. 제6항에 있어서, 각각의 상기 자기 저항 소자는 소자 내부에 배치되어, 중심축을 형성하는 플러그를 더 포함하는 자기 기억 장치.
KR1020030019078A 2002-03-28 2003-03-27 자기 저항 소자 및 자기 기억 장치 KR100550192B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00093091 2002-03-28
JP2002093091A JP3884312B2 (ja) 2002-03-28 2002-03-28 磁気記憶装置

Publications (2)

Publication Number Publication Date
KR20030078709A KR20030078709A (ko) 2003-10-08
KR100550192B1 true KR100550192B1 (ko) 2006-02-08

Family

ID=28449643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030019078A KR100550192B1 (ko) 2002-03-28 2003-03-27 자기 저항 소자 및 자기 기억 장치

Country Status (5)

Country Link
US (1) US7598577B2 (ko)
JP (1) JP3884312B2 (ko)
KR (1) KR100550192B1 (ko)
CN (1) CN100446117C (ko)
TW (1) TWI261352B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4509467B2 (ja) * 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
US6956257B2 (en) * 2002-11-18 2005-10-18 Carnegie Mellon University Magnetic memory element and memory device including same
JP2006148039A (ja) * 2004-03-03 2006-06-08 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7420786B2 (en) 2004-03-03 2008-09-02 Kabushiki Kaisha Toshiba Arrangement of a magneto-resistance effect element having a surface contacting a side face of an electrode and magnetic memory using this arrangement
JP2005277189A (ja) * 2004-03-25 2005-10-06 Renesas Technology Corp 磁気記憶装置
KR100707170B1 (ko) * 2004-08-23 2007-04-13 삼성전자주식회사 균일한 스위칭 특성을 가지며 저 전류 스위칭이 가능한자기 메모리 소자 및 그 동작방법
JP2008098515A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US7919794B2 (en) * 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
KR100990143B1 (ko) * 2008-07-03 2010-10-29 주식회사 하이닉스반도체 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법
KR101215951B1 (ko) * 2011-03-24 2013-01-21 에스케이하이닉스 주식회사 반도체 메모리 및 그 형성방법
US9490421B2 (en) * 2012-12-21 2016-11-08 Samsung Electronics Co., Ltd. Method and system for providing vertical spin transfer switched magnetic junctions and memories using such junctions
US9601544B2 (en) * 2013-07-16 2017-03-21 Imec Three-dimensional magnetic memory element
US10326073B1 (en) * 2017-12-29 2019-06-18 Spin Memory, Inc. Spin hall effect (SHE) assisted three-dimensional spin transfer torque magnetic random access memory (STT-MRAM)
US10541268B2 (en) 2017-12-28 2020-01-21 Spin Memory, Inc. Three-dimensional magnetic memory devices
US10693056B2 (en) * 2017-12-28 2020-06-23 Spin Memory, Inc. Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer
US10803916B2 (en) 2017-12-29 2020-10-13 Spin Memory, Inc. Methods and systems for writing to magnetic memory devices utilizing alternating current
US10403343B2 (en) 2017-12-29 2019-09-03 Spin Memory, Inc. Systems and methods utilizing serial configurations of magnetic memory devices
US10424357B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction (MTJ) memory device having a composite free magnetic layer
US10347308B1 (en) 2017-12-29 2019-07-09 Spin Memory, Inc. Systems and methods utilizing parallel configurations of magnetic memory devices
US10319424B1 (en) 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
US10770510B2 (en) 2018-01-08 2020-09-08 Spin Memory, Inc. Dual threshold voltage devices having a first transistor and a second transistor
US10192789B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices
US10411184B1 (en) * 2018-03-02 2019-09-10 Samsung Electronics Co., Ltd. Vertical spin orbit torque devices
US10878870B2 (en) 2018-09-28 2020-12-29 Spin Memory, Inc. Defect propagation structure and mechanism for magnetic memory
US10692556B2 (en) 2018-09-28 2020-06-23 Spin Memory, Inc. Defect injection structure and mechanism for magnetic memory
CN110349609B (zh) * 2019-07-04 2021-09-07 西安交通大学 一种三维磁性器件及磁存储器
CN111108617B (zh) * 2019-12-24 2021-02-02 长江存储科技有限责任公司 磁阻随机存取存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076844A (ja) * 1998-05-18 2000-03-14 Canon Inc 磁性薄膜メモリ素子およびその記録再生方法、画像録画再生装置
KR20010077599A (ko) * 2000-02-03 2001-08-20 윤종용 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
JP2002299584A (ja) * 2001-04-03 2002-10-11 Mitsubishi Electric Corp 磁気ランダムアクセスメモリ装置および半導体装置
JP2002319112A (ja) * 2001-02-01 2002-10-31 Toshiba Corp 磁気抵抗効果ヘッドおよび垂直磁気記録再生装置
JP2002319663A (ja) * 2001-04-20 2002-10-31 Toshiba Corp 半導体記憶装置及びその製造方法
JP2002343943A (ja) * 2001-05-21 2002-11-29 Hokkaido Univ 磁気記憶素子、磁気メモリ、磁気記録方法、磁気記憶素子の製造方法、及び磁気メモリの製造方法
JP2003174149A (ja) * 2001-12-07 2003-06-20 Mitsubishi Electric Corp 磁気抵抗記憶素子および磁気ランダムアクセスメモリ装置
JP2003243744A (ja) * 2002-02-15 2003-08-29 Sony Corp 磁気抵抗効果素子および磁気メモリ装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997045883A1 (fr) * 1996-05-28 1997-12-04 Shimadzu Corporation Element a effet magnetoresistant, tete a effet magnetoresistant, element de memoire et procede de fabrication correspondant
DE19853447A1 (de) 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher
JP2002076474A (ja) * 2000-06-05 2002-03-15 Read Rite Corp 自由層と境界を接する超薄酸化物を有する鏡面巨大磁気抵抗ヘッド
JP2001352112A (ja) * 2000-06-07 2001-12-21 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子及び磁気抵抗効果型ヘッド
JP2002246567A (ja) * 2001-02-14 2002-08-30 Toshiba Corp 磁気ランダムアクセスメモリ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076844A (ja) * 1998-05-18 2000-03-14 Canon Inc 磁性薄膜メモリ素子およびその記録再生方法、画像録画再生装置
KR20010077599A (ko) * 2000-02-03 2001-08-20 윤종용 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
JP2002319112A (ja) * 2001-02-01 2002-10-31 Toshiba Corp 磁気抵抗効果ヘッドおよび垂直磁気記録再生装置
JP2002299584A (ja) * 2001-04-03 2002-10-11 Mitsubishi Electric Corp 磁気ランダムアクセスメモリ装置および半導体装置
JP2002319663A (ja) * 2001-04-20 2002-10-31 Toshiba Corp 半導体記憶装置及びその製造方法
JP2002343943A (ja) * 2001-05-21 2002-11-29 Hokkaido Univ 磁気記憶素子、磁気メモリ、磁気記録方法、磁気記憶素子の製造方法、及び磁気メモリの製造方法
JP2003174149A (ja) * 2001-12-07 2003-06-20 Mitsubishi Electric Corp 磁気抵抗記憶素子および磁気ランダムアクセスメモリ装置
JP2003243744A (ja) * 2002-02-15 2003-08-29 Sony Corp 磁気抵抗効果素子および磁気メモリ装置

Also Published As

Publication number Publication date
JP3884312B2 (ja) 2007-02-21
TWI261352B (en) 2006-09-01
KR20030078709A (ko) 2003-10-08
US20030183889A1 (en) 2003-10-02
JP2003298019A (ja) 2003-10-17
TW200402874A (en) 2004-02-16
CN1448948A (zh) 2003-10-15
US7598577B2 (en) 2009-10-06
CN100446117C (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
KR100550192B1 (ko) 자기 저항 소자 및 자기 기억 장치
KR100606166B1 (ko) 엠램 메모리
US6826076B2 (en) Non-volatile memory device
KR100419376B1 (ko) 터널 자기 저항 효과를 이용한 반도체 기억 장치 및 그제조 방법
CN1610001B (zh) 具有磁阻元件的半导体存储器件及其数据写入方法
ES2397820T3 (es) Elemento magnético que utiliza pasivación de pared lateral protectora
KR100498182B1 (ko) 반도체 기억 장치 및 그 제조 방법
US9129893B2 (en) Semiconductor device
US7545672B2 (en) Spin injection write type magnetic memory device
US7489577B2 (en) Magnetic memory device and method for reading the same
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
JP5990130B2 (ja) 半導体記憶装置
JP5076387B2 (ja) 磁気記憶装置
JP2005044847A (ja) 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイスならびにそれらの製造方法
US7977756B2 (en) Semiconductor storage device using magnetoresistive effect element and method of manufacturing the same
JP4729836B2 (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
JP4438375B2 (ja) 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス
US7019370B2 (en) Method for manufacturing magnetic random access memory
JP4720067B2 (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
JP2005109266A (ja) 磁気メモリデバイスおよび磁気メモリデバイスの製造方法
JP4544396B2 (ja) 磁気記憶セルおよび磁気メモリデバイス
WO2009107780A1 (ja) 磁気抵抗記憶装置及びその動作方法
JP2008235659A (ja) ヨーク型磁気記憶装置の製造方法、ヨーク型磁気記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee