JP2010016384A - 磁気トンネル接合装置、これを備えるメモリセル、およびその製造方法 - Google Patents

磁気トンネル接合装置、これを備えるメモリセル、およびその製造方法 Download PDF

Info

Publication number
JP2010016384A
JP2010016384A JP2009159255A JP2009159255A JP2010016384A JP 2010016384 A JP2010016384 A JP 2010016384A JP 2009159255 A JP2009159255 A JP 2009159255A JP 2009159255 A JP2009159255 A JP 2009159255A JP 2010016384 A JP2010016384 A JP 2010016384A
Authority
JP
Japan
Prior art keywords
film
tunnel junction
magnetic tunnel
magnetic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009159255A
Other languages
English (en)
Inventor
Sang-Hoon Cho
サン フン ジョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2010016384A publication Critical patent/JP2010016384A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】隣接した磁気トンネル接合装置間の干渉現象および電気的な短絡を防止することのできる磁気トンネル接合装置およびその製造方法を提供することである。
【解決手段】所定の間隔を有する複数の開口部を備える絶縁膜を形成するステップと、前記開口部の底面および側壁に第１電極を形成するステップと、前記第１電極上に磁気トンネル接合層を形成するステップと、前記磁気トンネル接合層上に残りの前記開口部を埋め込む第２電極を形成するステップと、を含む。
【選択図】図７Ｄ

Description

本発明は、半導体装置の製造技術に関し、特に、隣接した磁気トンネル接合装置（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ ｄｅｖｉｃｅ、ＭＴＪ ｄｅｖｉｃｅ）間の干渉現象を防止することができる磁気トンネル接合装置、これを備えるメモリセル、およびその製造方法に関する。
最近、半導体装置が高集積化されるに伴ってセル面積の縮小に有利であり、高速動作および不揮発性を有する次世代半導体メモリ装置として磁気メモリ装置（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＭＲＡＭ）が注目を浴びている。磁気メモリ装置は、スイッチング動作を行なうトランジスタと、情報を保存する磁気トンネル接合装置で構成される。磁気トンネル接合装置は、２つの強磁性膜の磁化方向（ｍａｇｎｅｔｉｚａｔｉｏｎ ｄｉｒｅｃｔｉｏｎ）に応じて磁気抵抗比（ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ、ＭＲ）が異なるが、このような磁気抵抗比の変化による電圧変化または電流量の変化を利用し、磁気トンネル接合装置に保存された情報が論理「１」または論理「０」であるかを判別することができる。
図１は、従来技術に係る磁気トンネル接合装置を示した断面図である。
同図に示すように、従来技術に係る磁気トンネル接合装置の製造方法について説明すれば、所定の構造物が備えられた基板１０１上に第１電極１０２、磁気トンネル接合層１０７、および第２電極１０８を順次形成する。このとき、磁気トンネル接合層１０７は、第１電極１０２上で反強磁性（ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ）物質からなるピンニング膜（ｐｉｎｎｉｎｇ ｌａｙｅｒ）１０３、強磁性（ｆｅｒｒｏｍａｇｎｅｔｉｃ）物質からなり、ピンニング膜１０３によって磁化方向が固定されたピンド膜（ｐｉｎｎｅｄ ｌａｙｅｒ）１０４、トンネル絶縁膜（ｔｕｎｎｅｌ ｉｎｓｕｌａｔｏｒ）１０５、および強磁性物質からなり、磁化方向が外部刺激、例えば、磁場またはスピン伝達トルク（Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｔｏｒｑｕｅ、ＳＴＴ）よって変化する自由膜（ｆｒｅｅ ｌａｙｅｒ）１０６が順次積層された積層膜からなる。
その後、第２電極１０８上に感光膜パターンを形成した後、感光膜パターンをエッチング障壁で第２電極１０８、磁気トンネル接合層１０７、および第１電極１０２を順次エッチングしてスタック（ｓｔａｃｋ）構造の磁気トンネル接合装置を形成する。
しかし、前述した従来技術においては、磁気トンネル接合装置を形成するためのエッチング工程時に磁気トンネル接合装置の側壁が垂直プロファイルを有することが最も好ましいが、実際は各薄膜との間のエッチング選択比の差異によって側壁が傾斜した梯形状の磁気トンネル接合装置が形成される。このように、磁気トンネル接合装置の傾斜した側壁により隣接した磁気トンネル接合装置間の下部間隔Ｓ２があらかじめ設定された上部間隔Ｓ１よりも小さくなる問題が発生する（Ｓ１＞Ｓ２）。隣接した磁気トンネル接合装置間の間隔が減少することにより、これらの間に干渉が発生し、磁気トンネル接合装置の特性が劣化する問題が発生する。また、隣接した磁気トンネル接合装置間の間隔がさらに減少する場合、これらの間に電気的な短絡（ｓｈｏｒｔ）が発生し、磁気トンネル接合装置の特性が劣化したり、正常に動作しない致命的な問題が発生する。前述した問題は、半導体装置のデザインルールが減少することによってさらに深刻化される問題がある。
また、図１の「Ｘ」に示すように、磁気トンネル接合装置を形成するためのエッチング工程時に発生した導電性エッチング副産物（ｅｔｃｈ ｂｙｐｒｏｄｕｃｔ）１０９が磁気トンネル接合装置の側壁に再蒸着され、磁気トンネル接合装置の特性が劣化する問題が発生する。特に、導電性エッチング副産物１０９が自由膜１０６およびピンド膜１０４の側壁に再蒸着する場合、自由膜１０６とピンド膜１０４との間に電気的な短絡が発生し、磁気トンネル接合装置の特性が劣化したり、場合によっては正常に動作できなくなるという問題が発生する。
本発明は前述した従来技術の問題点を解決するために提案されたものであって、その目的は、隣接した磁気トンネル接合装置間の干渉現象および電気的な短絡を防止することのできる磁気トンネル接合装置およびその製造方法を提供することにある。
また、本発明の他の目的は、磁気トンネル接合装置を形成するためのエッチング工程時に発生した導電性エッチング副産物によって、磁気トンネル接合装置の特性が劣化することを防止することのできる磁気トンネル接合装置およびその製造方法を提供することにある。
また、本発明の更なる目的は、磁気トンネル接合装置を備えるメモリセルを提供することにある。
前述した目的を達成するための一側面に係る本発明の磁気トンネル接合装置の製造方法は、所定の間隔を有する複数の開口部を備える絶縁膜を形成するステップと、前記開口部の底面および側壁に第１電極を形成するステップと、前記第１電極上に磁気トンネル接合層を形成するステップと、前記磁気トンネル接合層上に残りの前記開口部を埋め込む第２電極を形成するステップと、を含む。このとき、前記第１電極および前記磁気トンネル接合層は、シリンダ形態を有することができる。
前記第１電極を形成するステップは、前記開口部を備える絶縁膜の全面に第１電極用導電膜を形成するステップと、前記絶縁膜の上面に形成された前記第１電極用導電膜を選択的にエッチングし、前記開口部の底面および側壁に前記第１電極用導電膜を残留させるステップと、を含むことができる。
前記磁気トンネル接合層を形成するステップは、前記第１電極を備える絶縁膜の全面に第１磁性膜を形成するステップと、前記絶縁膜の上面に形成された第１磁性膜を選択的にエッチングし、前記第１電極上に前記第１磁性膜を残留させるステップと、パターンされた前記第１磁性膜を備える絶縁膜の全面にトンネル絶縁膜および第２磁性膜を順次に形成するステップと、前記絶縁膜の上面に形成された第２磁性膜およびトンネル絶縁膜を選択的にエッチングし、前記第１磁性膜上に前記第２磁性膜およびトンネル絶縁膜を残留させるステップと、を含むことができる。
前記磁気トンネル接合層を形成するステップは、前記第１電極を備える絶縁膜の全面に第１磁性膜、トンネル絶縁膜、および第２磁性膜を順次に形成するステップと、前記絶縁膜の上面に形成された第２磁性膜、トンネル絶縁膜、および第１磁性膜を選択的にエッチングし、前記第１電極上に前記第２磁性膜、トンネル絶縁膜、および第１磁性膜を残留させるステップと、を含むことができる。
前記選択的にエッチングするステップは、シャローエッチバックまたは化学的機械的研磨法を使用して実施することができる。
前記化学的機械的研磨法を使用して前記選択的にエッチングするステップは、
前記開口部内を埋め込んで前記絶縁膜の上面を覆う犠牲膜を形成するステップと、前記絶縁膜の上面が露出するまで化学的機械的研磨するステップと、前記犠牲膜を除去するステップと、を含むことができる。
前記犠牲膜は、炭素含有膜または酸化膜で形成することができ、前記炭素含有膜は、フォトレジスト、非晶質炭素膜、ＳｉＯＣ、およびＳＯＣで形成されたグループから選択されたいずれかの１つを含むことができる。
前記犠牲膜が炭素含有膜の場合に前記犠牲膜を除去するステップは、酸素プラズマ処理を使用して実施することができ、前記犠牲膜が酸化膜の場合に前記犠牲膜を除去するステップは、ＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｃｈａｎｔ）溶液またはハフニウム（ＨＦ）溶液を使用して実施することができる。
前述した課題の解決手段に基づいた本発明は、柱型のコンケーブ構造の磁気トンネル接合装置を提供することによって、側壁が傾斜した磁気トンネル接合装置が形成されることを防止すると共に、隣接した磁気トンネル接合との間の間隔を確保することができる。これによって、磁気トンネル接合装置間の干渉現象および電気的な短絡を防止し得る効果がある。また、本発明は、磁気トンネル接合装置の集積度を向上させると共に、磁気トンネル接合装置の特性を向上させ得る効果がある。
また、本発明のメモリセルは、高集積化が可能な柱型の磁気トンネル接合装置を備えることによって、メモリセルの集積度を向上させると共に、消費電力を減少させ得る効果がある。
また、本発明は、磁気トンネル接合層を複数回の蒸着およびエッチング工程によって形成することにより、導電性エッチング副産物に起因した磁気トンネル接合装置の特性劣化を防止し得る効果がある。
従来技術に係る磁気トンネル接合装置を示した断面図である。 本発明の第１実施形態に係る磁気トンネル接合装置を示した図である。 本発明の第１実施形態に係る磁気トンネル接合装置を示した図である。 本発明の第１実施形態に係る磁気トンネル接合装置を示した図である。 本発明の第１実施形態に係る磁気トンネル接合装置を示した図である。 従来技術に係るスタック構造の磁気トンネル接合装置と本発明の第１実施形態に係る柱型の磁気トンネル接合装置とを比較した図である。 従来技術に係るスタック構造の磁気トンネル接合装置と本発明の第１実施形態に係る柱型の磁気トンネル接合装置とを比較した図である。 従来技術に係るスタック構造の磁気トンネル接合装置と本発明の第１実施形態に係る柱型の磁気トンネル接合装置とを比較した図である。 従来技術に係るスタック構造の磁気トンネル接合装置と本発明の第１実施形態に係る柱型の磁気トンネル接合装置とを比較した図である。 従来技術に係るスタック構造の磁気トンネル接合装置と本発明の第１実施形態に係る柱型の磁気トンネル接合装置とを比較した図である。 本発明の第２実施形態に係る磁気トンネル接合装置を備えるメモリセルを示した図である。 本発明の第２実施形態に係る磁気トンネル接合装置を備えるメモリセルを示した図である。 本発明の第２実施形態に係るメモリセルの駆動方法を説明するための概略図である。 本発明の第２実施形態に係るメモリセルの駆動方法を説明するための概略図である。 本発明の第３実施形態に係る磁気トンネル接合装置を備えるメモリセルを示した図である。 本発明の第３実施形態に係る磁気トンネル接合装置を備えるメモリセルを示した図である。 本発明の第４実施形態に係る磁気トンネル接合装置の製造方法における工程を説明するための断面図である。 本発明の第４実施形態に係る磁気トンネル接合装置の製造方法における工程を説明するための断面図である。 本発明の第４実施形態に係る磁気トンネル接合装置の製造方法における工程を説明するための断面図である。 本発明の第４実施形態に係る磁気トンネル接合装置の製造方法における工程を説明するための断面図である。
以下、本発明が属する技術分野における通常の知識を有する者が本発明の技術的な思想を容易に実施できる程度で詳細に説明するために、本発明の最も好ましい実施形態について添付の図面を参照して説明する。
後述する本発明は、磁気トンネル接合装置、これを備えるメモリセル、およびその製造方法に関し、隣接した磁気トンネル接合装置の間の間隔を確保し、これらの間の干渉現象および電気的な短絡を防止することのできる磁気トンネル接合装置を提供する。このために本発明は、磁気トンネル接合装置を柱（ｐｉｌｌａｒ）型のコンケーブ（ｃｏｎｃａｖｅ）構造で形成することを技術的な原理とする。
図２Ａないし図２Ｄは、本発明の第１実施形態に係る磁気トンネル接合装置を示した図である。図２Ａは、単位（ｕｎｉｔ）磁気トンネル接合装置の斜視図であり、図２Ｂは、磁気トンネル接合装置の各構成要素を分離して示した斜視図であり、図２Ｃは、図２Ａに示すＸ−Ｘ’線 矢視を示した断面図であり、図２Ｄは、コンケーブ構造を有する磁気トンネル接合装置の断面図である。
図２Ａないし図２Ｄに示すように、本発明の磁気トンネル接合装置は柱型のコンケーブ構造を有する。具体的に、本発明の磁気トンネル接合装置は、柱型の第２電極１１７と、第２電極１１７の側面および下面を取り囲む磁気トンネル接合層１１６と、磁気トンネル接合層１１６の側面および下面を取り囲む第１電極１１１とを備える。このとき、第２電極１１７は、円柱、三角柱、四角柱、および多角柱で形成されたグループから選択されたいずれか１つの形態であり得、第１電極１１１および磁気トンネル接合層１１６は、シリンダ（ｃｙｌｉｎｄｅｒ）形態であり得る。
また、本発明の磁気トンネル接合装置は、所定の構造物が備えられた基板１１０、基板１１０上で所定の間隔Ｓを有する複数の開口部１１９を備える絶縁膜１１８をさらに備えることができる。このとき、磁気トンネル接合装置は、開口部１１９内に埋め込まれたコンケーブ構造を有し得る。
絶縁膜１１８は、磁気トンネル接合装置間を電気的に分離する役割を行なうものであって、酸化膜、窒化膜、酸化窒化膜、および炭素含有膜で形成されたグループから選択されたいずれか１つ、またはこれらが積層された積層膜であり得る。酸化膜としては、シリコン酸化膜（ＳｉＯ２）、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌｅ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＵＳＧ（Ｕｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、高密度プラズマ酸化膜（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ、ＨＤＰ）、およびＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）を使用し得る。窒化膜としては、シリコン窒化膜（Ｓｉ３Ｎ４）を使用し得る。酸化窒化膜としては、シリコン酸化窒化膜（ＳｉＯＮ）を使用し得る。また、炭素含有膜としては、非晶質炭素膜（ａｍｏｒｐｈｏｕｓ ｃａｒｂｏｎ ｌａｙｅｒ）、カーボンリッチポリマ膜（ｃａｒｂｏｎ ｒｉｃｈ ｐｏｌｙｍｅｒ）、ＳｉＯＣ、およびＳＯＣなどを使用し得る。
所定の間隔Ｓを有する開口部１１９は、隣接した磁気トンネル接合装置の間の干渉現象および電気的な短絡が発生することを防止するためのものであって、側壁が傾斜した磁気トンネル接合装置が形成されることを防止する役割を行なうと共に、隣接した磁気トンネル接合装置間の間隔Ｓを確保する役割を行なう。このとき、磁気トンネル接合装置の側壁が傾斜することによる干渉現象および電気的な短絡をより効果的に防止するため、開口部１１９の側壁は垂直プロファイルを有することが好ましい。
磁気トンネル接合層１１６は、第２電極１１７の側面および下面を取り囲む自由膜１１５と、自由膜１１５の側面および下面を取り囲むトンネル絶縁膜１１４と、トンネル絶縁膜１１４の側面および下面を取り囲むピンド膜１１３と、ピンド膜１１３の側面および下面を取り囲むピンニング膜１１２とを備えることができる（図２ＤのＡ）。また、磁気トンネル接合層１１６は、第２電極１１７の側面および下面を取り囲むピンニング膜１１２と、ピンニング膜１１２の側面および下面を取り囲むピンド膜１１３と、ピンド膜１１３の側面および下面を取り囲むトンネル絶縁膜１１４と、トンネル絶縁膜１１４の側面および下面を取り囲む自由膜１１５とを備えることもできる（図２ＤのＢ）。このとき、自由膜１１５、トンネル絶縁膜１１４、ピンド膜１１３、およびピンニング膜１１２は、シリンダ形態で形成され得る。
第１電極１１１および第２電極１１７は導電物質、例えば、金属物質または金属化合物を使用して形成することができる。金属物質としては、チタニウム（Ｔｉ）、タンタル（Ｔａ）、白金（Ｐｔ）、銅（Ｃｕ）、タングステン（Ｗ）、およびアルミニウム（Ａｌ）を使用し得、金属化合物としては、チタニウム窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、およびタングステンシリサイド（ＷＳｉ）を使用し得る。また、第１電極１１１および第２電極１１７は、同一の物質で形成され得る。
ピンニング膜１１２は、ピンド膜１１３の磁化方向を固定させる役割を行ないつつ、反強磁性を有する物質を使用して形成することができる。反強磁性を有する物質としては、ＩｒＭｎ、ＰｔＭｎ、ＭｎＯ、ＭｎＳ、ＭｎＴｅ、ＭｎＦ２、ＦｅＦ２、ＦｅＣｌ２、ＦｅＯ、ＣｏＣｌ２、ＣｏＯ、ＮｉＣｌ２およびＮｉＯを使用し得る。このとき、ピンニング膜１１２は、前述した反強磁性物質のうちのいずれか１つからなる単一膜で形成したり、またはこれらが積層された積層膜で形成することができる。
ピンニング膜１１２によって磁化方向が固定されたピンド膜１１３および外部刺激、例えば磁場またはスピン伝達トルクによって磁化方向が変化する自由膜１１５は、強磁性を有する物質を使用して形成することができる。強磁性を有する物質としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｇｄ、Ｄｙ、ＮｉＦｅ、ＣｏＦｅ、ＭｎＡｓ、ＭｎＢｉ、ＭｎＳｂ、ＣｒＯ２、ＭｎＯＦｅ２Ｏ３、ＦｅＯＦｅ２Ｏ３、ＮｉＯＦｅ２Ｏ３、ＣｕＯＦｅ２Ｏ３、ＭｇＯＦｅ２Ｏ３、ＥｕＯ、およびＹ３Ｆｅ５Ｏ１２を使用し得る。このとき、ピンド膜１１３および自由膜１１５は、前述した強磁性物質のうちのいずれか１つからなる単一膜で形成したり、これらが積層された積層膜で形成することができる。また、ピンド膜１１３および自由膜１１５は、前述した強磁性物質のうちのいずれか１つとルテニウム膜（Ｒｕ）が積層された積層膜で形成することができる（例えば、ＣｄＦｅ／Ｒｕ／ＣｏＦｅ）。また、ピンド膜１１３および自由膜１１５は、強磁性膜、反強磁性カップリングスペーサ膜（ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ ｃｏｕｐｌｉｎｇ ｓｐａｃｅｒ ｌａｙｅｒ）、および強磁性膜が順次積層された合成反強磁性膜（Ｓｙｎｔｈｅｔｉｃ Ａｎｔｉ−Ｆｅｒｒｏｍａｇｎｅｔｉｃ ｌａｙｅｒ、ＳＡＦ ｌａｙｅｒ）で形成することもできる。
トンネル絶縁膜１１４は、ピンド膜１１３と自由膜１１５との間のトンネル障壁として作用する。トンネル絶縁膜１１４は、マグネシウム酸化膜（ＭｇＯ）、アルミニウム酸化膜（Ａｌ２Ｏ３）、シリコン窒化膜（Ｓｉ３Ｎ４）、シリコン窒化酸化膜（ＳｉＯＮ）、シリコン酸化膜（ＳｉＯ２）、ハフニウム酸化膜（ＨｆＯ２）、およびジルコニウム酸化膜（ＺｒＯ２）を使用し得る。その他にもトンネル絶縁膜１１４は、絶縁特性を有する物質はすべて使用し得る。
また、本発明の磁気トンネル接合装置は、第２電極１１７と磁気トンネル接合層１１６との間に介在されたキャッピング膜（図示せず）をさらに備えることができる。キャッピング膜は、磁気トンネル接合装置を形成する過程において発生する工程上のエラーによって自由膜１１５を構成する物質（すなわち、金属物質または金属化合物質）が酸化または腐食することを防止する役割を行い、タンタル（Ｔａ）またはタンタル窒化膜（ＴａＮ）で形成することができる。
具体的に、工程上のエラーによって自由膜１１５を構成する物質が酸化または腐食された場合、磁気トンネル接合装置の磁気抵抗比が低下し得る。これによって磁気トンネル接合装置を備えるメモリセルの特性が劣化する恐れがあるため、キャッピング膜を備えることによって防止することができる。参考までに、磁気抵抗比は、磁気トンネル接合装置が高抵抗状態のときと低抵抗状態のときの抵抗差を低抵抗状態のときの抵抗値に対する百分率で定義した値をいう。
また、本発明の磁気トンネル接合装置は、第２電極１１７と磁気トンネル接合層１１６との間に介在されたり、または磁気トンネル接合層１１６と第１電極１１１との間に介在された発熱膜（図示せず）をさらに備えることができる。発熱膜は、磁気トンネル接合装置に熱エネルギーを供給して磁気トンネル接合装置の臨界電流密度（ｃｒｉｔｉｃａｌ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ、Ｊｃ）を減少させる役割を行なう。参考までに、臨界電流密度は、磁気トンネル接合装置の磁気抵抗比を変化させるために必要な最小限の電流密度を意味し、臨界電流密度が減少するほど磁気トンネル接合装置を駆動するために消費される消費電力を減少させ得る。発熱膜は、アルミニウム酸化膜（Ａｌ２Ｏ３）、非ドープシリコン膜（ｕｎｄｏｐｅｄ ｓｉｌｉｃｏｎ ｌａｙｅｒ）、シリコン炭化膜（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｌａｙｅｒ、ＳｉＣ）、シリコン酸化膜（ＳｉＯ２）、シリコン酸化窒化膜（ＳｉＯＮ）、およびカルコゲニド膜（ｃｈａｌｃｏｇｅｎｉｄｅ ｌａｙｅｒ）で形成されたグループから選択されたいずれか１つ、またはこれらが積層された積層膜で形成することができる。ここで、カルコゲニド膜は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、およびテルリウム（Ｔｅ）を含有する化合物（ｃｏｍｐｏｕｎｄ ｌａｙｅｒ ｃｏｎｔａｉｎｉｎｇ ｇｅｒｍａｎｉｕｍ、ｓｔｉｂｉｕｍ ａｎｄ ｔｅｌｌｕｒｉｕｍ）、すなわち、ＧＳＴ膜（ＧＳＴ ｌａｙｅｒ）であり得る。
このように本発明は、シリンダ形態の磁気トンネル接合層１１６を備える磁気トンネル接合装置を提供することによって、磁気トンネル接合装置の側壁の傾斜による干渉現象および電気的な短絡を防止することができる。これは後述する本発明の磁気トンネル接合装置の製造方法で詳しく説明する。
また、本発明の磁気トンネル接合装置は、開口部１１９に埋め込まれたコンケーブ構造を有することによって、磁気トンネル接合装置における側壁の傾斜による干渉現象および電気的な短絡をより効果的に防止すると共に、隣接した磁気トンネル接合装置間の間隔Ｓを安定的に確保することができる。
また、本発明の磁気トンネル接合装置は柱型を有することによって、磁気トンネル接合装置の集積度を向上させると共に、磁気トンネル接合装置の特性を向上させることができる。これについて図３Ａ〜図３Ｅを参照して詳しく説明する。
図３Ａ〜図３Ｅは、従来技術に係るスタック構造の磁気トンネル接合装置と本発明の第１実施形態に係る柱型の磁気トンネル接合装置とを比較して示した概略図である。ここで、説明の便宜のために従来技術に係るスタック構造の磁気トンネル接合装置は、図１に示す図面符号を使用する。また、従来技術に係るスタック構造の磁気トンネル接合装置および本発明の柱型の磁気トンネル接合装置の体積は同一である。ここで、Ａ１は、従来の磁気トンネル接合装置を上部からみたときの面積を示し、Ａ２は従来の磁気トンネル接合装置において磁気トンネル接合層１０７と第１電極１０２との間の接触面積を示し、Ａ３は、柱型の磁気トンネル接合装置を上部からみたときの面積を示し、Ａ４は、柱型の磁気トンネル接合装置において磁気トンネル接合層１１６と第１電極１１１との間の接触面積を示す。
まず、スタック構造の磁気トンネル接合装置と本発明の柱型の磁気トンネル接合装置とを比較する前に、半導体装置におけるデザインルールの減少によるスタック構造の磁気トンネル接合装置の問題点に対して説明すれば次の通りである。
半導体装置のデザインルールが減少することに伴い、磁気トンネル接合装置を備えるメモリセルの性能、すなわち動作速度および保存容量を向上させるためには磁気トンネル接合装置の高集積化が必須に要求される。これによって、磁気トンネル接合装置の面積Ａ１が次第に減少し、磁気トンネル接合装置の面積Ａ１が減少することによって磁気トンネル接合層１０７の面積Ａ２も減少する。これは磁気トンネル接合装置がスタック構造を有するため図３Ａに示すように、磁気トンネル接合装置の面積Ａ１と磁気トンネル接合層１０７の面積Ａ２とが同一であるためである（Ａ１＝Ａ２）。
このように磁気トンネル接合装置の面積が減少することによって磁気トンネル接合層１０７の面積が減少するほど磁気トンネル接合装置の電気的な特性が劣化する問題が発生する。具体的に、磁気トンネル接合装置は、強磁性薄膜のピンド膜（図示せず）および自由膜（図示せず）の磁化方向に応じて磁気抵抗比が決定される。このとき、強磁性薄膜は面積が減少することによって薄膜内の磁区（ｍａｇｎｅｔｉｃ ｄｏｍａｉｎ）の大きさが小さくなりつつ、飽和磁化率（ｓａｔｕｒａｔｉｏｎ ｍａｇｎｅｔｉｚａｔｉｏｎ）が増加する。このような飽和磁化率の増加は、磁気トンネル接合装置の臨界電流密度（ｃｒｉｔｉｃａｌ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ、Ｊｃ）を増加させる。磁気トンネル接合装置の臨界電流密度が増加するほど、磁気トンネル接合装置の磁気抵抗比を変化させるために必要な駆動電流密度（ｏｐｅｒａｔｉｏｎ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ、Ｊｏ）が増加し、これによって磁気トンネル接合装置を備える磁気メモリ素子の消費電力が増加してしまう問題が発生する。また、磁気トンネル接合装置の臨界電流密度が増加することによって、要求される駆動電流密度を提供するためには、トランジスタの大きさおよび配線の大きさを縮小することが難しくなり、これによって磁気トンネル接合装置を備えるメモリセルの集積度が低下してしまう問題がある。
図３Ｂに示すように、本発明の磁気トンネル接合装置は、柱型を有することから、前述した半導体装置におけるデザインルールの減少によるスタック構造の磁気トンネル接合装置の問題を解決することができる。
具体的に、従来技術に係るスタック構造の磁気トンネル接合装置と本発明の柱型の磁気トンネル接合装置とが同一の体積を有するとき、同図に示すように、本発明の柱型の磁気トンネル接合装置は、従来のスタック構造を有する磁気トンネル接合装置よりも簡単に面積を減少させ得る。すなわち、図３Ｃに示すように、従来のスタック構造を有する磁気トンネル接合装置の面積Ａ１よりも本発明の柱型の磁気トンネル接合装置の面積Ａ３が小さいことが確認できる（Ａ１＞Ａ３）。
また、図３Ｄに示すように、従来のスタック構造を有する磁気トンネル接合装置において磁気トンネル接合層１０７の面積Ａ２は磁気トンネル接合装置の面積Ａ１と同一であり（Ａ１＝Ａ２）、磁気トンネル接合装置の面積Ａ１が減少することに伴って磁気トンネル接合層１０７の面積Ａ２も減少する。
これに比べて、図３Ｅに示すように、本発明の柱型の磁気トンネル接合装置は、磁気トンネル接合装置の面積Ａ３が減少しても磁気トンネル接合装置の高さＨを増加させることによって、磁気トンネル接合層１１６の面積Ａ４を増加させ得る。その理由は、本発明の磁気トンネル接合装置において、磁気トンネル接合層１１６の面積Ａ４は、円周Ｒおよび高さＨに応じて決定されるためである。ここで、Ａ４はＡ２よりも大きい。
一方、本発明の磁気トンネル接合装置において、磁気トンネル接合層１１６の面積Ａ４を増加させるために円周Ｒを増加させる場合、磁気トンネル接合装置の面積Ａ３が増加され得るため、高さＨを増加させ、磁気トンネル接合層１１６の面積Ａ４を増加させることが好ましい。
このように本発明の柱型の磁気トンネル接合装置は、磁気トンネル接合装置の面積Ａ３を減少させると同時に、磁気トンネル接合層１１６の面積Ａ４を増加させ得る。これによって、磁気トンネル接合層１１６の面積Ａ３、特に強磁性薄膜からなるピンド膜および自由膜の面積減少による磁気トンネル接合装置の臨界電流密度の増加が防止され得る。
前述したように、本発明の磁気トンネル接合装置は、柱型を有することにより磁気トンネル接合装置の集積度を向上させると共に、磁気トンネル接合装置の電気的な特性を向上させ得る。
以下、本発明の柱型の磁気トンネル接合装置を備えるメモリセルに対して添付された図面を参照して説明する。通常、磁気トンネル接合装置の磁気抵抗比は自由膜の磁化方向に応じて決定される。したがって、自由膜の磁化方向を変化させる駆動原理、例えば、磁場またはスピン伝達トルクに応じて磁気トンネル接合装置を備えるメモリセルの構造が相異なり得る。後述する本発明の第２実施形態においては、自由膜の磁化方向を変化させるための駆動原理としてスピン伝達トルクを使用するメモリセルを例示した。参考までに、スピン伝達トルクとは、巨大磁気抵抗（Ｇｉａｎｔ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ、ＧＭＲ）の反作用として説明できる。ニュートンの第３法則、すなわち、作用／反作用の法則によれば、すべての作用は大きさが同じで方向が反対の反作用を伴う。このとき、巨大磁気抵抗は、磁化方向によって電流の量が調整できることにより発生する現象であって、これに対する反作用として電流（例えば、スピン電流）により磁化方向の調整が可能になることをスピン伝達トルクという。
図４Ａは、本発明の第２実施形態に係る磁気トンネル接合装置を備えるメモリセルを示した断面図であり、図４Ｂは、図４Ａに示されたメモリセルの単位セルを示した斜視図である。
図４Ａおよび図４Ｂに示すように、基板２０１の所定の領域には素子分離膜２０２が配置され、活性領域２０３を定義する。素子分離膜２０２を備える基板２０１上には活性領域２０３および素子分離膜２０２を同時に横切る複数のゲート電極２０４、すなわち、ワードライン（ｗｏｒｄ ｌｉｎｅ）が配置される。このとき、活性領域２０３の方向を行方向（ｘ軸方向）とするとき、ゲート電極２０４は列方向（ｙ軸方向）に配置される。ゲート電極２０４の間の活性領域２０３の基板２０１には共通ソース領域２０５Ｓが配置され、共通ソース領域２０５Ｓの両側の活性領域２０３の基板２０１にはドレイン領域２０５Ｄが配置される。これによって活性領域２０３とゲート電極２０４とが交差する地点には、スイッチング動作を行うトランジスタＴが形成される。
トランジスタＴが形成された基板２０１の全面には層間絶縁膜２０６で覆われている。層間絶縁膜２０６上にはゲート電極２０４を横切って磁気トンネル接合装置ＭＴＪの第２電極１１７と接続した導電ライン２１０が配置される。導電ライン２１０は、通常、ビットライン（ｂｉｔ ｌｉｎｅ）とも呼ばれる。
また、層間絶縁膜２０６内には磁気トンネル接合装置ＭＴＪの第１電極１１１とトランジスタＴのドレイン領域２０５Ｄを電気的に接続する垂直配線２０９が配置される。垂直配線２０９は、順に積層された複数のプラグを備えることができる。また、共通ソース領域２０５Ｓ上にはソースライン２０８が順に接続する。
磁気トンネル接合装置ＭＴＪは、柱型のコンケーブ構造で形成され得る。具体的に、磁気トンネル接合装置ＭＴＪは、柱型の第２電極１１７と、第２電極１１７の側面および下面を取り囲む磁気トンネル接合層１１６と、磁気トンネル接合層１１６の側面および下面を取り囲む第１電極１１１とを備える。このとき、第２電極１１７は、円柱、三角柱、四角柱、および多角柱で形成されたグループから選択されたいずれか１つの形態であり得、第１電極１１１および磁気トンネル接合層１１６は、シリンダ形態であり得る（図２Ａないし図２Ｃ参照）。また、磁気トンネル接合装置ＭＴＪは、第２電極１１７と磁気トンネル接合層１１６との間に介在されたキャッピング膜（図示せず）をさらに備えることができる。また、磁気トンネル接合装置ＭＴＪは、第２電極１１７と磁気トンネル接合層１１６との間に介在されたり、磁気トンネル接合層１１６と第１電極１１１との間に介在された発熱膜（図示せず）をさらに備えることができる。
本発明の第２実施形態に適用された柱型の磁気トンネル接合装置ＭＴＪに対する説明は、図２Ａないし図２Ｄを介して詳しく説明したので、ここではそれに対する詳しい説明は省略する。
ゲート電極２０４、ソースライン２０８、導電ライン２１０、および垂直配線２０９は導電性物質、例えば、ポリシリコン、金属膜、導電性金属窒化膜、導電性金属酸化膜、および金属シリサイド膜で形成されたグループから選択されたいずれか１つ、またはこれらが積層された積層膜で形成され得る。金属膜としては、チタニウム（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、およびアルミニウム（Ａｌ）を使用し得る。導電性金属窒化膜としては、チタニウム窒化膜（ＴｉＮ）またはタンタル窒化膜（ＴａＮ）を使用し得る。導電性金属酸化膜としては、イリジウム酸化膜（ＩｒＯ２）を使用し得る。また、金属シリサイド膜としては、チタニウムシリサイド（ＴｉＳｉ）またはタングステンシリサイド（ＷＳｉ）を使用し得る。
層間絶縁膜２０６は、酸化膜、窒化膜、酸化窒化膜、および炭素含有膜で形成されたグループから選択されたいずれか１つ、またはこれらが積層された積層膜で形成され得る。酸化膜としては、シリコン酸化膜（ＳｉＯ２）、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌｅ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＵＳＧ（Ｕｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、高密度プラズマ酸化膜、およびＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）を使用し得る。窒化膜としては、シリコン窒化膜（Ｓｉ３Ｎ４）を使用し得る。酸化窒化膜としては、シリコン酸化窒化膜（ＳｉＯＮ）を使用し得る。また、炭素含有膜としては、非晶質炭素膜、カーボンリッチポリマ膜、ＳｉＯＣ、およびＳＯＣを使用し得る。
このように本発明のメモリセルは、高集積化が可能な柱型の磁気トンネル接合装置ＭＴＪを備えることによって、メモリセルの集積度を向上させることができる。これによって、メモリセルの動作速度および保存容量を向上させることができる。
また、本発明の磁気トンネル接合装置ＭＴＪは、柱型を有することから臨界電流密度を減少させることができ、これによってメモリセルの駆動電流密度を減少させることができる。メモリセルの駆動電流密度が減少することによってメモリセルの消費電力も減少させることができる。また、駆動電流密度を減少させることによって、メモリセルを構成しているトランジスタＴおよび配線（導電ライン、ワードラインなど）の大きさを減少させ得、これによりメモリセルの集積度をさらに向上させることができる。
以下、前述した構造を有する本発明の第２実施形態に係るメモリセルは、磁気トンネル接合装置ＭＴＪを流れる電流のスピン伝達トルクによって自由膜の磁化方向が変化し、自由膜に流れる電流の方向に応じて自由膜の磁化方向が決定される。かかる本発明の第２実施形態に係るメモリセルの駆動方法に対して図５Ａおよび図５Ｂを参照して詳しく説明する。
図５Ａおよび図５Ｂは、本発明の第２実施形態に係るメモリセルの駆動方法を説明するための概略図である。ここでは、説明の便宜のために磁気トンネル接合装置ＭＴＪを階段型で示し、ピンニング膜は図示していない。また、初期状態で自由膜１１５の磁化方向は右側、ピンド膜１１３の磁化方向は左側に固定されたことと仮定した。
まず、図５Ａに示すように、ソースライン２０８が接地された状態でトランジスタＴのゲート電極２０４にワードライン信号、例えば、電圧を印加してトランジスタＴを活性化（ｏｎ）させる。ワードライン信号によってトランジスタＴが活性化した状態で、導電ライン２１０に導電ライン信号、例えば、電圧を印加する。このとき、導電ライン信号の大きさが接地よりも大きい場合、すなわち、導電ライン２１０に正の電圧（ｐｏｓｉｔｉｖｅ ｖｏｌｔａｇｅ）を印加した場合、導電ライン２１０とソースライン２０８との間の電圧差によって磁気トンネル接合装置ＭＴＪに電流が流れるようになる。このとき、発生した電流は、磁気トンネル接合装置ＭＴＪの第２電極１１７から第１電極１１１の方向に流れる。発生した電流の電流密度が磁気トンネル接合装置ＭＴＪの臨界電流密度よりも大きい場合、自由膜１１５の磁化方向が左側または右側に変化する。ここでは、第２電極１１７から第１電極１１１の方向に流れる電流によって自由膜１１５の磁化方向が右側から左側に変化するものと仮定した。
図５Ｂに示すように、ソースライン２０８が接地されてトランジスタＴが活性化した状態で、導電ライン２１０に負の電圧（ｎｅｇａｔｉｖｅ ｖｏｌｔａｇｅ）を有する導電ライン信号を印加した場合、導電ライン２１０とソースライン２０８との間の電圧差によって磁気トンネル接合装置ＭＴＪに電流が流れることになる。このとき、発生した電流は、磁気トンネル接合装置ＭＴＪの第１電極１１１から第２電極１１７の方向に流れる。発生した電流の電流密度が磁気トンネル接合装置ＭＴＪの臨界電流密度よりも大きい場合、自由膜１１５の磁化方向が左側または右側に変化する。ここでは、第１電極１１１から第２電極１１７の方向に流れる電流によって自由膜１１５の磁化方向が左側から右側に変化するものと仮定した。
ここで、ピンド膜１１３と自由膜１１５との磁化方向が同一の場合（図５Ａ参照）に磁気トンネル接合装置ＭＴＪの磁気抵抗は、ピンド膜１１３と自由膜１１５との磁化方向が互いに異なる場合（図５Ｂ参照）の磁気抵抗よりも小さい。これをセンシングし、論理「０」または論理「１」の判別ができる。論理「０」または「１」を判別（または読み出し）するためには、トランジスタＴが活性化した状態でソースライン２０８と導電ライン２１０との間の電圧差により生成した電流の電流密度が磁気トンネル接合装置ＭＴＪの臨界電流密度よりも小さいことが好ましい。
また、図面には示していないが、ゲート電極２０４にワードライン信号を印加しなかった状態、すなわちトランジスタが不活性化（ｏｆｆ）した状態では、導電ライン２１０に導電ライン信号を印加しても磁気トンネル接合装置ＭＴＪには電流が流れない。したがって、トランジスタＴが不活性化した状態では自由膜１１５の磁化方向を変化させることができない。
以下、本発明の柱型の磁気トンネル接合装置を備えて磁場を利用し、磁気トンネル接合装置の磁気抵抗比を変化させるメモリセルに対して、図６Ａおよび図６Ｂを参照して詳しく説明する。
図６Ａは、本発明の第３実施形態に係る磁気トンネル接合装置を備えるメモリセルを示した断面図であり、図６Ｂは、図６Ａに示されたメモリセルの単位セルを示した斜視図である。
図６Ａおよび図６Ｂに示すように、基板２０１の所定領域には素子分離膜２０２が配置され、活性領域２０３を定義する。素子分離膜２０２を備える基板２０１上には活性領域２０３および素子分離膜２０２を同時に横切る複数のゲート電極２０４、すなわち、ワードラインが配置される。このとき、活性領域２０３の方向を行方向（ｘ軸方向）とするとき、ゲート電極２０４は列方向（ｙ軸方向）に配置される。ゲート電極２０４の間の活性領域２０３および基板２０１には共通ソース領域２０５Ｓが配置され、共通ソース領域２０５Ｓの両側活性領域２０３の基板２０１にはドレイン領域２０５Ｄが配置される。これによって活性領域２０３とゲート電極２０４とが交差する地点には、スイッチング動作を行うトランジスタＴが形成される。
トランジスタＴが形成された基板２０１の全面は層間絶縁膜２０６で覆われている。層間絶縁膜２０６上にはゲート電極２０４を横切って（ｘ軸方向）磁気トンネル接合装置ＭＴＪの第２電極１１７と接続した第２導電ライン２１２が配置される。第２導電ライン２１２は、通常、ビットラインと呼ばれる。
また、層間絶縁膜２０６内には磁気トンネル接合装置ＭＴＪの第１電極１１１の側面および下面の一部を取り囲むが、第１電極１１１と電気的に分離した第１導電ライン２１１が配置される。第１導電ライン２１１は、通常、デジット（ｄｉｇｉｔ ｌｉｎｅ）と呼ばれ、ゲート電極２０４と並んでいる方向（ｙ軸方向）に配置される。また、層間絶縁膜２０６内には磁気トンネル接合装置ＭＴＪの第１電極１１１とトランジスタＴのドレイン領域２０５Ｄとを電気的に接続する垂直配線２０９が配置される。垂直配線２０９は、順に積層された複数のプラグを含むことができる。また、共通ソース領域２０５Ｓ上にはソースライン２０８が順に接続する。
磁気トンネル接合装置ＭＴＪは、柱型のコンケーブ構造で形成され得る。具体的に、磁気トンネル接合装置ＭＴＪは、柱型の第２電極１１７と、第２電極１１７の側面および下面を取り囲む磁気トンネル接合層１１６と、磁気トンネル接合層１１６の側面および下面を取り囲む第１電極１１１とを備える。このとき、第２電極１１７は、円柱、三角柱、四角柱、および多角柱で形成されたグループから選択されたいずれか１つの形態であり得、第１電極１１１および磁気トンネル接合層１１６は、シリンダ形態であり得る（図２Ａないし図２Ｃ参照）。また、磁気トンネル接合装置ＭＴＪは、第２電極１１７と磁気トンネル接合層１１６との間に介在されたキャッピング膜（図示せず）をさらに備えることができる。また、磁気トンネル接合装置ＭＴＪは、第２電極１１７と磁気トンネル接合層１１６との間に介在されたり、磁気トンネル接合層１１６と第１電極１１１との間に介在された発熱膜（図示せず）をさらに備えることができる。
本発明の第３実施形態に適用された柱型の磁気トンネル接合装置ＭＴＪに対する説明は、図２Ａないし図２Ｄを介して詳しく説明したので、ここではそれに対する詳しい説明は省略する。
ゲート電極２０４、ソースライン２０８、第１導電ライン２１１および第２導電ライン２１２、垂直配線２０９は導電性物質、例えば、ポリシリコン、金属膜、導電性金属窒化膜、導電性金属酸化膜、および金属シリサイド膜で形成されたグループから選択されたいずれか１つ、またはこれらが積層された積層膜で形成され得る。金属膜としては、チタニウム（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、およびアルミニウム（Ａｌ）を使用し得る。導電性金属窒化膜としては、チタニウム窒化膜（ＴｉＮ）またはタンタル窒化膜（ＴａＮ）を使用し得る。導電性金属酸化膜としては、イリジウム酸化膜（ＩｒＯ２）を使用し得る。また、金属シリサイド膜としては、チタニウムシリサイド（ＴｉＳｉ）またはタングステンシリサイド（ＷＳｉ）を使用し得る。
層間絶縁膜２０６は、酸化膜、窒化膜、酸化窒化膜、および炭素含有膜で形成されたグループから選択されたいずれか１つ、またはこれらが積層された積層膜で形成され得る。酸化膜としては、シリコン酸化膜（ＳｉＯ２）、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌｅ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＵＳＧ（Ｕｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、高密度プラズマ酸化膜、およびＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）を使用し得る。窒化膜としては、シリコン窒化膜（Ｓｉ３Ｎ４）を使用し得る。酸化窒化膜としては、シリコン酸化窒化膜（ＳｉＯＮ）を使用し得る。また、炭素含有膜としては、非晶質炭素膜、カーボンリッチポリマ膜、ＳｉＯＣ、およびＳＯＣを使用し得る。
このように本発明のメモリセルは、高集積化が可能な柱型の磁気トンネル接合装置ＭＴＪを備えることによって、メモリセルの集積度を向上させることができる。これによって、メモリセルの動作速度および保存容量を向上させることができる。
また、本発明の磁気トンネル接合装置ＭＴＪは、柱型を有することから臨界電流密度を減少させることができ、これによってメモリセルの駆動電流密度を減少させることができる。メモリセルの駆動電流密度が減少することによってメモリセルの消費電力も減少させることができる。また、駆動電流密度を減少させることによって、メモリセルを構成しているトランジスタＴおよび配線（導電ライン、ワードラインなど）の大きさを減少させ得、これによりメモリセルの集積度をさらに向上させることができる。
前述した構造を有する本発明の第３実施形態に係るメモリセルは、第１導電ライン２１１および第２導電ライン２１２に流れる電流によって第１導電ライン２１１および第２導電ライン２１２の周辺に誘導された磁場を利用し、磁気トンネル接合装置ＭＴＪの磁気抵抗比を変化させることができる。例えば、第１導電ライン２１１の電流方向が固定された状態で、第２導電ライン２１２を流れる電流の方向を調整して磁気トンネル接合装置の磁気抵抗比を変化させることができる。具体的に、第２導電ライン２１２を流れる電流によって第２導電ライン２１２の周辺に誘導された磁場の強さが自由膜の飽和磁化率よりも大きければ、自由膜の磁化方向が第２導電ライン２１２を流れる電流の方向と同一の方向に変化され、これを利用して磁気トンネル接合装置ＭＴＪの磁気抵抗比を変化させることができる。以外にも、第１導電ライン２１１および第２導電ライン２１２に周辺に誘導された磁場を利用し、磁気トンネル接合装置ＭＴＪの磁気抵抗比を変化させる方法に対しては数多く公示された技術が存在するため、これ以上の詳しい説明は省略する。
以下、本発明の柱型の磁気トンネル接合装置の製造方法に対する実施形態を添付した図面に基づいて詳細に説明する。以下の工程説明において、半導体装置の製造方法、およびこれに関連した成膜方法に関連した技術内容のうちから知られた技術については説明せず、これは、知られた技術によって本発明の技術的な範囲が制限されないことを意味する。
図７Ａないし図７Ｄは、本発明の第４実施形態に係る磁気トンネル接合装置の製造方法における工程を説明するための断面図である。
図７Ａに示すように、所定の構造物が備えられた基板２１上に所定の間隔Ｓを持って複数の開口部２３を備える絶縁膜２２を形成する。このとき、開口部２３は、後続工程によって磁気トンネル接合装置が形成される領域であって、隣接した磁気トンネル接合装置間の干渉現象の発生を防止することができる間隔Ｓを確保するよう形成することが好ましい。また、磁気トンネル接合装置における側壁の傾斜による干渉現象および電気的な短絡を防止するために、開口部２３の側壁が垂直プロファイルを有するよう形成することが好ましい。
一方、図面には示していないが、開口部２３は、基板２１に形成された所定の構造、物例えば、トランジスタの接合領域と接続した配線の上面を露出させるよう形成することができる（図４Ａ、図４Ｂ、図６Ａ、および図６Ｂ参照）。
絶縁膜２２は、酸化膜、窒化膜、酸化窒化膜、および炭素含有膜で形成されたグループから選択されたいずれか１つ、またはこれらが積層された積層膜で形成することができる。酸化膜としては、シリコン酸化膜（ＳｉＯ２）、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌｅ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＵＳＧ（Ｕｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、高密度プラズマ酸化膜、およびＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）を使用し得る。窒化膜としては、シリコン窒化膜（Ｓｉ３Ｎ４）を使用し得る。酸化窒化膜としては、シリコン酸化窒化膜（ＳｉＯＮ）を使用し得る。また、炭素含有膜としては、非晶質炭素膜、カーボンリッチポリマ膜、ＳｉＯＣ、およびＳＯＣを使用し得る。その他にも絶縁膜２２は、絶縁特性を有する物質はすべて使用して形成することができる。
その後、開口部２３を備える絶縁膜２２の全面に第１電極用導電膜２４を形成する。第１電極用導電膜２４は導電物質、例えば、金属物質または金属化合物を使用して形成することができる。金属物質としては、チタニウム（Ｔｉ）、タンタル（Ｔａ）、白金（Ｐｔ）、銅（Ｃｕ）、タングステン（Ｗ）、およびアルミニウム（Ａｌ）を使用することができ、金属化合物としては、チタニウム窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、およびタングステンシリサイド（ＷＳｉ）等を使用し得る。
その後、絶縁膜２２の上面に形成された第１電極用導電膜２４を選択的にエッチングし、開口部２３の底面および側壁に第１電極用導電膜２４を残留させる。このとき、開口部２３の底面および側壁に残留した第１電極用導電膜２４が第１電極２４Ａとして作用する。以下、第１電極２４Ａを形成するためのエッチング工程を「１次エッチング」と略称する。
１次エッチング工程は、エッチバック（ｅｔｃｈｂａｃｋ）または化学的機械的研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）を使用して実施することができる。このとき、１次エッチング工程をエッチバックを使用して実施する場合、開口部２３の底面および側壁に形成された第１電極用導電膜２４が損傷することを防止するために、シャローエッチバック（ｓｈａｌｌｏｗ ｅｔｃｈｂａｃｋ）を使用して１次エッチング工程を進行することが好ましい。
１次エッチング工程をシャローエッチバックを使用して実施する方法は次の通りである。
まず、シャローエッチバック工程は、化学的乾燥式エッチング法（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈ；ＣＤＥ）を応用したエッチング方法である。化学的乾燥式エッチング法は、化学的エッチングおよび物理的エッチングを同時に進行することができるエッチング方法である。物理的エッチングは、Ａｒ、Ｈｅ、Ｘｅなどのような不活性ガスを利用してプラズマを発生させ、そのプラズマ内の正イオンをウエハーで垂直に入射させて純粋に被エッチング層を物理的にエッチングする方法であり、化学的エッチングは、被エッチング層とプラズマ状態で化学的な反応がよく起きるガスを選択してプラズマを発生させ、そのプラズマ内の活性化した中性のラジカル（ｒａｄｉｃａｌ）を利用して純粋に化学的にエッチングする方法である。したがって、化学的エッチングおよび物理的エッチングが同時に進行される化学的乾燥式エッチング法は、プラズマ内の正イオンをウエハーで入射させ、イオンの強力な衝突エネルギーを利用すると同時に、被エッチング層と化学的な反応がよく起きるラジカルを利用することによってエッチング速度を１オーダー（ｏｒｄｅｒ）程度増加されるようシナジー効果を獲得する方法である。このとき、化学的乾燥式エッチング法は、物理的エッチングに比べて化学的エッチングが優勢な場合、垂直方向よりも水平方向へのエッチングが容易に行なわれ、化学的エッチングに比べて物理的エッチングが優勢な場合、水平方向よりも垂直方向へのエッチングが容易に行なわれる。
シャローエッチバック工程は、前述した化学的乾燥式エッチング法のエッチング原理を応用し、プラズマエッチング装置のソースパワー（ｓｏｕｒｃｅ ｐｏｗｅｒ）、バイアスパワー（ｂｉａｓ ｐｏｗｅｒ）、圧力、トップ電極（ｔｏｐ ｅｌｅｃｔｒｏｅｄ）の温度、ボトム電極（ｂｏｔｔｏｍ ｅｌｅｃｔｒｏｅｄ）の温度、およびチャンバ内に供給される物理的エッチングガスと化学的エッチングガスの比率からなる工程条件グループから選択されたいずれか１つまたは２つ以上を調整し、絶縁膜２２の上面に形成された第１電極用導電膜２４を選択的にエッチングする方法である。例えば、エッチングガスとして物理的エッチングガスのアルゴンガスを使用する場合、バイアスパワーを印加しないで開口部２３内の圧力を高く形成すれば、１次エッチング工程時に開口部２３の底面および側壁に形成された第１電極用導電膜２４の損傷を防止することができる。これは、プラズマによって形成されたアルゴン正イオンが開口部２３内の圧力によってその加速エネルギーを失うためである。
１次エッチング工程を化学的機械的研磨法を使用して実施する方法は次の通りである。
まず、開口部２３を埋め込んで第１電極用導電膜２４の全面を覆う犠牲膜（図示せず）を形成する。このとき、犠牲膜は、１次エッチングを行なう過程で開口部２３の底面および側壁に形成された第１電極用導電膜２４が損傷することを防止する役割を行なうものであって、炭素含有膜または酸化膜で形成し得る。炭素含有膜としては、フォトレジスト（Ｐｈｏｔｏ Ｒｅｓｉｓｔ、ＰＲ）、非晶質炭素膜、ＳｉＯＣ、およびＳＯＣで形成されたグループから選択されたいずれか１つを使用し得る。酸化膜としては、シリコン酸化膜（ＳｉＯ２）、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌｅ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＵＳＧ（Ｕｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、高密度プラズマ酸化膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、およびＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）で形成されたグループから選択されたいずれか１つを使用し得る。
その後、絶縁膜２２の上面が露出するまで化学的機械的研磨を進行し、開口部２３の底面および側壁に第１電極用導電膜２４を残留させる。
その後、犠牲膜を除去する。ここで、犠牲膜を炭素含有膜で形成した場合には、酸素プラズマ処理（Ｏ２ ｐｌａｓｍａ ｔｒｅａｔｍｅｎｔ）を使用して犠牲膜を除去することができる。犠牲膜を酸化膜で形成した場合は湿式エッチング法、例えば、ＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｃｈａｎｔ）溶液またはハフニウム（ＨＦ）溶液を使用して除去することができる。このとき、犠牲膜を除去する過程において、１次エッチング工程時に発生したエッチング副産物を除去するための洗浄工程を同時に進行することもできる。
前述した工程過程によって開口部２３内に埋め込まれたシリンダ形態の第１電極２４Ａを形成することができる。このとき、磁気トンネル接合装置の製造工程を単純化させるために、１次エッチング工程はエッチバックを使用して実施することが好ましい。
図７Ｂに示すように、第１電極２４Ａを備える絶縁膜２２の全面に第１磁性膜２７を形成する。第１磁性膜２７は、ピンニング膜２５およびピンド膜２６が順次積層された構造を有し得る。
ピンニング膜２５は、ピンド膜２６の磁化方向を固定させる役割を行なうものとして、反強磁性を有する物質を使用して形成することができる。例えば、反強磁性を有する物質としては、ＩｒＭｎ、ＰｔＭｎ、ＭｎＯ、ＭｎＳ、ＭｎＴｅ、ＭｎＦ２、ＦｅＦ２、ＦｅＣｌ２、ＦｅＯ、ＣｏＣｌ２、ＣｏＯ、ＮｉＣｌ２、およびＮｉＯなどを使用し得る。ピンニング膜２５は、前述した反強磁性物質のうちのいずれか１つからなる単一膜で形成したり、またはこれらが積層された積層膜で形成することができる。
ピンニング膜２５によって磁化方向が固定されたピンド膜２６は、強磁性を有する物質を使用して形成することができる。例えば、強磁性を有する物質としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｇｄ、Ｄｙ、ＮｉＦｅ、ＣｏＦｅ、ＭｎＡｓ、ＭｎＢｉ、ＭｎＳｂ、ＣｒＯ２、ＭｎＯＦｅ２Ｏ３、ＦｅＯＦｅ２Ｏ３、ＮｉＯＦｅ２Ｏ３、ＣｕＯＦｅ２Ｏ３、ＭｇＯＦｅ２Ｏ３、ＥｕＯ、およびＹ３Ｆｅ５Ｏ１２などを使用し得る。このとき、ピンド膜２６は、前述した強磁性物質のうちのいずれか１つからなる単一膜で形成したり、これらが積層された積層膜で形成することができる。また、ピンド膜２６は、前述した強磁性物質のうちのいずれか１つとルテニウム膜（Ｒｕ）が積層された積層膜で形成することができる（例えば、ＣｄＦｅ／Ｒｕ／ＣｏＦｅ）。また、ピンド膜２６は、強磁性膜、反強磁性カップリング スペーサ膜、および強磁性膜が順次積層された合成反強磁性膜で形成することもできる。
その後、絶縁膜２２の上面に形成された第１磁性膜２７を選択的にエッチングし、開口部２３の底面および側壁の上部に第１磁性膜２７を残留させる。以下、第１磁性膜２７をパターニングするためのエッチング工程を「２次エッチング」と略称する。また、パターニングされた第１磁性膜２７の図面符号を「２７Ａ」、ピンニング膜２５の図面符号を「２５Ａ」、ピンド膜２６の図面符号を「２６Ａ」に変更して表記する。
２次エッチング工程は１次エッチング工程と同一の方法、すなわち、エッチバックまたは化学的機械的研磨法を使用して実施することができる。２次エッチング工程をエッチバックを使用して実施する場合、開口部２３内に形成された第１磁性膜２７の損傷を防止するためにシャローエッチバックを使用して実施することが好ましい。
２次エッチング工程を化学的機械的研磨法を使用して実施する場合、開口部２３内を犠牲膜（図示せず）で埋め込んだ後、絶縁膜２２の上面が露出するまで化学的機械的研磨を進行し、パターニング第１磁性膜２７Ａを形成することができる。
前述した工程過程によって第１電極２４Ａ上に第１磁性膜２７Ａを形成することができる。このとき、磁気トンネル接合装置の製造工程を単純化させるために、２次エッチング工程はエッチバックを使用して実施することが好ましい。
図７Ｃに示すように、第１磁性膜２７Ａを備える絶縁膜２２の全面にトンネル絶縁膜２８および第２磁性膜を形成する。ここで、第２磁性膜は自由膜２９を意味する。トンネル絶縁膜２８および自由膜２９は、開口部２３内を完全に埋め込まないように形成することが好ましい。
トンネル絶縁膜２８は、ピンド膜２６Ａと自由膜２９との間のトンネル障壁として作用しつつ、絶縁特性を有する物質はすべて使用し得る。例えば、トンネル絶縁膜２８は、マグネシウム酸化膜（ＭｇＯ）で形成することができる。
自由膜２９は外部刺激、例えば、磁場またはスピン伝達トルクによって磁化方向が変化しつつ、強磁性を有する物質を使用して形成することができる。また、自由膜２９は、強磁性膜、反強磁性カップリングスペーサ膜、および強磁性膜が順次積層された合成反強磁性膜で形成することもできる。
その後、絶縁膜２２の上面に形成された自由膜２９およびトンネル絶縁膜２８を選択的にエッチングし、開口部２３の底面および側壁上部にトンネル絶縁膜２８および自由膜２９を残留させる。以下、トンネル絶縁膜２８および自由膜２９をパターニングするためのエッチング工程を「３次エッチング」と略称する。また、パターニングされたトンネル絶縁膜２８の図面符号を「２８Ａ」、自由膜２９の図面符号を「２９Ａ」に変更して表記する。３次エッチング工程は１次エッチング工程と同一の方法、すなわち、エッチバックまたは化学的機械的研磨法を使用して実施することができる。
３次エッチング工程をエッチバックを使用して実施する場合、開口部２３内に形成された自由膜２９が損傷することを防止するためにシャローエッチバックを使用して実施することが好ましい。３次エッチング工程を化学的機械的研磨法を使用して実施する場合、開口部２３内を犠牲膜（図示せず）で埋め込んだ後、絶縁膜２２の上面が露出するまで化学的機械的研磨を進行し、パターニングされた自由膜２９Ａおよびトンネル絶縁膜２８Ａを形成することができる。
前述した工程過程によって第１磁性膜２７Ａ上にトンネル絶縁膜２８Ａおよび自由膜２９Ａを形成することができる。３次エッチング工程時、第１電極２４Ａ、ピンニング膜２５Ａ、ピンド膜２６Ａ、およびトンネル絶縁膜２８Ａの一部が露出すると共に、自由膜２９Ａの表面が露出することから、乾燥式エッチングによる自由膜２９Ａの損傷およびエッチング工程時に発生した導電性エッチングの副産物によって磁気トンネル接合装置の電気的な特性が劣化することを防止するため、化学的機械全然魔法を使用して３次エッチングを進行することが好ましい。
これにより、開口部２３内で一定の厚さを有し、ピンニング膜２５Ａ、ピンド膜２６Ａ、トンネル絶縁膜２８Ａ、および自由膜２９Ａが順次積層されたシリンダ形態の磁気トンネル接合層３０を形成することができる。
前述においては、第１磁性膜２７が形成され、パターニングされた第１磁性膜２７Ａを形成するために前記第１磁性膜２７がエッチングされ、トンネル絶縁膜２８および自由膜２９が順次に前記パターニングされた第１磁性膜２７Ａ上に形成され、パターニングされたトンネル絶縁膜２８Ａおよび自由膜２９Ａを形成するために前記トンネル絶縁膜２８および前記自由膜２９がエッチングされる２−ステップエッチング工程を使用するものとして説明した。しかし、前記第１磁性膜２７、前記トンネル絶縁膜２８、および前記自由膜２９が順次に第１電極２４Ａ上に形成され、１−ステップのエッチング工程によって前記第１磁性膜２７、前記トンネル絶縁膜２８、および前記自由膜２９がエッチングされ、各々パターニングされた第１磁性膜２７、パターニングされたトンネル絶縁膜２８、およびパターニングされた自由膜２９を形成することもできる。
図７Ｄに示すように、開口部２３内の空いた空間を埋め込むよう第２電極３２を形成する。このとき、第２電極３２は、開口部２３内の空いた空間のみを埋め込むように形成したり、または隣接した開口部２３内に形成された磁気トンネル接合層３０の間を接続するために、開口部２３内の空いた空間を埋め込むと同時に絶縁膜２２の上面を覆うよう形成することもできる。
第２電極３２は、第１電極２４Ａと同一物質で形成することができる。第２電極３２は導電物質、例えば、金属物質または金属化合物を使用して形成することができる。金属物質としては、チタニウム（Ｔｉ）、タンタル（Ｔａ）、白金（Ｐｔ）、銅（Ｃｕ）、タングステン（Ｗ）、およびアルミニウム（Ａｌ）を使用することができ、金属化合物としては、チタニウム窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、およびタングステンシリサイド（ＷＳｉ）などを使用し得る。
前述した工程過程によって本発明の柱型のコンケーブ構造を有する磁気トンネル接合装置を完成することができる。
かかる本発明は、所定の間隔を有する開口部２３内に磁気トンネル接合装置を形成することによって、隣接した磁気トンネル接合装置間の間隔を確保することができる。これによって、隣接した磁気トンネル接合装置間の干渉現象および電気的な短絡を防止することができる。
また、本発明は、磁気トンネル接合層３０を構成する各薄膜を複数回の蒸着およびエッチング工程によって形成することにより、導電性エッチングの副産物に起因した磁気トンネル接合装置の特性劣化を防止することができる。
本発明の技術思想は、前記好ましい実施形態により具体的に記述されたが、前記実施形態はその説明のためのものであり、その制限のためのものではないことを注意しなければならない。また、本発明の技術分野の通常の専門家ならば、本発明の技術思想の範囲内の多様な実施形態が可能であることを理解すべきであろう。
以上では本発明を実施するための形態について説明したが、当該実施の形態には特許請求の範囲に記載した発明の態様のみならず他の発明の態様を有している。この発明の態様を以下に列挙する。
〔態様１〕所定の間隔を有する複数の開口部を備える絶縁膜と、
前記開口部の底面および側壁に形成される第１電極と、
前記第１電極上に形成される磁気トンネル接合層と、
前記磁気トンネル接合層上に残りの前記開口部を埋め込む第２電極と、
を有することを特徴とする磁気トンネル接合装置。
〔態様２〕前記第１電極および前記磁気トンネル接合層は、シリンダ形態を有することを特徴とする態様１に記載の磁気トンネル接合装置。
〔態様３〕請求項１から１１のいずれか一項に記載の磁気トンネル接合装置の製造方法によって製造された磁気トンネル接合装置を有するメモリセル。
１１１ 第１電極
１１２、２５、２５Ａ ピンニング膜
１１３、２６、２６Ａ ピンド膜
１１４、２７、２７Ａ トンネル絶縁膜
１１５、２９、２９Ａ 自由膜
１１６、３０ 磁気トンネル接合層
１１７ 第２電極

Claims (11)

  1. 所定の間隔を有する複数の開口部を備える絶縁膜を形成するステップと、
    前記開口部の底面および側壁に第１電極を形成するステップと、
    前記第１電極上に磁気トンネル接合層を形成するステップと、
    前記磁気トンネル接合層上に残りの前記開口部を埋め込む第２電極を形成するステップと、
    を含むことを特徴とする磁気トンネル接合装置の製造方法。
  2. 前記第１電極および前記磁気トンネル接合層は、シリンダ形態を有することを特徴とする請求項１に記載の磁気トンネル接合装置の製造方法。
  3. 前記第１電極を形成するステップは、
    前記開口部を備える絶縁膜の全面に第１電極用導電膜を形成するステップと、
    前記絶縁膜の上面に形成された前記第１電極用導電膜を選択的にエッチングし、前記開口部の底面および側壁に前記第１電極用導電膜を残留させるステップと、
    を含むことを特徴とする請求項１に記載の磁気トンネル接合装置の製造方法。
  4. 前記磁気トンネル接合層を形成するステップは、
    前記第１電極を備える絶縁膜の全面に第１磁性膜を形成するステップと、
    前記絶縁膜の上面に形成された第１磁性膜を選択的にエッチングし、前記第１電極上に前記第１磁性膜を残留させるステップと、
    パターンされた前記第１磁性膜を備える絶縁膜の全面にトンネル絶縁膜および第２磁性膜を順次に形成するステップと、
    前記絶縁膜の上面に形成された第２磁性膜およびトンネル絶縁膜を選択的にエッチングし、前記第１磁性膜上に前記第２磁性膜およびトンネル絶縁膜を残留させるステップと、
    を含むことを特徴とする請求項１に記載の磁気トンネル接合装置の製造方法。
  5. 前記磁気トンネル接合層を形成するステップは、
    前記第１電極を備える絶縁膜の全面に第１磁性膜、トンネル絶縁膜、および第２磁性膜を順次に形成するステップと、
    前記絶縁膜の上面に形成された第２磁性膜、トンネル絶縁膜、および第１磁性膜を選択的にエッチングし、前記第１電極上に前記第２磁性膜、トンネル絶縁膜、および第１磁性膜を残留させるステップと、
    を含むことを特徴とする請求項１に記載の磁気トンネル接合装置の製造方法。
  6. 前記選択的にエッチングするステップは、シャローエッチバックまたは化学的機械的研磨法を使用して実施することを特徴とする請求項３に記載の磁気トンネル接合装置の製造方法。
  7. 前記化学的機械的研磨法を使用して前記選択的にエッチングするステップは、
    前記開口部内を埋め込んで前記絶縁膜の上面を覆う犠牲膜を形成するステップと、
    前記絶縁膜の上面が露出するまで化学的機械的研磨するステップと、
    前記犠牲膜を除去するステップと、
    を含むことを特徴とする請求項６に記載の磁気トンネル接合装置の製造方法。
  8. 前記犠牲膜は、炭素含有膜または酸化膜で形成することを特徴とする請求項７に記載の磁気トンネル接合装置の製造方法。
  9. 前記炭素含有膜は、フォトレジスト、非晶質炭素膜、ＳｉＯＣ、およびＳＯＣで形成されたグループから選択されたいずれかの１つを含むことを特徴とする請求項８に記載の磁気トンネル接合装置の製造方法。
  10. 前記犠牲膜が炭素含有膜の場合に前記犠牲膜を除去するステップは、酸素プラズマ処理を使用して実施することを特徴とする請求項８に記載の磁気トンネル接合装置の製造方法。
  11. 前記犠牲膜が酸化膜の場合に前記犠牲膜を除去するステップは、ＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｃｈａｎｔ）溶液またはハフニウム（ＨＦ）溶液を使用して実施することを特徴とする請求項８に記載の磁気トンネル接合装置の製造方法。
JP2009159255A 2008-07-03 2009-07-03 磁気トンネル接合装置、これを備えるメモリセル、およびその製造方法 Pending JP2010016384A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080064396A KR100990143B1 (ko) 2008-07-03 2008-07-03 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법

Publications (1)

Publication Number Publication Date
JP2010016384A true JP2010016384A (ja) 2010-01-21

Family

ID=41464691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009159255A Pending JP2010016384A (ja) 2008-07-03 2009-07-03 磁気トンネル接合装置、これを備えるメモリセル、およびその製造方法

Country Status (5)

Country Link
US (1) US20100003767A1 (ja)
JP (1) JP2010016384A (ja)
KR (1) KR100990143B1 (ja)
CN (1) CN101621113A (ja)
TW (1) TW201010151A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124491A (ja) * 2010-12-07 2012-06-28 Samsung Electronics Co Ltd 磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法
JP2012142415A (ja) * 2010-12-28 2012-07-26 Fujitsu Semiconductor Ltd 磁気デバイスおよびその製造方法
WO2020194660A1 (ja) * 2019-03-28 2020-10-01 Tdk株式会社 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928100B2 (en) 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
JP2013021108A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法
US8450722B2 (en) * 2011-07-15 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory and method of making the same
KR101909201B1 (ko) 2012-05-18 2018-10-17 삼성전자 주식회사 자기저항요소 및 이를 포함하는 메모리소자
KR101998676B1 (ko) 2012-07-20 2019-07-10 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US9490421B2 (en) 2012-12-21 2016-11-08 Samsung Electronics Co., Ltd. Method and system for providing vertical spin transfer switched magnetic junctions and memories using such junctions
JP6161026B2 (ja) 2013-03-14 2017-07-12 株式会社東芝 磁気メモリ
US9240546B2 (en) * 2013-03-26 2016-01-19 Infineon Technologies Ag Magnetoresistive devices and methods for manufacturing magnetoresistive devices
US9601544B2 (en) * 2013-07-16 2017-03-21 Imec Three-dimensional magnetic memory element
US9142761B2 (en) * 2013-08-29 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a magnetic tunnel junction device
CN103630150A (zh) * 2013-12-02 2014-03-12 无锡乐尔科技有限公司 一种磁电位器
KR20160000299A (ko) * 2014-06-24 2016-01-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102200497B1 (ko) * 2014-07-07 2021-01-11 삼성전자주식회사 반도체 기억 소자 및 그 제조방법
US9444035B2 (en) * 2014-09-10 2016-09-13 Qualcomm Incorporated Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices and method for fabrication
WO2016204774A1 (en) * 2015-06-19 2016-12-22 Intel Corporation Capped magnetic memory
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same
KR102552896B1 (ko) 2016-08-02 2023-07-07 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
FR3055471B1 (fr) 2016-08-31 2018-09-14 Stmicroelectronics (Crolles 2) Sas Puce protegee contre les attaques face arriere
FR3069703B1 (fr) 2017-07-27 2020-01-24 Stmicroelectronics (Crolles 2) Sas Puce electronique
US10546996B2 (en) * 2017-07-31 2020-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive random access memory (MRAM) structure and method of forming the same
US10355198B2 (en) 2017-11-13 2019-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10686129B2 (en) 2017-11-29 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US10693056B2 (en) * 2017-12-28 2020-06-23 Spin Memory, Inc. Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer
US10803916B2 (en) 2017-12-29 2020-10-13 Spin Memory, Inc. Methods and systems for writing to magnetic memory devices utilizing alternating current
US10347308B1 (en) 2017-12-29 2019-07-09 Spin Memory, Inc. Systems and methods utilizing parallel configurations of magnetic memory devices
US10192789B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices
US10770510B2 (en) 2018-01-08 2020-09-08 Spin Memory, Inc. Dual threshold voltage devices having a first transistor and a second transistor
US10319424B1 (en) 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
US10161856B1 (en) * 2018-01-19 2018-12-25 Ping-Chieh Wu Magneto-optical bio-detection devices having high sensitivity
US10411184B1 (en) * 2018-03-02 2019-09-10 Samsung Electronics Co., Ltd. Vertical spin orbit torque devices
US10878870B2 (en) 2018-09-28 2020-12-29 Spin Memory, Inc. Defect propagation structure and mechanism for magnetic memory
US10692556B2 (en) 2018-09-28 2020-06-23 Spin Memory, Inc. Defect injection structure and mechanism for magnetic memory
CN110349609B (zh) * 2019-07-04 2021-09-07 西安交通大学 一种三维磁性器件及磁存储器
US11289644B2 (en) * 2019-12-19 2022-03-29 International Business Machines Corporation Magnetic tunnel junction having all-around structure
CN112820820B (zh) 2019-12-24 2023-05-19 长江存储科技有限责任公司 磁阻随机存取存储器
KR102608134B1 (ko) * 2020-02-19 2023-12-01 양쯔 메모리 테크놀로지스 씨오., 엘티디. 자기 메모리 구조 및 디바이스
US11682514B2 (en) * 2020-08-19 2023-06-20 Globalfoundries U.S. Inc. Memory cell having a free ferromagnetic material layer with a curved, non-planar surface and methods of making such memory cells
US11716910B2 (en) * 2020-08-25 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for balanced loading
US20220165943A1 (en) * 2020-11-20 2022-05-26 Korea University Research And Business Foundation Spin-orbit torque (sot)-based magnetic tunnel junction and method of fabricating the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259704B2 (ja) * 1998-12-30 2002-02-25 日本電気株式会社 半導体装置の製造方法
US6551852B2 (en) * 2001-06-11 2003-04-22 Micron Technology Inc. Method of forming a recessed magnetic storage element
JP3884312B2 (ja) * 2002-03-28 2007-02-21 株式会社東芝 磁気記憶装置
US6673675B2 (en) * 2002-04-11 2004-01-06 Micron Technology, Inc. Methods of fabricating an MRAM device using chemical mechanical polishing
US6531331B1 (en) * 2002-07-16 2003-03-11 Sandia Corporation Monolithic integration of a MOSFET with a MEMS device
US6828639B2 (en) * 2002-07-17 2004-12-07 Micron Technology, Inc. Process flow for building MRAM structures
US6784510B1 (en) * 2003-04-16 2004-08-31 Freescale Semiconductor, Inc. Magnetoresistive random access memory device structures
US6936479B2 (en) * 2004-01-15 2005-08-30 Hewlett-Packard Development Company, L.P. Method of making toroidal MRAM cells
US7033881B2 (en) 2004-06-15 2006-04-25 International Business Machines Corporation Method for fabricating magnetic field concentrators as liners around conductive wires in microelectronic devices
JP4571836B2 (ja) * 2004-07-23 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006173472A (ja) 2004-12-17 2006-06-29 Toshiba Corp 磁気記憶装置およびその製造方法
US7563688B2 (en) * 2006-02-24 2009-07-21 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
US8110881B2 (en) * 2007-09-27 2012-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM cell structure with a blocking layer for avoiding short circuits
KR100942984B1 (ko) * 2007-12-21 2010-02-17 주식회사 하이닉스반도체 자기터널접합 셀 형성방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124491A (ja) * 2010-12-07 2012-06-28 Samsung Electronics Co Ltd 磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法
JP2012142415A (ja) * 2010-12-28 2012-07-26 Fujitsu Semiconductor Ltd 磁気デバイスおよびその製造方法
WO2020194660A1 (ja) * 2019-03-28 2020-10-01 Tdk株式会社 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法
CN112753099A (zh) * 2019-03-28 2021-05-04 Tdk株式会社 存储元件、半导体装置、磁记录阵列和存储元件的制造方法
CN112753099B (zh) * 2019-03-28 2024-04-16 Tdk株式会社 存储元件、半导体装置、磁记录阵列和存储元件的制造方法
US11974507B2 (en) 2019-03-28 2024-04-30 Tdk Corporation Storage element, semiconductor device, magnetic recording array, and method of manufacturing storage element

Also Published As

Publication number Publication date
CN101621113A (zh) 2010-01-06
US20100003767A1 (en) 2010-01-07
TW201010151A (en) 2010-03-01
KR20100004296A (ko) 2010-01-13
KR100990143B1 (ko) 2010-10-29

Similar Documents

Publication Publication Date Title
KR100990143B1 (ko) 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법
TWI723502B (zh) 用於磁阻式隨機存取記憶體磁穿隧接面頂部電極與通路之間介面的技術
JP6441860B2 (ja) 磁気トンネル接合装置の製造技術と対応装置
KR101769196B1 (ko) 공정 데미지 최소화를 위한 자가 정렬된 자기저항 랜덤 액세스 메모리（ｍｒａｍ）구조물
KR100939111B1 (ko) 자기터널접합소자 제조방법
JP5502627B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
TW202005128A (zh) 針對磁阻式隨機存取記憶體磁性穿隧接面中頂部電極與金屬層之間包含間隔件的介面的技術
US8491799B2 (en) Method for forming magnetic tunnel junction cell
JP5585212B2 (ja) 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法
TW201712909A (zh) 積體電路、磁阻式隨機存取記憶體單元及磁阻式隨機存取記憶體單元之形成方法
US9673388B2 (en) Integrated circuit structures with spin torque transfer magnetic random access memory and methods for fabricating the same
JP2013131781A (ja) 磁気メモリセル
KR101159240B1 (ko) 반도체 소자 및 그 제조 방법
US8878319B2 (en) Magnetic tunnel junction device and method for fabricating the same
US8748197B2 (en) Reverse partial etching scheme for magnetic device applications
US20170324031A1 (en) Magnetic random access memory devices and methods of manufacturing the same
KR101015144B1 (ko) 자기터널접합 장치 제조방법
KR20100053856A (ko) 자기터널접합 장치 제조방법
KR20100076556A (ko) 자기터널접합 장치 제조방법
KR20090114681A (ko) 자기터널접합 소자 및 이를 구비하는 메모리 셀
US20120241882A1 (en) Semiconductor memory device and method for fabricating the same
US8765489B2 (en) Semiconductor device and method for fabricating the same
JP2009224477A (ja) 半導体記憶装置及びその製造方法
US20130075841A1 (en) Semiconductor device and method for fabricating the same
JP2024134839A (ja) 磁気記憶装置