CN112753099B - 存储元件、半导体装置、磁记录阵列和存储元件的制造方法 - Google Patents

存储元件、半导体装置、磁记录阵列和存储元件的制造方法 Download PDF

Info

Publication number
CN112753099B
CN112753099B CN201980062719.9A CN201980062719A CN112753099B CN 112753099 B CN112753099 B CN 112753099B CN 201980062719 A CN201980062719 A CN 201980062719A CN 112753099 B CN112753099 B CN 112753099B
Authority
CN
China
Prior art keywords
layer
ferromagnetic layer
electrode
memory element
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980062719.9A
Other languages
English (en)
Other versions
CN112753099A (zh
Inventor
积田淳史
盐川阳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to CN202410356463.5A priority Critical patent/CN118201462A/zh
Publication of CN112753099A publication Critical patent/CN112753099A/zh
Application granted granted Critical
Publication of CN112753099B publication Critical patent/CN112753099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明的存储元件具有：第1铁磁性层；第2铁磁性层；非磁性层，其在第1方向上被所述第1铁磁性层和所述第2铁磁性层夹持；第1配线，其沿与所述第1方向不同的第2方向延伸，在所述第1方向上与所述非磁性层夹持所述第1铁磁性层；和电极，其在所述第1方向上由至少一部分与所述非磁性层夹持所述第2铁磁性层，所述电极与所述第2铁磁性层的侧面的至少一部分相接。

Description

存储元件、半导体装置、磁记录阵列和存储元件的制造方法
技术领域
本发明涉及存储元件、半导体装置、磁记录阵列和存储元件的制造方法。
背景技术
作为磁阻效应元件，已知有由铁磁性层和非磁性层的多层膜构成的巨磁阻(GMR)元件、以及在非磁性层使用绝缘层(隧道势垒层、势垒层)的隧道磁阻(TMR)元件。磁阻效应元件能够在磁传感器、高频部件、磁头和非易失性随机存取存储器(MRAM)应用。
MRAM是集成有磁阻效应元件的存储元件。MRAM利用当磁阻效应元件中的夹持非磁性层的两个铁磁性层的彼此的磁化方向发生变化时，磁阻效应元件的电阻发生变化的特性，来读写数据。铁磁性层的磁化方向例如利用电流产生的磁场来控制。此外，例如铁磁性层的磁化方向利用通过向磁阻效应元件的层叠方向流动电流而产生的自旋转移矩(STT)来控制。
在利用STT改写铁磁性层的磁化方向的情况下，向磁阻效应元件的层叠方向流动电流。写入电流成为磁阻效应元件的特性劣化的原因。
近年来，在写入时也可以不向磁阻效应元件的层叠方向流动电流的方法受到瞩目。其方法之一为，利用了自旋轨道转矩(SOT)的写入方法(例如，专利文献1)。SOT由通过自旋轨道相互作用产生的自旋流或不同种类材料的界面处的拉什巴效应而引起。用于在磁阻效应元件内引起SOT的电流向与磁阻效应元件的层叠方向交叉的方向流动。即，期待不需要向磁阻效应元件的层叠方向流动电流而实现磁阻效应元件的长寿命化。
现有技术文献
专利文献
专利文献1：日本特开2017-216286号公报
发明内容
发明所要解决的问题
磁阻效应元件的层叠方向的电阻值因夹持非磁性层的2个铁磁性层的磁化的取向方向的相对角的差异而变化。存储元件将磁阻效应元件的电阻值的差异作为数据存储。数据通过向磁阻效应元件的层叠方向流动读出电流而读出。磁阻效应元件经常集成作为磁存储器使用。当向各个磁阻效应元件施加的读出电流量增加时，磁存储器的消耗电力增加。
本发明是鉴于上述情况而完成，提供一种确保电流的读出路径，且能够以少的消耗电力进行动作的存储元件、半导体装置和磁记录阵列。
用于解决问题的技术方式
本发明为了解决上述问题而提供以下的技术方式。
(1)第一方式所涉及的存储元件具有：第1铁磁性层；第2铁磁性层；非磁性层，其在第1方向上被所述第1铁磁性层和所述第2铁磁性层夹持；第1配线，其沿与所述第1方向不同的第2方向延伸，在所述第1方向上与所述非磁性层夹持所述第1铁磁性层；和电极，其在所述第1方向上由至少一部分与所述非磁性层夹持所述第2铁磁性层，所述电极与所述第2铁磁性层的侧面的至少一部分相接。
(2)在上述方式所涉及的存储元件中，也可以是：所述电极具有：第1部分，其覆盖所述第2铁磁性层的与所述非磁性层相反侧的第1面；和第2部分，其覆盖所述第1部分并沿第2方向延伸，所述第2部分与所述第2铁磁性层的侧面的至少一部分相接，所述第2部分相较于所述第1部分为低电阻。
(3)在上述方式所涉及的存储元件中，也可以是：所述电极具有第3部分，其与所述第2部分相接，在所述第2部分与所述第3部分之间，具有化合物层。
(4)在上述方式所涉及的存储元件中，也可以是：具有所述第1配线与所述电极在所述第1方向上的距离不同的部分。
(5)在上述方式所涉及的存储元件中，也可以是：在所述第2方向上夹持所述第1铁磁性层的位置，还具有连接于所述第1配线的第1导电部和第2导电部，所述第1铁磁性层的所述第1导电部侧的第1端与所述第1导电部的所述第1铁磁性层侧的第2端在所述第2方向上的中点处的所述第1配线与所述电极的第1距离，比相较于所述中点更远离所述第1铁磁性层的位置处的所述第1配线与所述电极的第2距离近。
(6)在上述方式所涉及的存储元件中，也可以是：在所述第2方向上夹持所述第1铁磁性层的位置，还具有连接于所述第1配线的第1导电部和第2导电部，所述第1铁磁性层的所述第1导电部侧的第1端与所述第1导电部的所述第1铁磁性层侧的第2端在所述第2方向上的中点处的所述第1配线与所述电极的第1距离，比所述电极与所述第2铁磁性层或所述非磁性层的交点处的所述第1配线与所述电极的第3距离近。
(7)在上述方式所涉及的存储元件中，也可以是：所述电极的所述第1配线侧的面具有相对于与所述第1方向正交的第1平面倾斜的倾斜面，所述倾斜面的第1点处的切平面相对于所述第1平面的倾斜度，比相较于所述第1点更位于所述第2铁磁性层侧的第2点处的切平面相对于所述第1平面的倾斜度大。
(8)在上述方式所涉及的存储元件中，也可以是：所述第1配线包含具有利用电流流动时的自旋霍尔效应产生自旋流的功能的金属、合金、金属间化合物、金属硼化物、金属碳化物、金属硅化物、金属磷化物中的任一种。
(9)第二方式所涉及的半导体装置具备：上述方式所涉及的存储元件；和与所述存储元件电连接的多个开关元件。
(10)第三方式所涉及的磁记录阵列，具有多个上述方式所涉及的存储元件。
(11)第四方式所涉及的存储元件的制造方法具备：依次层叠导电层、第1磁性层、非磁性层、第2磁性层的工序；将第1磁性层、非磁性层、第2磁性层加工成规定的形状，形成以第1铁磁性层、非磁性层、第2铁磁性层的顺序层叠的磁阻效应元件的工序；以使所述第2铁磁性层的侧面露出的方式用绝缘层包覆所述磁阻效应元件的周围的工序；和在所述磁阻效应元件和所述绝缘层的一面形成电极的工序。
发明的效果
本实施方式所涉及的存储元件、半导体装置和磁记录阵列确保电流的读出路径，且能够以少的消耗电力进行动作。
附图说明
图1是第1实施方式所涉及的磁记录阵列的示意图。
图2是构成第1实施方式所涉及的磁记录阵列的半导体装置的截面图。
图3是构成第1实施方式所涉及的磁记录阵列的存储元件的截面图。
图4是构成第1实施方式所涉及的磁记录阵列的存储元件的截面图。
图5是构成第1实施方式所涉及的磁记录阵列的存储元件的截面图。
图6是构成第1实施方式所涉及的磁记录阵列的存储元件的俯视图。
图7是构成第1实施方式所涉及的磁记录阵列的存储元件的主要部分的截面图。
图8是用于说明构成第1实施方式所涉及的磁记录阵列的存储元件的制造方法的截面图。
图9是用于说明构成第1实施方式所涉及的磁记录阵列的存储元件的制造方法的截面图。
图10是用于说明构成第1实施方式所涉及的磁记录阵列的存储元件的制造方法的截面图。
图11是用于说明构成第1实施方式所涉及的磁记录阵列的存储元件的制造方法的截面图。
图12是用于说明构成第1实施方式所涉及的磁记录阵列的存储元件的制造方法的截面图。
图13是第1变形例所涉及的存储元件的俯视图。
图14是第2变形例所涉及的存储元件的俯视图。
图15是第2变形例所涉及的存储元件的截面图。
图16是第3变形例所涉及的存储元件的截面图。
图17是第4变形例所涉及的存储元件的截面图。
图18是第5变形例所涉及的存储元件的截面图。
具体实施方式
以下，适当参照附图，详细地说明本实施方式。以下的说明中使用的附图中，存在为了便于使特征容易明白而将成为特征的部分放大表示的情况，各构成要素的尺寸比例等有时与实际不同。以下的说明中例示的材料、尺寸等只是一个例子，本发明并不限定于此，能够在起到本发明的效果的范围内适当地变更而实施。
首先对方向进行定义。+x方向、-x方向、+y方向和-y方向是与后述的基板Sub(参照图2)的一个面大致平行的方向。+x方向是沿后述的第1配线20延伸的一个方向，且是从后述的第1开关元件110朝向第2开关元件120的方向。-x方向是与+x方向相反的方向。在不对+x方向与-x方向进行区分的情况下，仅称为“x方向”。x方向是第2方向的一个例子。+y方向是与x方向正交的一个方向。-y方向是与+y方向相反的方向。在不对+y方向与-y方向进行区分的情况下，仅称为“y方向”。+z方向是后述的磁阻效应元件10的各层层叠的方向。-z方向是与+z方向相反的方向。在不对+z方向与-z方向进行区分的情况下，仅称为“z方向”。z方向是第1方向的一个例子。以下，有时将+z方向表述为“上”，将-z方向表述为“下”。上下并不一定与重力施加的方向一致。
本说明书中“沿x方向延伸”是指，例如与x方向、y方向和z方向的各尺寸中最小的尺寸相比，x方向的尺寸更大。沿其它方向延伸的情况也一样。本说明书中“连接”是指，并不限定于物理连接的情况，还包括电连接的情况。本说明书中“面向”是指，并不限定于2个构件彼此相接的情况，还包括在2个构件之间存在其它构件的情况。
[第1实施方式]
图1是第1实施方式所涉及的磁记录阵列300的结构图。磁记录阵列300具备多个存储元件100、多个写入配线Wp1～Wpn、多个共用配线Cm1～Cmn、多个读出配线Rp1～Rpn、多个第1开关元件110、多个第2开关元件120和多个第3开关元件130。磁记录阵列300例如能够用于磁存储器等。
写入配线Wp1～Wpn电连接电源与1个以上存储元件100。共用配线Cm1～Cmn是在数据的写入时和读出时这两种情况下使用的配线。共用配线Cm1～Cmn电连接基准电位与1个以上存储元件100。基准电位例如是地线。共用配线Cm1～Cmn既可以在多个存储元件100的各个设置，也可以遍及多个存储元件100而设置。读出配线Rp1～Rpn电连接电源与1个以上存储元件100。电源在使用时连接于磁记录阵列300。
图1所示的第1开关元件110、第2开关元件120、第3开关元件130连接于各个多个存储元件100。第1开关元件110连接于各个存储元件100与写入配线Wp1～Wpn之间。第2开关元件120连接于各个存储元件100与共用配线Cm1～Cmn之间。第3开关元件130连接于各个存储元件100与读出配线Rp1～Rpn之间。
当将第1开关元件110和第2开关元件120设为ON时，在与规定的存储元件100连接的写入配线Wp1～Wpn和共用配线Cm1～Cmn之间流动写入电流。当将第2开关元件120和第3开关元件130设为ON时，在与规定的存储元件100连接的共用配线Cm1～Cmn和读出配线Rp1～Rpn之间流动读出电流。
第1开关元件110、第2开关元件120和第3开关元件130是控制电流的流动的元件。第1开关元件110、第2开关元件120和第3开关元件130例如是：如晶体管、双向阈值开关(OTS：Ovonic Threshold Switch)那样的利用结晶层的相变化的元件；如金属绝缘体转变(MIT)开关那样的利用能带结构的变化的元件；如齐纳二极管和雪崩二极管那样的利用屈服电压的元件；以及伴随着原子位置的传导性发生变化的元件。
也可以在连接于相同的配线的存储元件100共用第1开关元件110、第2开关元件120、第3开关元件130的任一个开关元件。例如，在共用第1开关元件110的情况下，在写入配线Wp1～Wpn的上游设置一个第1开关元件110。例如，在共用第2开关元件120的情况下，在共用配线Cm1～Cmn的上游设置一个第2开关元件120。例如，在共用第3开关元件130的情况下，在读出配线Rp1～Rpn的上游设置一个第3开关元件130。
图2是构成第1实施方式所涉及的磁记录阵列300的半导体装置200的截面图。图2是以通过后述的第1配线20的y方向的宽度的中心的xz平面截断存储元件100的截面。半导体装置200具有存储元件100和与存储元件100连接的多个开关元件(第1开关元件110、第2开关元件120、第3开关元件130)。第3开关元件130不存在于图2所示的截面上，例如位于纸面进深方向(-y方向)。
图2所示的第1开关元件110和第2开关元件120是晶体管Tr。晶体管Tr具有栅极电极G、栅极绝缘膜GI、形成于基板Sub的源极区域S和漏极区域D。基板Sub例如是半导体基板。
各个晶体管Tr与存储元件100、写入配线Wp和读出配线Rp经由导电部Cw而电连接。导电部Cw例如有时称为连接配线、通孔配线。导电部Cw包含具有导电性的材料。导电部Cw沿z方向延伸。
存储元件100与晶体管Tr，除导电部Cw以外，通过绝缘层50电分离。绝缘层50是将多层配线的配线间或元件间绝缘的绝缘层。绝缘层50例如为氧化硅(SiOx)、氮化硅(SiNx)、碳化硅(SiC)、氮化铬、碳氮化硅(SiCN)、氧氮化硅(SiON)、氧化铝(Al2O3)、氧化锆(ZrOx)等。
图3至图5是构成第1实施方式所涉及的磁记录阵列300的存储元件100的截面图。图6是构成第1实施方式所涉及的磁记录阵列300的存储元件100的俯视图。图3是以通过第1配线20的y方向的宽度的中心的xz平面(沿着图6的A-A线的面)截断时的截面。图4是以通过磁阻效应元件10的x方向的宽度的中心的yz平面(沿图6的B-B线的面)截断时的截面。图5是以通过后述的化合物部40的中心位置Pc(参照图7)的yz平面(沿图6的C-C线的面)截断时的截面。
存储元件100具有磁阻效应元件10、第1配线20、电极30、化合物部40、第1导电部Cw1和第2导电部Cw2。图3至图5的绝缘层51、52、53是图2的绝缘层50的一部分。存储元件100是利用自旋轨道转矩(SOT)进行磁化旋转的元件，有时称为自旋轨道转矩型磁化旋转元件、自旋轨道转矩型磁化反转元件、自旋轨道转矩型磁阻效应元件。
磁阻效应元件10被第1配线20与电极30夹持。磁阻效应元件10例如在从z方向观察的俯视时中为圆形的柱状体。磁阻效应元件10的从z方向观察的俯视形状不限于圆形，例如也可以为楕圆形、矩形等。磁阻效应元件10的外周长或直径例如随着远离电极30而变大。磁阻效应元件10的侧面10s例如相对于xy平面以倾斜角θ倾斜。磁阻效应元件10的侧面10s包括第1铁磁性层1的侧面1s、第2铁磁性层2的侧面2s和非磁性层3的侧面3s。
磁阻效应元件10具有第1铁磁性层1、第2铁磁性层2和非磁性层3。第1铁磁性层1面向第1配线20。第2铁磁性层2面向电极30。非磁性层3被第1铁磁性层1和第2铁磁性层2夹持。
第1铁磁性层1和第2铁磁性层2分别具有磁化。第2铁磁性层2的磁化在被施加规定的外力时与第1铁磁性层1的磁化相比取向方向不易变化。有时第1铁磁性层1称为磁化自由层，第2铁磁性层2称为磁化固定层、磁化参照层。磁阻效应元件10的电阻值与夹持非磁性层3的第1铁磁性层1与第2铁磁性层2的磁化的相对角的差异相应地变化。第1铁磁性层1和第2铁磁性层2的磁化例如沿z方向或xy面内的任意方向取向。
第1铁磁性层1和第2铁磁性层2包含铁磁性体。铁磁性体例如是选自Cr、Mn、Co、Fe和Ni的金属、包含这些金属的1种以上的合金、包含这些金属与B、C和N的至少1种以上的元素的合金等。铁磁性体例如是Co-Fe、Co-Fe-B、Ni-Fe、Co-Ho合金、Sm-Fe合金、Fe-Pt合金、Co-Pt合金、CoCrPt合金。
第1铁磁性层1和第2铁磁性层2也可以包含惠斯勒合金。惠斯勒合金含有具有XYZ或X2YZ的化学组成的金属间化合物。X在周期表上为Co、Fe、Ni或者Cu族的过渡金属元素或贵金属元素，Y为Mn、V、Cr或者Ti族的过渡金属或X的元素种类，Z为第III族至第V族的典型元素。惠斯勒合金例如是Co2FeSi、Co2FeGe、Co2FeGa、Co2MnSi、Co2Mn1-aFeaAlbSi1-b、Co2FeGe1- cGac等。惠斯勒合金具有高的自旋极化率。
磁阻效应元件10也可以在第2铁磁性层2的与非磁性层3相反侧的面，隔着间隔层而具有反铁磁性层。第2铁磁性层2、间隔层、反铁磁性层成为合成反铁磁性结构(SAF结构)。合成反铁磁性结构由夹持非磁性层的两个磁性层构成。由于第2铁磁性层2与反铁磁性层反铁磁性耦合，从而与不具有反铁磁性层的情况相比第2铁磁性层2的保磁力变大。反铁磁性层例如为IrMn，PtMn等。间隔层例如包含选自Ru、Ir、Rh的至少一种。
磁阻效应元件10也可以具有第1铁磁性层1、第2铁磁性层2和非磁性层3以外的层。例如，也可以在第1配线20与磁阻效应元件10之间具有基底层。此外，例如也可以在电极30与磁阻效应元件10之间具有盖层。基底层和盖层提高构成磁阻效应元件10的各层的结晶性。
第1配线20沿x方向延伸。第1配线20例如，从z方向观察x方向的长度比y方向长。第1配线20面向磁阻效应元件10的第1铁磁性层1。第1配线20的至少一部分在z方向上与非磁性层3一起夹持第1铁磁性层1。
第1配线20含有具有利用电流I流动时的自旋霍尔效应产生自旋流的功能的金属、合金、金属间化合物、金属硼化物、金属碳化物、金属硅化物、金属磷化物的任意种。第1配线20有时称为自旋轨道转矩配线。
自旋霍尔效应是在流动电流的情况下，基于自旋轨道相互作用，在与电流的流动方向正交的方向上引起自旋流的现象。自旋霍尔效应在运动(移动)的电荷(电子)能够弯曲运动(移动)方向这点上，与通常的霍尔效应相同。通常的霍尔效应通过洛伦兹力使得在磁场中运动的带电粒子的运动方向弯曲。与此相对，自旋霍尔效应即使不存在磁场，也能够仅通过电子移动(仅通过电流流动)就使得自旋的移动方向弯曲。
第1配线20通过流动电流I时的自旋霍尔效应产生自旋流。当在第1配线20流动电流I时，向一个方向取向的第1自旋S1和向与第1自旋S1相反方向取向的第2自旋S2分别因自旋霍尔效应而向与电流I的流动方向正交的方向弯曲。例如，向+y方向取向的第1自旋S1向+z方向弯曲，向-y方向取向的第2自旋S2向-z方向弯曲。
非磁性体(不是铁磁性体的材料)的由自旋霍尔效应产生的第1自旋S1的电子数与第2自旋S2的电子数相等。即，朝向+z方向的第1自旋S1的电子数与朝向-z方向的第2自旋S2的电子数相等。第1自旋S1与第2自旋S2沿消除自旋的分布不均的方向流动。在第1自旋S1和第2自旋S2的向z方向的移动中，由于电荷的流动相互抵消，因此电流量成为零。不伴随电流的自旋流特别称为纯自旋流。
当将第1自旋S1的电子的流动以J↑表示，将第2自旋S2的电子的流动以J↓表示，将自旋流以JS表示时，以JS＝J↑-J↓来定义。自旋流JS在z方向上产生。第1自旋S1注入面向第1配线20的第1铁磁性层1。第1配线20例如对第1铁磁性层1的磁化赋予能够使第1铁磁性层1的磁化反转的SOT。
优选第1配线20的主成分为非磁性的重金属。重金属是指具有钇(Y)以上的比重的金属。优选非磁性的重金属为在最外壳具有d电子或f电子的原子序数39以上的、原子序数大的非磁性金属。第1配线20例如为Hf、Ta、W。非磁性的重金属与其它金属相比更强烈地产生自旋轨道相互作用。自旋霍尔效应通过自旋轨道相互作用产生，在第1配线20内自旋容易分布不均，容易产生自旋流JS。
第1配线20也可以含有磁性金属。磁性金属为铁磁性金属或反铁磁性金属。非磁性体中含有的微量的磁性金属成为自旋散射因子。微量是指，例如构成第1配线20的元素的总摩尔的3％以下。当自旋因磁性金属而散射时自旋轨道相互作用增强，自旋流相对于电流的生成效率提高。
第1配线20也可以含有拓扑绝缘体。拓扑绝缘体是其物质内部为绝缘体或高电阻体，而在其表面产生自旋极化的金属状态的物质。拓扑绝缘体通过自旋轨道相互作用产生内部磁场。拓扑绝缘体即使没有外部磁场也会因自旋轨道相互作用的效应而出现新的拓扑相。拓扑绝缘体能够通过强的自旋轨道相互作用和边缘的反转对称性的破坏而高效率地生成纯自旋流。
拓扑绝缘体例如为SnTe、Bi1.5Sb0.5Te1.7Se1.3、TlBiSe2、Bi2Te3、Bi1-xSbx、(Bi1-xSbx)2Te3等。拓扑绝缘体能够高效率地生成自旋流。
电极30与磁阻效应元件10的第2铁磁性层2面对面。电极30例如与第2铁磁性层2的第1面2a和侧面2s相接。第1面2a是第2铁磁性层2的与非磁性层3相反侧的面。电极30也可以与非磁性层3的侧面3s相接，而与第1铁磁性层1的侧面1s不相接。当第1铁磁性层1的侧面1s与电极30相接时，不能再向磁阻效应元件10的z方向适当地施加读出电流。电极30的至少一部分与非磁性层3夹持第2铁磁性层2。
电极30例如具有第1部分31、第2部分32和第3部分33。图7是构成第1实施方式所涉及的磁记录阵列300的存储元件100的截面图。图7是将图3的磁阻效应元件10的附近放大的图。第1部分31处于在z方向上与第2铁磁性层2重叠的位置，包覆第2铁磁性层2的第1面2a。第2部分32覆盖第1部分31，沿x方向延伸，与第2铁磁性层2的侧面2s相接。第3部分33与第2部分32相接。
第1部分31、第2部分32例如是存储元件100的制造过程中使用的硬掩模的一部分。第1部分31和第2部分32例如比第3部分33硬。第1部分31例如是将磁阻效应元件10加工成规定的形状时使用的第1硬掩模的一部分。第2部分32例如是将第1配线20加工成规定的形状时使用的第2硬掩模的一部分。第1部分31和第2部分32也可以包含多个层。第1部分31和第2部分32例如含有Al、Cu、Ta、Ti、Zr、NiCr、氮化物(例如TiN、TaN、SiN)、氧化物(例如SiO2)。第1部分31和第2部分32例如分别为NiCr与Ta的层叠体。
第1部分31中，例如离磁阻效应元件10远侧的第1面31a弯曲。第1面31a例如在后述的制造过程中弯曲。当第1面31a弯曲时，第1部分31与第2部分32的紧贴性提高。第1面31a例如为圆弧状。读出电流从第2部分32向第1部分31集中而流动。通过第1面31a相对于读出电流的流动方向大致正交，能够抑制局部的电场集中。
第2部分32沿x方向延伸。第2部分32的x方向的长度L1例如比第2部分32的y方向的宽度w1长。第2部分32的x方向的长度L1与第1配线20的x方向的长度大致相同。第2部分32的y方向的长度w1与第1配线20的y方向的宽度大致相同。大致相同是指，第1配线20与第2部分32的长度或宽度的差为第1配线20的x方向的长度或y方向的宽度的10％以内。
第2部分32沿绝缘层52和第1部分31形成。第2部分32的第1面32a和第2面32b弯曲。第1面32a是离第2部分32的第1配线20远侧的面，第2面32b是与第1面32a相反侧的面。第2面32b与电极30的第2面30b一致。第1面32a形成相对于沿第2部分32与第3部分33的边界的边界面、朝向第1配线20凹陷的凹部32a1。凹部32a1例如在沿x方向和y方向上夹持磁阻效应元件10的位置形成。凹部32a1的x方向的长度L2比第2部分32的x方向的长度L1短，凹部32a1的y方向的宽度w2比第2部分32的y方向的宽度w1长。此外，凹部32a1的y方向的宽度w2比第1配线20的y方向的宽度w3长。
第2部分32的第2面32b在一部分具有倾斜面32b1。倾斜面32b1相对于xy平面倾斜。倾斜面32b1的第1点p1处的切平面相对于xy平面的倾斜角例如比第2点p2处的切平面相对于xy平面的倾斜角/>大。第2点p2处于比第1点p1离第2铁磁性层2更近的位置。当倾斜面32b1相对于xy平面的倾斜角随着朝向第2铁磁性层2而逐渐变小时，朝向第2铁磁性层2的读出电流的流动变得顺畅。
第2部分32例如与第1部分31相比为低电阻。在第1部分31与第2部分32由相同材料构成的情况下，当将电极30以与xy平面平行的截面CS截断时的第1部分31的面积A1比第2部分32的面积A2小时，第2部分32与第1部分31相比成为低电阻。这是因为，能够流动读出电流的区域越宽，则面积电阻率越低。读出电流与第1部分31相比更容易流向第2部分32。
第3部分33在第2部分32和后述的化合物部40上形成。第3部分33例如处于在z方向上与磁阻效应元件10重叠的位置。第3部分33与第1部分31和第2部分32相比导电性高。第3部分33例如沿y方向延伸。第3部分33例如是连接第2部分32和与第3开关元件130连接的导电部Cw的配线。第3部分33例如为Cu、Al、Au等。
第3部分33的x方向的长度L3例如比凹部32a1的x方向的最外部间的距离L2大，比第2部分32的x方向的长度L1短。当第3部分33与第2部分32的连接部位成为3处时，读出电流经由3个连接部位而流动。通过使读出电流分流成为3个，各连接部位的电流密度变小，能够抑制局部的电场集中。此外，通过确保多个读出电流的路径，即使在由于形变等而任意连接部位发生剥离的情况下，也能够防止读出电流不流动。
第3部分33中，例如在z方向上与凹部32a1重叠的第1位置P1的膜厚h1与在z方向上与凹部32a1不重叠的第2位置P2的膜厚h2不同。第2位置P2的膜厚h2比第1位置P1的膜厚h1厚。第3部分33例如交替地具有膜厚厚的部分和薄的部分。第3部分33的第1面33a例如波状地弯曲。通过第1面33a波状地弯曲，与其它层的紧贴性提高。此外，读出电流在膜厚厚的部分比在膜厚薄的部分更容易流动。第3部分33与第2部分32的连接部位中，第3部分33的膜厚厚，读出电流的流动变得顺畅。
第1配线20与电极30的z方向的距离例如根据x方向上的位置而不同。第1配线20与电极30的z方向的距离为从电极30的第2面30b向第1配线20垂下的垂线的长度，与绝缘层52的膜厚相等。
将第1铁磁性层1的第1导电部Cw1侧的端部称为第1端部e1，将第1导电部Cw1的第1铁磁性层1侧的端部称为第2端部e2。将x方向上，从第1端部e1和第2端部e2起等距离的点称为中点c1。将x方向上的位置为中点c1、第2端部e2、第1端部e1的第1配线20与电极30的距离分别称为第1距离h3、第2距离h4、第3距离h5。第1距离h3例如比第2距离h4短，比第3距离h5长。
第1配线20在施加写入电流时发热。所产生的热经由第1导电部Cw1、第2导电部Cw2或电极30而散热。中点c1离第1导电部Cw1或第2导电部Cw2和磁阻效应元件10中的任一构件都远，热容易蓄积。通过使第1距离h3比第2距离h4短，能够使在中点c1附近蓄积的热向电极30侧散发。此外，由于第1配线20与电极30的z方向的距离按第2距离h4、第1距离h3、第3距离h5的顺序距离变短，由此能够使第2部分32的读出电流的流动朝向磁阻效应元件10而收敛。
化合物部40位于电极30的内部。化合物部40例如位于第2部分32与第3部分33之间。化合物部40例如在凹部32a1内形成。
化合物部40与电极相比热传导率低。化合物部40例如为氧化物、碳化物、氮化物、硫化物、硼化物。化合物部40例如为SiO2、SiN、MgO、AlN、BN。
化合物部40例如从z方向观察，包围磁阻效应元件10，包围第1铁磁性层1(参照图6)。化合物部40例如从z方向观察为以磁阻效应元件10为中心的圆环。化合物部40例如从z方向观察，在x方向和y方向上夹持第1铁磁性层1。化合物部40例如根据x方向的位置，以yz平面截断的截面的形状不同。例如，根据x方向位置，化合物部40被确认为分离的2个部分(参照图4)，根据其它位置，化合物部40被确认为连续的1个部分(参照图5)。化合物部40的y方向的宽度例如比第2部分32的y方向的宽度宽。
化合物部40例如从z方向观察，具有与第1铁磁性层1重叠的重叠部40A和不重叠的非重叠部40B。当重叠部40A的面积变大时，容易在第1铁磁性层1积存热。此外，例如，第2铁磁性层2的至少一部分与化合物部40在z方向上不重叠。即，例如，在第2铁磁性层2的正上方的至少一部分，不形成化合物部40。化合物部40与电极30相比不易流动电流。通过使在第2铁磁性层2的正上方不存在化合物部40，能够确保读出电流的路径。
化合物部40例如根据x方向或y方向的位置而z方向的厚度不同。化合物部40的第3位置P3处的z方向的厚度h6比第4位置P4处的z方向的厚度h7厚。第4位置P4处于与第3位置P3相比离第1铁磁性层1更远的位置。化合物部40的厚度例如在第3位置P3处成为最大。厚度成为最大的第3位置P3，例如处于与以化合物部40的第1铁磁性层1为基准的径方向的中心位置Pc相比离第1铁磁性层1更近的位置。第3位置P3处的z方向的厚度h6例如比中心位置Pc处的z方向的厚度h8厚。
化合物部40的第1配线20侧的第1面40a例如弯曲。通过第1面40a弯曲，能够抑制读出电流的局部的集中。
接着，对存储元件100的制造方法进行说明。首先，如图8所示，在基底层UL上，依次层叠导电层90、磁性层91、非磁性层93、磁性层92。基底层UL相当于在图2中与第1配线20相比位于下方的部分，例如包含绝缘层50和导电部Cw。在图8～图12中，为了便于说明而作为基底层UL集中图示。导电层90、磁性层91、非磁性层93和磁性层92例如使用溅射法、化学气相沉积(CVD)法、蒸镀法等进行层叠。
接着，在磁性层92的上表面层叠成为第1硬掩模的层。成为第1硬掩模的层被加工成规定的形状，成为第1硬掩模HM1。成为第1硬掩模的层例如从靠近离磁性层92侧起具有第1层Ly1、第2层Ly2、第3层Ly3。第3层Ly3例如通过介有抗蚀剂的铣削，加工成规定的形状。第2层Ly2通过经由第3层Ly3的反应性离子蚀刻(RIE)，加工成规定的形状。第1层Ly1作为RIE的蚀刻阻挡层发挥作用。
接着，如图9所示那样，将磁性层91、非磁性层93和磁性层92加工成规定的形状(例如，圆柱状)。磁性层91、非磁性层93和磁性层92的被第2层Ly2覆盖的部分留下，其它部分被除去。也可以在加工时将导电层90的表面附近一并除去。此外，在加工时，有时存在第1层Ly1被同时加工，第3层Ly3被除去的情况。磁性层91、非磁性层93和磁性层92通过加工成为第1铁磁性层1、非磁性层3、第2铁磁性层2，形成磁阻效应元件10。加工例如通过离子铣削等进行。能够通过第1硬掩模HM1将磁阻效应元件10的x方向和y方向的宽度变窄。第1硬掩模HM1的表面通过加工而弯曲，第1硬掩模HM1成为第1部分31。
接着，以覆盖导电层90、磁阻效应元件10的方式形成绝缘层。绝缘层首先在导电层90和磁阻效应元件10的一个面形成。绝缘层以与磁阻效应元件10重叠的部分隆起的方式形成。绝缘层例如由材料不同的2层(例如，从离导电层90近的一侧起为SiO2、Al2O3)形成。绝缘层的相对于其它区域隆起的部分，例如通过化学机械研磨(CMP)而平坦化。当设绝缘层为2层时，第1层成为CMP的蚀刻阻挡膜。之后，如图10所示那样，将磁阻效应元件10的周围的绝缘层的一部分除去，直到第1部分31露出为止。绝缘层例如通过铣削除去。通过除去绝缘层的一部分，如图10所示那样，绝缘层52的磁阻效应元件10的周围与其它部分相比更凹陷。
接着，如图11所示那样，在绝缘层52和磁阻效应元件10的上表面形成第2硬掩模HM2。首先，在绝缘层52和磁阻效应元件10的上表面层叠成为第2硬掩模的层。成为第2硬掩模的层被加工成规定的形状，成为第2硬掩模HM2。第2硬掩模的层例如从靠近磁性层93侧起具有第4层Ly4、第5层Ly5、和第6层Ly6。第6层Ly6例如通过介有抗蚀剂的铣削，加工成规定的形状。第5层Ly5通过经由第6层Ly6的RIE，加工成规定的形状。第4层Ly4作为RIE的蚀刻阻挡层发挥作用。
接着，将导电层90图案化成为规定的形状。导电层90的被第5层Ly5覆盖的部分留下，其它部分被除去。导电层90在x方向和y方向上被图案化，成为第1配线20。有时存在第4层Ly4与导电层90一起被图案化，第6层Ly6被除去的情况。第2硬掩模HM2成为第2部分32。
接着，以覆盖第2部分32和通过图案化被除去的部分的方式形成绝缘层。绝缘层的与第2部分32重叠的部分向z方向隆起。绝缘层例如以材料不同的2层(例如从离导电层90近的一侧起为SiO2、Al2O3)形成。绝缘层的相对于其它区域隆起的部分例如通过化学机械研磨(CMP)而平坦化。当设绝缘层为2层时，第1层成为CMP的蚀刻阻挡膜。之后，将绝缘层的一部分除去，直到第2部分32露出为止。绝缘层例如通过铣削除去。如图12所示，通过在凹部32a1留下绝缘层的一部分而成为化合物部40。此外，如图12所示，绝缘层的一部分成为绝缘层53。
最后，在化合物部40和第2部分32的上表面形成第3部分33，形成图3所示的存储元件100。此处所示的制造工序只是一个例子，也可以在各工序之间插入其它工序。
本实施方式所涉及的磁记录阵列300的存储元件100中，电极30与第2铁磁性层2的侧面2s相接。通过使得电极30与第2铁磁性层2的接触面积扩大与侧面2s相应的量，能够抑制读出电流在第2铁磁性层2的第1面2a集中。读出电流的集中成为产生发热等而导致电流损失的原因之一。通过有效率地从电极30向磁阻效应元件10流动读出电流，能够抑制读出电流量的增加，能够抑制存储元件100的消耗电力。
此外，电极30与第2铁磁性层2的侧面2s相接的结构是对利用了自旋轨道转矩(SOT)的存储元件有用的结构。例如，自旋转移矩(STT)型的磁阻效应元件不仅在读出时，而且在写入时也向磁阻效应元件的z方向流动电流(写入电流)。写入电流比读出电流电流量大。当向磁阻效应元件的z方向流动写入电流时，有时存在产生因电迁移引起的界面的剥离等的情况。当写入电流在第2铁磁性层2的侧面2s集中时，侧面2s与电极30剥离的可能性变高。与此相对，利用了SOT的存储元件100向磁阻效应元件10的z方向流动读出电流，但是不流动写入电流。由于读出电流与写入电流相比较小，因此难以成为因电迁移引起的界面的剥离的原因。
此外，通过与第1部分31相比低电阻的第2部分32与第2铁磁性层2的侧面2s相接，由此，读出电流避开高电阻的第1部分31而流动。磁阻效应元件10因夹持非磁性层3的2个铁磁性层(第1铁磁性层1和第2铁磁性层2)的磁化的取向方向的相对角的差异，z方向的电阻值发生变化。存储元件100将磁阻效应元件10的z方向的电阻值的差异作为数据存储。磁阻效应元件10的z方向的电阻值是通过磁阻效应变化的可变电阻与接触电阻、寄生电阻等固有的规定电阻的相加值。当磁阻效应元件10的电阻值中的可变电阻的比例变大时，磁阻效应元件10的MR比提高。高电阻的第1部分31为寄生电阻，是规定电阻的一个例子。通过读出电流避开第1部分31而流动，磁阻效应元件10的MR比提高，存储元件100的数据的可靠性提高。
以上，对第1实施方式的一个例子进行了详细说明，不过并不限定于该例子，而能够在权利请求的范围内记载的本发明的主旨的范围内，进行各种变形/变更。
(第1变形例)
图13是第1变形例所涉及的存储元件101的截面图。图13是将磁阻效应元件10的附近放大的图。第1变形例所涉及的存储元件101的第2部分32的形状与第1实施方式所涉及的存储元件100不同。其它结构与存储元件100相同，对同样的结构标注相同的附图标记，省略说明。
中点c1处的第1距离h3比电极30和第2铁磁性层2的交点CP处的第1配线20与电极30的距离h9近。在电极30达到非磁性层3的情况下，中点c1处的第1距离h3比电极30和非磁性层3的交点处的第1配线20与电极30的距离近。即，与中点c1相同的x方向的位置处的电极30的第2面30b位于与交点CP相比离第1配线20的更近的位置。电极30的第2面30b例如在与中点c1相同的x方向的位置离第1配线20最近。
第1配线20在施加写入电流时发热。中点c1是所产生的热难以散发的部分。通过拉近中点c1处的第1距离h3，能够有效率地使在中点c1附近蓄积的热向电极30侧散发。
此外，存储元件101由于电极30与第2铁磁性层2的侧面2s相接，所以能够有效率地从电极30向磁阻效应元件10流动读出电流，能够抑制存储元件100的消耗电力。
(第2变形例)
图14是第2变形例所涉及的存储元件102的俯视图。图15是第2变形例所涉及的存储元件102的截面图。图15是以通过第1配线20的x方向的宽度的中心的yz平面(沿着图14的B-B线的面)截断的截面。第2变形例所涉及的存储元件102中，凹部32a1和化合物部40的y方向的宽度w2比第2部分32的宽度w1和第1配线20的宽度w3窄的这点，与存储元件100不同。其它结构与存储元件100相同，对同样的结构标注相同的附图标记，省略说明。
当第2部分32的宽度w1比凹部32a1或化合物部40的宽度w2宽时，在y方向上第2部分32与第3部分33的连接部位也为3处。通过增加第3部分33与第2部分32的连接部位，能够抑制读出电流的局部的集中。此外，通过确保多个读出电流的路径，即使在由于形变等而任何连接部位发生剥离的情况下，也能够防止读出电流不流动。
(第3变形例)
图16是第3变形例所涉及的存储元件103的截面图。图16是以通过第1配线20的x方向的宽度的中心的yz平面截断的截面。第3变形例所涉及的存储元件103的第2部分32的x方向的长度与存储元件100不同。其它结构与存储元件100相同，对同样的结构标注相同的附图标记，省略说明。
第2部分32的x方向的长度L4与第1配线20的x方向的长度L1不同。此外，第2部分32的x方向的长度L4比第3部分33的x方向的长度L3短。
在第3变形例所涉及的存储元件103中，第2部分32也与第2铁磁性层2的侧面2s相接。因此，能够从第2部分32向磁阻效应元件10有效率地流动读出电流，能够抑制存储元件103的消耗电力。
此外，由于与第1部分31相比低电阻的第2部分32与第2铁磁性层2的侧面2s相接，因此，磁阻效应元件10的MR比提高，能够提高存储元件103的数据的可靠性。
(第4变形例)
图17是第4变形例的存储元件104的截面图。图17是以通过第1配线20的x方向的宽度的中心的yz平面截断的截面。第4变形例所涉及的存储元件104的第3部分33的x方向的长度与存储元件100不同。其它结构与存储元件100相同，对同样的结构标注相同的附图标记，省略说明。
第3部分33的x方向的长度L3比凹部32a1的x方向的最外部间的距离L2短。第2部分32与第3部分33在一处连接。
在第4变形例所涉及的存储元件104中，第2部分32也与第2铁磁性层2的侧面2s相接。因此，能够从第2部分32向磁阻效应元件10有效率地流动读出电流，能够抑制存储元件103的消耗电力。
此外，由于与第1部分31相比低电阻的第2部分32与第2铁磁性层2的侧面2s相接，因此，磁阻效应元件10的MR比提高，能够提高存储元件103的数据的可靠性。
(第5变形例)
图18是第5变形例所涉及的存储元件105的截面图。图18是以将存储元件105以通过第1配线20的y方向的宽度的中心的xz平面截断的截面。第5变形例所涉及的存储元件105的电极35的结构与存储元件100不同。其它结构与存储元件100相同，对同样的结构标注相同的附图标记，省略说明。
电极35具有第1部分36和第2部分37。第1部分36位于在z方向上与第2铁磁性层2重叠的位置，包覆第2铁磁性层2的第1面2a。第2部分37覆盖第1部分31，与第2铁磁性层2的侧面2s相接。第2部分37例如与第1部分36相比为低电阻。
在第5变形例的存储元件105中，电极35也与第2铁磁性层2的侧面2s相接。因此，能够有效率地从电极35向磁阻效应元件10流动读出电流，能够抑制存储元件105的消耗电力。
此外，由于与第1部分36相比为低电阻的第2部分37与第2铁磁性层2的侧面2s相接，因此，磁阻效应元件10的MR比提高，能够提高存储元件105的数据的可靠性。
以上，本发明并不限定于上述的实施方式和变形例，能够在权利请求的范围内记载的本发明的主旨的范围内，进行各种变形/变更。
符号的说明
1 第1铁磁性层
2 第2铁磁性层
3 非磁性层
10 磁阻效应元件
1s、2s、3s、10s 侧面
20 第1配线
30、35 电极
31、36 第1部分
32、37 第2部分
32a1 凹部
32b1 倾斜面
33 第3部分
40 化合物部
50、51、52、53 绝缘层
90 导电层
91、92 磁性层
93 非磁性层
100、101、102、103、104、105 存储元件
110 第1开关元件
120 第2开关元件
130 第3开关元件
200 半导体装置
300 磁记录阵列
e1 第1端部
e2 第2端部
c1 中点
CP 交点
Cw1 第1导电部
Cw2 第2导电部

Claims (10)

1.一种存储元件，其特征在于：
具有：
第1铁磁性层；
第2铁磁性层；
非磁性层，其在第1方向上被所述第1铁磁性层和所述第2铁磁性层夹持；
第1配线，其沿与所述第1方向不同的第2方向延伸，在所述第1方向上与所述非磁性层夹持所述第1铁磁性层；和
电极，其在所述第1方向上由至少一部分与所述非磁性层夹持所述第2铁磁性层，
所述电极与所述第2铁磁性层的侧面的至少一部分相接，
所述电极具有：第1部分，其覆盖所述第2铁磁性层的与所述非磁性层相反侧的第1面；和第2部分，其覆盖所述第1部分并沿第2方向延伸，
所述第2部分与所述第2铁磁性层的侧面的至少一部分相接，
所述第2部分相较于所述第1部分为低电阻。
2.如权利要求1所述的存储元件，其特征在于：
所述电极具有第3部分，其与所述第2部分相接，
在所述第2部分与所述第3部分之间，具有化合物层。
3.一种存储元件，其特征在于：
具有：
第1铁磁性层；
第2铁磁性层；
非磁性层，其在第1方向上被所述第1铁磁性层和所述第2铁磁性层夹持；
第1配线，其沿与所述第1方向不同的第2方向延伸，在所述第1方向上与所述非磁性层夹持所述第1铁磁性层；和
电极，其在所述第1方向上由至少一部分与所述非磁性层夹持所述第2铁磁性层，
所述电极与所述第2铁磁性层的侧面的至少一部分相接，
所述第1配线与所述电极在所述第1方向上的距离，根据所述第2方向上的位置而不同。
4.一种存储元件，其特征在于：
具有：
第1铁磁性层；
第2铁磁性层；
非磁性层，其在第1方向上被所述第1铁磁性层和所述第2铁磁性层夹持；
第1配线，其沿与所述第1方向不同的第2方向延伸，在所述第1方向上与所述非磁性层夹持所述第1铁磁性层；和
电极，其在所述第1方向上由至少一部分与所述非磁性层夹持所述第2铁磁性层，
所述电极与所述第2铁磁性层的侧面的至少一部分相接，
在所述第2方向上夹持所述第1铁磁性层的位置，还具有连接于所述第1配线的第1导电部和第2导电部，
所述第1铁磁性层的所述第1导电部侧的第1端与所述第1导电部的所述第1铁磁性层侧的第2端在所述第2方向上的中点处的所述第1配线与所述电极的第1距离，比相较于所述中点更远离所述第1铁磁性层的位置处的所述第1配线与所述电极的第2距离近。
5.一种存储元件，其特征在于：
具有：
第1铁磁性层；
第2铁磁性层；
非磁性层，其在第1方向上被所述第1铁磁性层和所述第2铁磁性层夹持；
第1配线，其沿与所述第1方向不同的第2方向延伸，在所述第1方向上与所述非磁性层夹持所述第1铁磁性层；和
电极，其在所述第1方向上由至少一部分与所述非磁性层夹持所述第2铁磁性层，
所述电极与所述第2铁磁性层的侧面的至少一部分相接，
在所述第2方向上夹持所述第1铁磁性层的位置，还具有连接于所述第1配线的第1导电部和第2导电部，
所述第1铁磁性层的所述第1导电部侧的第1端与所述第1导电部的所述第1铁磁性层侧的第2端在所述第2方向上的中点处的所述第1配线与所述电极的第1距离，比所述电极与所述第2铁磁性层或所述非磁性层的交点处的所述第1配线与所述电极的第3距离近。
6.如权利要求1～5中的任一项所述的存储元件，其特征在于：
所述电极的所述第1配线侧的面具有相对于与所述第1方向正交的第1平面倾斜的倾斜面，
所述倾斜面的第1点处的切平面相对于所述第1平面的倾斜度，比相较于所述第1点更位于所述第2铁磁性层侧的第2点处的切平面相对于所述第1平面的倾斜度大。
7.如权利要求1～5中的任一项所述的存储元件，其特征在于：
所述第1配线包含具有利用电流流动时的自旋霍尔效应产生自旋流的功能的金属、合金、金属间化合物、金属硼化物、金属碳化物、金属硅化物、金属磷化物中的任一种。
8.一种半导体装置，其特征在于：
具备：
权利要求1～7中的任一项所述的存储元件；和
与所述存储元件电连接的多个开关元件。
9.一种磁记录阵列，其特征在于：
具有多个权利要求1～7中的任一项所述的存储元件。
10.一种存储元件的制造方法，其特征在于：
具备：
依次层叠导电层、第1磁性层、非磁性层、第2磁性层的工序；
在所述第2磁性层上形成导电性的硬掩模的工序；
将第1磁性层、非磁性层、第2磁性层加工成规定的形状，形成层叠有以第1铁磁性层、非磁性层、第2铁磁性层的顺序层叠的磁阻效应元件、和在所述第2磁性层上的导电性的第1部分的层叠体的工序；
以使所述第2铁磁性层的侧面露出的方式用绝缘层包覆所述磁阻效应元件的周围的工序；和
在所述磁阻效应元件、所述第1部分和所述绝缘层的一面形成比所述第1部分电阻低的电极的工序，
制造所述第2铁磁性层的上表面与所述第1部分相接，所述第2铁磁性层的侧面与所述电极相接的存储元件。
CN201980062719.9A 2019-03-28 2019-03-28 存储元件、半导体装置、磁记录阵列和存储元件的制造方法 Active CN112753099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410356463.5A CN118201462A (zh) 2019-03-28 2019-03-28 存储元件、半导体装置、磁记录阵列和存储元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/013592 WO2020194660A1 (ja) 2019-03-28 2019-03-28 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410356463.5A Division CN118201462A (zh) 2019-03-28 2019-03-28 存储元件、半导体装置、磁记录阵列和存储元件的制造方法

Publications (2)

Publication Number Publication Date
CN112753099A CN112753099A (zh) 2021-05-04
CN112753099B true CN112753099B (zh) 2024-04-16

Family

ID=69100920

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410356463.5A Pending CN118201462A (zh) 2019-03-28 2019-03-28 存储元件、半导体装置、磁记录阵列和存储元件的制造方法
CN201980062719.9A Active CN112753099B (zh) 2019-03-28 2019-03-28 存储元件、半导体装置、磁记录阵列和存储元件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410356463.5A Pending CN118201462A (zh) 2019-03-28 2019-03-28 存储元件、半导体装置、磁记录阵列和存储元件的制造方法

Country Status (4)

Country Link
US (1) US11974507B2 (zh)
JP (1) JP6624356B1 (zh)
CN (2) CN118201462A (zh)
WO (1) WO2020194660A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670403B (zh) * 2019-10-16 2024-04-30 联华电子股份有限公司 半导体结构

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1150292A (zh) * 1995-07-25 1997-05-21 株式会社日立制作所 磁阻磁头和磁盘装置
JPH11112052A (ja) * 1997-09-30 1999-04-23 Hitachi Ltd 磁気抵抗センサ及びこれを用いた磁気記録再生装置
CN1340867A (zh) * 2000-08-21 2002-03-20 松下电器产业株式会社 磁阻元件
JP2007035105A (ja) * 2005-07-22 2007-02-08 Tdk Corp 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリ、磁気ディスク装置、シンセティック反強磁性磁化固着層、磁気メモリセルおよび電流センサ
CN101174420A (zh) * 2006-10-31 2008-05-07 Tdk株式会社 磁阻效应元件、薄膜磁头、磁头万向节组件和硬盘装置
JP2010016384A (ja) * 2008-07-03 2010-01-21 Hynix Semiconductor Inc 磁気トンネル接合装置、これを備えるメモリセル、およびその製造方法
JP2012160681A (ja) * 2011-02-03 2012-08-23 Sony Corp 記憶素子、メモリ装置
JP2018026525A (ja) * 2016-07-29 2018-02-15 Tdk株式会社 スピン流磁化反転素子、素子集合体及びスピン流磁化反転素子の製造方法
CN108011038A (zh) * 2016-10-27 2018-05-08 Tdk株式会社 自旋轨道转矩型磁阻效应元件及其制造方法
CN108292702A (zh) * 2015-11-27 2018-07-17 Tdk株式会社 磁阻效应元件、磁存储器、磁化反转方法及自旋流磁化反转元件
CN109417100A (zh) * 2017-03-29 2019-03-01 Tdk株式会社 自旋流磁化反转元件、磁阻效应元件及磁存储器
JP2019041098A (ja) * 2017-08-22 2019-03-14 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001256620A (ja) * 2000-03-13 2001-09-21 Hitachi Ltd 磁気抵抗センサおよびこれを搭載した磁気記録再生装置
FR2963153B1 (fr) 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
JP5652199B2 (ja) 2010-12-28 2015-01-14 富士通セミコンダクター株式会社 磁気デバイスおよびその製造方法
US8928100B2 (en) * 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
CN103890855B (zh) 2011-08-18 2016-09-21 康奈尔大学 自旋霍尔效应磁性设备、方法及应用
KR102080631B1 (ko) 2014-08-08 2020-02-24 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 저항 효과 소자 및 자기 메모리 장치
JP2017216286A (ja) 2016-05-30 2017-12-07 学校法人慶應義塾 スピントロニクスデバイス及びこれを用いた記憶装置
WO2019049591A1 (ja) 2017-09-07 2019-03-14 Tdk株式会社 スピン流磁化反転素子及びスピン軌道トルク型磁気抵抗効果素子
US10355198B2 (en) * 2017-11-13 2019-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1150292A (zh) * 1995-07-25 1997-05-21 株式会社日立制作所 磁阻磁头和磁盘装置
JPH11112052A (ja) * 1997-09-30 1999-04-23 Hitachi Ltd 磁気抵抗センサ及びこれを用いた磁気記録再生装置
CN1340867A (zh) * 2000-08-21 2002-03-20 松下电器产业株式会社 磁阻元件
JP2007035105A (ja) * 2005-07-22 2007-02-08 Tdk Corp 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリ、磁気ディスク装置、シンセティック反強磁性磁化固着層、磁気メモリセルおよび電流センサ
CN101174420A (zh) * 2006-10-31 2008-05-07 Tdk株式会社 磁阻效应元件、薄膜磁头、磁头万向节组件和硬盘装置
JP2010016384A (ja) * 2008-07-03 2010-01-21 Hynix Semiconductor Inc 磁気トンネル接合装置、これを備えるメモリセル、およびその製造方法
JP2012160681A (ja) * 2011-02-03 2012-08-23 Sony Corp 記憶素子、メモリ装置
CN108292702A (zh) * 2015-11-27 2018-07-17 Tdk株式会社 磁阻效应元件、磁存储器、磁化反转方法及自旋流磁化反转元件
CN108292705A (zh) * 2015-11-27 2018-07-17 Tdk株式会社 自旋流磁化反转元件、磁阻效应元件及磁存储器
JP2018026525A (ja) * 2016-07-29 2018-02-15 Tdk株式会社 スピン流磁化反転素子、素子集合体及びスピン流磁化反転素子の製造方法
CN108011038A (zh) * 2016-10-27 2018-05-08 Tdk株式会社 自旋轨道转矩型磁阻效应元件及其制造方法
CN109417100A (zh) * 2017-03-29 2019-03-01 Tdk株式会社 自旋流磁化反转元件、磁阻效应元件及磁存储器
JP2019041098A (ja) * 2017-08-22 2019-03-14 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ

Also Published As

Publication number Publication date
WO2020194660A1 (ja) 2020-10-01
JP6624356B1 (ja) 2019-12-25
CN112753099A (zh) 2021-05-04
US20210399211A1 (en) 2021-12-23
JPWO2020194660A1 (ja) 2021-04-08
CN118201462A (zh) 2024-06-14
US11974507B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
CN109786544B (zh) 自旋轨道转矩型磁化旋转元件、磁阻效应元件和磁存储器
CN110268530B (zh) 自旋流磁化反转元件和自旋轨道转矩型磁阻效应元件
US11832526B2 (en) Spin-orbit-torque magnetization rotational element and magnetic memory
CN112951984A (zh) 磁化旋转元件、磁阻效应元件、半导体元件、磁记录阵列以及磁阻效应元件的制造方法
JP7192611B2 (ja) 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法
JP2020035792A (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
CN112753099B (zh) 存储元件、半导体装置、磁记录阵列和存储元件的制造方法
US11676751B2 (en) Magnetic device
US11637236B2 (en) Spin-orbit torque magnetoresistance effect element and magnetic memory
JP7187928B2 (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US11805706B2 (en) Magnetoresistance effect element and magnetic memory
WO2022190346A1 (ja) 磁気抵抗効果素子及び磁気メモリ
US11778925B2 (en) Magnetic device
CN113330582B (zh) 自旋轨道转矩型磁化旋转元件、自旋轨道转矩型磁阻效应元件、磁存储器及储备池元件
WO2024069733A1 (ja) 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子
JP7211564B1 (ja) 磁壁移動素子、磁気アレイ及び磁壁移動素子の製造方法
WO2023112087A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
US20220109102A1 (en) Magnetic domain wall movement element and magnetic array
WO2023089766A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
WO2023095186A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JP2023025398A (ja) 磁気抵抗効果素子、磁気アレイ及び磁化回転素子
CN115700065A (zh) 磁化旋转元件、磁阻效应元件和磁存储器
CN114628575A (zh) 磁化旋转元件、磁阻效应元件、磁存储器和自旋轨道转矩配线的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant