CN116723704A - 一种磁性随机储存器及制备方法 - Google Patents

一种磁性随机储存器及制备方法 Download PDF

Info

Publication number
CN116723704A
CN116723704A CN202310999753.7A CN202310999753A CN116723704A CN 116723704 A CN116723704 A CN 116723704A CN 202310999753 A CN202310999753 A CN 202310999753A CN 116723704 A CN116723704 A CN 116723704A
Authority
CN
China
Prior art keywords
magnetic tunnel
layer
tunnel junction
magnetic
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310999753.7A
Other languages
English (en)
Other versions
CN116723704B (zh
Inventor
李尚坤
朱政
陈劲中
李岳升
吴迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lingcun Technology Co ltd
Original Assignee
Suzhou Lingcun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Lingcun Technology Co ltd filed Critical Suzhou Lingcun Technology Co ltd
Priority to CN202310999753.7A priority Critical patent/CN116723704B/zh
Publication of CN116723704A publication Critical patent/CN116723704A/zh
Application granted granted Critical
Publication of CN116723704B publication Critical patent/CN116723704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本申请提供一种磁性随机存储器及制备方法。本申请提供的磁性随机储存器包括衬底和形成在衬底上的多个磁性隧道结阵列,按照远离衬底的方向,每个磁性隧道结阵列中的各个磁性隧道结的膜堆结构依次包括参考层、阻挡层和自由层;每个磁性隧道结阵列中的各个磁性隧道结的参考层连通,且衬底上与该磁性隧道结阵列相对的位置上设置有至少一个底电极;每个磁性隧道结阵列中的各个磁性隧道结的自由层相互隔离,且每个自由层上各自覆盖有顶电极;每个磁性隧道结阵列中的各个自由层在参考层上的投影均在参考层内。这样,可使得参考层作用在自由层的面外杂散磁场在工作温度范围内稳定地维持在零场附近,可提高磁性随机储存器的存储密度和性能。

Description

一种磁性随机储存器及制备方法
技术领域
本申请涉及半导体制造技术领域,尤其涉及一种磁性随机储存器及制备方法。
背景技术
磁性随机储存器(Magnetoresistance Random Access Memory,简称MRAM)是一种新型的非挥发性存储器,它利用磁性材料的特性来存储数据。相比传统的存储器技术,MRAM具有更快的读写速度、更低的功耗和更高的可靠性。随着科技的不断进步,MRAM已经成为了下一代存储器技术的热门选择之一。
磁性随机储存器中的参考层产生并作用在自由层的面外杂散磁场严重影响磁性随机储存器的性能。因此,如何减少面外杂散磁场对磁性随机储存器的影响,提高磁性随机储存器的存储密度和性能,成为当前研究的热点。
发明内容
有鉴于此,本申请提供一种磁性随机储存器及制备方法,以使磁性随机储存器的面外杂散磁场在其工作温度范围内维持在零场附近、提高磁性随机储存器的存储密度和性能。
本申请第一方面提供一种磁性随机储存器,所述磁性随机储存器包括衬底和形成在所述衬底上的多个磁性隧道结阵列;其中,
按照远离所述衬底的方向,每个所述磁性隧道结阵列中的各个磁性隧道结的膜堆结构依次包括参考层、阻挡层和自由层;
每个所述磁性隧道结阵列中的各个磁性隧道结的参考层相互连通,且所述衬底上与该磁性隧道结阵列相对的位置上设置有至少一个底电极;
每个所述磁性隧道结阵列中的各个磁性隧道结的自由层相互隔离,且每个所述自由层上各自覆盖有顶电极;其中,每个所述磁性隧道结阵列中的各个所述自由层在所述参考层上的投影均在所述参考层内。
本申请第二方面提供一种磁性随机储存器制备方法,所述方法用于制备本申请第一方面提供的任一项所述的磁性随机储存器;所述方法包括:
在衬底上方形成至少由参考层、阻挡层和自由层组成的磁性隧道结膜堆结构;
刻蚀出每个磁性隧道结阵列中的各个磁性隧道结对应的自由层,且刻蚀出的该磁性隧道结阵列中的各个磁性隧道结的自由层相互隔离;
刻蚀出每个磁性隧道结阵列之间的沟道,且刻蚀出的各个磁性隧道结阵列相互隔离、每个磁性隧道阵列中的各个磁性隧道结的参考层连通、每个所述磁性隧道结阵列中的各个所述自由层在所述参考层上的投影均在所述参考层内。
本申请提供的磁性随机储存器,通过设置衬底和多个磁性隧道结阵列,进而让每个所述磁性隧道结阵列中的各个磁性隧道结的参考层相互连通,且所述衬底上与该磁性隧道结阵列相对的位置上设置有至少一个底电极,并让每个所述磁性隧道结阵列中的各个磁性隧道结的自由层相互隔离,且每个所述自由层上各自覆盖有顶电极,最后让每个所述磁性隧道结阵列中的各个所述自由层在所述参考层上的投影均在所述参考层内。这样,可使得参考层作用在自由层的面外杂散磁场在工作温度范围内稳定地维持在零场附近,同时可提高磁性隧道结自由层的密度,提高磁性随机储存器的性能。
附图说明
图1a为本申请实施例一提供的磁性随机储存器阵列的俯视图;
图1b为本申请实施例一提供的磁性随机储存器阵列的剖视图;
图1c为本申请实施例一提供的磁性随机储存器阵列的立体图;
图2a为本申请实施例二提供的磁性随机储存器阵列的立体图;
图2b为本申请实施例二提供的磁性随机储存器阵列的剖视图;
图3为本申请实施例三提供的磁性随机储存器阵列的剖视图;
图4为本申请实施例四提供的磁性随机储存器的结构示意图;
图5为本申请实施例五提供的磁性随机储存器的结构示意图;
图6为本申请提供的磁性随机储存器制备方法实施例一的流程图;
图7为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器中间结构的剖视图;
图8为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器中间结构的剖视图;
图9为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器中间结构的剖视图;
图10为本申请一示例性实施例提出的一种磁性存储器的制备方法的流程图;
图11为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器中间结构的剖视图;
图12为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器中间结构的剖视图;
图13为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器中间结构的剖视图;
图14为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器中间结构的剖视图;
图15为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器的剖视图;
图16 为本申请一示例性实施例提出的另一种磁性存储器的制备方法的流程图;
图17为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器中间结构的剖视图;
图18为本申请一示例性实施例提出的另一种磁性存储器的制备方法的流程图;
图19为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器中间结构的剖视图;
图20为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器中间结构的剖视图;
图21为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器中间结构的剖视图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本申请可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本申请范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
本申请提供一种磁性随机储存器及制备方法,以使磁性随机储存器的面外杂散磁场在其工作温度范围内维持在零场附近,同时可提高磁性隧道结自由层的密度,提高磁性随机储存器的性能。
本申请提供的磁性随机储存器,通过设置衬底和多个磁性隧道结阵列,进而让每个所述磁性隧道结阵列中的各个磁性隧道结的参考层相互连通,且所述衬底上与该磁性隧道结阵列相对的位置上设置有至少一个底电极,并让每个所述磁性隧道结阵列中的各个磁性隧道结的自由层相互隔离,且每个所述自由层上各自覆盖有顶电极,最后让每个所述磁性隧道结阵列中的各个所述自由层在所述参考层上的投影均在所述参考层内。这样,可使得参考层作用在自由层的面外杂散磁场在工作温度范围内稳定的维持在零场附近,同时可提高磁性隧道结自由层的密度,可提高磁性随机储存器的性能。
下面给出具体的实施例,用以详细介绍本申请的技术方案。
图1a为本申请实施例一提供的磁性随机储存器的俯视图,图1b为本申请实施例一提供的磁性随机储存器的剖视图,图1c为本申请实施例一提供的磁性随机储存器的立体图。请同时参照图1a、图1b和图1c,本实施例提供的磁性随机储存器,包括衬底1和形成在所述衬底1上的多个磁性隧道结阵列2;按照远离所述衬底1的方向,每个所述磁性隧道结阵列2中的各个磁性隧道结20的膜堆结构依次包括参考层201、阻挡层202和自由层203;每个所述磁性隧道结阵列2中的各个磁性隧道结20的参考层201相互连通,且所述衬底1上与该磁性隧道结阵列2相对的位置上设置有至少一个底电极3;每个所述磁性隧道结阵列2中的各个磁性隧道结20的自由层203相互隔离,且每个所述自由层203上各自覆盖有顶电极4;其中,每个所述磁性隧道结阵列中的各个所述自由层203在所述参考层201上的投影均在所述参考层201内。
具体的,衬底1可以由裸晶圆、晶圆、带电路的晶圆制成。进一步地,本实施例中,不对衬底1的具体形状进行限定。例如,在一实施例中,衬底1可以为长方形基材。
进一步地,磁性隧道结阵列2形成在衬底1的上方。每个磁性隧道结阵列2由多个磁性隧道结20构成。例如,在图1a所示示例中,该磁性随机储存器有2个磁性隧道结阵列,每个磁性隧道结阵列由5个磁性隧道结构成。
需要说明的是,各个磁性隧道结阵列2的排列方式可以是与磁性随机储存器的长轴平行,也可以是与磁性随机储存器的短轴平行,还可以是与磁性随机储存器的长轴成指定角度。本实施例中,不对各个磁性隧道结阵列2的排列方式进行限定。此外,当磁性隧道结阵列2以与磁性随机储存器的长袖成指定角度的方式排列时,该指定角度是根据实际需要设定的,本实施例中,不对指定角度的具体值进行限定。例如,一实施例中,该指定角度可以为0°到90°。
参照图1c,按照远离衬底1的方向,每个所述磁性隧道结阵列2中的各个磁性隧道结20的膜堆结构依次包括参考层201、阻挡层202和自由层203。
其中,参考层201位于衬底1的上方(需要说明的是,本申请中的上方指远离衬底1的方向)。具体的,参考层201由一层磁性材料组成。例如,其可以铁磁性材料。
进一步地,本实施例提供的磁性随机储存器,每个所述磁性隧道结阵列2中的各个磁性隧道结20的参考层203连通,且所述衬底1上与该磁性隧道结阵列2相对的位置上设置有至少一个底电极3。
需要说明的是,参照图1a到图1c,每个磁性隧道结阵列2中的各个磁性隧道结20的参考层201相互连通指的是该磁性隧道结阵列2中,各个磁性隧道结20的参考层201是相互连在一起,连成一片的。换言之,即每个磁性隧道结阵列2的各个磁性隧道结20共用一个参考层201。例如,在图1a所示示例中,该存储器共有2个磁性隧道结阵列2,每个磁性隧道结阵列2由5个磁性隧道结20构成,这5个磁性隧道结20共用一个参考层201。
进一步地,需要说明的是,衬底1上与磁性隧道结阵列2相对的位置指该磁性隧道结阵列2在该衬底1上的投影区域。具体实现时,对每个磁性隧道结阵列2,可以在该磁性隧道结阵列2在衬底1上的投影区域上设置至少一个底电极3,以使得该磁性隧道结阵列2的各个磁性隧道结20共用底电极3。具体实现时,例如,可在投影区域中的中间位置设置底电极3。
具体的,底电极3可以由集成电路中常用的导电材料制成,例如铜、铝或钨等导电材料。本实施例中,不对底电极3的具体材料和具体形状进行限定。
可选的,本申请中,参考层201具有垂直磁各向异性。
进一步地,阻挡层202位于参考层201的上方。阻挡层202通常由氧化物、氮化物、硅酸盐等绝缘材料制成。需要说明的是,每个磁性隧道结阵列2中的各个磁性隧道结20的阻挡层202可以连通,也可以相互隔离,本申请中,不对此进行限定。例如,在图1b所示示例中,每个磁性隧道结20的阻挡层202相互连通。
进一步地,参考图1b,自由层203位于阻挡层202的上方。每个所述磁性隧道结阵列2中的各个磁性隧道结20的自由层203相互隔离,且每个所述自由层203上各自覆盖有顶电极4。
需要说明的是,每个磁性隧道结阵列2中的各个磁性隧道结20的自由层203相互隔离指的是对于一个磁性隧道结阵列2而言,该磁性隧道结阵列2中的各个磁性隧道结20的自由层203是彼此不接触的,相互分开的。例如,在图1a所示示例,对于一个磁性隧道结阵列2,该磁性隧道结阵列包含5个磁性隧道结20,这5个磁性隧道结20对应的5个自由层203彼此不接触,相互分隔开,每个自由层203上面覆盖有自己的顶电极4。
可选的,自由层203具有垂直磁各向异性,该自由层203的厚度在1 nm-50nm,阵列内相邻两个自由层203的间距可以为2-500nm。进一步地,自由层203的形状可以根据实际需要设定,本实施例中,不对自由层203的具体形状进行限定。例如,在一种可能的实现方式中,自由层203可以为圆形或者椭圆。进一步的,在自由层203为圆形时,自由层203的直径可以为2nm-200nm。
具体的,顶电极4由集成电路中常用的导电材料制成,例如,铂,钽,钨,钼,铝、铜等,它可以提供电流或者电压,以控制自由层203的磁矩翻转。
可选的,每个所述磁性隧道结阵列2包含的磁性隧道结20的数目为2-212。例如,在图1a中,每个磁性隧道结阵列2包含5个磁性隧道结20。
需要说明的是,通过将磁性隧道结阵列2中的各个磁性隧道结20的自由层203相互隔离,可以避免磁性干扰和交叉干扰,从而提高芯片的可靠性和稳定性。每个自由层203上各自覆盖有顶电极4,可以实现更高的存储密度和读写速度。
请继续参照图1a和图1c,每个所述磁性隧道结阵列2中的各个所述自由层203在所述参考层201上的投影均在所述参考层201内。
具体的,自由层203的尺寸小于相互连通的参考层201在短轴方向的长度。换言之,自由层203在参考层201上的投影的边界距离参考层的边界的最小尺寸不小于5nm。例如,一实施例中,自由层203在参考层上的投影的边界距离参考层201的边界的距离在5nm-100nm之间。
需要说明的是,参照图1a,短轴方向为图1a所示纸面的上下方向,长轴方向为图1a所示纸面的左右方向。
本实施例提供的磁性随机储存器,通过设置衬底和多个磁性隧道结阵列,进而让每个所述磁性隧道结阵列中的各个磁性隧道结的参考层相互连通,且所述衬底上与该磁性隧道结阵列相对的位置上设置有至少一个底电极,并让每个所述磁性隧道结阵列中的各个磁性隧道结的自由层相互隔离,且每个所述自由层上各自覆盖有顶电极,最后让每个所述磁性隧道结阵列中的各个所述自由层在所述参考层上的投影均在所述参考层内。这样,可使得参考层作用在自由层的面外杂散磁场在其工作范围内稳定的维持在零场附近,可提高磁性随机储存器的性能。此外,本实施例提供的磁性随机储存器,存储单元的周期由自由层决定,可提高存储密度。
图2a为本申请实施例二提供的磁性随机储存器的立体图。图2b为本申请实施例二提供的磁性随机储存器的剖视图。请同时参照图2a和图2b,本实施例提供的磁性随机储存器,还包括绝缘保护层5,所述绝缘保护层5包覆每个所述磁性隧道结20的自由层203、阻挡层202和参考层201组成的整体结构的侧壁。
具体的,在磁性隧道结阵列2中,绝缘保护层5包覆每个磁性隧道结20的自由层203、阻挡层202和参考层201组成的整体结构的侧壁,可以避免磁性隧道结相互干扰,从而提高芯片的可靠性和稳定性。
进一步地,绝缘保护层5可以为氮化硅(SiN)、氧化硅(SiO)、氧化镁(MgO)、氧化铝(AlO)、氮氧化硅(SiON)、掺氟氧化硅(FSG),掺碳氧化硅(SiCON)等中的一种或者多种,该绝缘保护层5的厚度大于10nm。
需要说明的是,磁性隧道结20的自由层203、阻挡层202和参考层201组成的整体结构的侧壁是指磁性隧道结20的三个层在垂直于它们的平面上形成的侧面结构。这三个层在垂直于它们的平面上形成了一个整体结构,侧壁是指这个整体结构的侧面。绝缘保护层5通常被用于覆盖磁性隧道结20的侧壁,以保护它们免受损伤和腐蚀。例如,参照图2,每个磁性隧道结阵列2有5个磁性隧道结,每个磁性隧道结20的每层绝缘保护层5包覆了自由层203、阻挡层202和参考层201。
本实施例提供的磁性随机储存器,通过在每个所述磁性隧道结的自由层、阻挡层和参考层组成的整体结构的侧壁包覆绝缘材料层,可以避免磁性隧道结相互干扰,从而提高芯片的可靠性和稳定性。
图3为本申请实施例三提供的磁性随机储存器的剖视图。请参照图3,在上述实施例的基础上,本实施例提供的磁性随机储存器,每个所述磁性隧道结阵列2中的相邻两个磁性隧道结20的间隙由所述绝缘保护层5和电介质层6共同填充。
具体的,每个磁性隧道结阵列2中,相邻两个磁性隧道结20的间隙通常是为了避免磁性隧道结20之间的干扰和交叉干扰而设置的。具体来说,通过在相邻两个磁性隧道结20之间涂覆绝缘保护层5和电介质层6来共同填充该间隙,可避免磁性隧道结20之间的干扰和交叉干扰。具体实现时,电介质层6可以为氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、掺氟氧化硅(FSG),掺碳氧化硅(SiCON)、多孔掺碳氧化硅(p-SiCON)等。绝缘保护层5可以为氮化硅(SiN)、氧化硅(SiO)、氧化镁(MgO)、氧化铝(AlO)、氮氧化硅(SiON)、掺氟氧化硅(FSG),掺碳氧化硅(SiCON)等中的一种或者多种。
本实施例提供的磁性随机储存器,通过在每个所述磁性隧道结阵列中的相邻两个磁性隧道结的间隙填充所述绝缘保护层和电介质层,可以避免磁性隧道结相互干扰,从而提高芯片的可靠性和稳定性。
进一步地,图4为本申请实施例四提供的磁性随机储存器的结构示意图。请参照图4,每个所述磁性隧道结阵列2中的相邻两个磁性隧道结20的间隙由所述绝缘保护层5填充。
每个磁性隧道结阵列2中,相邻两个磁性隧道结20的间隙通常是为了避免磁性隧道结20之间的干扰和交叉干扰而设置的。具体来说,通过在相邻两个磁性隧道结20之间涂覆绝缘保护层5填充该间隙,可避免磁性隧道结20之间的干扰和交叉干扰。具体实现时,绝缘保护层5可以为氮化硅(SiN)、氧化硅(SiO)、氧化镁(MgO)、氧化铝(AlO)、氮氧化硅(SiON)、掺氟氧化硅(FSG),掺碳氧化硅(SiCON)等中的一种或者多种。
本实施例提供的磁性随机储存器,通过在每个所述磁性隧道结阵列中的相邻两个磁性隧道结的间隙填充所述绝缘保护层,可以避免磁性隧道结相互干扰,从而提高芯片的可靠性和稳定性。
可选的,请继续参照图1a和图4,相互平行的各个磁性隧道结阵列2之间的间距等于该磁性隧道结阵列2中相邻两个自由层203之间的间距与指定值的和值;其中,所述指定值为2-500nm。
具体的,指定值是根据实际需要设定的,本实施例中,不对指定值的具体值进行限定。
需要说明的是,相互平行的各个磁性隧道结阵列2间距的大小直接影响到磁性随机储存器的储存密度和读写速度,间距越小,存储密度和读写速度越好,但是,间距越小,磁性随机储存器的稳定性越差。本实施例中,通过将相互平行的各个磁性隧道结阵列之间的间距等于该磁性隧道结阵列中相邻两个自由层之间的间距与指定值的和值,可在保证稳定性的情况下,最大限度的提高存储密度和读写速度。
图5为本申请实施例五提供的磁性随机储存器的结构示意图。请参照图5,本实施例提供的磁性随机储存器,还包括读写控制电路(图中未示出),所述读写控制电路与所述磁性隧道结阵列2中的每个磁性隧道结20电连接。
具体的,有关读写控制电路的具体电路结构可以参见相关技术中的描述,此处不再赘述。
进一步的,读写控制电路包括选址线SL(Source Line,简称SL),字线WL(WordLine,简称WL)和位线BL(Bit Line,简称BL)。共用的底电极方向可与WL平行亦可与其垂直。参照图5,具体实现时,磁性隧道结通过选址线SL、字线WL和位线BL与读写控制电路连接,有关磁性隧道结阵列与读写控制电路的具体连接方式可以参见相关技术中的描述,此处不再赘述。
具体实现时,磁性隧道结阵列2的每列磁性隧道结20的底电极3可连接至互连线的Mx层,磁性隧道结阵列2中各个磁性隧道结20的顶电极4可连接至互连线的M(x+1)层,其中,X的范围为2到50。
本实施例提供的磁性随机储存器,参考层作用在自由层的面外杂散磁场在工作温度范围内稳定地维持在零场附近,可提高磁性随机储存器的存储密度和性能。与前述磁性随机储存器的实施例相对应,本申请还提供了磁性随机储存器制备方法的实施例。
图6为本申请提供的磁性随机储存器制备方法实施例一的流程图。请参考图6,本实施例提供的磁性随机储存器制备方法,可以包括:
S601、在衬底上方形成至少由参考层、阻挡层和自由层组成的磁性隧道结膜堆结构。
具体实现时,先提供一种具有底电极的衬底,进而在衬底之上依次沉积参考层、阻挡层、自由层以及硬掩膜层,形成由参考层、阻挡层和自由层组成的磁性隧道结膜堆结构。图7为本申请提供的磁性随机储存器制备方法制备出的磁性随机储存器中间结构的剖视图。请参照图7,本步骤形成的膜堆结构如图7所示。
具体实现时,可通过物理气相沉积(Physical Vapor Deposition,PVD)或化学气相沉积(Chemical Vapor Deposition,CVD)等技术依次在衬底上沉积参考层、阻挡层和自由层,形成膜堆结构。有关物理气相沉积和化学气相沉积的具体实现原理和实现方法可以参考相关技术中的描述,此处不再赘述。
S602、刻蚀出每个磁性隧道结阵列中的各个磁性隧道结对应的自由层,且刻蚀出的该磁性隧道结阵列中的各个磁性隧道结的自由层相互隔离。
具体的,一种实现方式中,以硬掩膜层为掩膜,刻蚀出磁性隧道结的自由层,刻蚀停止在自由层与阻挡层的交界处,如图8所示。另一种实现方式中,以硬掩膜层为掩膜,刻蚀出磁性隧道结的自由层,刻蚀停止在自由层或阻挡层的薄膜内。例如,一实施例中,刻蚀停止在自由层或阻挡层的薄膜内的中心点所在的水平面。如图9所示,在图9所示示例中,蚀停止在自由层的中心点所在的水平面。
需要说明的是,刻蚀可以为化学的、物理的或同时使用化学和物理的刻蚀方法。
S603、刻蚀出每个磁性隧道结阵列之间的沟道,且刻蚀出的各个磁性隧道结阵列相互隔离,且每个磁性隧道阵列中的各个磁性隧道结的参考层连通、每个所述磁性隧道结阵列中的各个所述自由层在所述参考层上的投影均在所述参考层内。
具体实现时,刻蚀停止在磁性隧道结阵列的下表面之下,换言之,刻蚀停止在磁性隧道结阵列的下表面和衬底的交界面之下,距离交界面不小于2nm,这样,可保证相邻的磁性隧道结阵列相互隔离。
本申请提供的磁性随机储存器制备方法,通过在衬底上方形成由参考层、阻挡层和自由层组成的膜堆结构,进而刻蚀出每个磁性隧道结阵列中的各个磁性隧道结对应的自由层,且刻蚀该磁性隧道结阵列中的各个磁性隧道结自由层相互隔离,最后,刻蚀出每个磁性隧道结阵列之间的沟道,且刻蚀出的各个磁性隧道结阵列相互隔离、且每个磁性隧道阵列中的各个磁性隧道结的参考层连通,每个所述磁性隧道结阵列中的各个所述自由层在所述参考层上的投影均在所述参考层内。这样,可制备出本申请第一方面提供的任一磁性随机储存器,该磁性随机储存器参考层作用在自由层的面外杂散磁场在工作温度范围内稳定的维持在零场附近,性能较高。
下面给出具体的例子,用以解释本申请提供的磁性随机储存器的制备方法。
实施例一
图10为本申请一示例性实施例提出的一种磁性存储器的制备方法的流程图。请参照图10,本实施例提供的方法,可以包括:
步骤S101:在具有底电极的衬底上依次沉积参考层、阻挡层、自由层和硬掩膜层。
具体的,本申请中的沉积方法可以包括物理气相沉积(PVD)或化学气相沉积(CVD)等技术。需要说明的是,硬掩膜层可以由非磁性材料制成。
需要说明的是,硬掩膜层包括Ta,TaN, TiN, W,Ru,Ti,Cr中的一种或者多种组合,总厚度是磁性隧道结厚度的1倍到10倍。
步骤S102:光刻显影并刻蚀,将图案转移至硬掩膜层。
有关光刻、显影、刻蚀的具体实现过程和实现原理可以参考相关技术中的描述,此处不再赘述。
通过光刻显影并刻蚀的过程,可以将复杂的图案转移至硬掩膜层中。
步骤S103:以硬掩膜层为掩膜,刻蚀出磁性隧道结的自由层,刻蚀停止在自由层与阻挡层交界处。
具体的,自由层与阻挡层交界处指的是磁性隧道结中两个不同层之间的分界线所在的平面。刻蚀结果如图8所示,参照图8,这两个层之间的分界线是一个过渡区域。
具体的,刻蚀可以为化学的、物理的或同时使用化学和物理的刻蚀方法。
步骤S104:进行等离子体表面处理工艺。
等离子体表面处理工艺指的是利用等离子体对材料表面进行处理的技术。等离子体是一种高能量、高温度、高密度的气体状态,可以通过加热、电离、辐射等方式产生。
进一步的,等离子体表面处理工艺可以采用不同的气体和反应条件,以实现不同的处理效果。例如,可以使用氢气等还原气体进行表面清洗,也可以使用氧气等氧化性气体进行表面氧化处理。此外,还可以通过调整反应温度、压力和时间等参数,以实现不同的处理效果。
可选的,在本申请一示例性实施例中,等离子体表面处理工艺用到的气源是氦气、氖气、氩气、氪气、氙气、氟气、臭氧、氧气、氮气中的一种或者多种。需要说明的是,在刻蚀过程中,会产生一些不良的表面缺陷和杂质,这些缺陷和杂质会影响磁性随机储存器的性能和稳定性。本实施例提供的制备方法,通过在刻蚀后进行等离子体表面处理工艺,可去除表面缺陷和杂质,从而提高磁性随机储存器的性能和稳定性。
步骤S105:在每个磁性隧道结的参考层、阻挡层和自由层组成的整体结构的侧壁、以及硬掩膜层的侧壁上包覆绝缘保护层。
具体的,绝缘保护层为氮化硅(SiN)、氧化硅(SiO)、氧化镁(MgO)、氧化铝(AlO)、氮氧化硅(SiON)、掺氟氧化硅(FSG),掺碳氧化硅(SiCON)等中的一种或者多种。
进一步地,绝缘保护层形成的侧墙的厚度大于10nm,且小于阵列内相邻两个自由层间距的一半,同时,沉积的绝缘保护层的台阶覆盖率范围应为0.5至1。需要说明的是,绝缘保护层的台阶覆盖率指的是绝缘保护层沿衬底法线的厚度与台阶侧壁所覆盖厚度的比值。
步骤S106:填充介质材料,进行化学机械抛光处理。
具体的,一实施例中,填充结果如图11所示。
步骤S107:光刻显影并刻蚀,将要刻蚀的图案显露出来。
具体的,一实施例中,刻蚀结果如图12所示。
具体的,光刻显影并刻蚀的过程可以参考步骤S602。
步骤S108:刻蚀出磁性隧道结阵列之间的沟道。
需要说明的是,刻蚀停止在磁性隧道结下表面之下,以各个磁性隧道结阵列之间相互隔离没有短路,一实施例中,刻蚀结果如图13所示。
具体的,刻蚀的过程可以参考步骤S602。在刻蚀过程中,需要控制刻蚀温度等参数,以确保刻蚀速率的稳定性和可控性。同时,需要对刻蚀过程进行实时监测和控制,以确保刻蚀停止在磁性隧道结表面之下,从而确保每列磁性隧道结相互隔离、互不干扰。
步骤S109:进行等离子体表面处理工艺。
具体步骤可以参考步骤S604。
步骤S110:填充介电材料,进行化学机械抛光处理。
具体的,一实施例中,填充结果如图14所示。此外,该步骤的具体实现过程可以参见步骤S606中的描述,此处不再赘述。
步骤S111:再次光刻形成掩膜,对填充的介电材料进行刻蚀,形成通孔,对通孔进行金属填充后,再进行化学机械抛光处理,形成顶电极。
具体的,经过该步骤后,形成的磁性随机储存器如图15所示。
具体的,光刻显影后还需要经过金属填充,即将通孔中填充金属材料,以形成顶电极。最后使用化学机械抛光技术对填充金属材料进行抛光,以形成平整的顶电极表面。
本申请提供的磁性随机储存器制备方法,可制备出本申请第一方面提供的任一磁性随机储存器,该磁性随机储存器参考层作用在自由层的面外杂散磁场在工作温度范围内稳定的维持在零场附近,性能较高。
实施例二
图16 为本申请一示例性实施例提出的另一种磁性存储器的制备方法的流程图。请参照图16,本实施例提供的方法,可以包括:
步骤S201:在具有底电极的衬底上依次沉积参考层、阻挡层、自由层和硬掩膜层。
步骤S202:光刻显影并刻蚀,将图案转移至硬掩膜层。
具体的,步骤S201-S202的实现可以参考步骤S101-S102。此处不再赘述。
步骤S203:以硬掩膜层为掩膜,刻蚀出磁性隧道结的自由层,或者,刻蚀停止在自由层或阻挡层的薄膜内。
具体的,一实施例中,参照图9,刻蚀结果如图9所示。
具体的,刻蚀可以为化学的、物理的或同时使用化学和物理的刻蚀方法。
步骤S204:进行等离子体表面处理工艺。
具体的一实施例中,处理结果如图17所示。需要说明的是,其中,等离子体的气源是氟气(F2),本步骤中,通过等离子表面处理工艺,可使得硬掩模覆盖之外的自由层绝缘改性。
步骤S205:在每个磁性隧道结的参考层、阻挡层和自由层组成的整体结构的侧壁、以及硬掩膜层的侧壁上包覆绝缘保护层。
步骤S206:填充介质材料,进行化学机械抛光处理。
步骤S207:光刻显影并刻蚀,将要刻蚀的图案显露出来。
步骤S208:刻蚀出磁性隧道结阵列之间的沟道。
步骤S209:进行等离子体表面处理工艺。
步骤S210:填充介电材料,进行化学机械抛光处理。
步骤S211:再次光刻形成掩膜,对填充的介电材料进行刻蚀,形成通孔,对通孔进行金属填充后,再进行化学机械抛光处理,形成顶电极。
具体的,步骤S205-S211的具体实现原理可以参考步骤S105-S111中的描述,此处不再赘述。
需要说明的是,通过本实施例提供的方法,可制备如图1a所示的磁性随机储存器。此外,实施例二和实施例一的不同之处在于,刻蚀出磁性隧道结的自由层时,刻蚀停止的位置不同,参见图8,在实施例一所述的制备方法中,刻蚀停止在刻蚀停止在自由层与阻挡层交界处,参见图9,在实施例二所述的制备方法中,刻蚀停止在自由层的中心点所在的水平面。
实施例三
图18为本申请一示例性实施例提出的另一种磁性存储器的制备方法的流程图,请参照图18,本实施例提供的方法,可以包括:
步骤S301:在具有底电极的衬底上依次沉积参考层、阻挡层、自由层和硬掩膜层。
步骤S302:光刻显影并刻蚀,将图案转移至硬掩膜层。
步骤S303:以硬掩膜层为掩膜,刻蚀出磁性隧道结的自由层,刻蚀停止在自由层与阻挡层交界处,或者,刻蚀停止在自由层或阻挡层的薄膜内。
步骤S304:进行等离子体表面处理工艺。
具体的,步骤S301-S305的实现可以参考前面实施例中的描述,此处不再赘述。
步骤S305:在每个磁性隧道结的参考层、阻挡层和自由层组成的整体结构的侧壁、以及硬掩膜层的侧壁上包覆绝缘保护层和介质层。
需要说明的是,进一步地,绝缘保护层和介质层形成的侧墙的总厚度大于阵列内相邻两个自由层的间距的一半、小于阵列间相邻两个自由层(参照图1a,阵列间相邻两个自由层指的是在短轴方向,处于同一条直线上的两个自由层)的间距的一半,并保证阵列内的相邻两个自由层形成的侧墙没有间隙,并且阵列间的相邻自由层之间形成的侧墙有间隙。
步骤S306:刻蚀上述绝缘保护层和上述介质层,刻蚀停止在自由层和阻挡层的交界处。
具体的,在刻蚀时,利用各向异性进行刻蚀。进一步的,刻蚀深度比步骤S305中沉积的绝缘保护层的厚度略大,以在自由层的侧壁形成绝缘保护层。可选的,一实施例中,刻蚀结果如图19所示。
步骤S307:刻蚀出磁性隧道结阵列之间的沟道。
需要说明的是,刻蚀停止在磁性隧道结下表面之下,以各个磁性隧道结阵列之间相互隔离没有短路,一实施例中,刻蚀结果如图20所示。
步骤S308:进行等离子体表面处理工艺。
步骤S309:填充介电材料,进行化学机械抛光处理。
具体的,一实施例中,填充结果如图21所示;
步骤S310:再次光刻形成掩膜,对填充的介电材料进行刻蚀,形成通孔,对通孔进行金属填充后,再进行化学机械抛光处理,形成顶电极。
具体的,一实施例中,最后结果如图15所示。
需要说明的是,通过本实施例提供的方法,可制备如图4所示的磁性随机储存器。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。

Claims (13)

1.一种磁性随机储存器,其特征在于,所述磁性随机储存器包括衬底和形成在所述衬底上的多个磁性隧道结阵列;其中;
按照远离所述衬底的方向,每个所述磁性隧道结阵列中的各个磁性隧道结的膜堆结构依次包括参考层、阻挡层和自由层;
每个所述磁性隧道结阵列中的各个磁性隧道结的参考层相互连通,且所述衬底上与该磁性隧道结阵列相对的位置上设置有至少一个底电极;
每个所述磁性隧道结阵列中的各个磁性隧道结的自由层相互隔离,且每个所述自由层上各自覆盖有顶电极;其中,每个所述磁性隧道结阵列中的各个所述自由层在所述参考层上的投影均在所述参考层内。
2.根据权利要求1所述的磁性随机储存器,其特征在于,所述磁性随机储存器还包括绝缘保护层,所述绝缘保护层包覆每个所述磁性隧道结的自由层、阻挡层和参考层组成的整体结构的侧壁。
3.根据权利要求2所述的磁性随机储存器,其特征在于,每个所述磁性隧道结阵列中的相邻两个磁性隧道结的间隙由所述绝缘保护层填充或由所述绝缘保护层和电介质层共同填充。
4.根据权利要求1所述的磁性随机储存器,其特征在于,相互平行的各个磁性隧道结阵列之间的间距等于该磁性隧道结阵列中相邻两个自由层之间的间距与指定值的和值;其中,所述指定值为2-500nm。
5.根据权利要求1所述的磁性随机储存器,每个所述磁性隧道结阵列包含的磁性隧道结的数目为2-212
6.根据权利要求1所述的磁性随机储存器,其特征在于,所述磁性随机储存器还包括读写控制电路,所述读写控制电路与所述磁性隧道结阵列中的每个磁性隧道结电连接。
7.根据权利要求1所述的磁性随机储存器,其特征在于,所述自由层的厚度为1-50nm。
8.根据权利要求6所述的磁性随机储存器,其特征在于,所述磁性隧道结阵列的底电极连接至互联线的Mx层,所述磁性隧道结的顶电极连接至互连线的M(x+1)层;其中,所述x的范围为2到50。
9.一种磁性随机储存器制备方法,其特征在于,所述方法用于制备如权利要求1-8任一项所述的磁性随机储存器;所述方法包括:
在衬底上方形成至少由参考层、阻挡层和自由层组成的磁性隧道结膜堆结构;
刻蚀出每个磁性隧道结阵列中的各个磁性隧道结对应的自由层,且刻蚀出的该磁性隧道结阵列中的各个磁性隧道结的自由层相互隔离;
刻蚀出每个磁性隧道结阵列之间的沟道,且刻蚀出的各个磁性隧道结阵列相互隔离、每个磁性隧道阵列中的各个磁性隧道结的参考层连通、每个所述磁性隧道结阵列中的各个所述自由层在所述参考层上的投影均在所述参考层内。
10.根据权利要求9所述的方法,其特征在于,所述刻蚀出每个磁性隧道结中的各个磁性隧道结对应的自由层之后,所述方法还包括:
在每个磁性隧道结的侧壁上包覆绝缘保护层或在每个所述磁性隧道结的侧壁上依次包覆绝缘保护层和电介质层。
11.根据权利要求9所述的方法,其特征在于,所述方法在刻蚀步骤之后,还包括如下步骤:
进行等离子表面处理工艺。
12.根据权利要求9所述的方法,其特征在于,所述刻蚀出每个磁性隧道结阵列中的各个磁性隧道结对应的自由层,包括:
刻蚀出磁性隧道结的自由层,刻蚀停止在自由层和阻挡层的交界处;
或者,
刻蚀出磁性隧道结的自由层,刻蚀停止在自由层或阻挡层的薄膜内。
13.根据权利要求11所述的方法,其特征在于,所述进行等离子表面处理工艺,包括:
采用氦气、氖气、氩气、氪气、氙气、氟气、臭氧、氧气、氮气中的一种或者多种作为气源,进行等离子表面处理工艺。
CN202310999753.7A 2023-08-09 2023-08-09 一种磁性随机储存器及制备方法 Active CN116723704B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310999753.7A CN116723704B (zh) 2023-08-09 2023-08-09 一种磁性随机储存器及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310999753.7A CN116723704B (zh) 2023-08-09 2023-08-09 一种磁性随机储存器及制备方法

Publications (2)

Publication Number Publication Date
CN116723704A true CN116723704A (zh) 2023-09-08
CN116723704B CN116723704B (zh) 2023-10-17

Family

ID=87873817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310999753.7A Active CN116723704B (zh) 2023-08-09 2023-08-09 一种磁性随机储存器及制备方法

Country Status (1)

Country Link
CN (1) CN116723704B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109713119A (zh) * 2017-10-25 2019-05-03 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN110660435A (zh) * 2018-06-28 2020-01-07 中电海康集团有限公司 Mram存储器单元、阵列及存储器
CN112186097A (zh) * 2019-07-01 2021-01-05 上海磁宇信息科技有限公司 一种优化磁性随机存储器写性能的结构及其制备方法
WO2021258346A1 (zh) * 2020-06-24 2021-12-30 中国科学院微电子研究所 自旋轨道扭矩磁随机存储单元、存储阵列及存储器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109713119A (zh) * 2017-10-25 2019-05-03 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN110660435A (zh) * 2018-06-28 2020-01-07 中电海康集团有限公司 Mram存储器单元、阵列及存储器
CN112186097A (zh) * 2019-07-01 2021-01-05 上海磁宇信息科技有限公司 一种优化磁性随机存储器写性能的结构及其制备方法
WO2021258346A1 (zh) * 2020-06-24 2021-12-30 中国科学院微电子研究所 自旋轨道扭矩磁随机存储单元、存储阵列及存储器

Also Published As

Publication number Publication date
CN116723704B (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
KR102363097B1 (ko) Mram mtj 상단 전극 접속을 위한 방법
JP4763858B2 (ja) 半導体メモリの製造方法
US8304886B2 (en) Semiconductor device having integral structure of contact pad and conductive line
US6692898B2 (en) Self-aligned conductive line for cross-point magnetic memory integrated circuits
US7508700B2 (en) Method of magnetic tunneling junction pattern layout for magnetic random access memory
CN1777955B (zh) 与mram器件中磁电子元件上的导电层形成接触的方法
US20140097477A1 (en) Magnetic random access memory and a method of fabricating the same
US7144744B2 (en) Magnetoresistive random access memory device structures and methods for fabricating the same
JP2005514764A (ja) Mramのビット材料堆積前に表面平坦性を改善する方法
CN102956816A (zh) 孔洞在先的硬掩模限定
US9680087B2 (en) Methods for manufacturing carbon ribbons for magnetic devices
US11056643B2 (en) Magnetic tunnel junction (MTJ) hard mask encapsulation to prevent redeposition
TWI798772B (zh) 半導體結構及其形成方法
TW202022146A (zh) 半導體裝置的形成方法
US8741161B2 (en) Method of manufacturing semiconductor device
KR20030002142A (ko) 자기저항식 랜덤 액세스 메모리의 자성 터널링 접합층형성 방법
CN116723704B (zh) 一种磁性随机储存器及制备方法
US11637241B2 (en) Resistive random access memory and manufacturing method thereoff
JP2007149778A (ja) 磁気記憶装置の製造方法
CN111816224B (zh) 一种磁性隧道结存储阵列单元及其外围电路的制备方法
TWI807394B (zh) 半導體裝置以及其製造方法
CN111816763B (zh) 一种磁性隧道结存储阵列单元及其外围电路的制备方法
CN111697128B (zh) Mram器件的制备方法
CN112086555B (zh) 一种制备磁性隧道结单元阵列的方法
US20240188447A1 (en) Memory structure with non-ion beam etched mtj and top electrode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant