DE10109328A1 - Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat - Google Patents

Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat

Info

Publication number
DE10109328A1
DE10109328A1 DE10109328A DE10109328A DE10109328A1 DE 10109328 A1 DE10109328 A1 DE 10109328A1 DE 10109328 A DE10109328 A DE 10109328A DE 10109328 A DE10109328 A DE 10109328A DE 10109328 A1 DE10109328 A1 DE 10109328A1
Authority
DE
Germany
Prior art keywords
layer
trench
nitride
mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10109328A
Other languages
English (en)
Inventor
Bernhard Sell
Annette Saenger
Peter Thieme
Heike Drummer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10109328A priority Critical patent/DE10109328A1/de
Priority to KR1020037010963A priority patent/KR100565107B1/ko
Priority to TW091103408A priority patent/TW526542B/zh
Priority to EP02714071A priority patent/EP1364391A1/de
Priority to PCT/DE2002/000706 priority patent/WO2002069378A1/de
Priority to JP2002568406A priority patent/JP3955529B2/ja
Publication of DE10109328A1 publication Critical patent/DE10109328A1/de
Priority to US10/649,411 priority patent/US7129173B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Es wird ein Halbleitersubstrat (1) bereitgestellt, auf dem eine erste Schicht (2), eine zweite Schicht (3) und eine dritte Schicht (4) angeordnet sind. Die dritte Schicht (4) ist beispielsweise eine Lackmaske, die zur Strukturierung der zweiten Schicht (3) verwendet wird. Die zweite Schicht (3) ist beispielsweise eine strukturierte Hartmaske, die zur Strukturierung der ersten Schicht (2) verwendet wird. Anschließend wird die dritte Schicht (4) entfernt und eine vierte Schicht (8) abgeschieden. Die vierte Schicht (8) ist beispielsweise ein Isolator, der die in der ersten Schicht (2) gebildeten Gräben auffüllt. Anschließend wird die vierte Schicht (8) mittels eines CMP-Schrittes planarisiert, wobei die Planarisierung fortgesetzt wird und die zweite Schicht (3), die beispielsweise eine Hartmaske ist, zusammen mit der vierten Schicht (8) von der ersten Schicht (2) entfernt. Dabei verbleibt die vierte Schicht (8) in einem Graben (7), der in der ersten Schicht (2) angeordnet ist.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Entfer­ nung einer Maskenschicht von einem Halbleitersubstrat.
In der Halbleiterindustrie führt die steigende Integrations­ dichte zu größer werdenden Anforderungen an die Strukturie­ rung der verwendeten Schichten. Dies betrifft sowohl die kleiner werdenden Abmessungen als auch die Verwendung neuar­ tiger Materialien und Materialkombinationen. Bei der Struktu­ rierung dieser Schichten ist oft die Verwendung sogenannter Hartmasken vorteilhaft beziehungsweise zwingend notwendig, da Hartmasken eine höhere Ätzresistenz als herkömmliche Lackmas­ ken aufweisen. Die Hartmaske selbst wird mittels konventio­ neller Lacktechnik strukturiert und zum Beispiel für die Ät­ zung eines Grabens verwendet. Nach erfolgter Ätzung muß die Hartmaske in vielen Fällen wieder entfernt werden. Beim Ent­ fernen der Hartmaske dürfen die unter ihr liegenden Schichten nicht angegriffen beziehungsweise modifiziert werden. Oftmals wird in den Graben ein Material abgeschieden, daß von dem Ma­ terial der Schicht, in dem der Graben gebildet ist, verschie­ den ist. Wird beispielsweise eine metallhaltige Schicht strukturiert, wobei Leiterbahnen gebildet werden, so werden beispielsweise die zwischen den strukturierten Leiterbahnen angeordneten Gräben mit einem isolierenden Material aufge­ füllt.
Aus dem Stand der Technik sind Verfahren bekannt, welche eine Hartmaske mittels Trockenätzverfahren oder naßchemischen Ätz­ verfahren entfernen. Ein wesentlicher Nachteil dieser Verfah­ rens besteht in dem ätzchemischen Angriff beziehungsweise der Modifikation der Schichten, die unter der Hartmaske angeord­ net sind. Hierbei handelt es sich oftmals um das mittels der Hartmaske zu strukturierende Material.
Es ist die Aufgabe der Erfindung ein verbessertes Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersub­ strat anzugeben.
Erfindungsgemäß wird die Aufgabe gelöst durch ein Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersub­ strat mit den Schritten:
  • - Bereitstellen eines Halbleitersubstrats, auf dem eine erste Schicht angeordnet ist,
  • - wobei auf der ersten Schicht eine zweite Schicht und auf der zweiten Schicht eine dritte Schicht angeordnet ist und
  • - wobei die dritte Schicht so strukturiert ist, daß ein er­ ster Graben in der dritten Schicht gebildet ist, der die zweite Schicht freilegt;
  • - Ätzen der zweiten Schicht, wobei die dritte Schicht als Ätzmaske verwendet wird und in dem Bereich des ersten Gra­ bens ein zweiter Graben in der zweiten Schicht gebildet wird, der die erste Schicht freilegt;
  • - Entfernen der dritten Schicht von der zweiten Schicht;
  • - Ätzen der ersten Schicht, wobei die zweite Schicht als Ätz­ maske verwendet wird und in dem Bereich des zweiten Grabens ein dritter Graben in der ersten Schicht gebildet wird, der das Substrat freilegt;
  • - Abscheiden einer vierten Schicht auf der zweiten Schicht und dem freigelegten Substrat;
  • - chemisch-mechanisches Polieren der vierten Schicht und nachfolgend der zweiten Schicht, wobei die vierte Schicht von der zweiten Schicht entfernt wird und anschließend die zweite Schicht von der ersten Schicht entfernt wird,
  • - wobei die vierte Schicht in dem dritten Graben verbleibt.
Ein Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß die vierte Schicht und die zweite Schicht während des durch­ geführten chemisch-mechanischen Polierens (CMP) abgetragen werden. Hierdurch ist ein integrierter Prozeßschritt möglich, der zunächst die vierte Schicht von der zweiten Schicht entfernt und anschließend zweite Schicht von der ersten Schicht entfernt, wobei die zweite Schicht und die vierte Schicht planarisiert und entfernt werden und die vierte Schicht in dem dritten Graben verbleibt, der in der ersten Schicht ange­ ordnet ist. Bei der zweiten Schicht handelt es sich bei­ spielsweise um eine Hartmaske und die vierte Schicht ist bei­ spielsweise eine Zwischenschicht, die zwischen Leiterbahnen angeordnet werden kann (Inter Metal Dielectric). Der erfin­ dungsgemäße Verfahrensschritt weist den Vorteil auf, daß die Entfernung der Hartmaske mittels CMP gleichzeitig mit der Planarisierung der in die Gräben der mittels der Hartmaske strukturierten Schicht eingefüllten Zwischenschicht durchge­ führt wird.
Ein vorteilhafter Verfahrensschritt sieht vor, daß die erste Schicht aus einer polysiliziumhaltigen oder einer metallhal­ tigen Schicht gebildet wird. Die erste Schicht ist beispiels­ weise eine zu strukturierende Schicht, aus der Leiterbahnen gebildet werden können.
Ein weiterer Verfahrensschritt sieht vor, daß die erste Schicht aus einer iridium-, iridiumoxid-, wolfram-, tantal-, titan-, kupfer-, titannitrid-, tantalnitrid-, wolframsilizid­ wolframnitrid-, platin-, iridium-, kobalt-, palladium-, si­ lizid-, nitrid- oder karbidhaltigen Schicht gebildet wird. Die genannten Materialien sind in vorteilhafter Weise dazu geeignet, mittels eines Ätzverfahrens zu Leitbahnen struktu­ riert zu werden.
Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß die zweite Schicht aus einer sili­ ziumnitrid-, siliziumoxid-, polysilizium-, titan-, titanni­ trid- oder wolframhaltigen Schicht gebildet wird. Die genann­ ten Materialien sind in vorteilhafter Weise dazu geeignet, als Hartmaske während eines Ätzprozesses verwendet zu wer­ den.
Eine weitere Verfahrensvariante sieht vor, daß die dritte Schicht als eine photosensitive Maskenschicht gebildet wird. Die photosensitive Maskenschicht ist beispielsweise mittels optischer Lithographie und Ätztechnik strukturierbar, so daß sie zur Strukturierung der zweiten Schicht, wie beispielswei­ se einer Hartmaske, verwendet werden kann.
Ein weiterer Verfahrensschritt sieht vor, daß die vierte Schicht aus einer siliziumoxid-, siliziumnitrid-, butylzyklo­ buten- oder polybutyloxalathaltigen Schicht gebildet wird.
Eine weitere Verfahrensvariante sieht vor, daß das chemisch- mechanische Polieren mit einer Polierflüssigkeit durchgeführt wird, die einen Feststoffgewichtsanteil zwischen 20% und 40% oder Ammoniak enthält oder einen PH-Wert zwischen 9 und 11 aufweist. Eine Polierflüssigkeit, die eine der genannten Ei­ genschaften aufweist, ist in vorteilhafter Weise zum gleich­ zeitigen Polieren einer Hartmaske und einer Zwischenschicht geeignet.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind Ge­ genstand der jeweiligen Unteransprüche.
Nachfolgend wird die Erfindung anhand von Ausführungsbeispie­ len und Figuren näher erläutert.
In den Figuren zeigen:
Fig. 1 einen Schichtstapel mit einer strukturierten Lack­ maske;
Fig. 2 den Schichtstapel aus Fig. 1, wobei eine Hartmas­ ke strukturiert wurde;
Fig. 3 den Schichtstapel aus Fig. 2, wobei die Lackmaske entfernt wurde;
Fig. 4 den Schichtstapel aus Fig. 3, wobei eine Zwischen­ schicht abgeschieden wurde;
Fig. 5 die Anordnung aus Fig. 4, die mittels CMP teilwei­ se planarisiert wurde;
Fig. 6 die Anordnung aus Fig. 5 nach dem Polieren mittels CMP.
In Fig. 1 ist ein Substrat 1 dargestellt, auf dem eine erste Schicht 2 angeordnet ist. Auf der ersten Schicht 2 ist eine zweite Schicht 3 angeordnet. Auf der zweiten Schicht 3 ist eine dritte Schicht 4 angeordnet, in der ein erster Graben 5 gebildet ist. Die erste Schicht 2 stellt die zu strukturie­ rende Schicht dar und enthält beispielsweise Iridiumoxid oder Wolfram oder Tantal oder Titan oder Kupfer oder Titannitrid oder Tantalnitrid oder Wolframsilizid oder Wolframnitrid oder Platin oder Iridium oder Kobalt oder Palladium oder ein Sili­ zid oder ein Nitrid oder ein Karbid. Die zweite Schicht 3 bildet beispielsweise eine Hartmaske und enthält beispiels­ weise Siliziumnitrid oder Siliziumoxid oder polykristallines Silizium oder Titan oder Titannitrid oder Wolfram. Die dritte Schicht 4 ist beispielsweise eine photosensitive Lackmaske, die mittels eines photolithographischen Belichtungsschrittes belichtet und anschließend entwickelt wurde, wobei der erste Graben 5 in der dritten Schicht 4 gebildet wurde.
Mit Bezug auf Fig. 2 wird ein Ätzschritt durchgeführt, bei dem die zweite Schicht 3 mittels der dritten Schicht 4 struk­ turiert wird. Hierbei wird in dem Bereich des ersten Grabens 5, der in der dritten Schicht 4 angeordnet ist, ein zweiter Graben 6 in der zweiten Schicht 3 gebildet. Dabei wird im Be­ reich des zweiten Grabens 6 eine Oberfläche der ersten Schicht 2 freigelegt.
Mit Bezug auf Fig. 3 wird nachfolgend die dritte Schicht 4 entfernt. Hierzu sind beispielsweise Lösungsmittel geeignet, die eine Lackmaske entfernen können. Dies kann üblicherweise sehr selektiv gegenüber den anderen auf dem Substrat 1 ange­ ordneten Schichten durchgeführt werden. Nachfolgend wird die erste Schicht 2 mittels eines Ätzprozesses strukturiert, wo­ bei die zweite Schicht 3 als Ätzmaske verwendet wird. Bei der zweiten Schicht 3 handelt es sich beispielsweise um eine Hartmaske. Während des Ätzprozesses wird in dem Bereich des zweiten Grabens 6 ein dritter Graben 7 gebildet. Der zweite Graben 6 ist in der zweiten Schicht 3 angeordnet und der dritte Graben 7 wird durch den Ätzprozeß in der ersten Schicht 2 gebildet. Durch den Ätzschritt wird der dritte Gra­ ben 7 so gebildet, daß er das Substrat 1 zumindest teilweise freilegt.
Mit Bezug auf Fig. 4 wird nachfolgend eine vierte Schicht 8 auf der strukturierten Anordnung abgeschieden. Die vierte Schicht 8 wird dabei auf dem Substrat 1 und der zweiten Schicht 3 abgeschieden. Dabei füllt die vierte Schicht 8 den dritten Graben 7 auf. Die vierte Schicht 8 enthält beispiels­ weise Siliziumoxid oder ein dotiertes Siliziumoxid oder Sili­ ziumnitrid oder ein Dielektrikum mit einer niedrigen Dielek­ trizitätskonstante kleiner als 2 oder Butylzyklobuten oder Polybutyloxalat. Die genannten Materialien sind in vorteil­ hafter Weise dazu geeignet, eine isolierende Schicht zwischen leitenden Strukturen zu bilden.
Mit Bezug auf Fig. 5 wird ein chemisch-mechanischer Polier­ schritt (CMP) durchgeführt, bei dem zunächst die vierte Schicht 8 von der zweiten Schicht 3 entfernt wird und der chemisch-mechanische Polierschritt weiterhin durchgeführt wird, wobei mit Bezug auf Fig. 6 die zweite Schicht 3 von der ersten Schicht 2 entfernt wird und die vierte Schicht 8 ebenfalls planarisiert wird, wobei die vierte Schicht 8 in dem dritten Graben 7 verbleibt.
Beispielsweise wird das chemisch-mechanische Polieren mit ei­ ner Westech 472-Polieranlage der Firma Speedfam-Ipec durchgeführt. Bei der Anlage handelt es sich um eine Polieranlage mit einer Schleifscheibe und zwei Poliertischen. Als Polier­ tuch auf dem Poliertisch ist beispielsweise ein IC1000 Suba IV der Firma Rodel geeignet. Als Backingfilm (isolierende me­ chanische Lagerung) auf dem Substrathalter wird das Standard­ modell Rodel T3 verwendet. Als Polierflüssigkeit ist bei­ spielsweise Klebosol 30N50 der Firma Clariant geeignet. Eben­ falls sind Polierflüssigkeiten geeignet, die Siliziumoxidpar­ tikel mit einer Größe zwischen 30 und 500 nm bevorzugt 100 nm in einem Feststoffgewichtsprozentanteil zwischen 20 und 40% aufweisen und Ammoniak als Stabilisator verwenden, wobei ein PH-Wert zwischen 9 und 11 vorliegt.
Um ähnliche Abtragsraten für Siliziumoxid und Siliziumnitrid zu erreichen, wird als Polierflüssigkeit eine Suspension mit 30% Siliziumoxid mit einer mittleren Korngröße von 75 nm und Ammoniak als Stabilisator mit einem PH-Wert von ca. 10 ver­ wendet.
Als Umdrehungsgeschwindigkeit des Poliertisches sind bei­ spielsweise 20 bis 70 U/min. geeignet, wobei 65 U/min. beson­ ders vorteilhaft sind. Die Substrathalter können mit 20 bis 70 U/min. betrieben werden, wobei 62 U/min. besonders vor­ teilhaft sind. Als Anpreßdruck des Substrats an das Polier­ tuch sind Werte zwischen 3 und 12 PSI geeignet, wobei 8 PSI besonders vorteilhaft sind. Als Rückseitendruck sind Werte zwischen 0 und 5 PSI geeignet, wobei 1 PSI besonders vorteil­ haft ist. Die Polierflüssigkeit wird dabei mit einem Fluß von 60 bis 250 ml/Min. eingeleitet, wobei 100 ml/Min. besonders vorteilhaft sind. Wird die zweite Schicht 3 als Hartmaske beispielsweise aus Siliziumnitrid gebildet und die vierte Schicht 8 als Inter-Metal-Dielectric beispielsweise aus Sili­ ziumoxid gebildet, so ergibt sich mit den oben genannten Pro­ zeßparametern eine Abtragsrate von ca. 360 nm/Min., die vor­ teilhaft ist.
Bevorzugt werden während des chemisch-mechanischen Polierens Prozeßparameter gewählt, die zwischen der zweiten Schicht 3 und der vierten Schicht 8 ein Abtragsratenverhältnis von 1 : 1 aufweisen. Ebenfalls geeignet sind Abtragsratenverhältnisse zwischen 0,9 und 1,1. Vorteilhaft ist hierbei, wenn die zwei­ te Schicht 3, welche die Hartmaske darstellt, etwas schnel­ ler abgetragen wird als die vierte Schicht 8. Als Möglichkeit zur Detektion dafür, daß die zweite Schicht 3 vollständig ab­ getragen ist und der Prozeß beendet werden kann, ist bei­ spielsweise der Motorstrom geeignet. Dies resultiert daher, daß die zweite Schicht 3 üblicherweise eine zu der ersten Schicht 2 unterschiedlichen Reibung zu dem Poliertuch auf­ weist. Dabei kann eine Änderung des Motorstroms als Signal für ein Prozeßende verwendet werden. Vorteilhaft ist eben­ falls ein relativ hartes und steifes Poliertuch zu verwenden, wodurch der Planarisierungseffekt begünstigt wird. Beispiels­ weise ist ein Poliertuch der Härte 50 der Einheit Shore "D" geeignet, die in dem Bereich 35 bis 65 spezifiziert ist. Die Deflection des Poliertuchs sollte um 3,8 inch (spec: 0-6) und die Compressibilität um 3,5% (spec: 0-6%) liegen.
Weiterhin ist als Material der vierten Schicht 8 ein Produkt der Firma Dow Chemical geeignet, daß unter dem Warenzeichen SILK gehandelt wird. Hierbei handelt es sich um ein silizium­ haltiges, siliziumoxidhaltiges und kohlenstoffhaltiges Ge­ misch.
Bezugszeichenliste
1
Substrat
2
erste Schicht
3
zweite Schicht
4
dritte Schicht
5
erster Graben
6
zweiter Graben
7
dritter Graben
8
vierte Schicht

Claims (7)

1. Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat mit den Schritten:
  • - Bereitstellen eines Halbleitersubstrats (1) auf dem eine erste Schicht (2) angeordnet ist,
  • - wobei auf der ersten Schicht (2) eine zweite Schicht (3) und auf der zweiten Schicht (3) eine dritte Schicht (4) an­ geordnet ist und
  • - wobei die dritte Schicht (4) so strukturiert ist, daß ein erster Graben (5) in der dritten Schicht (4) gebildet ist, der die zweite Schicht (3) freilegt;
  • - Ätzen der zweiten Schicht (3), wobei die dritte Schicht als Ätzmaske verwendet wird und in dem Bereich des ersten Gra­ bens (5) ein zweiter Graben (6) in der zweiten Schicht (3) gebildet wird, der die erste Schicht (2) freilegt;
  • - Entfernen der dritten Schicht (4) von der zweiten Schicht (3);
  • - Ätzen der ersten Schicht (2), wobei die zweite Schicht (3) als Ätzmaske verwendet wird und in dem Bereich des zweiten Grabens (6) ein dritter Graben (7) in der ersten Schicht (2) gebildet wird, der das Substrat (1) freilegt;
  • - Abscheiden einer vierten Schicht (8) auf der zweiten Schicht (3) und dem freigelegten Substrat (1);
  • - chemisch-mechanisches Polieren der vierten Schicht (8) und nachfolgend der zweiten Schicht (3), wobei die vierte Schicht (8) von der zweiten Schicht (3) entfernt wird und anschließend die zweite Schicht (3) von der ersten Schicht (2) entfernt wird,
  • - wobei die vierte Schicht (8) in dem dritten Graben (7) ver­ bleibt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht (2) aus einer polysiliziumhaltigen oder ei­ ner metallhaltigen Schicht gebildet wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die erste Schicht (2) aus einer iridiumoxid- oder einer wolf­ ram- oder einer tantal- oder einer titan- oder einer kupfer- oder einer titannitrid- oder einer tantalnitrid- oder einer wolframsilizid- oder einer wolframnitrid- oder einer platin- oder einer iridium- oder einer kobalt- oder einer palladium- oder einer silizid- oder einer nitrid- oder einer karbidhal­ tigen Schicht gebildet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite Schicht (3) auf einer siliziumnitrid- oder einer siliziumoxid- oder einer polysilizium- oder einer titan- oder einer titannitrid- oder einer wolframhaltigen Schicht gebil­ det wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die dritte Schicht (4) als eine photosensitive Maskenschicht gebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die vierte Schicht (8) aus einer siliziumoxid- oder einer si­ liziumnitrid- oder einer butylzyklobuten- oder einer polybu­ tyloxalathaltigen Schicht gebildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das chemisch-mechanische Polieren mit einer Polierflüssigkeit durchgeführt wird, die einen Feststoffgewichtsanteil zwischen 20% und 40% enthält oder Ammoniak enthält oder einen PH-Wert zwischen 9 und 11 aufweist.
DE10109328A 2001-02-27 2001-02-27 Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat Ceased DE10109328A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10109328A DE10109328A1 (de) 2001-02-27 2001-02-27 Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat
KR1020037010963A KR100565107B1 (ko) 2001-02-27 2002-02-26 반도체 기판으로부터 마스크 층을 제거하기 위한 방법
TW091103408A TW526542B (en) 2001-02-27 2002-02-26 Method for removing a mask layer from a semiconductor substrate
EP02714071A EP1364391A1 (de) 2001-02-27 2002-02-26 Verfahren zur entfernung einer maskenschicht von einem halbleitersubstrat
PCT/DE2002/000706 WO2002069378A1 (de) 2001-02-27 2002-02-26 Verfahren zur entfernung einer maskenschicht von einem halbleitersubstrat
JP2002568406A JP3955529B2 (ja) 2001-02-27 2002-02-26 半導体基板からマスク層を取り除く方法
US10/649,411 US7129173B2 (en) 2001-02-27 2003-08-27 Process for producing and removing a mask layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10109328A DE10109328A1 (de) 2001-02-27 2001-02-27 Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat

Publications (1)

Publication Number Publication Date
DE10109328A1 true DE10109328A1 (de) 2002-09-12

Family

ID=7675600

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10109328A Ceased DE10109328A1 (de) 2001-02-27 2001-02-27 Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat

Country Status (7)

Country Link
US (1) US7129173B2 (de)
EP (1) EP1364391A1 (de)
JP (1) JP3955529B2 (de)
KR (1) KR100565107B1 (de)
DE (1) DE10109328A1 (de)
TW (1) TW526542B (de)
WO (1) WO2002069378A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004040798A1 (de) * 2004-08-23 2006-03-09 Infineon Technologies Ag Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur
DE10118422B4 (de) * 2001-04-12 2007-07-12 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten metallhaltigen Schicht auf einem Halbleiterwafer

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090098734A1 (en) * 2007-10-16 2009-04-16 United Microelectronics Corp. Method of forming shallow trench isolation structure and method of polishing semiconductor structure
US20090303779A1 (en) * 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
US20150147839A1 (en) * 2013-11-26 2015-05-28 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
CN109216541B (zh) * 2017-06-30 2022-05-17 中电海康集团有限公司 Mram与其的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858870A (en) * 1996-12-16 1999-01-12 Chartered Semiconductor Manufacturing, Ltd. Methods for gap fill and planarization of intermetal dielectrics
DE19733391A1 (de) * 1997-08-01 1999-04-15 Siemens Ag Strukturierungsverfahren
DE19926501A1 (de) * 1999-06-10 2000-12-21 Siemens Ag Verfahren zur Herstellung eines Halbleiterspeicherbauelements
WO2001095382A2 (en) * 2000-06-07 2001-12-13 Infineon Technologies North America Corp. Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786393A (ja) 1993-09-17 1995-03-31 Toshiba Corp 半導体素子の素子分離方法
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US6420269B2 (en) * 1996-02-07 2002-07-16 Hitachi Chemical Company, Ltd. Cerium oxide abrasive for polishing insulating films formed on substrate and methods for using the same
TW392324B (en) * 1998-01-23 2000-06-01 United Microelectronics Corp Dual damascene process
US5922515A (en) * 1998-02-27 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Approaches to integrate the deep contact module
US6099699A (en) * 1998-04-22 2000-08-08 Matsushita-Kotobuki Electronics Industries, Ltd. Thin encapsulation process for making thin film read/write heads
TW389988B (en) * 1998-05-22 2000-05-11 United Microelectronics Corp Method for forming metal interconnect in dielectric layer with low dielectric constant
US6225237B1 (en) * 1998-09-01 2001-05-01 Micron Technology, Inc. Method for forming metal-containing films using metal complexes with chelating O- and/or N-donor ligands
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6165695A (en) * 1998-12-01 2000-12-26 Advanced Micro Devices, Inc. Thin resist with amorphous silicon hard mask for via etch application
JP3259704B2 (ja) * 1998-12-30 2002-02-25 日本電気株式会社 半導体装置の製造方法
US6261923B1 (en) * 1999-01-04 2001-07-17 Vanguard International Semiconductor Corporation Method to solve the dishing issue in CMP planarization by using a nitride hard mask for local inverse etchback and CMP
DE19929307C1 (de) * 1999-06-25 2000-11-09 Siemens Ag Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
US6544885B1 (en) * 2000-05-08 2003-04-08 Advanced Micro Devices, Inc. Polished hard mask process for conductor layer patterning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858870A (en) * 1996-12-16 1999-01-12 Chartered Semiconductor Manufacturing, Ltd. Methods for gap fill and planarization of intermetal dielectrics
DE19733391A1 (de) * 1997-08-01 1999-04-15 Siemens Ag Strukturierungsverfahren
DE19926501A1 (de) * 1999-06-10 2000-12-21 Siemens Ag Verfahren zur Herstellung eines Halbleiterspeicherbauelements
WO2001095382A2 (en) * 2000-06-07 2001-12-13 Infineon Technologies North America Corp. Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10118422B4 (de) * 2001-04-12 2007-07-12 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten metallhaltigen Schicht auf einem Halbleiterwafer
DE102004040798A1 (de) * 2004-08-23 2006-03-09 Infineon Technologies Ag Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur

Also Published As

Publication number Publication date
TW526542B (en) 2003-04-01
KR100565107B1 (ko) 2006-03-30
US20040048479A1 (en) 2004-03-11
JP3955529B2 (ja) 2007-08-08
EP1364391A1 (de) 2003-11-26
WO2002069378A1 (de) 2002-09-06
US7129173B2 (en) 2006-10-31
JP2004519107A (ja) 2004-06-24
KR20030076694A (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
DE69619197T2 (de) Poliersuspension
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE69936625T2 (de) Verbesserung der Metallentfernung bei einem chemisch-mechanischen Polierprozess eines Halbleiters
DE69329663T2 (de) Verfahren zur Herstellung einer konformen Feuerfestmetallschicht in einer submikronischen Öffnung
DE69839136T2 (de) Verfahren zum Polieren unterschiedlicher leitender Schichten in einer halbleitende Anordnung
DE69619207T2 (de) Polierverfahren
DE69529775T2 (de) Verfahren zur Herstellung einer Damaszenstruktur mit einer WGe Polierstoppschicht
DE60037395T2 (de) Herstellung eines halbleiter-bauelementes
DE60036305T2 (de) Selbstjustierte metalldeckschichten für zwischenschicht-metallverbindungen
DE4434230A1 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE10296935T5 (de) Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen)
KR100508838B1 (ko) 반도체 장치의 제조 방법 및 그의 연마액
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE112006001550T5 (de) Schlamm für das chemisch-mechanische Polieren von Aluminium
DE10152993A1 (de) Zusammensetzung für das chemisch-mechanische Polieren von Metall- und Metall/Dielektrikastrukturen mit hoher Selektivität
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE10109328A1 (de) Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102004014676B4 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung
DE69416808T2 (de) Verfahren zur Herstellung einer mehrschichtigen Halbleitervorrichtung
DE69618548T2 (de) Verfahren zum chemisch mechanischen Polieren eines Elektronikteils
DE102010028461B4 (de) Einebnung eines Materialsystems in einem Halbleiterbauelement unter Anwendung eines nicht-selektiven in-situ zubereiteten Schleifmittels
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
EP1303880B1 (de) Verfahren zum aufbringen von justiermarken auf einer halbleiterscheibe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection