TW526542B - Method for removing a mask layer from a semiconductor substrate - Google Patents

Method for removing a mask layer from a semiconductor substrate Download PDF

Info

Publication number
TW526542B
TW526542B TW091103408A TW91103408A TW526542B TW 526542 B TW526542 B TW 526542B TW 091103408 A TW091103408 A TW 091103408A TW 91103408 A TW91103408 A TW 91103408A TW 526542 B TW526542 B TW 526542B
Authority
TW
Taiwan
Prior art keywords
layer
scope
item
patent application
nitride
Prior art date
Application number
TW091103408A
Other languages
English (en)
Inventor
Bernhard Sell
Franz Kreupl
Heike Drummer
Annette Saenger
Manfred Engelhardt
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW526542B publication Critical patent/TW526542B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

五、發明説明（1 )
本發明關係一種移除半導體基材之光罩層之方法。 在半導體工業中，增加積合密度導致層的圖樣化處理的 要求更為嚴格。這樣便關係尺寸減少及最新材料及組合材 料的使用。在層的圖樣化令，使用所謂的硬光罩通常是有 利或甚至S、絕對f要，因為硬光罩比習知的抗餘光單具有 較高的蝕刻抗蝕性。硬光罩本身利用習知的抗蝕技術圖 樣化及用於例如蝕刻一溝槽。蝕刻處理後，在一般情況 下，必須再移除硬光罩。硬光罩移除後，位於下面的層 必須不浸蝕或變形。一般，沉積一種材料在溝槽内，該 材料與形成溝槽的層的材料不同。例如，為了形成互連 而圖樣化一含金屬層，則圖樣化的互連之間的溝槽必須 充填絕緣材料。 · 先刖技藝揭露方法利用乾式蝕刻法或濕式化學蝕刻法移 除硬光罩。14種方法的一明顯的缺點包括蝕刻化學浸蝕或 改變硬光罩下面配置的各層。這通常涉及利用硬光罩圖樣 化的材料。 本發明的目標為設定一改良方法用於移除半導體基材之 光罩層。 根據本發明，此目標的達成係利用一種用於移除半導體 基材之光罩層的方法，具有步驟： · -提供一半導體基材，其上配置一第一層，其上配置 一第二層，其上配置一第三層’ •第三層圖樣化的方式為第一溝槽在第三層形成，該 溝槽露出第二層表面； 本紙張尺度14中國國家標準(CNS) A4規格(21〇x撕公着了 2 五、發明説明（ 音虫刻坌一 s? 一曰’使用第三層作為蝕刻光罩，一第二溝 繁一 層的第一溝槽區域内形成，第二溝槽露出 弟一層表面； 從第二層移除第三層； ’一第三溝槽 三溝槽露出基 使用第一層作為钱玄光罩钱亥ij第一層 在第—層的第二溝槽區域内形成，第 材表面； "匕積一第四層在以此方式蝕刻的半導體基材 Γ第四層的化學機械拋光及然後拋光第二層，從 弟一層移除第四層，及然後從第一層移除第二層， 及第四層留在第三溝槽内。 、康本么月方法的一優點為，第四層及第二層在化學機 械^，KMP)中移除完成。如此產生一積合的處理步驟，首 先從第二層移除第四層及然後從第一層移除第二層，平坦 化及移除第二層及第四層，&第四層留存在第—層的第三 溝槽内帛一層，例如，為一硬光罩及第四層為一中間層 配置在互連（金屬層間介電質）之間。根據本發明的方法步驟 具有優點為，利用CMP移除硬光罩並同時完成在利用硬光 罩圖樣化層溝槽内的充填中間層的拋平。 一有利的方法步驟提供第一層由含多晶碎或含金廣層形 成。第-層，例如’為一圖樣化層並可從中形成互連。 一另外的方法步驟提供第一層由含銥、氧化銥、鎢、鋥 、鈦、銅、氮化鈦、氤化妲、矽化鎢、氮化鎢、鉑、鈷、 鈀、矽化物、氮化物或碳化物層之一形成。較有利的情况 526542 A7 B7
五、發明説明（ 是’上述的材料適合接受圖樣化並藉由蝕刻方法以形成互 連。 -另外有利的情況是’把“康本發明的精製方法提供第二 層由含氮切、氧切、多晶#、鈦、氮化欽，或鎮層之 一形成。較有利的情況是，上诚的姑# 上返的材枓適合作為蝕刻處理 的硬光罩。 一另外修改方法提供第三層作為一感光光罩層。感光光 罩層可以由光學微影及蝕刻技術圖樣化，致使可以用來圖 樣化第二層，例如，一硬光罩。 一另外方法步驟是供第四層由含氣化矽、氮化矽、丁基 環丁稀、聚草酸丁醋層之一形成。 一另外修改方法提供化學機械拋光法，使用的拋光液含 固體重量比為20%至40%的或含氨或具有pH為9_11。較有利 的情況是，一具有上述特性之一的拋光液適合同時拋光一 硬光罩及一中間層。 申請專利範圍的各子項關係本發明另外有利的精製。 圖式簡單說明 以下參考具體實施例及附圖詳細說明本發明。 圖式中·· 圖1顯示一層疊具有一圖樣化的抗蝕光罩； 圖2顯示圖1的層疊，一已經圖樣化的硬光罩； 圖3顯示圖2的層疊，已經移除的抗蝕光罩； 圖4顯示圖3的層疊，已經沉積的一中間層； 圖5顯示圖4的配置，該配置已經部份利用CMP平坦化； 本纸張尺度適财《家標準(CNS) A4規格(21GX 297公策) 526542 A7 B7
五、發明説明（4 ) 圖6顯示圖5的配置，在利用CMP拋光之後； 圖7顯示根據本發明適合的較佳具體實施例的一層疊具有 一圖樣化抗飫光罩。 發明詳細說明 圖1顯示一基材1，其上置有一第一層2。一第二層3配置 在第一層2上面。一第三層4配置在第二層3上面，——、、 槽5位於該第三層。第一層2為圖樣化層及含，
、 卜歹丨J 材料之一或一組合：氧化銥、鎢、钽、鈦、銅、氮化鈦 氮化钽、矽化鎢、氮化鎢、鉑、銥、鈷、鈀、金屬矽化物 、金屬氮化物及碳化物。第二層3形成一硬光罩及含，例如 ，下列材料之一或一組合·♦氮化矽、氧化矽、多晶矽、鈦 、氮化鈦及鎢。第三層4，例如，為一感光抗蝕光罩已利用 微影姓刻曝光步驟曝光及經後續顯影。第三層4内已形成第 一溝槽5。 爹考圖2，完成一蝕刻步驟，其中第二層3利用第三層斗圖 樣化。在這種情況下，一第二溝槽6在配置於該第三層4之 第一溝槽5的區域内的第二層3中形成。在這種情況下，在 第二溝槽6區域内的第一層2的表面露出。層3根據由層4形 成的光罩選擇性蝕刻。 參考圖3，隨後移除由第三層4形成的抗蝕光罩。例如， 能移除抗蝕光罩的溶劑適合此用途。通常這主要根據基材1 上配置的其他層選擇性完成。然後，利用蝕刻處理圖樣化 第一層2’而第二層3作為姓刻光罩。第二層3為一硬光罩。 在姓刻處理中，層3中形成的溝槽6加深進入層2，因而產生 -3- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) " ------^ 526542 A7 B7
五、發明説明（ 一第三溝槽7。蝕刻步驟形成第三溝槽7的方式至少部份露 出基材1表面。 參考圖4，隨後在圖樣化的配置上沉積一第四層$。在這 種情況下’弟四層8沉積在基材1及弟^一層^的上面並填滿第 三溝槽7。第四層8含，例如，氧化石夕或摻雜氧化石夕或i化 矽或一介電質具有一低介電常數小於2或丁基環丁歸或聚草 酸丁酯。較有利的情況是，上述材料適合形成一絕緣層介 於導電結構之間。 參考圖5’完成一化學機械拋光步驟（CMP)，其中首先從 第二層3移除第四層8。繼續化學機械拋光步驟直至，如圖6 所示’第二層3從第一層2移除及拋平留在第三溝槽7中的部 份第四層。 · 例如’完成化學機械拋光係使用Speedfam-Ipec製造的 Westech 472拋光裝置。本裝置為一具有一砂輪及兩拋光盤 的拋光裝置。例如，Rodel的IC 1000 Suba IV適合作為抛光 盤上的拋光墊。標準模型R0del 丁3用來作為棊材固夹的背 膜（絕緣機械支撐）。適合拋光液的例子為C丨ariant出品的 Klebosol 3 0N50。同樣適合、的拋光液具有氧化矽粒子大小為 30及500 nm之間’較理想為1〇〇 nm，固體的重量百分比為 20及40%之間，使用氨作為穩定劑，pH值約為9及丨i。 為了達到氧化矽及氮化矽的移除速度相同，使用糊狀拋 光液具有30%氧化矽及平均粒大小為75 nm及使用氨作為穩 定劑，p Η值約為1 〇。 抛光盤的適當旋轉速度的例子為2〇至7〇 rprn，特別有利
526542 A7 B7
五、發明説明（ 為65 rpm。基材固夾的操作速度為2〇至7〇 rpm，特別有利為 62 rpm。基材及拋光墊的適當接觸壓力值為3及12 psi之間 ，特別有利為8 pS1。適當的背面壓力值為〇及5 psi之間，特 別有利為1 psi。在這種情況下，拋光液的注入流量為6〇至 250 ml/min，特別有利為1〇〇 ml/min。如果，例如，第二居 3為硬光罩由氮化矽製成，及第四層8為金屬層間介電層由 氧化碎製成’則上述處理參數造成的有利移除速率約為36〇 nm/min ° 在化學機械拋光中，較理想為選擇處理參數具有第二層 j及第四層8之間的移除率比為1 : 1。移除率比為〇9及1」 之間同樣適合。如果代表硬光罩的第二層3的移除比第四 層8稱快’則較為有利。例如，拋光盤或基材固夾或兩者 組合的馬達電流適合作為偵測第二層3己經完全移除及結 束處理的可能性。這種結果來自一個事實是.，對拋光墊的 磨擦而言，通常第二層3具有與第一層2不同的磨擦。在這 種情況下’便有可能使用馬達電流改變作為處理結束的訊 5虎。同樣有利的情況是，可使用一比較硬及堅固的拋光墊 以增加平坦化的效果。適合的例子是，拋光墊的硬度為 Shore「D」50，其範圍為35至65。拋光墊的撓度必須約 (規格· 〇 — 6)及壓縮率約3 5%(規格：〇 _ 6%)。 另外’第四層8的適合材料為一種〇〇〜chemical產品， 其商標名稱為SILK。是一種含矽，含氧化矽及含碳的混 合物。 圖7顯不本發明的另一示範性具體實施例的處理狀態比較 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇X^^jy 526542
、發明説明（ 圖1 °圖7顯示一層疊包括層i，2及3，其上有一已圖樣化的 k姓光罩4。層2由複數個部份層2 1、2 2構成。例如，這是 個層次序適合製造磁阻記憶體，所謂MraM，或一鐵電 5己k、體’所謂FRAM ’或一半導體記憶體具有動態記憶體單 疋及容量約為1 Gbit ’所謂Gbit-DRAM。該記憶體用來作非 揮發性儲存資料。使用特定材料作為介電質或電極材料。 例如’鈦酸錯鋇（BST)可用來作FRAM記憶體單元。组酸錄 鉍可用來作Gbit-DRAM。因為沉積這些材料需要含氧處 理步驟’所以需要抗氧化位障以防止氧擴散進入下層。 表後這些；|電貝也需要金屬電極材料。韵或鈒可用來 作為FRAM的電極材料。一般，銥或二氧化銥也適合作位 障材料。就MRAM記憶體單元而言，可使用電極材料如 鐵、鎳、銅、鉻、金屬氧化物、鈷或包括此種材料的多 曰氧化鋁、氮化鋁或二氧化鈦適合作MRAM記憶體單 元的穿隧位障。 上述材料具有不易蝕刻的特性。所以，為了使用光罩圖 樣化這些[根據本發明的硬光罩，例如，適合包括二氧 化石夕或氮化石夕。 在圖7所示的示範性呈舞容> , 一 貝施例中，層2具歹複數個部份 層。例如’最上面的部份層21包括-金属如始、銀、錄咬 銅。其下為一介電層22,例如由BST製成。多層疊2的 面的部份層23成為抗氧化位障，例如，由银或氧化”成 。以-MRAM記憶體單元為例，金屬電極21由鐵、錄 、鉻、金屬氧化物、鈷或其中複層製成。A化銘、氬化链 本紙張MiW _家辟(CNS)鐵^^
裝 訂
k ' 11 - 526542 A7
例如 或一乳化鈦來作為穿隧位障23 H i為基材材料 ，矽或二氧化矽。 · 曰壹、2、23包括不易蝕刻材料，結果以一硬光罩用 於蝕刻圖樣化。硬光罩層3首先由抗蝕光罩4圈樣化。然後 層豐Z1、22、23使用抗蝕光罩4及硬光罩層3形成的光罩蝕 刻。如圖3至6所示，隨後移除抗蝕光罩4。為了移除硬光罩 3，施加一額外層8(參照圖4)及然後層8及硬光罩3由化學機 械拋光一起移除。在CMP處理步驟後，半導體晶圓的表面 具有層疊2的表面，即是金屬電極21，其中由蝕刻形成的溝 槽充填額外施加的層8。然後平坦化該表面。-硬光罩層3的 移除及平坦化係同時使用CMP步驟完成。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱）

Claims (1)

  1. 526542 Λ8 B8 C8 申請專利範圍 •-種從-半導體基材的移除一光罩層的方法，包括步 驟： -提供-半導體基材⑴，其上配置一第一層⑺，其上 配置-第二層(3)，其上配置一第三層⑷， 圖樣化第三層⑷的方式為在第三層(4)形成-第-溝 槽（5)，該溝槽露出第二層（3)表面； -飯刻第二層⑺，使用第三層⑷一钱刻光罩，在第一 溝槽（5)的區域的第二層（3)内形成一第二溝槽（6)，該 第二溝槽露出第一層（2)表面； •從第二層（3)移除第三層（4); -使用第二層（3)作為一蝕刻光罩蝕刻第一層，在第 二溝槽（6)的區域内的第一層（2)形成一第三溝槽（？）， 該第三溝槽露出基材表面； •以此方式在钱刻的半導體基材上沉積一第四層（8); -執行第四層（8)的化學機械拋光及然後拋光第二層（3) ，從第二層（3)移除第四層（8)及然後從第一層（2)移除 第二層（3)，及第四層（8)保留在第三溝槽（7)内。 2.如申請專利範圍第1項之方法， 其特徵為 該第一層（2)由一含多晶矽或含金屬層形成。 3，如申請專利範圍第1或2項之方法， 其特徵為 該第一層（2)為一含金屬層。 4.如申請專利範圍第1或2項之方法， -13 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 526542
    其特徵為 ㈣層⑺為含氧化銀或嫣或组或鈦或銅或氮化欽或說 化組或碎化鎢或氮化鎢或❹化物或氮化物 及碳化物層。 5如申請專利範圍第1或2項之方法， 其特徵為 4第層(2)包括複數個層，其中一最上層⑼包括一金 屬 中間層（22)包括一介電質及-底層（23)包括-位障 層。 6·如申請專利範圍第5項之方法， 其特徵為 h中間層（22)作為介電質包括鈦酸鋇鋰及钽酸鋰鉍之一 的㈣及底層（23)作為位障包括銥、：氧化銀、氧化紹 、氮化鋁、氧化鈦之一的材料。 7. 如申請專利範圍第uiU項之方法， 其特徵為 4第一層（3)由含氮化矽或氧化矽或多晶矽或鈦或氮化鈦 或鶴層形成。 8. 如申請專利範圍第丨或2項之方法， 其特徵為 泫第二層（4)作為一感光光罩層。 9. 如申凊專利範圍第1或2項之方法， 其特徵為 。亥第四層(8)由含氧化矽或氮化矽或丁基環丁烯或聚草酸 -14 -
    8 8 8 8 A B c D 526542 六、申請專利範圍 丁酯層形成。 10.如申請專利範圍第1或2項之方法， 其特徵為 該化學機械拋光的完成係使用一拋光液含固體重量百分 比為20%及40%之間或含氨或具有pH為9及11之間。 -15 - 本紙張尺度適用中國國家標準(CNS) A4規格（210 X 297公釐）
TW091103408A 2001-02-27 2002-02-26 Method for removing a mask layer from a semiconductor substrate TW526542B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10109328A DE10109328A1 (de) 2001-02-27 2001-02-27 Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat

Publications (1)

Publication Number Publication Date
TW526542B true TW526542B (en) 2003-04-01

Family

ID=7675600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091103408A TW526542B (en) 2001-02-27 2002-02-26 Method for removing a mask layer from a semiconductor substrate

Country Status (7)

Country Link
US (1) US7129173B2 (zh)
EP (1) EP1364391A1 (zh)
JP (1) JP3955529B2 (zh)
KR (1) KR100565107B1 (zh)
DE (1) DE10109328A1 (zh)
TW (1) TW526542B (zh)
WO (1) WO2002069378A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10118422B4 (de) * 2001-04-12 2007-07-12 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten metallhaltigen Schicht auf einem Halbleiterwafer
DE102004040798A1 (de) * 2004-08-23 2006-03-09 Infineon Technologies Ag Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur
US20090098734A1 (en) * 2007-10-16 2009-04-16 United Microelectronics Corp. Method of forming shallow trench isolation structure and method of polishing semiconductor structure
US20090303779A1 (en) * 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
US20150147839A1 (en) * 2013-11-26 2015-05-28 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
CN109216541B (zh) * 2017-06-30 2022-05-17 中电海康集团有限公司 Mram与其的制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786393A (ja) 1993-09-17 1995-03-31 Toshiba Corp 半導体素子の素子分離方法
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US6420269B2 (en) * 1996-02-07 2002-07-16 Hitachi Chemical Company, Ltd. Cerium oxide abrasive for polishing insulating films formed on substrate and methods for using the same
US5858870A (en) * 1996-12-16 1999-01-12 Chartered Semiconductor Manufacturing, Ltd. Methods for gap fill and planarization of intermetal dielectrics
DE19733391C2 (de) * 1997-08-01 2001-08-16 Siemens Ag Strukturierungsverfahren
TW392324B (en) * 1998-01-23 2000-06-01 United Microelectronics Corp Dual damascene process
US5922515A (en) * 1998-02-27 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Approaches to integrate the deep contact module
US6099699A (en) * 1998-04-22 2000-08-08 Matsushita-Kotobuki Electronics Industries, Ltd. Thin encapsulation process for making thin film read/write heads
TW389988B (en) * 1998-05-22 2000-05-11 United Microelectronics Corp Method for forming metal interconnect in dielectric layer with low dielectric constant
US6225237B1 (en) * 1998-09-01 2001-05-01 Micron Technology, Inc. Method for forming metal-containing films using metal complexes with chelating O- and/or N-donor ligands
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6165695A (en) * 1998-12-01 2000-12-26 Advanced Micro Devices, Inc. Thin resist with amorphous silicon hard mask for via etch application
JP3259704B2 (ja) * 1998-12-30 2002-02-25 日本電気株式会社 半導体装置の製造方法
US6261923B1 (en) * 1999-01-04 2001-07-17 Vanguard International Semiconductor Corporation Method to solve the dishing issue in CMP planarization by using a nitride hard mask for local inverse etchback and CMP
DE19926501A1 (de) * 1999-06-10 2000-12-21 Siemens Ag Verfahren zur Herstellung eines Halbleiterspeicherbauelements
DE19929307C1 (de) * 1999-06-25 2000-11-09 Siemens Ag Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
US6544885B1 (en) * 2000-05-08 2003-04-08 Advanced Micro Devices, Inc. Polished hard mask process for conductor layer patterning
US6348395B1 (en) * 2000-06-07 2002-02-19 International Business Machines Corporation Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow

Also Published As

Publication number Publication date
KR100565107B1 (ko) 2006-03-30
US20040048479A1 (en) 2004-03-11
JP3955529B2 (ja) 2007-08-08
DE10109328A1 (de) 2002-09-12
EP1364391A1 (de) 2003-11-26
WO2002069378A1 (de) 2002-09-06
US7129173B2 (en) 2006-10-31
JP2004519107A (ja) 2004-06-24
KR20030076694A (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
TW559928B (en) Methods and compositions for chemical mechanical polishing barrier layer materials
TW530349B (en) Slurry and method for chemical mechanical polishing of copper
US6849946B2 (en) Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect
EP1559107B1 (en) Bilayer cmp process to improve surface roughness of magnetic stack in mram technology
US6924236B2 (en) Manufacturing method of semiconductor device
TW544811B (en) Process of manufacturing semiconductor device and slurry used therefor
JPH0955362A (ja) スクラッチを減少する集積回路の製造方法
TW528648B (en) Tantalum removal during chemical mechanical polishing
TW463266B (en) Method for manufacturing semiconductor device capable of avoiding flaws and erosion caused by metal CMP process
TW526542B (en) Method for removing a mask layer from a semiconductor substrate
TW200540980A (en) Wafer clean process
JP2000208516A (ja) 多層配線構造をもつ半導体装置およびその製造方法。
JP3033574B1 (ja) 研磨方法
TW200531141A (en) Method of manufacturing semiconductor device
JP5444596B2 (ja) 半導体装置の製造方法
TW546749B (en) Method of forming embedded metal wiring
JP3487051B2 (ja) 半導体装置の製造方法
TWI235691B (en) Oxidizer-free chemical mechanical polishing (CMP) slurry and method for manufacturing metal line contact plug of semiconductor device
US6787056B2 (en) Planarization method using anisotropic wet etching
US6899597B2 (en) Chemical mechanical polishing (CMP) process using fixed abrasive pads
TW492904B (en) Residue-free tungsten chemical-mechanical polishing process
JP4456930B2 (ja) 半導体装置の製造方法
JP3667113B2 (ja) 半導体装置の製造方法
TW444348B (en) Improved dual damascene process
TW525257B (en) Improvement method of forming integrated circuit shallow trench isolation region

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees