JP3667113B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3667113B2 JP3667113B2 JP28445498A JP28445498A JP3667113B2 JP 3667113 B2 JP3667113 B2 JP 3667113B2 JP 28445498 A JP28445498 A JP 28445498A JP 28445498 A JP28445498 A JP 28445498A JP 3667113 B2 JP3667113 B2 JP 3667113B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- film
- insulating film
- conductor film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、研磨装置、研磨方法および半導体装置の製造技術に関し、特に、半導体基板上に被着された導体膜を化学的かつ機械的に研磨する化学的機械的研磨技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
導体膜を化学的機械的研磨法によって研磨する場合には、一般的に研磨液に研磨砥粒と導体膜の酸化剤とが含まれている。その研磨メカニズムは、導体膜表面を酸化剤によって酸化させ除去され易い状態にした後、その酸化部分を含めて研磨砥粒によって研磨するというものである。そして、本発明者が検討した化学的機械的研磨技術においてはその開始から終了までの間、導体膜とその下層の下地絶縁膜との研磨選択比をほぼ同じにして研磨処理を行うようにしている。
【０００３】
なお、化学的機械的研磨技術については、例えば株式会社工業調査会、１９９７年１１月２５日発行、「電子材料別冊 １９９８年版 超ＬＳＩ製造・試験装置ガイドブック」Ｐ９４〜Ｐ１０１に記載がある。
【０００４】
【発明が解決しようとする課題】
ところが、上記したように導体膜の研磨に際して導体膜と下地絶縁膜との選択比を確保し導体膜が削られ易いような研磨選択比で研磨処理を行う技術においては、下地に段差が存在すると段差境界に位置する下地絶縁膜の段差肩部に導体膜が残る問題、研磨面に露出した下地絶縁膜において接続孔が隣接している領域等が局所的に削られ過ぎてしまう問題あるいは埋込配線における上面が削られ過ぎてしまう問題が生じることを本発明者は見い出した。
【０００５】
本発明の目的は、導体膜を化学的機械的研磨法によって研磨する際に研磨面の平坦性を向上させることのできる技術を提供することにある。
【０００６】
また、本発明の目的は、導体膜を化学的機械的研磨法によって研磨する際に、下地に段差が存在していたとしても導体膜残り等を生じることなく被研磨部を研磨することのできる技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
本発明は、導体膜を化学的機械的研磨法によって研磨する際に、その開始から終了までの間に、前記導体膜とその下層の絶縁膜との研磨選択比を変えるものである。
【００１０】
また、本発明の半導体装置の製造方法は、所定の集積回路素子が形成された半導体基板上に被着された導体膜を化学的機械的研磨法によって研磨する際に、その開始から終了の間に、前記導体膜とその下層の絶縁膜との研磨選択比を相対的に大きくした状態での研磨処理を施した後、前記導体膜とその下層の絶縁膜との研磨選択比を相対的に小さくした状態または前記研磨選択比の無い状態での研磨処理を施す工程を有するものである。
【００１１】
また、本発明の半導体装置の製造方法は、所定の集積回路素子が形成された半導体基板上に被着された導体膜を化学的機械的研磨法によって研磨する際に、その開始から終了の間に、化学的要素および機械的要素の両方で研磨を行った後、前記機械的要素の方が化学的要素よりも強い状態または機械的要素のみで研磨を行う研磨工程を有するものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する（なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する）。
【００１３】
（実施の形態１）
図１および図２は本発明の一実施の形態である研磨装置の説明図、図３〜図６は本発明の一実施の形態である半導体集積回路装置の製造工程中における要部断面図である。
【００１４】
本発明の技術思想は、絶縁膜上に被着された導体膜を化学的機械的研磨処理によって研磨する際に、その導体膜とその絶縁膜との研磨選択比を制御しながら研磨処理を行うものである。
【００１５】
まず、本実施の形態の半導体集積回路装置の製造方法で用いる研磨装置の一例を図１および図２により説明する。この研磨装置１は、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing)により、被研磨物を研磨するための研磨装置であって、その研磨定盤（研磨基台）２は、半導体ウエハ（被研磨物）３に対して研磨処理を行うための基台を成すもので、平面円形状に形成され、その下面中心には回転軸２ａが接合されており、その回転軸２ａを軸として回転可能な状態で設置されている。この研磨定盤２の上面には、研磨パッド（研磨部）４が着脱自在の状態で張り付けられている。この研磨パッド４は、その構造から、例えば独立発泡系、連続発泡系またはその各々の系の下層に弾性体を設ける２層複合体構造に分類できるが、いずれのものを使用しても良い。また、その硬度の違いから軟質、中軟質、硬質および高硬質等があるが、本実施の形態では、上述のように導体膜を研磨する観点等から硬質または高硬質のものが好ましい。
【００１６】
また、研磨定盤２上には、研磨ヘッド（被研磨物保持部）５が研磨定盤２の上面に対して水平に回転可能な状態で設置されている。この研磨ヘッド５は、研磨処理に際して半導体ウエハ３を保持する部材である。すなわち、研磨処理に際して、半導体ウエハ３はその主面（被研磨面）を研磨パッド４に向け、かつ、その裏面を研磨ヘッド５のチャック面に向けた状態で研磨ヘッド５に保持されるようになっている。その保持方法としては、例えば真空チャック方式または軟質フィルムによる水貼り方式が採用されている。研磨処理時における研磨ヘッド５の回転方向および回転数は研磨精度の確保等の観点から研磨定盤２の回転方向および回転数と同一となるように設定されている。
【００１７】
さらに、研磨定盤２の上方には、研磨液供給アーム（研磨液供給部）６が研磨定盤２の上面に平行に移動可能な状態で設置されている。この研磨液供給アーム６は、配管７ａ〜７ｃを通じてタンク８ａ〜８ｃと機械的に接続されている。タンク８ａには砥粒が充填され、タンク８ｂには酸化剤が充填され、タンク８ｃには純水が充填されている。砥粒には、例えばシリカ粒子、アルミナ粒子あるいは酸化セリウム等が使用されている。酸化剤には、例えば過酸化水素水（Ｈ2 Ｏ2 ）、ヨウ素酸カリウム（ＫＩＯ3 ）または硝酸第II鉄（Ｆｅ（ＮＯ3 ）3 ）が使用されている。タンク８ａ〜８ｃの砥粒、酸化剤および純水は、配管７ａ〜７ｃを通じて研磨液供給アーム６に流入され所定の割合で混合されて研磨液Ｓとなり、研磨液供給アーム６の先端のノズル部６ａを通じて研磨定盤２上に単位時間当たり所定量供給されるようになっている。研磨液Ｓは研磨処理時間中に連続的に一定量供給しても良いし、断続的に一定量供給しても良い。この研磨液Ｓの流入制御は配管７ａ〜７ｃの途中に設けられたバルブ９ａ〜９ｃによって行われる。すなわち、配管７ａ〜７ｃの途中に設けられたバルブ９ａ〜９ｃの開閉によって砥粒、酸化剤および純水の流量および濃度が調節されるようになっている。このバルブ９ａ〜９ｃの開閉動作は制御部１０によって制御されるようになっている。なお、研磨液中の酸化剤は、被研磨対象の導体膜の表面を酸化させ研磨し易くするためのもので、絶縁膜との研磨選択比を設定する上で重要な要素となっている。なお、複数種の酸化剤を使用する場合には、その種類毎にタンクを用意し、各タンクと研磨液供給アームとを各々の配管を介して機械的に接続し、その各々の配管途中に設けられたバルブによってどの種の酸化剤を供給するかを適宜変更可能な構造とすれば良い。
【００１８】
このような研磨装置１では、半導体ウエハ３の主面が研磨パッド４に押し当てた状態で半導体ウエハ３を研磨ヘッド５で保持し、かつ、研磨液供給アーム６の先端のノズル部６ａから研磨液Ｓを研磨パッド上に一定量滴下した状態で、研磨ヘッド５および研磨定盤２を同一の方向および回転数で水平回転させることで研磨処理を行う。この際、本実施の形態では、バルブ９ａ〜９ｃの開閉制御によって研磨液中の構成要素の濃度や単位時間当たりの流量等を調節することで、後述のように、導体膜と絶縁膜との研磨選択比を制御しながら研磨処理を行う。
【００１９】
次に、本実施の形態を説明する前に、本発明者が検討した技術課題について説明する。図１２は製造工程中における半導体基板５０の要部断面を示している。符号５１は分離用のフィールド絶縁膜、符号５２はＭＩＳ・ＦＥＴ、符号５３はＭＩＳ・ＦＥＴ５２のソース・ドレイン用の半導体領域、符号５４はＭＩＳ・ＦＥＴ５２のゲート絶縁膜、符号５５はＭＩＳ・ＦＥＴのゲート電極、符号５６はキャップ絶縁膜、符号５７はサイドウォール、符号５８は絶縁膜、符号５９は接続孔および符号６０は導体膜を示している。ここではフィールド絶縁膜５１上にもゲート電極５５の引き出し部が設けられている。このため、このゲート電極５５は他のゲート電極５５よりもその上面が高くなっており、これを被覆する絶縁膜５８の上面高さも絶縁膜５８の他の領域の上面よりも高くなっており段差が形成されている。
【００２０】
このような半導体集積回路装置に対して本発明者が検討した化学的機械的研磨方法では、研磨砥粒と酸化剤とを含む研磨液を用いた導体膜６０の研磨処理に際して処理開始から終了までの間、導体膜６０と絶縁膜５８との研磨選択比を一定にしたまま研磨処理を行う。図１２の破線は研磨終了時点での研磨断面を示している。この破線で示す状態では、下地の段差に起因して絶縁膜５８の肩部（図１２の左側）に導体膜６０が残り、その残された導体膜６０と接続孔５９中の導体膜６０とが電気的に接続された状態となってしまう。ここで、導体膜６０が絶縁膜５８上に残らないように、上述の研磨処理をさらに続けると、図１３の破線に示すように、相対的に高い領域（図１３の左側）では導体膜６０が上手く削れ良好となるが、相対的に低い領域（図１３の右側）ではゲート電極５５も削れてしまい素子破壊となってしまう。
【００２１】
次に、上述のような課題を解決するための本実施の形態の半導体集積回路装置の製造方法の一例を説明する。
【００２２】
図３に示すように、上記半導体ウエハ３（図１, ２参照）を構成する半導体基板３Ｓは、例えばｐ型のシリコン単結晶からなり、その主面には分離部１１が形成されている。この分離部１１は、ロコス酸化法等で形成されたフィールド絶縁膜で構成され、例えばシリコン酸化膜からなる。分離部１１は、フィールド絶縁膜によるものに限定されるものではなく、例えば半導体基板３Ｓの深さ方向に溝を形成した後、その溝内に絶縁膜を埋め込むことで構成される、いわゆる溝型の埋込分離構造としても良い。この分離部１１に囲まれた活性領域には、例えばｎチャネル型のＭＩＳ・ＦＥＴＱｎが形成されている。このＭＩＳ・ＦＥＴＱｎは、半導体領域１２と、半導体基板３Ｓの主面上に形成されたゲート絶縁膜１３と、その上に形成されたゲート電極１４とを有している。
【００２３】
半導体領域１２は、ＭＩＳ・ＦＥＴＱｎのソース・ドレイン領域を形成する領域であり、低不純物濃度領域と高不純物濃度領域とで構成されている。低不純物濃度領域はホットエレクトロンの発生を抑制するための領域であり、ＭＩＳ・ＦＥＴＱｎのチャネル側に設けられている。また、高不純物濃度領域はチャネルから低不純物濃度領域分だけ離間した領域に設けられている。いずれの領域も、例えばリンまたはヒ素（Ａｓ）が半導体基板３Ｓに導入されて形成されている。
【００２４】
ゲート絶縁膜１３は、例えばシリコン酸化膜からなる。ただし、特に限定されないが、上記ゲート絶縁膜１３を形成した後に、半導体基板３ＳをＮＯ（酸化窒素）あるいはＮ2 Ｏ（亜酸化窒素）雰囲気中で熱処理することによって、ゲート絶縁膜１３と半導体基板３Ｓとの界面に窒素を偏析させても良い（酸窒化処理）。この処理を行う理由は、ゲート絶縁膜１３が薄くなると、半導体基板３Ｓとの熱膨張係数差に起因してゲート絶縁膜１３と半導体基板３Ｓとの接触界面に生じる歪みが顕在化し、ホットキャリアの発生を誘発することが知られているが、半導体基板３Ｓとの界面に偏析した窒素はこの歪みを緩和するからである。
【００２５】
ゲート電極１４は、例えばｎ型の低抵抗ポリシリコンの単体膜からなる。ただし、ゲート電極１４の構造はこれに限定されるものではなく種々変更可能であり、例えばｎ型の低抵抗ポリシリコン膜上にタングステンシリサイド等のようなシリサイド膜を設けたポリサイド構造やｎ型の低抵抗ポリシリコン膜上に窒化タングステン膜または窒化チタン膜等のようなバリア膜を介してタングステン等のような金属膜を設けて成るポリメタル構造でも良い。上記バリア膜は、低抵抗ポリシリコン膜上にタングステン膜を直接積み重ねた場合に、その接触部に製造プロセス中の熱処理によりシリサイドが形成されてしまう等を防止する機能を有している。また、上記ゲート電極１４の金属膜は、配線抵抗を下げる機能を有している。このゲート電極１４の上面には、例えばシリコン酸化膜からなるキャップ絶縁膜１５が形成されている。また、このキャップ絶縁膜１５およびゲート電極１４の側面には、例えばシリコン酸化膜等からなるサイドウォール１６が形成されている。なお、このサイドウォール１６は、上記ＭＩＳ・ＦＥＴＱｎの低不純物濃度領域と高不純物濃度領域とを半導体基板に形成するためのイオン注入用のマスクとして用いられている。なお、図３の最も右のゲート電極１４の引き出し部は分離部１１上に形成されているため、その上面が他のゲート電極１４の上面よりも高くなっている。
【００２６】
この半導体基板３Ｓ上には、例えばシリコン酸化膜等からなる絶縁膜１７が被着されており、これによりＭＩＳ・ＦＥＴＱｎが被覆されている。上述のように分離部１１上のゲート電極１４の上面は他のゲート電極１４の上面よりも高くなっているために、これを被覆する絶縁膜１７の上面も、分離部１１上の上面の方が活性領域上の上面よりも高くなっている。この絶縁膜１７の一部には平面略円形状の接続孔１８ａが穿孔されており、そこから半導体基板３Ｓの上面が露出されている。
【００２７】
まず、このような半導体基板３Ｓ上に、図４に示すように、例えばタングステンからなる導体膜１９をＣＶＤ法またはスパッタリング法等によって被着した後、この半導体基板３Ｓ（半導体ウエハ３）を上記研磨装置１にセットし、導体膜１９を研磨する。一般的に導体膜の研磨処理では、酸化剤を含む研磨液が用いられる。これは、研磨処理に際して導体膜の表面を酸化剤により酸化し酸化メタルにしてから研磨砥粒により研磨するためである。この酸化作用は金属でない絶縁膜には関係しないので、酸化剤により導体膜と絶縁膜との研磨選択比を調節できる。
【００２８】
ここで、本実施の形態においては、その研磨処理に際して、導体膜１９と絶縁膜１７との研磨選択比を研磨処理途中で変えるようにする。すなわち、最初は、導体膜１９の方が除去され易いように上記研磨選択比を大きくした状態で研磨処理を行い（第１段階）、途中から上記研磨選択比を小さくした状態または選択比のない状態で研磨処理を行う（第２段階）。言い換えると、第１段階では化学的要素の方が機械的要素よりも強い状態で研磨処理を行い、第２段階では機械的要素の方が化学的要素よりも強い状態または機械的要素のみで研磨処理を行う。これにより、第１段階では導体膜を選択的に容易に速く除去でき、第２段階では被研磨膜の種類に依存することなく平等に研磨することができるので、上記した課題の導体膜残りや過剰研磨を防ぐことができ、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。
【００２９】
上記研磨選択比を変えるには、例えば次の方法がある。第１の方法は、研磨中に一定流量で供給する研磨砥粒および酸化剤の少なくとも一方の濃度を制御するものである。第２の方法は、研磨中に一定流量で供給する研磨砥粒と酸化剤との流量比を制御するものである。第３の方法は、研磨中に一定流量で供給する研磨砥粒および酸化剤の少なくとも一方の種類を変えるものである。
【００３０】
具体的には、例えば次の通りである。研磨液の流入量は、例えば１００〜３００ｍｌ程度である。供給時の酸化剤は、例えば酸化剤としてＨ2 Ｏ2 を用いた場合は１０〜３０％程度、例えば酸化剤としてＦｅ（ＮＯ3 ）3 を用いた場合は４〜２０％程度とする。また、上記酸化剤の濃度を制御する第１の方法の一例として、例えばＨ2 Ｏ2 を酸化剤として用いた場合、その量を、第１段階では、例えば２〜４重量％程度とし、第２段階では、例えば０〜0.５重量％程度とする。また、その酸化剤として、例えばＦｅ（ＮＯ3 ）3 を用いた場合、その量を、第１段階では、例えば５重量％程度、第２段階では、例えば０〜２重量％程度とする。
【００３１】
また、上記酸化剤と研磨砥粒との流量比を制御する第２の方法の一例として、例えば研磨砥粒としてアルミナ（Ａｌ2 Ｏ3 ）粒子を用い、例えば酸化剤としてＦｅ（ＮＯ3 ）3 を用いた場合、第１段階では、Ａｌ2 Ｏ3 およびＦｅ（ＮＯ3 ）3 の流量を、例えば７５ｍｌ／ｍｉｎ程度と同一とし、第２段階では、Ａｌ2 Ｏ3 の流量を、例えば７５ｍｌ／ｍｉｎ程度とし、Ｆｅ（ＮＯ3 ）3 の流量を、例えば２５ｍｌ／ｍｉｎ程度とする。
【００３２】
第１段階から第２段階への切り換えは、例えば絶縁膜１７の上面が導体膜１９から露出するあたりで行う。その第１段階の研磨処理終了点を検出するには、例えば研磨処理中における振動、研磨トルクまたは研磨パッドの表面温度の変化を検出する方式、静電容量検出方式、光学的検出方式、非製品製造用の半導体ウエハを何枚か研磨しその研磨量を確認して研磨時間を設定しその研磨時間で終点を設定する方式あるいはこれら方式の組合せがある。
【００３３】
このような研磨処理により、図５に示すように、接続孔１８内に導体膜１９で構成されるプラグ１９ａを形成する。本実施の形態では、上記研磨処理の第２段階で機械的要素が強いまたは機械的要素のみの状態で研磨処理を行うので、下地の段差の影響が少なくなり研磨面がほぼ平坦となる。その後、半導体基板３Ｓ上に、例えばアルミニウムまたはアルミニウム合金からなる導体膜をスパッタリング法等によって被着した後、これをフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることにより、図６に示すように、第１層配線２０L1を形成する。この際、下地が平坦なので露光がし易く配線パターンの転写精度を向上させることが可能である。これ以降は、通常の製造工程により半導体集積回路装置を製造すれば良いので説明を省略する。
【００３４】
このように、本実施の形態１によれば、以下の効果を得ることが可能となる。
【００３５】
(1).上面に段差のある絶縁膜１７上に被着された導体膜１９を化学的機械的研磨処理によって研磨することにより、その導体膜１９を絶縁膜１７に穿孔された接続孔１８ａ内に埋め込みプラグ１９ａを形成する際に、余分な導体膜残りや素子破壊を生じることなく、プラグ１９ａを形成することが可能となる。
【００３６】
(2).導体膜１９研磨後の研磨面の平坦性に優れるので、その上に形成される配線のパターン転写精度を向上させることが可能となる。
【００３７】
(3).導体膜１９研磨後の研磨面の平坦性に優れるので、その上に形成される配線のマイグレーション不良発生率を低減させることが可能となる。
【００３８】
(4).上記(1) 、(2) または(3) により、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。
【００３９】
（実施の形態２）
図７〜図１１は本発明の他の実施の形態である半導体集積回路装置の製造工程中における説明図である。
【００４０】
まず、本実施の形態を説明する前に、本発明者が検討した技術課題について説明する。図１４は本発明者が検討した半導体集積回路装置の製造工程中における要部断面を示している。符号７０ａ, ７０ｂは絶縁膜、符号７１は配線溝、符号７２は接続孔、符号７３は埋込配線を示している。この段階では絶縁膜７０ｂに配線溝７１および接続孔７２を形成した後、埋込配線形成用のバリア導体膜７４および主導体膜７５が被着されている。ここでは接続孔７２が密集して形成されている。このような場合に主導体膜７５およびバリア導体膜７４と絶縁膜７０ｂとの研磨選択比を一定に確保して研磨処理を行うと、その研磨処理終了後には図１４の破線で示すような研磨断面が得られる。この破線で示す状態では、接続孔７２の密集領域において絶縁膜７０ｂの上面が過剰に除去され窪んでしまう現象や配線溝内における主導体膜７５の上面が過剰に削れ窪んでしまう現象（ディッシング）が生じる。
【００４１】
次に、上述のような課題を解決するための本実施の形態の半導体集積回路装置の製造方法の一例を説明する。
【００４２】
図７は半導体集積回路装置の配線層の要部断面図を示し、図８はその埋込配線層の要部上面図を示し、図９は配線溝および接続孔の要部上面図を示している。なお、配線層の下層には図３等に示したＭＩＳ・ＦＥＴ等のような素子が形成されているが、説明を簡単にするため、ここでは省略してある。
【００４３】
絶縁膜２１ａは、例えばシリコン酸化膜からなり、その一部には配線溝２２ａおよび接続孔１８ｂが形成されている。配線溝２２ａは絶縁膜２１ａの厚さ方向の途中の深さ位置まで掘られた溝であり、平面的には矩形状または帯状に形成されている。接続孔１８ｂは配線溝２２ａの底部から下層の接続部まで延びる孔であり、平面的には略円形状に形成され、その底部から接続部が露出されている。このような配線溝２２ａおよび接続孔１８ｂ内には埋込配線２３Ｌが形成されている。埋込配線２３Ｌは、薄いバリア導体膜２３ａと厚い主導体膜２３ｂとが下層から順に被着されてなり、その上面は絶縁膜２１ａの上面とほぼ一致するように平坦に形成されている。バリア導体膜２３ａは、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）からなる。主導体膜２３ｂは、例えば銅（Ｃｕ）またはＣｕ合金からなる。絶縁膜２１ａ上には、例えばシリコン酸化膜からなる絶縁膜２１ｂが被着されている。この絶縁膜２１ｂには配線溝２２ｂおよび接続孔１８ｃ, １８ｄが穿孔されている。配線溝２２ｂは絶縁膜２１ｂの途中深さ位置まで掘られた溝であり、その平面形状は矩形状に形成されている。また、接続孔１８ｃは、絶縁膜２１ｂの上面から下面まで貫通するように掘られた溝であり、その平面形状は略円形状に形成されその底面からは埋込配線２３Ｌの上面が露出されている。接続孔１８ｄは、配線溝２２ｂの底面から埋込配線２３Ｌの上面が露出する程度に延びた孔であり、その平面形状は略円形状に形成されている。なお、配線溝２２ｂおよび接続孔１８ｃ, １８ｄはそれぞれ別々のフォトレジストパターンをマスクとしてエッチング形成されている。
【００４４】
まず、図１０に示すように、このような絶縁膜２１ｂ上に、バリア導体膜２４ａおよび主導体膜２４ｂを被着する。バリア導体膜２４ａは、例えばＴｉまたはＴｉＮからなり、スパッタリングリン法またはＣＶＤ法等によって被着されている。主導体膜２４ｂは、例えばＣｕまたはＣｕ合金からなり、例えばスパッタリング法、ＣＶＤ法またはメッキ法等によって被着されている。続いて、この半導体ウエハを図１の研磨装置１にセットし、前記実施の形態１と同様に化学的機械的研磨処理を施す。
【００４５】
この研磨処理の際の酸化剤はＨ2 Ｏ2 を使用する。研磨液のトータル流量は１００〜３００ｍｌ／ｍｉｎ程度である。研磨液中のスラリ（例えばシリカまたはアルミナ等）とＨ2 Ｏ2 （３０％程度）との比は１１対１とする。スラリの流量は、前記第１段階および第２段階において、例えば２２０ｍｌ／ｍｉｎ程度である。また、Ｈ2 Ｏ2 の流量は、前記第１段階において、例えば２０ｍｌ／ｍｉｎ程度、第２段階において、例えば２ｍｌ／ｍｉｎ（〜0.２重量％）程度である。
【００４６】
このような研磨処理により、図１１に示すように、接続導体部２４Ｃおよび埋込配線２４Ｌを形成する。この際、本実施の形態２では、接続孔１８ｃの密集する領域において絶縁膜２１ｂの上面が過剰に削れてしまうこともないし、また、埋込配線２４Ｌの上面が過剰に削れてしまうこともない。これ以降は絶縁膜の被着、接続孔や配線溝の形成、導体膜の被着および本実施の形態の研磨を必要回数繰り返し埋込配線を有する半導体集積回路装置を製造する。
【００４７】
このような本実施の形態２によれば、以下の効果を得ることが可能となる。
【００４８】
(1).接続孔１８ｃの密集領域において絶縁膜２１ｂ上面が過剰に削れ窪みが形成されてしまうのを防止することが可能となる。
【００４９】
(2).埋込配線２４Ｌのディッシングを防止することが可能となる。
【００５０】
(3).上記(1) 、(2) により、埋込配線２４Ｌ等の形成後の絶縁膜２１ｂ上面の平坦性を向上させることが可能となる。
【００５１】
(4).上記(1) 〜(3) により、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。
【００５２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５３】
例えば研磨処理の上記第２段階においてＰＨ調整剤の調整によりアルカリ性を強めて積極的に下地の絶縁膜を削るようにしても良い。
【００５４】
また、前記実施の形態１では半導体基板にＭＩＳ・ＦＥＴが形成されている場合について説明したが、これに限定されるものではなく種々適用可能であり、バイポーラトランジスタやダイオード等のような他の能動素子が形成される場合にも本発明を適用可能である。
【００５５】
また、前記実施の形態１, ２では半導体ウエハ（半導体基板）がシリコン単結晶の単体構造の場合について説明したが、これに限定されるものではなく、例えばシリコン単結晶の表面にエピタキシャル法で形成された薄い（１μｍ程度厚の）シリコン単結晶層を有する、いわゆるエピタキシャルウエハや絶縁層上に半導体層を設けた、いわゆるＳＯＩ（Silicon On Insulator）ウエハを用いても良い。
【００５６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路装置技術に適用した場合について説明したが、それに限定されるものではなく、例えば液晶基板や磁気ディスクヘッドの製造技術（平坦化技術）等に適用できる。
【００５７】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００５８】
(1).本発明によれば、導体膜を化学的機械的研磨法によって研磨する際に、例えば開始段階では研磨選択比を相対的に大きくした状態で研磨処理を行い、途中から研磨選択比を相対的に小さくして被研磨膜の種類に依存することなく平等に研磨することにより、下地絶縁膜の局所的な削れすぎや埋込配線上面の削れを防止でき、研磨面の平坦性を向上させることが可能となる。
【００５９】
(2).本発明によれば、導体膜を化学的機械的研磨法によって研磨する際に、例えば開始段階では研磨選択比を相対的に大きくした状態で研磨処理を行い、途中から研磨選択比を相対的に小さくして被研磨膜の種類に依存することなく平等に研磨することにより、下地に段差が存在していたとしても導体膜残り等を生じることなく被研磨部を研磨することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である研磨装置の説明図である。
【図２】図１の研磨装置の要部斜視図である。
【図３】本発明の一実施の形態である半導体集積回路装置の製造工程中における要部断面図である。
【図４】図３に続く半導体集積回路装置の製造工程中における要部断面図である。
【図５】図４に続く半導体集積回路装置の製造工程中における要部断面図である。
【図６】図５に続く半導体集積回路装置の製造工程中における要部断面図である。
【図７】本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図である。
【図８】図７の埋込配線の要部平面図である。
【図９】図７の絶縁膜における接続孔および配線溝を示す要部平面図である。
【図１０】図７に続く半導体集積回路装置の製造工程中における要部断面図である。
【図１１】図１０に続く半導体集積回路装置の製造工程中における要部断面図である。
【図１２】本発明者が検討した技術であって半導体集積回路装置の製造工程中における課題を説明するための説明図である。
【図１３】本発明者が検討した技術であって半導体集積回路装置の製造工程中における課題を説明するための説明図である。
【図１４】本発明者が検討した技術であって半導体集積回路装置の製造工程中における課題を説明するための説明図である。
【符号の説明】
１ 研磨装置
２ 研磨定盤（研磨基台）
３ 半導体ウエハ（被研磨物）
４ 研磨パッド（研磨部）
５ 研磨ヘッド（被研磨物保持部）
６ 研磨液供給アーム（研磨液供給部）
７ａ〜７ｃ 配管
８ａ〜８ｃ タンク
９ａ〜９ｃ バルブ
１０ 制御部
１１ 分離部
１２ 半導体領域
１３ ゲート絶縁膜
１４ ゲート電極
１５ キャップ絶縁膜
１６ サイドウォール
１７ 絶縁膜
１８ａ〜１８ｄ 接続孔
１９ 導体膜
１９ａ プラグ
２０L1 第１層配線
２１ａ, ２１ｂ 絶縁膜
２２ａ, ２２ｂ 配線溝
２３Ｌ 埋込配線
２３ａ バリア導体膜
２３ｂ 主導体膜
２４Ｌ 埋込配線
２４Ｃ 接続導体部
２４ａ バリア導体膜
２４ｂ 主導体膜
Ｑｎ ＭＩＳ・ＦＥＴ
Ｓ 研磨液
【発明の属する技術分野】
本発明は、研磨装置、研磨方法および半導体装置の製造技術に関し、特に、半導体基板上に被着された導体膜を化学的かつ機械的に研磨する化学的機械的研磨技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
導体膜を化学的機械的研磨法によって研磨する場合には、一般的に研磨液に研磨砥粒と導体膜の酸化剤とが含まれている。その研磨メカニズムは、導体膜表面を酸化剤によって酸化させ除去され易い状態にした後、その酸化部分を含めて研磨砥粒によって研磨するというものである。そして、本発明者が検討した化学的機械的研磨技術においてはその開始から終了までの間、導体膜とその下層の下地絶縁膜との研磨選択比をほぼ同じにして研磨処理を行うようにしている。
【０００３】
なお、化学的機械的研磨技術については、例えば株式会社工業調査会、１９９７年１１月２５日発行、「電子材料別冊 １９９８年版 超ＬＳＩ製造・試験装置ガイドブック」Ｐ９４〜Ｐ１０１に記載がある。
【０００４】
【発明が解決しようとする課題】
ところが、上記したように導体膜の研磨に際して導体膜と下地絶縁膜との選択比を確保し導体膜が削られ易いような研磨選択比で研磨処理を行う技術においては、下地に段差が存在すると段差境界に位置する下地絶縁膜の段差肩部に導体膜が残る問題、研磨面に露出した下地絶縁膜において接続孔が隣接している領域等が局所的に削られ過ぎてしまう問題あるいは埋込配線における上面が削られ過ぎてしまう問題が生じることを本発明者は見い出した。
【０００５】
本発明の目的は、導体膜を化学的機械的研磨法によって研磨する際に研磨面の平坦性を向上させることのできる技術を提供することにある。
【０００６】
また、本発明の目的は、導体膜を化学的機械的研磨法によって研磨する際に、下地に段差が存在していたとしても導体膜残り等を生じることなく被研磨部を研磨することのできる技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
本発明は、導体膜を化学的機械的研磨法によって研磨する際に、その開始から終了までの間に、前記導体膜とその下層の絶縁膜との研磨選択比を変えるものである。
【００１０】
また、本発明の半導体装置の製造方法は、所定の集積回路素子が形成された半導体基板上に被着された導体膜を化学的機械的研磨法によって研磨する際に、その開始から終了の間に、前記導体膜とその下層の絶縁膜との研磨選択比を相対的に大きくした状態での研磨処理を施した後、前記導体膜とその下層の絶縁膜との研磨選択比を相対的に小さくした状態または前記研磨選択比の無い状態での研磨処理を施す工程を有するものである。
【００１１】
また、本発明の半導体装置の製造方法は、所定の集積回路素子が形成された半導体基板上に被着された導体膜を化学的機械的研磨法によって研磨する際に、その開始から終了の間に、化学的要素および機械的要素の両方で研磨を行った後、前記機械的要素の方が化学的要素よりも強い状態または機械的要素のみで研磨を行う研磨工程を有するものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する（なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する）。
【００１３】
（実施の形態１）
図１および図２は本発明の一実施の形態である研磨装置の説明図、図３〜図６は本発明の一実施の形態である半導体集積回路装置の製造工程中における要部断面図である。
【００１４】
本発明の技術思想は、絶縁膜上に被着された導体膜を化学的機械的研磨処理によって研磨する際に、その導体膜とその絶縁膜との研磨選択比を制御しながら研磨処理を行うものである。
【００１５】
まず、本実施の形態の半導体集積回路装置の製造方法で用いる研磨装置の一例を図１および図２により説明する。この研磨装置１は、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing)により、被研磨物を研磨するための研磨装置であって、その研磨定盤（研磨基台）２は、半導体ウエハ（被研磨物）３に対して研磨処理を行うための基台を成すもので、平面円形状に形成され、その下面中心には回転軸２ａが接合されており、その回転軸２ａを軸として回転可能な状態で設置されている。この研磨定盤２の上面には、研磨パッド（研磨部）４が着脱自在の状態で張り付けられている。この研磨パッド４は、その構造から、例えば独立発泡系、連続発泡系またはその各々の系の下層に弾性体を設ける２層複合体構造に分類できるが、いずれのものを使用しても良い。また、その硬度の違いから軟質、中軟質、硬質および高硬質等があるが、本実施の形態では、上述のように導体膜を研磨する観点等から硬質または高硬質のものが好ましい。
【００１６】
また、研磨定盤２上には、研磨ヘッド（被研磨物保持部）５が研磨定盤２の上面に対して水平に回転可能な状態で設置されている。この研磨ヘッド５は、研磨処理に際して半導体ウエハ３を保持する部材である。すなわち、研磨処理に際して、半導体ウエハ３はその主面（被研磨面）を研磨パッド４に向け、かつ、その裏面を研磨ヘッド５のチャック面に向けた状態で研磨ヘッド５に保持されるようになっている。その保持方法としては、例えば真空チャック方式または軟質フィルムによる水貼り方式が採用されている。研磨処理時における研磨ヘッド５の回転方向および回転数は研磨精度の確保等の観点から研磨定盤２の回転方向および回転数と同一となるように設定されている。
【００１７】
さらに、研磨定盤２の上方には、研磨液供給アーム（研磨液供給部）６が研磨定盤２の上面に平行に移動可能な状態で設置されている。この研磨液供給アーム６は、配管７ａ〜７ｃを通じてタンク８ａ〜８ｃと機械的に接続されている。タンク８ａには砥粒が充填され、タンク８ｂには酸化剤が充填され、タンク８ｃには純水が充填されている。砥粒には、例えばシリカ粒子、アルミナ粒子あるいは酸化セリウム等が使用されている。酸化剤には、例えば過酸化水素水（Ｈ2 Ｏ2 ）、ヨウ素酸カリウム（ＫＩＯ3 ）または硝酸第II鉄（Ｆｅ（ＮＯ3 ）3 ）が使用されている。タンク８ａ〜８ｃの砥粒、酸化剤および純水は、配管７ａ〜７ｃを通じて研磨液供給アーム６に流入され所定の割合で混合されて研磨液Ｓとなり、研磨液供給アーム６の先端のノズル部６ａを通じて研磨定盤２上に単位時間当たり所定量供給されるようになっている。研磨液Ｓは研磨処理時間中に連続的に一定量供給しても良いし、断続的に一定量供給しても良い。この研磨液Ｓの流入制御は配管７ａ〜７ｃの途中に設けられたバルブ９ａ〜９ｃによって行われる。すなわち、配管７ａ〜７ｃの途中に設けられたバルブ９ａ〜９ｃの開閉によって砥粒、酸化剤および純水の流量および濃度が調節されるようになっている。このバルブ９ａ〜９ｃの開閉動作は制御部１０によって制御されるようになっている。なお、研磨液中の酸化剤は、被研磨対象の導体膜の表面を酸化させ研磨し易くするためのもので、絶縁膜との研磨選択比を設定する上で重要な要素となっている。なお、複数種の酸化剤を使用する場合には、その種類毎にタンクを用意し、各タンクと研磨液供給アームとを各々の配管を介して機械的に接続し、その各々の配管途中に設けられたバルブによってどの種の酸化剤を供給するかを適宜変更可能な構造とすれば良い。
【００１８】
このような研磨装置１では、半導体ウエハ３の主面が研磨パッド４に押し当てた状態で半導体ウエハ３を研磨ヘッド５で保持し、かつ、研磨液供給アーム６の先端のノズル部６ａから研磨液Ｓを研磨パッド上に一定量滴下した状態で、研磨ヘッド５および研磨定盤２を同一の方向および回転数で水平回転させることで研磨処理を行う。この際、本実施の形態では、バルブ９ａ〜９ｃの開閉制御によって研磨液中の構成要素の濃度や単位時間当たりの流量等を調節することで、後述のように、導体膜と絶縁膜との研磨選択比を制御しながら研磨処理を行う。
【００１９】
次に、本実施の形態を説明する前に、本発明者が検討した技術課題について説明する。図１２は製造工程中における半導体基板５０の要部断面を示している。符号５１は分離用のフィールド絶縁膜、符号５２はＭＩＳ・ＦＥＴ、符号５３はＭＩＳ・ＦＥＴ５２のソース・ドレイン用の半導体領域、符号５４はＭＩＳ・ＦＥＴ５２のゲート絶縁膜、符号５５はＭＩＳ・ＦＥＴのゲート電極、符号５６はキャップ絶縁膜、符号５７はサイドウォール、符号５８は絶縁膜、符号５９は接続孔および符号６０は導体膜を示している。ここではフィールド絶縁膜５１上にもゲート電極５５の引き出し部が設けられている。このため、このゲート電極５５は他のゲート電極５５よりもその上面が高くなっており、これを被覆する絶縁膜５８の上面高さも絶縁膜５８の他の領域の上面よりも高くなっており段差が形成されている。
【００２０】
このような半導体集積回路装置に対して本発明者が検討した化学的機械的研磨方法では、研磨砥粒と酸化剤とを含む研磨液を用いた導体膜６０の研磨処理に際して処理開始から終了までの間、導体膜６０と絶縁膜５８との研磨選択比を一定にしたまま研磨処理を行う。図１２の破線は研磨終了時点での研磨断面を示している。この破線で示す状態では、下地の段差に起因して絶縁膜５８の肩部（図１２の左側）に導体膜６０が残り、その残された導体膜６０と接続孔５９中の導体膜６０とが電気的に接続された状態となってしまう。ここで、導体膜６０が絶縁膜５８上に残らないように、上述の研磨処理をさらに続けると、図１３の破線に示すように、相対的に高い領域（図１３の左側）では導体膜６０が上手く削れ良好となるが、相対的に低い領域（図１３の右側）ではゲート電極５５も削れてしまい素子破壊となってしまう。
【００２１】
次に、上述のような課題を解決するための本実施の形態の半導体集積回路装置の製造方法の一例を説明する。
【００２２】
図３に示すように、上記半導体ウエハ３（図１, ２参照）を構成する半導体基板３Ｓは、例えばｐ型のシリコン単結晶からなり、その主面には分離部１１が形成されている。この分離部１１は、ロコス酸化法等で形成されたフィールド絶縁膜で構成され、例えばシリコン酸化膜からなる。分離部１１は、フィールド絶縁膜によるものに限定されるものではなく、例えば半導体基板３Ｓの深さ方向に溝を形成した後、その溝内に絶縁膜を埋め込むことで構成される、いわゆる溝型の埋込分離構造としても良い。この分離部１１に囲まれた活性領域には、例えばｎチャネル型のＭＩＳ・ＦＥＴＱｎが形成されている。このＭＩＳ・ＦＥＴＱｎは、半導体領域１２と、半導体基板３Ｓの主面上に形成されたゲート絶縁膜１３と、その上に形成されたゲート電極１４とを有している。
【００２３】
半導体領域１２は、ＭＩＳ・ＦＥＴＱｎのソース・ドレイン領域を形成する領域であり、低不純物濃度領域と高不純物濃度領域とで構成されている。低不純物濃度領域はホットエレクトロンの発生を抑制するための領域であり、ＭＩＳ・ＦＥＴＱｎのチャネル側に設けられている。また、高不純物濃度領域はチャネルから低不純物濃度領域分だけ離間した領域に設けられている。いずれの領域も、例えばリンまたはヒ素（Ａｓ）が半導体基板３Ｓに導入されて形成されている。
【００２４】
ゲート絶縁膜１３は、例えばシリコン酸化膜からなる。ただし、特に限定されないが、上記ゲート絶縁膜１３を形成した後に、半導体基板３ＳをＮＯ（酸化窒素）あるいはＮ2 Ｏ（亜酸化窒素）雰囲気中で熱処理することによって、ゲート絶縁膜１３と半導体基板３Ｓとの界面に窒素を偏析させても良い（酸窒化処理）。この処理を行う理由は、ゲート絶縁膜１３が薄くなると、半導体基板３Ｓとの熱膨張係数差に起因してゲート絶縁膜１３と半導体基板３Ｓとの接触界面に生じる歪みが顕在化し、ホットキャリアの発生を誘発することが知られているが、半導体基板３Ｓとの界面に偏析した窒素はこの歪みを緩和するからである。
【００２５】
ゲート電極１４は、例えばｎ型の低抵抗ポリシリコンの単体膜からなる。ただし、ゲート電極１４の構造はこれに限定されるものではなく種々変更可能であり、例えばｎ型の低抵抗ポリシリコン膜上にタングステンシリサイド等のようなシリサイド膜を設けたポリサイド構造やｎ型の低抵抗ポリシリコン膜上に窒化タングステン膜または窒化チタン膜等のようなバリア膜を介してタングステン等のような金属膜を設けて成るポリメタル構造でも良い。上記バリア膜は、低抵抗ポリシリコン膜上にタングステン膜を直接積み重ねた場合に、その接触部に製造プロセス中の熱処理によりシリサイドが形成されてしまう等を防止する機能を有している。また、上記ゲート電極１４の金属膜は、配線抵抗を下げる機能を有している。このゲート電極１４の上面には、例えばシリコン酸化膜からなるキャップ絶縁膜１５が形成されている。また、このキャップ絶縁膜１５およびゲート電極１４の側面には、例えばシリコン酸化膜等からなるサイドウォール１６が形成されている。なお、このサイドウォール１６は、上記ＭＩＳ・ＦＥＴＱｎの低不純物濃度領域と高不純物濃度領域とを半導体基板に形成するためのイオン注入用のマスクとして用いられている。なお、図３の最も右のゲート電極１４の引き出し部は分離部１１上に形成されているため、その上面が他のゲート電極１４の上面よりも高くなっている。
【００２６】
この半導体基板３Ｓ上には、例えばシリコン酸化膜等からなる絶縁膜１７が被着されており、これによりＭＩＳ・ＦＥＴＱｎが被覆されている。上述のように分離部１１上のゲート電極１４の上面は他のゲート電極１４の上面よりも高くなっているために、これを被覆する絶縁膜１７の上面も、分離部１１上の上面の方が活性領域上の上面よりも高くなっている。この絶縁膜１７の一部には平面略円形状の接続孔１８ａが穿孔されており、そこから半導体基板３Ｓの上面が露出されている。
【００２７】
まず、このような半導体基板３Ｓ上に、図４に示すように、例えばタングステンからなる導体膜１９をＣＶＤ法またはスパッタリング法等によって被着した後、この半導体基板３Ｓ（半導体ウエハ３）を上記研磨装置１にセットし、導体膜１９を研磨する。一般的に導体膜の研磨処理では、酸化剤を含む研磨液が用いられる。これは、研磨処理に際して導体膜の表面を酸化剤により酸化し酸化メタルにしてから研磨砥粒により研磨するためである。この酸化作用は金属でない絶縁膜には関係しないので、酸化剤により導体膜と絶縁膜との研磨選択比を調節できる。
【００２８】
ここで、本実施の形態においては、その研磨処理に際して、導体膜１９と絶縁膜１７との研磨選択比を研磨処理途中で変えるようにする。すなわち、最初は、導体膜１９の方が除去され易いように上記研磨選択比を大きくした状態で研磨処理を行い（第１段階）、途中から上記研磨選択比を小さくした状態または選択比のない状態で研磨処理を行う（第２段階）。言い換えると、第１段階では化学的要素の方が機械的要素よりも強い状態で研磨処理を行い、第２段階では機械的要素の方が化学的要素よりも強い状態または機械的要素のみで研磨処理を行う。これにより、第１段階では導体膜を選択的に容易に速く除去でき、第２段階では被研磨膜の種類に依存することなく平等に研磨することができるので、上記した課題の導体膜残りや過剰研磨を防ぐことができ、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。
【００２９】
上記研磨選択比を変えるには、例えば次の方法がある。第１の方法は、研磨中に一定流量で供給する研磨砥粒および酸化剤の少なくとも一方の濃度を制御するものである。第２の方法は、研磨中に一定流量で供給する研磨砥粒と酸化剤との流量比を制御するものである。第３の方法は、研磨中に一定流量で供給する研磨砥粒および酸化剤の少なくとも一方の種類を変えるものである。
【００３０】
具体的には、例えば次の通りである。研磨液の流入量は、例えば１００〜３００ｍｌ程度である。供給時の酸化剤は、例えば酸化剤としてＨ2 Ｏ2 を用いた場合は１０〜３０％程度、例えば酸化剤としてＦｅ（ＮＯ3 ）3 を用いた場合は４〜２０％程度とする。また、上記酸化剤の濃度を制御する第１の方法の一例として、例えばＨ2 Ｏ2 を酸化剤として用いた場合、その量を、第１段階では、例えば２〜４重量％程度とし、第２段階では、例えば０〜0.５重量％程度とする。また、その酸化剤として、例えばＦｅ（ＮＯ3 ）3 を用いた場合、その量を、第１段階では、例えば５重量％程度、第２段階では、例えば０〜２重量％程度とする。
【００３１】
また、上記酸化剤と研磨砥粒との流量比を制御する第２の方法の一例として、例えば研磨砥粒としてアルミナ（Ａｌ2 Ｏ3 ）粒子を用い、例えば酸化剤としてＦｅ（ＮＯ3 ）3 を用いた場合、第１段階では、Ａｌ2 Ｏ3 およびＦｅ（ＮＯ3 ）3 の流量を、例えば７５ｍｌ／ｍｉｎ程度と同一とし、第２段階では、Ａｌ2 Ｏ3 の流量を、例えば７５ｍｌ／ｍｉｎ程度とし、Ｆｅ（ＮＯ3 ）3 の流量を、例えば２５ｍｌ／ｍｉｎ程度とする。
【００３２】
第１段階から第２段階への切り換えは、例えば絶縁膜１７の上面が導体膜１９から露出するあたりで行う。その第１段階の研磨処理終了点を検出するには、例えば研磨処理中における振動、研磨トルクまたは研磨パッドの表面温度の変化を検出する方式、静電容量検出方式、光学的検出方式、非製品製造用の半導体ウエハを何枚か研磨しその研磨量を確認して研磨時間を設定しその研磨時間で終点を設定する方式あるいはこれら方式の組合せがある。
【００３３】
このような研磨処理により、図５に示すように、接続孔１８内に導体膜１９で構成されるプラグ１９ａを形成する。本実施の形態では、上記研磨処理の第２段階で機械的要素が強いまたは機械的要素のみの状態で研磨処理を行うので、下地の段差の影響が少なくなり研磨面がほぼ平坦となる。その後、半導体基板３Ｓ上に、例えばアルミニウムまたはアルミニウム合金からなる導体膜をスパッタリング法等によって被着した後、これをフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることにより、図６に示すように、第１層配線２０L1を形成する。この際、下地が平坦なので露光がし易く配線パターンの転写精度を向上させることが可能である。これ以降は、通常の製造工程により半導体集積回路装置を製造すれば良いので説明を省略する。
【００３４】
このように、本実施の形態１によれば、以下の効果を得ることが可能となる。
【００３５】
(1).上面に段差のある絶縁膜１７上に被着された導体膜１９を化学的機械的研磨処理によって研磨することにより、その導体膜１９を絶縁膜１７に穿孔された接続孔１８ａ内に埋め込みプラグ１９ａを形成する際に、余分な導体膜残りや素子破壊を生じることなく、プラグ１９ａを形成することが可能となる。
【００３６】
(2).導体膜１９研磨後の研磨面の平坦性に優れるので、その上に形成される配線のパターン転写精度を向上させることが可能となる。
【００３７】
(3).導体膜１９研磨後の研磨面の平坦性に優れるので、その上に形成される配線のマイグレーション不良発生率を低減させることが可能となる。
【００３８】
(4).上記(1) 、(2) または(3) により、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。
【００３９】
（実施の形態２）
図７〜図１１は本発明の他の実施の形態である半導体集積回路装置の製造工程中における説明図である。
【００４０】
まず、本実施の形態を説明する前に、本発明者が検討した技術課題について説明する。図１４は本発明者が検討した半導体集積回路装置の製造工程中における要部断面を示している。符号７０ａ, ７０ｂは絶縁膜、符号７１は配線溝、符号７２は接続孔、符号７３は埋込配線を示している。この段階では絶縁膜７０ｂに配線溝７１および接続孔７２を形成した後、埋込配線形成用のバリア導体膜７４および主導体膜７５が被着されている。ここでは接続孔７２が密集して形成されている。このような場合に主導体膜７５およびバリア導体膜７４と絶縁膜７０ｂとの研磨選択比を一定に確保して研磨処理を行うと、その研磨処理終了後には図１４の破線で示すような研磨断面が得られる。この破線で示す状態では、接続孔７２の密集領域において絶縁膜７０ｂの上面が過剰に除去され窪んでしまう現象や配線溝内における主導体膜７５の上面が過剰に削れ窪んでしまう現象（ディッシング）が生じる。
【００４１】
次に、上述のような課題を解決するための本実施の形態の半導体集積回路装置の製造方法の一例を説明する。
【００４２】
図７は半導体集積回路装置の配線層の要部断面図を示し、図８はその埋込配線層の要部上面図を示し、図９は配線溝および接続孔の要部上面図を示している。なお、配線層の下層には図３等に示したＭＩＳ・ＦＥＴ等のような素子が形成されているが、説明を簡単にするため、ここでは省略してある。
【００４３】
絶縁膜２１ａは、例えばシリコン酸化膜からなり、その一部には配線溝２２ａおよび接続孔１８ｂが形成されている。配線溝２２ａは絶縁膜２１ａの厚さ方向の途中の深さ位置まで掘られた溝であり、平面的には矩形状または帯状に形成されている。接続孔１８ｂは配線溝２２ａの底部から下層の接続部まで延びる孔であり、平面的には略円形状に形成され、その底部から接続部が露出されている。このような配線溝２２ａおよび接続孔１８ｂ内には埋込配線２３Ｌが形成されている。埋込配線２３Ｌは、薄いバリア導体膜２３ａと厚い主導体膜２３ｂとが下層から順に被着されてなり、その上面は絶縁膜２１ａの上面とほぼ一致するように平坦に形成されている。バリア導体膜２３ａは、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）からなる。主導体膜２３ｂは、例えば銅（Ｃｕ）またはＣｕ合金からなる。絶縁膜２１ａ上には、例えばシリコン酸化膜からなる絶縁膜２１ｂが被着されている。この絶縁膜２１ｂには配線溝２２ｂおよび接続孔１８ｃ, １８ｄが穿孔されている。配線溝２２ｂは絶縁膜２１ｂの途中深さ位置まで掘られた溝であり、その平面形状は矩形状に形成されている。また、接続孔１８ｃは、絶縁膜２１ｂの上面から下面まで貫通するように掘られた溝であり、その平面形状は略円形状に形成されその底面からは埋込配線２３Ｌの上面が露出されている。接続孔１８ｄは、配線溝２２ｂの底面から埋込配線２３Ｌの上面が露出する程度に延びた孔であり、その平面形状は略円形状に形成されている。なお、配線溝２２ｂおよび接続孔１８ｃ, １８ｄはそれぞれ別々のフォトレジストパターンをマスクとしてエッチング形成されている。
【００４４】
まず、図１０に示すように、このような絶縁膜２１ｂ上に、バリア導体膜２４ａおよび主導体膜２４ｂを被着する。バリア導体膜２４ａは、例えばＴｉまたはＴｉＮからなり、スパッタリングリン法またはＣＶＤ法等によって被着されている。主導体膜２４ｂは、例えばＣｕまたはＣｕ合金からなり、例えばスパッタリング法、ＣＶＤ法またはメッキ法等によって被着されている。続いて、この半導体ウエハを図１の研磨装置１にセットし、前記実施の形態１と同様に化学的機械的研磨処理を施す。
【００４５】
この研磨処理の際の酸化剤はＨ2 Ｏ2 を使用する。研磨液のトータル流量は１００〜３００ｍｌ／ｍｉｎ程度である。研磨液中のスラリ（例えばシリカまたはアルミナ等）とＨ2 Ｏ2 （３０％程度）との比は１１対１とする。スラリの流量は、前記第１段階および第２段階において、例えば２２０ｍｌ／ｍｉｎ程度である。また、Ｈ2 Ｏ2 の流量は、前記第１段階において、例えば２０ｍｌ／ｍｉｎ程度、第２段階において、例えば２ｍｌ／ｍｉｎ（〜0.２重量％）程度である。
【００４６】
このような研磨処理により、図１１に示すように、接続導体部２４Ｃおよび埋込配線２４Ｌを形成する。この際、本実施の形態２では、接続孔１８ｃの密集する領域において絶縁膜２１ｂの上面が過剰に削れてしまうこともないし、また、埋込配線２４Ｌの上面が過剰に削れてしまうこともない。これ以降は絶縁膜の被着、接続孔や配線溝の形成、導体膜の被着および本実施の形態の研磨を必要回数繰り返し埋込配線を有する半導体集積回路装置を製造する。
【００４７】
このような本実施の形態２によれば、以下の効果を得ることが可能となる。
【００４８】
(1).接続孔１８ｃの密集領域において絶縁膜２１ｂ上面が過剰に削れ窪みが形成されてしまうのを防止することが可能となる。
【００４９】
(2).埋込配線２４Ｌのディッシングを防止することが可能となる。
【００５０】
(3).上記(1) 、(2) により、埋込配線２４Ｌ等の形成後の絶縁膜２１ｂ上面の平坦性を向上させることが可能となる。
【００５１】
(4).上記(1) 〜(3) により、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。
【００５２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５３】
例えば研磨処理の上記第２段階においてＰＨ調整剤の調整によりアルカリ性を強めて積極的に下地の絶縁膜を削るようにしても良い。
【００５４】
また、前記実施の形態１では半導体基板にＭＩＳ・ＦＥＴが形成されている場合について説明したが、これに限定されるものではなく種々適用可能であり、バイポーラトランジスタやダイオード等のような他の能動素子が形成される場合にも本発明を適用可能である。
【００５５】
また、前記実施の形態１, ２では半導体ウエハ（半導体基板）がシリコン単結晶の単体構造の場合について説明したが、これに限定されるものではなく、例えばシリコン単結晶の表面にエピタキシャル法で形成された薄い（１μｍ程度厚の）シリコン単結晶層を有する、いわゆるエピタキシャルウエハや絶縁層上に半導体層を設けた、いわゆるＳＯＩ（Silicon On Insulator）ウエハを用いても良い。
【００５６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路装置技術に適用した場合について説明したが、それに限定されるものではなく、例えば液晶基板や磁気ディスクヘッドの製造技術（平坦化技術）等に適用できる。
【００５７】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００５８】
(1).本発明によれば、導体膜を化学的機械的研磨法によって研磨する際に、例えば開始段階では研磨選択比を相対的に大きくした状態で研磨処理を行い、途中から研磨選択比を相対的に小さくして被研磨膜の種類に依存することなく平等に研磨することにより、下地絶縁膜の局所的な削れすぎや埋込配線上面の削れを防止でき、研磨面の平坦性を向上させることが可能となる。
【００５９】
(2).本発明によれば、導体膜を化学的機械的研磨法によって研磨する際に、例えば開始段階では研磨選択比を相対的に大きくした状態で研磨処理を行い、途中から研磨選択比を相対的に小さくして被研磨膜の種類に依存することなく平等に研磨することにより、下地に段差が存在していたとしても導体膜残り等を生じることなく被研磨部を研磨することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である研磨装置の説明図である。
【図２】図１の研磨装置の要部斜視図である。
【図３】本発明の一実施の形態である半導体集積回路装置の製造工程中における要部断面図である。
【図４】図３に続く半導体集積回路装置の製造工程中における要部断面図である。
【図５】図４に続く半導体集積回路装置の製造工程中における要部断面図である。
【図６】図５に続く半導体集積回路装置の製造工程中における要部断面図である。
【図７】本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図である。
【図８】図７の埋込配線の要部平面図である。
【図９】図７の絶縁膜における接続孔および配線溝を示す要部平面図である。
【図１０】図７に続く半導体集積回路装置の製造工程中における要部断面図である。
【図１１】図１０に続く半導体集積回路装置の製造工程中における要部断面図である。
【図１２】本発明者が検討した技術であって半導体集積回路装置の製造工程中における課題を説明するための説明図である。
【図１３】本発明者が検討した技術であって半導体集積回路装置の製造工程中における課題を説明するための説明図である。
【図１４】本発明者が検討した技術であって半導体集積回路装置の製造工程中における課題を説明するための説明図である。
【符号の説明】
１ 研磨装置
２ 研磨定盤（研磨基台）
３ 半導体ウエハ（被研磨物）
４ 研磨パッド（研磨部）
５ 研磨ヘッド（被研磨物保持部）
６ 研磨液供給アーム（研磨液供給部）
７ａ〜７ｃ 配管
８ａ〜８ｃ タンク
９ａ〜９ｃ バルブ
１０ 制御部
１１ 分離部
１２ 半導体領域
１３ ゲート絶縁膜
１４ ゲート電極
１５ キャップ絶縁膜
１６ サイドウォール
１７ 絶縁膜
１８ａ〜１８ｄ 接続孔
１９ 導体膜
１９ａ プラグ
２０L1 第１層配線
２１ａ, ２１ｂ 絶縁膜
２２ａ, ２２ｂ 配線溝
２３Ｌ 埋込配線
２３ａ バリア導体膜
２３ｂ 主導体膜
２４Ｌ 埋込配線
２４Ｃ 接続導体部
２４ａ バリア導体膜
２４ｂ 主導体膜
Ｑｎ ＭＩＳ・ＦＥＴ
Ｓ 研磨液
Claims (7)
- 半導体基板上にＭＩＳＦＥＴを形成する工程と、前記ＭＩＳＦＥＴ上に絶縁膜を形成して前記ＭＩＳＦＥＴのソースまたはドレイン領域を露出する開口部を前記絶縁膜に形成する工程と、前記開口部および前記絶縁膜上に導体膜を形成する工程と、前記導体膜および前記絶縁膜を研磨することにより前記絶縁膜上の導体膜を除去し、前記導体膜を前記開口部に埋め込むと同時に前記絶縁膜上面を平坦化する半導体装置の製造方法において、
前記導体膜および前記絶縁膜の研磨処理を、研磨初期から研磨途中までは、化学的要素の方が機械的要素よりも強い状態とすることにより前記絶縁膜に対する前記導体膜の研磨選択比が大きい選択比Ｒ１にて研磨を行い、
研磨途中から研磨終了までは、機械的要素の方が化学的要素よりも強い状態とすることにより前記研磨選択比をＲ１より小さい選択比Ｒ２にて行い、
前記研磨途中とは、前記絶縁膜が前記導体膜から露出するあたりであることを特徴とする半導体装置の製造方法。 - 前記導体膜はタングステンであり前記研磨選択比をＲ１からＲ２に変える方法は前記導体膜に対する酸化剤の濃度をＲ１では大きくＲ２ではＲ１より小さい濃度にて行うことにより選択比を変えることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記導体膜はタングステンであり前記研磨選択比をＲ１からＲ２に変える方法は前記導体膜に対する酸化剤の濃度を変えずに、Ｒ１では酸化剤の供給流量を大きくし、Ｒ２ではＲ１より小さい供給流量にて行うことにより選択比を変えることを特徴とする請求項１に記載の半導体装置の製造方法。
- 半導体基板上にＭＩＳＦＥＴを形成する工程と、前記ＭＩＳＦＥＴ上に絶縁膜を形成して前記ＭＩＳＦＥＴのソースまたはドレイン領域を露出する開口部を前記絶縁膜に形成する工程と、前記開口部および前記絶縁膜上に導体膜を形成する工程と、前記導体膜および前記絶縁膜を研磨することにより前記絶縁膜上の導体膜を除去し、前記導体膜を前記開口部に埋め込むと同時に前記絶縁膜上面を平坦化する半導体装置の製造方法において、
前記導体膜および前記絶縁膜の研磨処理を、研磨初期から研磨途中までは、化学的要素の方が機械的要素よりも強い状態とすることにより前記絶縁膜に対する前記導体膜の研磨選択比が大きい選択比Ｒ１にて研磨を行い、
研磨途中から研磨終了までは、機械的要素の方が化学的要素よりも強い状態とすることにより前記研磨選択比をＲ１より小さいかまたは選択比が１になるような選択比Ｒ２にて行い、
前記研磨途中とは、前記絶縁膜が前記導体膜から露出するあたりであることを特徴とする半導体装置の製造方法。 - 半導体基板上にＭＩＳＦＥＴを形成する工程と、前記ＭＩＳＦＥＴ上に絶縁膜を形成して前記ＭＩＳＦＥＴのソースまたはドレイン領域を露出する開口部を前記絶縁膜に形成する工程と、前記開口部および前記絶縁膜上に導体膜を形成する工程と、前記導体膜および前記絶縁膜を研磨することにより前記絶縁膜上の導体膜を除去し、前記導体膜を前記開口部に埋め込むと同時に前記絶縁膜上面を化学機械研磨法によって平坦化する半導体装置の製造方法において、
前記導体膜および前記絶縁膜の研磨処理を、研磨初期から研磨途中までは化学的要素および機械的要素の両方の作用で研磨を行い、
研磨途中から研磨終了までは前記化学的要素よりも機械的要素の方が強いまたは機械的要素のみで研磨を行い、
前記研磨途中とは、前記絶縁膜が前記導体膜から露出するあたりであることを特徴とする半導体装置の製造方法。 - 半導体基板上の第１絶縁膜上に形成された第１配線溝に第１バリア導体膜と第１主導体膜を埋め込んで形成された平坦な上面を有する第１配線を形成する工程と、前記第１配線上に第２絶縁膜を形成して前記第１配線に接続する接続孔と第２配線溝を前記第２絶縁膜に形成する工程と、前記接続孔および第２配線溝内と前記第２絶縁膜上に第２バリア導体膜を形成し、前記バリア導体膜上に第２主導体膜を形成する工程と、前記第２主導体膜・第２バリア導体膜を研磨することにより前記第２絶縁膜上の前記第２主導体膜・第２バリア導体膜を除去し前記第２主導体膜を前記接続孔および第２配線溝に埋め込む半導体装置の製造方法において、
前記第２主導体膜および第２バリア導体膜の研磨処理を、研磨初期から研磨途中までは、化学的要素の方が機械的要素よりも強い状態とすることにより前記絶縁膜に対する前記第２主導体膜および第２バリア導体膜の研磨選択比が大きい選択比Ｒ１にて研磨を行い、
研磨途中から研磨終了までは、機械的要素の方が化学的要素よりも強い状態とすることにより前記研磨選択比をＲ１より小さい選択比Ｒ２にて行い、
前記研磨途中とは、前記絶縁膜が前記第２主導体膜および第２バリア導体膜から露出するあたりであることを特徴とする半導体装置の製造方法。 - 前記第２主導体膜は銅であり前記研磨選択比をＲ１からＲ２に変える方法は前記第２主導体膜の銅膜に対する酸化剤の濃度を変えずに、Ｒ１では酸化剤の供給流量を大きくし、Ｒ２ではＲ１より小さい供給流量にて行うことにより選択比を変えることを特徴とする請求項６に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28445498A JP3667113B2 (ja) | 1998-10-06 | 1998-10-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28445498A JP3667113B2 (ja) | 1998-10-06 | 1998-10-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114210A JP2000114210A (ja) | 2000-04-21 |
| JP3667113B2 true JP3667113B2 (ja) | 2005-07-06 |
Family
ID=17678757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28445498A Expired - Fee Related JP3667113B2 (ja) | 1998-10-06 | 1998-10-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3667113B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5130740B2 (ja) * | 2007-02-23 | 2013-01-30 | 富士通株式会社 | 半導体装置の製造方法及びその方法に使用する装置 |
| KR20110102378A (ko) * | 2008-11-26 | 2011-09-16 | 어플라이드 머티어리얼스, 인코포레이티드 | 화학적 기계적 폴리싱을 위한 엔드 포인트 제어를 이용한 화학 물질과 연마 입자의 2 라인 혼합 방법 |
-
1998
- 1998-10-06 JP JP28445498A patent/JP3667113B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114210A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI285956B (en) | A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode | |
| US4735679A (en) | Method of improving silicon-on-insulator uniformity | |
| JP4197607B2 (ja) | 絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法 | |
| KR100873759B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| TWI514447B (zh) | 藉由使用中間蓋層減少包括取代性閘極電極結構之接觸點的缺陷率 | |
| JP2004529504A (ja) | ダミーフィーチャを使用した集積回路素子の形成方法および構造。 | |
| GB2347789A (en) | Complementary integrated circuit | |
| TW200406812A (en) | Method of forming a raised contact for a substrate | |
| CN109585295A (zh) | 半导体装置的形成方法 | |
| CN109755142A (zh) | 键合结构及其形成方法 | |
| US20060261041A1 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
| KR100385112B1 (ko) | 반도체 장치의 제조 방법 | |
| TWI338329B (en) | Manufacture of semiconductor device with cmp | |
| JP2000208516A (ja) | 多層配線構造をもつ半導体装置およびその製造方法。 | |
| US6864177B2 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
| TWI285922B (en) | Dual-tank etch method for oxide thickness control | |
| JP3667113B2 (ja) | 半導体装置の製造方法 | |
| US6451698B1 (en) | System and method for preventing electrochemical erosion by depositing a protective film | |
| KR100874829B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US7906418B2 (en) | Semiconductor device having substantially planar contacts and body | |
| JP2005064314A (ja) | 半導体装置及びその製造方法 | |
| US6020259A (en) | Method of forming a tungsten-plug contact for a semiconductor device | |
| JPH08222632A (ja) | 多層配線形成方法および構造 | |
| TWI240968B (en) | Method for manufacturing semiconductor device | |
| US8288280B2 (en) | Conductor removal process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |