CN109755142A - 键合结构及其形成方法 - Google Patents

Abstract

本发明涉及一种键合结构及其形成方法，包括：提供两个基底，每个基底均包括介质层和形成于所述介质层内的暴露顶部表面的金属互连部；在两个基底相对键合位置处的金属互连部表面形成阻挡层，且当两个基底相对键合位置处均设置有金属互连部时，至少在其中较大尺寸的金属互连部的顶部表面形成阻挡层，所述阻挡层为导电材料且能够阻挡金属原子的扩散；将所述两个基底的表面相对键合，所述阻挡层位于两个基底的金属互连部之间。所述阻挡层能够阻挡金属互连部内的金属原子向邻近介质层的扩散，避免金属原子扩散引起器件的电学性能下降和可靠性变差，提高键合器件的可靠性。

Description

键合结构及其形成方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种键合结构及其形成方法。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要 特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度 快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛 的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本 (Bit Cost)，三维的闪存存储器(3DNAND)技术得到了迅速发展。

在3D NAND闪存结构中，包括存储阵列结构以及位于存储阵列结构上方 的CMOS电路结构，所述存储阵列结和CMOS电路结构通常分别形成于两个 不同的晶圆上，然后通过键合方式，将CMOS电路晶圆与存储阵列结构晶圆 相互键合，使得存储阵列结构的金属互连部与CMOS电路结构中的金属互连 部键合连接。

但是，现有技术中存储阵列结构与CMOS电路结构的金属互连部的键合 面，在键合过程的升温和降温过程中以及键合后，金属原子容易发生扩散以及 电迁移，使得金属键合面内产生孔洞，导致漏电，电迁移寿命缩短等问题，使 得产品的可靠性下降。现有技术中，为了减少上述问题，需要对形成金属互连 部的化学机械研磨工艺进行诸多的调整以及可靠性的控制，导致成本增加。

如何避免金属通孔接触面的金属扩散至介质层中，是目前亟待解决的问 题。

发明内容

本发明所要解决的技术问题是，提供一种键合结构及其形成方法，提高键 合结构的可靠性。

本发明提供一种键合结构的形成方法，包括：提供两个基底，每个基底均 包括介质层和形成于所述介质层内的暴露顶部表面的金属互连部；在两个基底 相对键合位置处的金属互连部表面形成阻挡层，且当两个基底相对键合位置处 均设置有金属互连部时，至少在其中较大尺寸的金属互连部的顶部表面形成阻 挡层，所述阻挡层为导电材料且能够阻挡金属原子的扩散；将所述两个基底的 表面相对键合，所述阻挡层位于两个基底的金属互连部之间或金属互连部与相 对的介质层之间。

可选的，在金属互连部的表面形成阻挡层之前，还包括：对所述金属互连 部进行选择性回刻蚀或化学机械研磨处理，使得选择性回刻蚀或化学机械研磨 处理后的金属互连部表面低于所述介质层表面。

可选的，在所述金属互连部的表面形成阻挡层的方法包括：在所述介质层 表面形成具有开口的掩膜层，所述开口暴露出所述金属互连部的顶部表面；在 所述金属互连部的顶部表面以及所述掩膜层表面形成阻挡材料层；去除所述掩 膜层以及位于所述掩膜层表面的阻挡材料层，形成位于金属互连部的顶部表面 的阻挡层。

可选的，在所述金属互连部的顶部表面形成阻挡层的方法包括：在所述介 质层及金属互连部的顶部表面上形成阻挡材料层；在所述阻挡材料层表面形成 掩膜层，所述掩膜层暴露出所述介质层表面的阻挡材料层；以所述掩膜层为掩 膜去除位于介质层表面阻挡材料层；去除所述掩膜层。

可选的，在所述两个基底的金属互连部表面均形成阻挡层。

可选的，所述阻挡层的厚度为5nm～20nm。

可选的，所述阻挡层的材料包括Co、Ti、Ta、TiN以及TaN中的至少一 种。

可选的，所述金属互连部的形成方法包括：刻蚀所述介质层，在所述介质 层内形成刻蚀图形；形成填充满所述刻蚀图形以及覆盖介质层表面的金属材料 层，对所述金属材料层进行化学机械研磨处理，去除所述介质层表面的金属材 料层，形成位于所述刻蚀图形内的金属互连部，且使得所述金属互连部表面具 有凹陷，所述凹陷的深度与待形成的阻挡层厚度相关。

可选的，所述两个基底分别为第一基底和第二基底，所述第一基底内形成 有第一金属互连部，所述第二基底内形成有第二金属互连部，所述第一金属互 连部的顶部表面在所述第二金属互连部表面的投影完全位于所述第二金属互 连部的顶部表面内；至少在所述第二金属互连部的顶部表面形成阻挡层。

可选的，还包括：在将所述两个基底的表面相对键合之前，对形成有阻挡 层的基底表面进行平坦化处理。

本发明的技术方案还提供一种键合结构，包括：两个基底，每个基底均包 括介质层和形成于所述介质层内的暴露顶部表面的金属互连部；所述两个基底 的表面相对键合连接；两个基底相对键合位置处的金属互连部表面形成有阻挡 层，且当两个基底内相对位置处均设置有金属互连部时，至少在其中较大尺寸 的金属互连部的顶部表面形成有阻挡层，所述阻挡层为导电材料且能够阻挡金 属原子的扩散，所述阻挡层位于两个基底相对的金属互连部之间或金属互连部 与相对的介质层之间。

可选的，表面形成有阻挡层的金属互连部的顶部表面低于所在的介质层的 表面。

可选的，两个基底的金属互连部顶部表面均形成有阻挡层。

可选的，所述阻挡层的厚度为5nm～20nm。

可选的，所述阻挡层的材料包括Co、Ti、Ta、TiN以及TaN中的至少一 种。

可选的，所述两个基底分别为第一基底和第二基底，所述第一基底内形成 有第一金属互连部，所述第二基底内形成有第二金属互连部，所述第一金属互 连部的顶部表面在所述第二金属互连部表面的投影完全位于所述第二金属互 连部的顶部表面内；至少在所述第二金属互连部的顶部表面形成有所述阻挡 层。

本发明的键合结构的形成方案中，在两个基底相对键合位置处的金属互连 部表面形成阻挡层，且当两个基底相对键合位置处均设置有金属互连部时，至 少在其中较大尺寸的金属互连部的顶部表面形成阻挡层，所述阻挡层为导电材 料，且能够阻挡金属原子的扩散；后续再将两个基底进行键合的过程中，能够 避免键合面两侧的基底内的金属互连部内的金属原子向邻近的介质层内发生 扩散，避免金属原子扩散引起器件的电学性能下降和可靠性变差，从而提高形 成的键合器件的可靠性。

进一步的，当两个基底相对键合位置处均设置有金属互连部时，仅在尺寸 较大的金属互连部表面形成阻挡层，可以减少工艺步骤，以及降低键合后两侧 的金属互连部之间的阻挡层的厚度，降低键合后金属互连部之间的连接电阻， 并且所述阻挡层在键合后也能够完整覆盖尺寸较小的金属互连部表面，同时对 键合面两侧的金属原子起到扩散阻挡作用。

附图说明

图1至图13为本发明的具体实施方式的键合结构形成过程的结构示意图。

具体实施方式

下面结合附图对本发明提供的键合结构及其形成方法的具体实施方式做 详细说明。

本发明的具体实施方式中，所述键合结构的形成方法包括：提供两个基底， 每个基底均包括介质层和位于所述介质层内的暴露顶部表面的金属互连部；在 两个基底相对键合位置处的金属互连部表面形成阻挡层，且当两个基底相对键 合位置处均设置有金属互连部时，至少在其中较大尺寸的金属互连部的顶部表 面形成阻挡层，所述阻挡层为导电材料且能够阻挡金属原子的扩散；将所述两 个基底的表面相对键合，所述阻挡层位于两个基底相对的金属互连部之间或金 属互连部与相对的介质层之间。

请参考图1，提供第一基底，所述第一基底包括第一介质层100和位于所 述第一介质层100内的暴露顶部表面的第一金属互连部110；请参考图10，提 供第二基底，所述第二基底包括第二介质层1100和位于所述第二介质层1100 内的暴露顶部表面的第二金属互连部1110。所述第一金属互连部110和第二金 属互连部1110分别位于所述第一基底和第二基底相对键合位置处。

该具体实施方式中，所述第一基底内还形成有存储阵列结构，图1中仅示 出了连接所述存储阵列上方的第一金属互连部110。所述第一金属互连部110 底部可以连接至所述存储阵列结构或其他金属互连结构，用于将所述存储阵列 结构连接至外部电路。

所述第一金属互连部110可以为单一结构，所述第一金属互连部110的材 料可以为Cu、Al、Au或Ag等金属材料。

所述第一介质层100可以为氧化硅层、氮化硅、或者包括氧化硅层、氮化 硅层的多层堆叠结构。

在该具体实施方式中，所述第一金属互连部110包括第一金属层112以及 覆盖所述第一金属层112侧壁，位于所述第一金属层112与第一介质层100之 间的第一防扩散阻挡层111。所述第一金属层112的材料可以为Cu、Al、Au 或Ag等金属材料；所述第一防扩散阻挡层111可以为Ti层、TiN层、Ta层以 及TaN层中的一个或多个材料层。所述第一防扩散阻挡层111可以阻挡所述第 一金属层112的金属材料沿垂直侧壁方向向所述第一介质层100内扩散。

相对应的，所述第二基底内可以形成有CMOS外围电路结构。图11中示 出了连接所述CMOS电路结构的第二金属互连部1110。所述第二金属互连部 1110包括第二金属层1102和第二防扩散阻挡层1101，所述第二金属层1102 的材料可以为Cu、Al、Au或Ag等金属材料；所述第二防扩散阻挡层1101可 以为Ti层、TiN层、Ta层以及TaN层中的一个或多个材料层。

该具体实施方式中，所述第一金属层112和所述第二金属层1102的材料 均为Cu，所述第一防扩散阻挡层111和所述第二防扩散阻挡层1101的材料为 Ta或Ta/TaN叠层。

在第一基底与第二基底键合后，所述第二金属互连部1110与第一金属互 连部110电连接。在其它具体实施方式中，所述第一基底和第二基底还可以为 其他需要通过键合形成电性连接的晶圆或基底结构。

在本发明的具体实施方式中，在两个基底相对键合位置处的金属互连部表 面形成阻挡层，且当两个基底相对键合位置处均设置有金属互连部时，至少在 其中较大尺寸的金属互连部表面形成阻挡层，在键合过程中，所述阻挡层位于 两侧的金属互连部之间或金属互连部与相对的介质层之间，能够有效阻挡金属 互连部内的金属原子向邻近的介质层内扩散与迁移。

以下在第一基底的第一金属互连部110表面形成阻挡层为示例，具体说明 阻挡层的形成过程。

请参考图2，对所述第一金属互连部110进行化学机械研磨处理(CMP)， 使得CMP后的第一金属互连部110表面略低于所述第一介质层100表面。

在所述第一基底内形成所述第一金属互连部110的过程中，通过CMP使 得所述第一金属层112的表面低于所述第一介质层100的表面。具体的，在一 个具体实施方式中，所述第一金属互连部110的形成方法包括：刻蚀所述第一 介质层100，在所述第一介质层100内形成刻蚀图形；形成填充满所述刻蚀图 形以及覆盖第一介质层100表面的金属材料层，所述金属材料层包括防扩散阻 挡材料层以及金属层；对所述金属材料层进行平坦化(可以采用化学机械研磨 方式)，去除所述第一介质层100表面的金属材料层，形成位于所述刻蚀图形 内的第一金属互连部110，包括第一金属层112和第一防扩散阻挡层111。在 形成所述第一金属互连部110之后，可以进一步进行CMP处理，使得所述第 一金属互连部110表面具有凹槽201，所述凹槽201的深度与待形成的阻挡层 的厚度相关。所述凹槽201由CMP过程形成，具体的，在对第一金属互连部 110进行CMP的过程中，可以采用对所述第一金属互连部110，特别是对所述 第一金属层112具有较高选择性的研磨液进行研磨。可以通过适当调整研磨时 间、研磨液浓度等参数对所述第一金属层112的凹槽深度进行控制。

在另一具体实施方式中，也可以通过对所述第一金属互连部110进行选择 性回刻蚀使得选择性回刻蚀后的第一金属互连部110表面略低于所述第一介质 层100表面。具体的，在对金属材料层进行平坦化形成第一金属互连部110之 后，对第一金属互连部110进行回刻蚀，以形成所述凹槽201。该具体实施方 式中，由于回刻蚀的选择性，仅对所述第一金属互连部110的第一金属层112 刻蚀效果明显，使得所述第一金属层112的表面低于所述第一介质层100的表 面，形成凹槽201。

为了避免后续形成的第一阻挡层的厚度过大，导致电阻较大，所述凹槽201 的深度不能过大；较佳的，所述凹槽201的深度可以为5nm～20nm。

在其他具体实施方式中，也可以对所述第一金属层112以及第一防扩散阻 挡层111均进行选择性回刻蚀或CMP。

请参考图3，在所述第一介质层100及所述第一金属互连部110(请参考 图2)的顶部表面上形成阻挡材料层300。较佳的，所述阻挡材料层300填充 满所述第一金属层112顶部的凹槽201(请参考图2)。

所述阻挡材料层300为导电材料且能够阻挡金属原子的扩散。在本发明的 具体实施方式中，所述阻挡材料层300的材料至少包括Co、Ti、Ta、TiN或 TaN中的任意一种材料，或者所述阻挡材料层300还可以为复合层结构，可以 包括Co层、Ti层、Ta层、TiN层或TaN层中的至少一种材料层；或者所述阻 挡材料层300的材料还可以为Co、Ti、Ta、TiN或TaN中的一种或几种组成 的合金材料。在其他具体实施方式中，所述阻挡材料层300还可以采用其它能 够阻挡金属原子扩散的导电材料，在此不进行一一列举。可以根据所述第一金 属层112的具体材料，选择合适的阻挡材料层300的材料。

所述阻挡材料层300可以采用物理气相沉积工艺(PVD)、化学气相沉积 工艺(CVD)、原子层沉积工艺(ALD)或其他能够满足沉积均匀性的沉积工艺所 形成。在一个具体实施方式中，采用原子层沉积工艺(ALD)形成所述阻挡材料 层300，能够对所述阻挡材料层300的厚度进行准确控制。较佳的，使所述阻 挡材料层300填充满所述凹槽201，且位于凹槽201内的阻挡材料层300表面 与第一介质层100表面齐平或略低于所述第一介质层100的表面。

请参考图4，在所述阻挡材料层300表面形成掩膜层400，所述掩膜层400 暴露出所述第一介质层100表面的阻挡材料层300。

所述掩膜层400的材料可以为光刻胶层经过曝光显影后形成。所述掩膜层 400还可以为其他掩膜材料层，例如SiO₂、SiN、SiC、无定型碳等，所述掩膜 层400的形成方法包括：在所述阻挡材料层300表面形成掩膜材料层之后，在 所述掩膜材料层表面形成光刻胶层，经过曝光显影以及光刻过程，形成所述掩 膜层400。

形成所述掩膜层400过程中，采用的光罩图形可以为形成所述第一金属互 连部110时，刻蚀所述第一介质层100时的光罩图形，从而无需增加额外的光 罩，可以节约成本。所述掩膜层400的位置与所述第一防扩散阻挡层111、第 一金属层112的位置、尺寸对应，使得后续形成的第一阻挡层覆盖所述第一金 属层112以及第一防扩散阻挡层111。

在其他具体实施方式中，所述掩膜层400还可以仅位于所述第一金属层 112上方，使得后续形成的第一阻挡层仅覆盖所述第一金属层112。

请参考图5，以所述掩膜层400为掩膜去除位于所述第一介质层100表面 的阻挡材料层300(请参考图4)，形成第一阻挡层301；随后，去除所述掩膜 层400(请参考图4)。

可以采用具有高度干法刻蚀工艺对所述阻挡材料层300进行刻蚀以形成所 述第一阻挡层301。形成所述第一阻挡层301之后，可以采用湿法刻蚀工艺或 干法刻蚀工艺去除所述掩膜层400。在一个具体实施方式中，所述掩膜层400 为光刻胶层，可以采用湿法腐蚀或灰化工艺去除所述掩膜层400。在去除所述 掩膜层400之后，进一步的，可以对所述第一基底表面进行清洗，以去除表面 的杂质，提高后续键合可靠性。

请参考图6，对形成有第一阻挡层301的第一基底表面进行平坦化处理。

由于该具体实施方式中，所述第一防扩散阻挡层111的表面高于回刻蚀后 的第一金属层112的表面，使得所述第一阻挡层301位于所述第一防扩散阻挡 层111表面的部分高于所述第一介质层100的表面。在其他具体实施方式中， 若形成所述第一阻挡层301时阻挡材料层300(请参考图4)厚度过大，使得 刻蚀阻挡材料层300后形成的第一阻挡层301的表面高于第一介质层100的表 面。为了进一步提高第一基底表面的平坦性，使得所述第一阻挡层301表面与 所述第一介质层100表面齐平或略低于所述第一介质层100的表面，该具体实 施方式中，可以对所述第一基底表面进一步的进行平坦化处理，消除所述第一 阻挡层301的凸起。所述平坦化处理可以通过化学机械研磨工艺进行，通过短 时间、低压力的化学机械研磨消除第一阻挡层301的凸起部分。

在其他具体实施方式中，若所述第一阻挡层301的厚度较小，凸起不显著， 对键合影响较小，也可以不进行平坦化处理。

所述第一阻挡层301最终厚度与所述凹槽201(请参考图2)的深度接近， 为5nm～20nm。所述第一阻挡层301厚度过低，会导致对金属的扩散阻挡作用 效果较差，而所述的第一阻挡层301的厚度过大又会导致电阻过大，影响键合 结构的电性能，可以根据所述第一阻挡层301的具体材料选择合适的厚度。

所述第一阻挡层301覆盖整个第一金属层112表面，避免所述第一金属层 112内的金属原子向外迁移或扩散。且该具体实施方式中，所述第一阻挡层301 侧壁处还形成有第一防扩散阻挡层111，所述第一阻挡层301与所述第一防扩 散阻挡层111共同将所述第一金属层112包围，提高对金属原子扩散的阻挡效 果。

请参考图7至图9，为本发明另一具体实施方式中，在第一基底的第一金 属互连部表面形成第一阻挡层的结构示意图。

请参考图7，在图2结构的基础上，在所述第一介质层100表面形成具有 开口701的掩膜层700，所述开口701暴露出所述第一金属层112。在其他具 体实施方式中，所述开口701也可以同时暴露出所述第一金属层112的顶部表 面以及第一防扩散阻挡层111的顶部表面。

所述掩膜层700可以为光刻胶或其他掩膜材料层，该具体实施方式中，形 成所述掩膜层700的过程中，采用的光罩图形可以为形成所述第一金属互连部 110(请参考图1)时，刻蚀所述第一介质层100时的光罩图形。光刻胶可以采 用负胶，从而使得在曝光显影以及刻蚀后，形成所述开口701。

请参考图8，在所述第一防扩散阻挡层111和第一金属层112顶部表面上 以及所述掩膜层700表面形成阻挡材料层800。

采用物理气相沉积工艺，例如磁控溅射工艺，形成所述阻挡材料层800， 使得所述阻挡材料层800仅形成于所述掩膜层700的顶部表面以及第一金属层 112表面，所述阻挡材料层800至少填充满所述凹槽(请参考图7)，暴露出所 述掩膜层700的侧壁。

请参考图9，去除所述掩膜层700(请参考图8)以及位于所述掩膜层700 表面的阻挡材料层800(请参考图8)，形成位于所述第一防扩散阻挡层111和 第一金属层112表面的第一阻挡层801。

采用湿法刻蚀工艺去除所述掩膜层700，具体的，沿所述掩膜层700的侧 壁，对所述掩膜层700进行横向刻蚀。所述掩膜层700表面的阻挡材料层800 随着所述掩膜层700的去除，失去支撑，也随之被去除，从而仅保留所述第一 防扩散阻挡层111和第一金属层112表面的第一阻挡层801。还可以对形成有 第一阻挡层801的第一基底表面进行平坦化处理。

上述具体实施方式中，在待键合的第一基底的第一金属互连部表面形成阻 挡层，阻挡键合过程中，所述第一金属互连部内的金属原子向外扩散，影响键 合可靠性。

请参考图11，采用与上述实施方式中相同的方法，在所述第二基底的第二 金属互连部1110(请参考图10)表面形成第二阻挡层1103。

请参考图12，将所述第一基底和第二基底的表面相对键合，所述第一阻挡 层301和第二阻挡层1103位于所述第一金属层112和第二金属层1102之间， 所述第一金属互连部与第二金属互连部之间形成电性连接。

在一个具体实施方式中，可以通过介质层键合的方式，将所述第一基底和 第二基底表面直接键合。所述第一金属层112和第二金属层1102之间通过所 述第一阻挡层301和所述第二阻挡层1103形成电连接。即便在所述第一阻挡 层301和所述第二阻挡层1103表面低于所在介质层表面的情况下，由于键合 过程需要在高温下进行，例如25℃～450℃，第一金属层112和第二金属层1102 的体积会发生膨胀，使得所述第一阻挡层301和所述第二阻挡层1103表面依 旧能够接触发生键合，形成电连接。

在其他具体实施方式中，还可以在所述第一基底和第二基底表面直接键合 后，额外施加压力，进一步提高所述第一阻挡层301和所述第二阻挡层1103 之间的连接可靠性。

在本发明的具体实施方式中，所述第一金属互连部的顶部表面在所述第二 金属互连部表面的投影完全位于所述第二金属互连部的顶部表面内。

请参考图13，在本发明的另一具体实施方式中，所述第二金属层1102的 尺寸大于所述第一金属层112的尺寸，也可以仅在所述第二金属层1102的表 面形成第二阻挡层1103’，而不在所述第一金属层112表面形成阻挡层，可以 降低所述第一金属层112与所述的第二金属层1102之间的连接电阻。由于所 述第二阻挡层1103’尺寸较大，能够完整覆盖所述第一金属层112表面，因此 也能够阻挡所述第一金属层112内的金属原子发生扩散。

由于所述第一基底和第二基底之间仅通过所述的第二阻挡层1103’进行金 属扩散阻挡，可以适当提高所述第二阻挡层1103’的厚度。在本发明的具体实 施方式中，所述第二阻挡层1103’的厚度可以为5nm～30nm。

需要键合的两个基底内通常形成有多个金属互连部，两个基底的相对键合 位置处可以均形成有金属互连部，此时可以仅在一侧尺寸较大的金属互连部顶 部表面形成阻挡层，或者相对的两个金属互连部顶部表面均形成阻挡层，在键 合后，两侧的金属互连部之间形成电连接。

两个基底的相对键合处，也可以仅有其中一基底内形成有金属互连部，而 另一基底对应位置处为介质层，此时需要在一侧基底的金属互连部顶部表面形 成阻挡层。

上述具体实施方式的键合结构的形成过程中，在两个基底相对键合位置处 的金属互连部表面形成阻挡层，且当两个基底相对键合位置处均设置有金属互 连部时，至少在其中较大尺寸的金属互连部表面形成导电阻挡层，阻挡两个基 底键合过程中，键合面两侧的金属互连部的金属原子发生扩散，从而提高键合 结构的可靠性。

本发明的具体实施方式还提供一种采用上述方法形成的键合结构。

请参考图12，为本发明一具体实施方式的键合结构的结构示意图。

所述键合结构包括两个基底，每个基底均包括介质层和形成于所述介质层 内的暴露顶部表面的金属互连部；所述两个基底的表面相对键合连接；两个基 底相对键合位置处的金属互连部表面均形成有阻挡层，且当两个基底内相对位 置处均设置有金属互连部时，至少在其中较大尺寸的金属互连部的顶部表面形 成有阻挡层，所述阻挡层为导电材料且能够阻挡金属原子的扩散；所述两个基 底的表面相对键合连接，所述两个基底的金属互连部之间形成电性连接，所述 阻挡层位于两个基底的金属互连部之间。

该具体实施方式中，所述两个基底，分别为第一基底和第二基底，所述第 一基底包括第一介质层100和位于所述第一介质层100内的暴露顶部表面的第 一金属互连部，所述第一金属互连部包括第一金属层112和第一防扩散阻挡层 111；所述第二基底包括第二介质层1100和位于所述第二介质层1100内的暴 露顶部表面的第二金属互连部，所述第二金属互连部包括第二金属层1102和 第二防扩散阻挡层1101。

在所述第一基底的第一金属层112、第二基底的第二金属层1102的表面分 别形成有第一阻挡层301和第二阻挡层1103。且所述第一金属层112和第二金 属层1103的表面均低于所在的介质层的表面，所述第一阻挡层301和第二阻 挡层1103的表面分别位于所述第一介质层100和第二介质层200内。

所述第一阻挡层301和所述第二阻挡层1103至少包括Co、Ti、Ta、TiN 或TaN中的任意一种材料，或者所述第一阻挡层301和所述第二阻挡层1103 还可以为复合层结构，分别包括Co层、Ti层、Ta层、TiN层或TaN层中的至 少一种材料层；或者所述第一阻挡层301和所述第二阻挡层1103的材料还可 以为Co、Ti、Ta、TiN或TaN中的一种或几种组成的合金材料。

所述第一阻挡层301和所述第二阻挡层1103的厚度过低，会导致对金属 的扩散阻挡作用效果较差，而所述的第一阻挡层301和所述第二阻挡层1103 的厚度过大又会导致电阻过大，影响键合结构的电性能，可以根据所述第一阻 挡层301和所述第二阻挡层1103的具体材料选择合适的厚度。在本发明的一 个具体时实施方式中，所述第一阻挡层301的厚度为5nm～20nm，所述第二阻 挡层1103的厚度为5nm～20nm。

请参考图13，为本发明另一具体实施方式的键合结构的结构示意图。

该具体实施方式中，所述第一金属互连部的顶部表面在所述第二金属互连 部表面的投影完全位于所述第二金属互连部的顶部表面内，第一金属层112的 尺寸小于所述的第二金属层1102的尺寸。仅在所述第二金属层1102的表面形 成有第二阻挡层1103’，可以降低所述第一金属层112与所述的第二金属层 1102之间的连接电阻。由于所述第二阻挡层1103’尺寸较大，能够完整覆盖 所述第一金属层112表面，因此也能够阻挡所述第一金属层112内的金属原子 发生扩散。

由于所述第一基底和第二基底之间仅通过所述的第二阻挡层1103’进行金 属扩散阻挡，可以适当提高所述第二阻挡层1103’的厚度。在本发明的具体实 施方式中，所述第二阻挡层1103’的厚度可以为5nm～30nm。

在键合结构的其他位置处，也可以是一侧基底内具有金属互连部，而另一 侧基底的相对位置处为介质层，此时，所述金属互连部顶部表面也形成有阻挡 层，使得阻挡层位于金属互连部与相对的介质层之间。

上述键合结构的两个基底中，两个基底相对键合位置处的金属互连部表面 形成有阻挡层，且当两个基底内相对位置处均设置有金属互连部时，至少在其 中较大尺寸的金属互连部表面形成有导电阻挡层，能够阻挡键合面两侧的金属 互连部内金属原子发生扩散，从而提高键合结构的可靠性。

另外，本发明的应用并不局限于存储器晶圆与外围CMOS电路晶圆键合 的扩散阻挡层。实际上任何形式或种类晶圆间键合都可以采用本发明的方式改 善键合后抗金属原子扩散的能力。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通 技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些 改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种键合结构的形成方法，其特征在于，包括：

提供两个基底，每个基底均包括介质层和形成于所述介质层内的暴露顶部表面的金属互连部；

在两个基底相对键合位置处的金属互连部表面形成阻挡层，且当两个基底相对键合位置处均设置有金属互连部时，至少在其中较大尺寸的金属互连部的顶部表面形成阻挡层，所述阻挡层为导电材料且能够阻挡金属原子的扩散；

将所述两个基底的表面相对键合，所述阻挡层位于两个基底相对的金属互连部之间或金属互连部与相对的介质层之间。

2.根据权利要求1所述的键合结构的形成方法，其特征在于，在金属互连部的表面形成阻挡层之前，还包括：对所述金属互连部进行选择性回刻蚀或化学机械研磨处理，使得选择性回刻蚀或化学机械研磨处理后的金属互连部表面低于所述介质层表面。

3.根据权利要求1所述的键合结构的形成方法，其特征在于，在所述金属互连部的表面形成阻挡层的方法包括：在所述介质层表面形成具有开口的掩膜层，所述开口暴露出所述金属互连部的顶部表面；在所述金属互连部的顶部表面以及所述掩膜层表面形成阻挡材料层；去除所述掩膜层以及位于所述掩膜层表面的阻挡材料层，形成位于金属互连部的顶部表面的阻挡层。

4.根据权利要求1所述的键合结构的形成方法，其特征在于，在所述金属互连部的顶部表面形成阻挡层的方法包括：在所述介质层及金属互连部的顶部表面上形成阻挡材料层；在所述阻挡材料层表面形成掩膜层，所述掩膜层暴露出所述介质层表面的阻挡材料层；以所述掩膜层为掩膜去除位于介质层表面阻挡材料层；去除所述掩膜层。

5.根据权利要求1所述的键合结构的形成方法，其特征在于，在所述两个基底的金属互连部表面均形成阻挡层。

6.根据权利要求1所述的键合结构的形成方法，其特征在于，所述阻挡层的厚度为5nm～20nm。

7.根据权利要求1所述的键合结构的形成方法，其特征在于，所述阻挡层的材料包括Co、Ti、Ta、TiN以及TaN中的至少一种。

8.根据权利要求1所述的键合结构的形成方法，其特征在于，所述金属互连部的形成方法包括：刻蚀所述介质层，在所述介质层内形成刻蚀图形；形成填充满所述刻蚀图形以及覆盖介质层表面的金属材料层，对所述金属材料层进行化学机械研磨处理，去除所述介质层表面的金属材料层，形成位于所述刻蚀图形内的金属互连部，且使得所述金属互连部表面具有凹陷，所述凹陷的深度与待形成的阻挡层厚度相关。

9.根据权利要求1所述的键合结构的形成方法，其特征在于，所述两个基底分别为第一基底和第二基底，所述第一基底内形成有第一金属互连部，所述第二基底内形成有第二金属互连部，所述第一金属互连部的顶部表面在所述第二金属互连部表面的投影完全位于所述第二金属互连部的顶部表面内；至少在所述第二金属互连部的顶部表面形成阻挡层。

10.根据权利要求1所述的键合结构的形成方法，其特征在于，还包括：在将所述两个基底的表面相对键合之前，对形成有阻挡层的基底表面进行平坦化处理。

11.一种键合结构，其特征在于，包括：

两个基底，每个基底均包括介质层和形成于所述介质层内的暴露顶部表面的金属互连部；

所述两个基底的表面相对键合连接；

两个基底相对键合位置处的金属互连部表面形成有阻挡层，且当两个基底内相对位置处均设置有金属互连部时，至少在其中较大尺寸的金属互连部的顶部表面形成有阻挡层，所述阻挡层为导电材料且能够阻挡金属原子的扩散，所述阻挡层位于两个基底相对的金属互连部之间或金属互连部与相对的介质层之间。

12.根据权利要求11所述的键合结构，其特征在于，表面形成有阻挡层的金属互连部的顶部表面低于所在的介质层的表面。

13.根据权利要求11所述的键合结构，其特征在于，两个基底的金属互连部顶部表面均形成有阻挡层。

14.根据权利要求11所述的键合结构，其特征在于，所述阻挡层的厚度为5nm～20nm。

15.根据权利要求11所述的键合结构，其特征在于，所述阻挡层的材料包括Co、Ti、Ta、TiN以及TaN中的至少一种。

16.根据权利要求11所述的键合结构，其特征在于，所述两个基底分别为第一基底和第二基底，所述第一基底内形成有第一金属互连部，所述第二基底内形成有第二金属互连部，所述第一金属互连部的顶部表面在所述第二金属互连部表面的投影完全位于所述第二金属互连部的顶部表面内；至少在所述第二金属互连部的顶部表面形成有所述阻挡层。