CN114664652A - 一种改善虚拟图案碟陷的方法 - Google Patents
一种改善虚拟图案碟陷的方法 Download PDFInfo
- Publication number
- CN114664652A CN114664652A CN202011548032.7A CN202011548032A CN114664652A CN 114664652 A CN114664652 A CN 114664652A CN 202011548032 A CN202011548032 A CN 202011548032A CN 114664652 A CN114664652 A CN 114664652A
- Authority
- CN
- China
- Prior art keywords
- stop layer
- pattern
- substrate
- layer
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 230000008021 deposition Effects 0.000 claims abstract description 48
- 238000005498 polishing Methods 0.000 claims abstract description 39
- 230000007704 transition Effects 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 16
- 239000007788 liquid Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000002002 slurry Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 72
- 238000000227 grinding Methods 0.000 abstract description 21
- 230000007547 defect Effects 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000010409 thin film Substances 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 45
- 230000008569 process Effects 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000005234 chemical deposition Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000012788 optical film Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005461 lubrication Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明涉及一种改善虚拟图案碟陷的方法，属于半导体制造工艺技术领域，解决了现有技术中CMP中在停止层图形密度低的区域，研磨速率高的薄膜被研磨，产生碟陷缺陷的问题。本发明的改善虚拟图案碟陷的方法，包括：提供形成有衬底图案的半导体衬底，衬底图案之间是过渡区；形成仅位于衬底图案的上第一停止层；在衬底上形成沉积膜层，沉积膜层在过渡区形成向衬底方向的沟槽，沟槽上的沉积膜层的顶面与衬底图案的顶面齐平；在沉积膜层上方形成第二停止层，使第二停止层在沟槽上方底面与衬底图案顶面齐平，第二停止层在沟槽上方顶面与第一停止层顶面齐平；第一停止层和第二停止层的研磨速率小于沉积膜层。实现了制作虚拟图形时无碟陷的完全平坦化处理。
Description
技术领域
本发明涉及半导体制造工艺技术领域，尤其涉及一种改善虚拟图案碟陷的方法。
背景技术
化学机械研磨(Chemical Mechanical Planarization，CMP)主要利用研磨液的化学腐蚀作用和研磨机械切削作用使晶圆表面达到足够光滑和平整，自首次引入集成电路以来，CMP已广泛应用于研磨工艺的各个阶段，对集成电路器件和芯片良率的提升发挥了重要的作用。在实现晶圆表面全局平坦化的过程中，CMP功不可没并且不可替代，然而，由于CMP机理极其复杂，化学反应、流体润滑和机械切削循环作用于晶圆表面从而使晶圆表面的平坦性控制极其艰难，CMP工艺中不同材质的不同区域研磨速率也不同，需要进行选择性控制也具有挑战。
CMP的全过程因对不同材质的研磨需求不同，研磨过程必须使用的具有膜质选择比的研磨液，在研磨速率小的停止层露出时，进行一定时间的深度CMP后，完成整个CMP过程。但是在停止层密度低或者没有停止层的区域，研磨速率高的沉积膜被研磨，产生如图1所示的不良的碟陷缺陷。
现有技术使用CMP虚拟介质层防止CMP过程中碟陷现象的产生，虚拟图案的制作时通过覆盖光掩膜实现图案虚拟，并经由曝光和刻蚀工艺制作去除。
发明内容
鉴于上述的分析，本发明旨在提供一种形成CMP虚拟图案的方法，用以解决现有CMP中使用具有膜质选择比的研磨液，在停止层图形密度低的区域，研磨速率高的薄膜被研磨，产生碟陷缺陷的问题。
本发明提供一种改善虚拟图案碟陷的方法，包括：
提供形成有衬底图案的半导体衬底，所述衬底图案之间是过渡区；
形成仅位于所述衬底图案的上第一停止层；
在衬底上形成沉积膜层，所述沉积膜层在过渡区形成向衬底方向的沟槽，通过刻蚀实现所述沟槽上的沉积膜层的顶面与衬底图案的顶面齐平；
在沉积膜层上方形成第二停止层，使得所述第二停止层在所述沟槽上方的底面与衬底图案的顶面齐平，所述第二停止层在所述沟槽上方的顶面与第一停止层的顶面齐平；
所述第一停止层和所述第二停止层的研磨速率小于沉积膜层。
进一步地，在沉积膜层上方形成第二停止层之后还包括：
去除衬底图案上方的第二停止层；
去除衬底图案上方及过渡区上方高于第一停止层的沉积膜层，以及沟槽侧面的第二停止层；
去除沟槽底面上方高于衬底图案顶面的沉积膜层；
去除第一停止层和沟槽底面上方的第二停止层，以及高于衬底图案顶面的沉积膜层，露出衬底图案顶部。
进一步地，去除衬底图案上方的第二停止层的方法为深度CMP。
进一步地，去除第一停止层的方法为CMP。
进一步地，所述第一停止层和第二停止层的材质为硅的氮化层。
进一步地，所述沉积膜的材质为硅的氧化层。
进一步地，去除第一停止层和第二停止层的方法为干法刻蚀或湿法刻蚀。
进一步地，所述第一停止层的厚度为1nm以上，所述第二停止层的厚度为1nm以上。
进一步地，所述CMP使用高研磨比的研磨液。
进一步地，所述研磨液对沉积层膜和停止层的研磨比为10:1以上。
与现有技术相比，本发明至少可实现如下有益效果之一：
(1)现有技术在沉积膜沟槽处不做保护处理，与之相比，本发明在沉积膜上覆盖第二停止层，第二停止层在研磨过程中对沟槽处的沉积膜起到了很好的保护作用，防止了沟槽处碟陷缺陷的产生。
(2)现有技术通过将沟槽处使用流动性大的FCVD将沟槽处填平，需要使用大量的沉积物，并通过长时间的化学沉积完成沟槽处的填平；本发明使用流动性小的氮化硅作为第二停止层，沉积用料更少，沉积所用时间更短，生产效率更高。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为现有技术采用具有膜质比的研磨液研磨后出现碟陷缺陷的示意图；
图2为在第一停止层上方沉积膜形成沟槽示意图；
图3为在图案和沟槽上方的沉积膜沉积第二停止层示意图；
图4为进行CMP将图案上方第二停止层全部去除示意图；
图5为进行CMP将图案上方沉积膜研磨至第一停止层顶部与沉积膜接触面示意图；
图6为继续进行CMP将图案上方第一停止层全部去除，研磨至图案顶部与第一停止层接触面示意图。
附图标记：
1-图案；2-第一停止层；3-沉积膜层；4-第二停止层；5-沟槽；6-碟陷缺陷。
具体实施方式
CMP的全过程因对不同材质的研磨需求不同，研磨过程必须使用具有膜质选择比的研磨液，在研磨速率小的停止层露出时，进行一定时间的深度CMP后，完成整个CMP过程。但是在停止层密度低或者没有停止层的区域，研磨速率高的沉积膜被研磨，产生如图1所示的不良的碟陷缺陷6。
本发明提供的改善虚拟图案碟陷的方法，包括：
提供形成有衬底图案的半导体衬底，衬底图案之间是过渡区；
形成仅位于所述衬底图案的上第一停止层；
在衬底上形成沉积膜层，沉积膜层过渡区形成向衬底方向的沟槽，通过刻蚀实现沟槽上的沉积膜层的顶面与衬底图案的顶面齐平；
在沉积膜层上方形成第二停止层，使得第二停止层在沟槽上方的底面与衬底图案的顶面齐平，第二停止层在所述沟槽上方的顶面与第一停止层的顶面齐平；
第一停止层和所述第二停止层的研磨速率小于沉积膜层。
现有技术对于沉积膜沉积所形成的沟槽采用“填平法”和“光膜法”。“填平法”使用具有良好流动能力的氧化硅进行化学沉积，经过长时间沉积后，沟槽区域被完全填平。当沟槽区域被填平后，对其进行CMP，由于沟槽区域被氧化硅充分填充，在研磨过程中，沟槽区域和图案区域同时受到研磨液的研磨，以此防止沟槽区域碟陷缺陷的产生。“光膜法”则是对图形区域覆盖光掩膜，当CMP即将研磨光掩膜时，停止CMP，而采用曝光和刻蚀的工艺将光掩膜去除，直接避免使用研磨的方式，因此可以避免对沟槽区研磨出现碟陷缺陷。
考虑到光膜法需要通过繁琐的曝光和刻蚀工艺进行光掩膜的制备和去除，本发明不使用光掩膜和相应复杂繁琐的曝光刻蚀工艺，直接使用CMP物理研磨的处理方法，通过设计第二停止层改变CMP过程中的研磨速率的方法防止碟陷缺陷的产生。同时，本发明不同于现有技术将沟槽区填平后进行研磨，本发明保留有沟槽区域，在图案区域和没有图案的沟槽区域的沉积膜上均匀的覆盖研磨速率小的停止层，对沟槽区域进行有效的研磨保护。由于免除了对沟槽区域进行填平，大大的节省了填平沟槽区域所用的化学沉积原料，降低了处理成本。同时填平沟槽区域需要消耗大量的时间进行化学沉积，本发明不需要将沟槽区域进行填平，大大节省了将沟槽区域填平所用的化学沉积的时间，提高了生产效率。
具体的，在沉积膜层上方形成第二停止层之后还包括：
去除衬底图案上方的第二停止层；
去除衬底图案上方及过渡区上方高于第一停止层的沉积膜层，以及沟槽侧面的第二停止层；
去除沟槽底面上方，高于衬底图案顶面的沉积膜层；
去除第一停止层和沟槽底面上方的第二停止层，露出衬底图案顶部。
具体的，去除衬底图案上方的第二停止层的方法为深度CMP。
具体的，去除第一停止层的方法为CMP。
具体的，去除沟槽底面上方，高于衬底图案顶面的沉积膜层的方法为刻蚀。
由于化学沉积同时发生在整个晶圆表面区域，因此在为沟槽区域覆盖第二停止层的进行化学沉积过程中，图案区域沉积膜上方也会被第二沉积膜所覆盖，因此CMP进程，先进行深度CMP将图案上方部分的第二停止层全部去除，再继续进行CMP，将图案上方的沉积膜研磨至第一停止层顶部与沉积膜的接触面。
由于沟槽区域沉积膜上表面覆盖有第二停止层，因此，在继续进行CMP时，图形上方覆盖有研磨速率小的第一停止层，而沟槽区域的沉积膜表面同样覆盖有研磨速率小的第二停止层，在CMP进行中，第二停止层对沟槽区域的沉积膜实现有效的保护，因此将图案上方的第一停止层全部去除，研磨至图案顶部与第一停止层的接触面，沟槽区域的沉积膜没有受到破坏，避免了形成碟陷缺陷。
为了实现在停止层被去除后，图形区域和没有图形区域的彻底平坦化，过渡区的沉积膜层的顶面与衬底图案的顶面齐平，形成沟槽，以此实现图形区域上方覆盖的第一停止层和没有图案的基底区域的沉积膜上方覆盖的第二停止层在被同时去除后，图形区域和过渡区域的彻底平坦化。
在一种可能的实施方案中，覆盖于沟槽区域上方的第二停止层的厚度与覆盖于图案上方的第一停止层的厚度相等。
具体的，第一停止层和第二停止层的材质为硅的氮化层。
现有技术采用硅的氧化层对沟槽进行填充，将其填平，硅的氧化层流动性好，易于实现对沟槽的填平，同时研磨速率大，现有技术通过使用硅的氧化层对沟槽实现填平后，对图案区域和沟槽区域进行研磨，图案区域和沟槽区域研磨比接近，因此图案区域和沟槽区域被同步研磨。与现有技术不同，本发明为了防止第一停止层和第二停止层因厚度不同、研磨速率不同，在CMP进行过程中造成图形区域覆盖的第一停止层和沟槽区域覆盖的第二停止层不能同时被去除，导致无法实现图形区域和没有图形区域的彻底平坦化，覆盖于沟槽区域上方的第二停止层的厚度与覆盖于图案上方的第一停止层的厚度完全相等，第一停止层和第二停止层材质相同均为硅的氮化层。
在一种可能的实施方案中，沉积膜的材质为硅的氧化层。
沉积膜作用主要为覆盖无图案的过渡区域，将其高度提升至与图案高度齐平，因此选用流动性更好且后续工艺容易通过光刻等方法去除的硅的氧化层。研究表明，使用硅的氮化层作为沉积膜，后续去除过程非常困难，若使用CMP的方法为了裸露出图案对沉积膜进行去除，会造成CMP对图案的全部破坏，因此使用硅的氮化层作为沉积膜无法对其进行良好的去除。因此沉积层的材质为硅的氧化层。
具体的，去除第一停止层和第二停止层的方法为干法刻蚀或湿法刻蚀。
具体的，第一停止层的厚度为1nm以上，所述第二停止层的厚度为1nm以上。
通过高研磨比使沉积膜层可以被快速研磨，停止层几乎不被研磨或被很快研磨，以利用停止层在CMP过程中保护停止层覆盖的图案和沟槽区域的沉积膜层。停止层太厚会造成浪费和生产效率的降低，因此停止层越薄越好。但停止层太薄会造成停止层在CMP被去除，无法有效的起到相应的作用。因此第一停止层和第二停止层厚度选择1nm以上。
具体的，CMP使用高研磨比的研磨液。
具体的，研磨液对沉积层膜和停止层的研磨比为10:1以上。
CMP过程要求沉积膜层可以被快速研磨，停止层几乎不被研磨或被很快研磨，以利用停止层在CMP过程中保护停止层覆盖的图案和沟槽区域的沉积膜层。因此研磨液必须选用具有高选择比的研磨液，研磨液对沉积层膜和停止层的研磨比为10:1以上。
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接可以是机械连接，也可以是电连接可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，
全文中描述使用的术语“顶部”、“底部”、“在……上方”、“下”和“在……上”是相对于装置的部件的相对位置，例如装置内部的顶部和底部衬底的相对位置。可以理解的是装置是多功能的，与它们在空间中的方位无关。
本发明通常的工作面可以为平面或曲面，可以倾斜，也可以水平。为了方便说明，本发明实施例放置在水平面上，并在水平面上使用，并以此限定“高低”和“上下”。
实施例一
本发明的一个具体实施例，公开了一种虚拟图案的形成方法。
本实施例的图案，采用光刻定义加刻蚀工艺制作出具有衬底的图案区域和没有图案的基底区域即沟槽区域。
本实施例衬底为硅衬底。
沟槽区域有多个，宽度相同或不同，宽度在600nm至900nm。
在硅衬底表面覆盖形成第一停止层，第一停止层由硅的氮化层组成，采用光刻工艺形成光刻胶图形，将沟槽区域的形成区域打开；依次对第一停止层和衬底进行刻蚀，形成所需没有图案的基底区域即沟槽区域；去除光刻胶图形，得到如图1所示的覆盖有第一停止层2的图案1，其中图案1的高度为200nm，第一停止层2厚度为10nm。
接着，形成沉积膜层，如图2所示，采用化学沉积的方法在没有图案的区域即沟槽区域5积淀沉积膜层3，沉积膜层3为硅的氧化层，沟槽区域5沉积膜层3厚度的目标值为200nm，即沉积完成后，沟槽区域5覆盖沉积膜层3，沟槽区域5沉积膜层3经刻蚀后厚度为200nm。
在沟槽区域5积淀沉积膜层3的同时，图案区域上方也进行沉积膜层3的积淀，即在沟槽区域5完成沉积膜层3覆盖的同时，图案区域的第一停止层2上方也被沉积膜层3覆盖。
完成沉积后，进行烘烤工艺。
沉积膜层3的沉积采用的CVD工艺为高密度等离子体HDPCVD。
然后，形成第二停止层，如图3所示，采用化学沉积的方法在沟槽区域5积淀第二停止层4，第二停止层4为硅的氮化层，沟槽区域5沉积的第二停止层4厚度为100nm。
在沟槽区域5沉积第二停止层4的同时，图案区域上方也进行第二停止层4的沉积，即在沟槽区域5的沉积膜层3完成覆盖第二停止层4的同时，图案区域的沉积膜层3也被第二停止层4覆盖。
第二停止层4的沉积采用的CVD工艺为水平垂直流增强型等离子体PEVCD。
接着进行化学机械研磨处理，如图4所示，进行CMP时，采用研磨液中含有二氧化铈组成的研磨粉，磨粉直径在10nm至100nm，研磨液对沉积层膜和停止层的研磨比为20:1。
首先CMP将图案区域上方的第二停止层4全部研磨去除。
然后继续进行化学机械研磨处理，如图5所示：继续进行CMP，CMP停止于第一停止层2的最高处，此时图案区域上方覆盖有第一停止层2，沟槽区域上方覆盖有剩余的一部分第二停止层4，第二停止层有效的避免了在CMP进行过程中沟槽区域的碟陷缺陷的形成。
接着，如图6所示，在完成CMP后，对位于图案1高度上方，即高度700nm以上的部分沉积膜层3进行回刻工艺，回刻工艺采用湿法刻蚀。
用刻蚀发去除沟槽底面上方，高于图案1顶面的沉积膜层3；
对覆盖图案1上方的第一停止层2和覆盖于沟槽区域5上方的部分第二停止层4进行回刻工艺，回刻工艺采用干法刻蚀，将第一停止层2和第二停止层4的硅的氮化层全部去除。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种改善虚拟图案碟陷的方法，其特征在于，包括：
提供形成有衬底图案的半导体衬底，所述衬底图案之间是过渡区；
形成仅位于所述衬底图案的上第一停止层；
在衬底上形成沉积膜层，所述沉积膜层在过渡区形成向衬底方向的沟槽，通过刻蚀实现所述沟槽上的沉积膜层的顶面与衬底图案的顶面齐平；
在沉积膜层上方形成第二停止层，使得所述第二停止层在所述沟槽上方的底面与衬底图案的顶面齐平，所述第二停止层在所述沟槽上方的顶面与第一停止层的顶面齐平；
所述第一停止层和所述第二停止层的研磨速率小于沉积膜层。
2.根据权利要求1所述改善虚拟图案碟陷的方法，其特征在于，在沉积膜层上方形成第二停止层之后还包括：
去除衬底图案上方的第二停止层；
去除衬底图案上方及过渡区上方高于第一停止层的沉积膜层，以及沟槽侧面的第二停止层；
去除沟槽底面上方高于衬底图案顶面的沉积膜层；
去除第一停止层和沟槽底面上方的第二停止层，露出衬底图案顶部。
3.根据权利要求2所述改善虚拟图案碟陷的方法，其特征在于，去除衬底图案上方的第二停止层的方法为深度CMP。
4.根据权利要求2所述改善虚拟图案碟陷的方法，其特征在于，去除第一停止层的方法为CMP。
5.根据权利要求1所述改善虚拟图案碟陷的方法，其特征在于，所述第一停止层和第二停止层的材质为硅的氮化层。
6.根据权利要求1所述改善虚拟图案碟陷的方法，其特征在于，所述沉积膜的材质为硅的氧化层。
7.根据权利要求2所述改善虚拟图案碟陷的方法，其特征在于，去除第一停止层和第二停止层的方法为干法刻蚀或湿法刻蚀。
8.根据权利要求1所述改善虚拟图案碟陷的方法，其特征在于，所述第一停止层的厚度为1nm以上，所述第二停止层的厚度为1nm以上。
9.根据权利要求4所述改善虚拟图案碟陷的方法，其特征在于，所述CMP使用高研磨比的研磨液。
10.根据权利要求9所述改善虚拟图案碟陷的方法，其特征在于，所述研磨液对沉积层膜和停止层的研磨比为10:1以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011548032.7A CN114664652A (zh) | 2020-12-23 | 2020-12-23 | 一种改善虚拟图案碟陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011548032.7A CN114664652A (zh) | 2020-12-23 | 2020-12-23 | 一种改善虚拟图案碟陷的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114664652A true CN114664652A (zh) | 2022-06-24 |
Family
ID=82025192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011548032.7A Pending CN114664652A (zh) | 2020-12-23 | 2020-12-23 | 一种改善虚拟图案碟陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114664652A (zh) |
-
2020
- 2020-12-23 CN CN202011548032.7A patent/CN114664652A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923993A (en) | Method for fabricating dishing free shallow isolation trenches | |
| US7452817B2 (en) | CMP method providing reduced thickness variations | |
| US6924236B2 (en) | Manufacturing method of semiconductor device | |
| CN107017161B (zh) | 一种减小sti-cmp过程中碟型凹陷的方法 | |
| KR100552435B1 (ko) | 반도체 웨이퍼 상의 유전체층을 평탄화하는 방법 | |
| JP2003514061A5 (zh) | ||
| CN109755142A (zh) | 键合结构及其形成方法 | |
| US20070032083A1 (en) | Planarization method for manufacturing semiconductor device | |
| JP4202826B2 (ja) | 有機膜の化学的機械的研磨方法および半導体装置の製造方法 | |
| JP4163494B2 (ja) | 半導体素子製造方法 | |
| WO2000002235A1 (en) | Method of planarizing integrated circuits | |
| US6362524B1 (en) | Edge seal ring for copper damascene process and method for fabrication thereof | |
| CN114664652A (zh) | 一种改善虚拟图案碟陷的方法 | |
| US6190999B1 (en) | Method for fabricating a shallow trench isolation structure | |
| JPH07321076A (ja) | 半導体装置の製造方法と研磨装置 | |
| US6387808B1 (en) | Method of correcting topographical effects on a micro-electronic substrate | |
| US6472291B1 (en) | Planarization process to achieve improved uniformity across semiconductor wafers | |
| CN108520863B (zh) | 浅沟槽绝缘结构的制造方法 | |
| US6133114A (en) | Method for fabricating a shallow trench isolation | |
| JPH10125637A (ja) | 半導体装置の製造方法 | |
| US6897121B2 (en) | Method of removing HDP oxide deposition | |
| KR100560307B1 (ko) | 반도체 소자 제조방법 | |
| TWI749907B (zh) | 半導體結構製造方法 | |
| CN101134286A (zh) | 复合式化学机械研磨法与浅沟槽隔离结构的制造方法 | |
| CN102244033B (zh) | 铜互联线大马士革技术中减少铜凹陷的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |