TWI514447B - 藉由使用中間蓋層減少包括取代性閘極電極結構之接觸點的缺陷率 - Google Patents

藉由使用中間蓋層減少包括取代性閘極電極結構之接觸點的缺陷率 Download PDF

Info

Publication number
TWI514447B
TWI514447B TW100110929A TW100110929A TWI514447B TW I514447 B TWI514447 B TW I514447B TW 100110929 A TW100110929 A TW 100110929A TW 100110929 A TW100110929 A TW 100110929A TW I514447 B TWI514447 B TW I514447B
Authority
TW
Taiwan
Prior art keywords
contact
dielectric
forming
electrode metal
metal
Prior art date
Application number
TW100110929A
Other languages
English (en)
Other versions
TW201142927A (en
Inventor
Gerd Marxsen
Jens Heinrich
Original Assignee
Globalfoundries Us Inc
Globalfoundries Dresden Mod 1
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc, Globalfoundries Dresden Mod 1 filed Critical Globalfoundries Us Inc
Publication of TW201142927A publication Critical patent/TW201142927A/zh
Application granted granted Critical
Publication of TWI514447B publication Critical patent/TWI514447B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

藉由使用中間蓋層減少包括取代性閘極電極結構之接觸點的缺陷率
本發明係關於製造積體電路的領域，尤係關於一種包括根據替換柵極方法形成的金屬柵極電極結構的複合積體電路。
在現有的積體電路中，在單一晶片面積上，形成非常多的個別電路元件，例如場效電晶體、電阻、電容與類似元件。典型地，隨著進入每一個新電路世代，這些電路元件的特徵尺寸漸漸減小，就速度與/或功率消耗而言，提供高效能的積體電路。電晶體尺寸的降低對於改善複合積體電路(例如CPU)的裝置效能是重要的。尺寸降低通常造成切換速度增加，因而增進信號處理效能。
隨著半導體為基礎的電路元件(例如電晶體)特徵尺寸縮小，顯著增加製造工藝的整理複雜性以及存寫系統的複雜性，建立半導體為基礎的電路元件與任何其他電路元件的電連接，用以增加電路元件的數量以及明顯增加的封裝密度。結果，典型在複合積體電路中，需要多個堆疊的線路層或金屬化層，其中金屬線與通孔共同建立裝置的電路佈局所需要的電連接。由於整體減少的特徵尺寸，金屬線與通孔的尺寸也持續減小，因而複合金屬化系統需要新的方法與材料。
為了這個理由，銅與所謂的低k介電材料典型用於複合金屬化系統，然而可和半導體設備中處理銅的重要問題相關。已知銅很快擴散在多個材料中，例如二氧化矽、二氧化矽為基礎的低k介電材料與類似物。然而，當銅擴散到例如複合電晶體元件的敏感裝置區域時，銅可明顯改變電晶體特性，以及因而可能最後造成複合半導體裝置的產量損失與信賴度下降。因而，已經在形成複合金屬化系統中發展和製造方法，其中為了確保適當的銅限制，可典型提供銅材料結合適當的傳導與介電障蔽材料。雖然相較於其他材料(例如鋁與類似物)，銅通常可提供很好的電效能以及改善電遷移作用，其他傳導材料與金屬可典型用於直接連接至半導體為基礎的電路元件，為了避免銅擴散至這些半導體裝置中的風險。再者，半導體為基礎的電路元件，例如電晶體與類似物，可典型需要某程度的鈍化，亦即某機械與化學阻抗，以及電晶體結構因而典型包埋在適當的介電材料中，可包括兩個或更多不同的材料層，取決於整體裝置需求。在本發明中，用於鈍化半導體為基礎的電路元件的介電材料亦指為層間介電材料，可因而成為實際半導體為基礎的電路元件與複合金屬化系統之間的適當介面，所述複合金屬化系統通常是由銅與精密低k介電材料組成。為了適當連接電路元件至金屬化系統，因而必須在層間介電材料中提供適當的接觸元件，在一些例子中，提供數個電路元件之間的直接連接，以及也提供電路元件的接觸區域與金屬線的連接或是金屬化系統的第一金屬化層的金屬區域。結合鈍化介電材料與其中形成的接觸元件也可指為半導體的接觸結構或接觸階層。因此，在減少裝置階層中的電路元件尺寸之後，需要使用接觸元件的對應關鍵尺寸，造成非常複雜的圖案化方法，用於形成層間介電材料中的接觸元件。亦即在密集堆疊的裝置區域中，接觸元件的關鍵尺寸可以與電路元件的關鍵尺寸相同程度，因而為了免於過度消耗有價值的晶片面積，也需要關鍵尺寸的第一金屬化層。使用精密微影蝕刻與蝕刻技術，通過第一圖案化所述層間介電材料，典型形成接觸元件，以及後續以適當的傳導材料，例如鎢與類似物，填充接觸開口，如果有需要則可能結合傳導障蔽材料。因此，取決於層間介電材料的厚度，由於開口的側向尺寸為50 nm或更小，必須用非常關鍵的工藝條件形成接觸開口，穿過150 nm或更大的層間介電材料，這取決於整體裝置架構。在提供具有所要的關鍵尺寸的接觸開口之後，為了獲得低接觸阻抗，需要更關鍵的工藝步驟，亦即沈積適當的傳導材料，可靠地填充接觸開口而沒有過度不規則，例如在接觸開口內的空隙。在這方面，應理解在精密應用中，整體信號處理能力可顯著取決於裝置階層與接觸階層中的整體電阻，其中在非常規模化的半導體裝置中，接觸電阻是決定最終電性能的主要因數。在沈積接觸材料之後，必須移除任何過多部分，典型由化學機械拋光(CMP)技術完成，其中適當選擇工藝參數，例如下沈力(downforce)、拋光墊與基板的相對速度，以及特別是泥漿材料的化學性質，有效移除過多材料而不會過度造成其他裝置區域的破壞，例如接觸階層的介電材料與類似物。在移除工藝過程中，從介電表面區域移除傳導材料，提供電性絕緣的接觸元件，因而需要某程度的過度拋光時間，這可取決於整體工藝一致性。也就是必須選擇過度拋光時間(over-polish time)，因而在任何裝置區域，例如密集封裝的裝置區域或是降低封裝密度的裝置區域中，可靠地移除過多材料。在移除工藝中，重要的是避免過度移除介電材料，這可使用高選擇性泥漿材料完成，因而提供與傳導材料的化學反應，而不會過度影響介電材料。
電晶體元件的關鍵尺寸持續縮小已經造成40 nm或更小的場效電晶體的最小柵極長度。如衆所知，非常短通道長度的電晶體需要額外測量，用來保留通道區域的可控制性，這已經由減少柵極介電材料的厚度而解決，柵極介電材料將場效電晶體的柵極電極結構與下層通道區域分開。因此，通過減少柵極介電材料的厚度，可增加電極與通道區域之間的電容耦合，因而結合汲極與源極區域非常複雜的摻質狀況，能夠適當控制傳導通道，所述傳導通道是在施加適當控制電壓至柵極電極後，形成在通道區域中。由於使用二氧化矽作為基本材料用於矽基礎通道上形成的柵極絕緣層有許多優點，二氧化矽為基礎的介電材料已經被廣泛作為柵極介電材料。然而，對於約1.5 nm或更小厚度，精密電晶體中對應的柵極漏電流可達到許多複合半導體裝置型式不再可接受的值。為了這個理由，已經發展新的方法，其中可用自身對準方式提供汲極與源極區域，如同多晶矽/二氧化矽柵極電極結構，同時增加柵極介電材料的有效厚度，而提供1.5 nm或更小的氧化物均等厚度。為了達到這個目的，可將所謂的高k介電材料，亦即介電常數10.0或更高的介電材料，合併至精密電晶體的柵極絕緣層，用來減少漏電流，提供所想到的電容耦合。再者，用超傳導性金屬替換多晶矽材料，可更增進柵極電極結構的效能，因而通常降低柵極電阻並且也避免在柵極介電材附近產生消耗區，這在多晶矽為基礎的柵極電極結構中典型可見。
在早期製造階段中提供高k介電材料結合含金屬電極材料，可造成顯著的困難，例如調整適當的工作函數以及保留貫穿整體工藝流程的值。因此，在非常成名的方法中，亦即所謂的替換柵極方法，柵極電極結構的形成可與習知的多晶矽柵極電極高度相容，以及可在非常末期製造階段，亦即在完成基礎電晶體結構與在層間介電材料中側向包埋柵極電極結構之後，提供高傳導電極金屬，可能結合任何工作函數調整物種以及高k介電材料。在這個製造階段中，移除多晶矽材料，在柵極電極結構中，形成開口或溝渠，以及可在柵極開口中，填充任何適當的材料系統。例如，常可使用高傳導電極金屬，例如鋁，用來得到高k金屬柵極電極結構的低電阻。因此，在這個替換柵極方法的最終階段，必須沈積電極金屬，並且接著需要移除任何過多部分，典型是由CMP工藝完成的。然而，特別是替換柵極方法的最終階段會造成在形成接觸元件之後的顯著缺陷以及甚至裝置失敗，參閱第1a-1f圖的詳細解釋。
第1a圖概示說明製造階段中的半導體裝置100的橫切面。如圖所示，裝置100包括基板101與半導體層102，例如矽為基礎的半導體材料與類似物。當半導體層102下方形成包埋的絕緣材料(未顯示)時，半導體層102與基板101可成為SOI(絕緣體上矽)架構。在其他例子中，至少在初始製造階段中，半導體層102可成為基板101的晶體材料，因而形成大塊(bulk)架構。在半導體層102中與上方，形成多個電晶體150a、150b，其中在所示的範例中，可使用平面電晶體結構。在這個例子中，電晶體150a、150b包括半導體層102內的汲極與源極區域153，以及側向包圍通道區域152，其中在施加適當控制電壓至柵極電極結構130後，形成傳導通道，如前所述。汲極與源極區域153可包括適當的接觸區域，範例中顯示為金屬矽化物區域154。在其他例子中，接觸區域154可以是高摻雜的半導體區域，在後續的製造階段中，例如在完成柵極電極結構130之後，若需要與所要的金屬矽化物材料熱穩定性不相融的任何額外高溫工藝，可接收金屬矽化物，。
可在多晶矽材料的基礎上初始提供柵極電極結構130可，依設計需求而圖案化，用來調整所要的柵極電極結構130的關鍵尺寸，在精密應用中，可以是40 nm或更小。在所示的製造階段中，具有任何適當架構的側壁間隔結構151結合介電材料120可側向包圍柵極電極結構130，所述介電材料120亦可指為層間介電材料，以及可包括兩個或多個個別材料層，例如層121、122，這取決於整體工藝與裝置需求。例如，層121可為氮化矽為基礎的材料，而層122可包括二氧化矽，可經常作為包埋精密半導體裝置中半導體為基礎的電路元件。柵極電極結構130可包括柵極絕緣層131，可包括高k介電材料，例如鉿氧化物、鉿矽氧化物、鋯氧化物與類似物。如圖所示，柵極介電材料131也可形成在柵極電極結構130的側壁上，而在其他例子中，柵極介電材料可僅形成在柵極開口130o的底部。再者，在所示的範例中，可提供含金屬材料層132，例如鑭、鋁或類似物，以及可合併至適當的金屬物種，用來調整柵極電極結構130的工作函數。最後，可提供高傳導電極金屬133，例如鋁、鋁鈦或類似物的鋁合金，用來作為低歐姆電極材料。
可用後續工藝方法形成第1a圖的半導體裝置100。提供適當的絕緣結構(未顯示)，在半導體層102中形成適當的主動區域(未顯示)，用來側向勾畫所述主動區域。而後，提供材料層的適當堆疊，例如二氧化矽、多晶矽層結合其他材料，例如介電覆蓋層、應遮罩材料或類似物，形成柵極電極結構130，這是裝置100的後續工藝需要的。接著，可使用精密微影蝕刻與蝕刻技術，用來圖案化柵極電極結構130，類似使用二氧化矽/多晶矽柵極電極結構而沒有任何精密高k材料的習知工藝方法。在其他方法中，可在此早期製造階段中，提供高k介電材料結合傳導覆蓋材料與矽材料。在柵極電極結構的圖案化之後，例如具有關鍵長度40 nm或更小，在任何適當工藝流程的基礎上，繼續其他工藝，用於形成汲極與源極區域13與側壁間隔結構151。在活化摻質與調整汲極與源極區域153的最終摻質狀況的任何高溫工藝之後，可在任何適當矽化技術基礎上，形成金屬矽化物154。接著，形成材料120，例如沈積層121、122，可包含高應變介電材料的沈積，用於進一步促進電晶體150a、150b中的一個或兩個的效能。而後，可將材料120平面化，最後暴露柵極電極結構130中的多晶矽材料，而後以高選擇性蝕刻化學移除，因而形成柵極開口130o。應理解若認為適當，也可至少部分移除在柵極開口130o底部的任何介電材料，以及而後可沈積高k介電材料131。在其他例子中，在早期製造階段中，已經提供高k介電材料。如果需要，用任何適當的沈積技術，沈積材料層132，接著可用濺鍍沈積、電化學沈積或類似方法，沈積電極金屬133。為了可靠地填充柵極開口130o，典型需要某程度的過度填充，如第1a圖虛線所示。接著，用化學機械拋光工藝103，移除層13以及可能層132的任何過多材料，其中較佳為移除層133的材料。如上所述，典型地使用適當的泥漿材料，亦即含有化學活性成分的溶液，同時也提供磨蝕，提供重要的物理成分用來移除材料133與132。例如，當移除鋁材料或是鋁合金，可使用典型礬土，亦即氧化鋁，作為磨蝕顆粒的適當材料，然而，特別是在移除工藝103的最終階段，當典型兩個不同金屬物種，例如層133的金屬與層132的金屬成分待拋光時，會傾向于凝聚成塊。因此，除了由介電材料120中的礬土顆粒造成的任何微刮痕之外，亦即在移除非常薄的介電材料131之後，增加的礬土顆粒凝聚塊會造成材料122的裂縫，如124所指。由於必須使用對應的過度拋光時間，可靠地移除任何金屬殘留，在移除工藝103過程中，會產生許多的裂縫124。
在移除工藝103之後，層間介電材料120側向包埋柵極電極結構130，而另一方面，高傳導柵極電極結構130具有暴露的金屬表面區域，因而能與金屬化系統的任何金屬區域接觸。另一方面，汲極與源極區域153中的接觸區域154需要接觸元件延伸穿過層間介電材料120，然而，其中相對於許多其他的習知方法，可形成這些接觸元件穿過現代薄的介電材料，因而避免過度的縱深比(aspect ratio)，以及因而允許具有降低側向尺寸的接觸開口的圖案化。
第1b圖概示描述進一步製造階段中的半導體裝置100。在層間介電材料120上，形成蝕刻罩幕104，例如阻抗遮罩或類似物，並且適當建構用以定義材料120中形成的接觸開口123的側向尺寸與位置。由於接觸開口123的高度實質受限於柵極電極結構130的高度，所以可以達到所要減少的側向尺寸，因而可提供具有增加封裝密度的半導體裝置100。亦即可選擇電晶體150a、150b的側向偏離，用以符合圖案化能力，用於形成接觸開口120，穿過實質高度對應於柵極電極結構130高度的層120。可用任何適當的微影蝕刻技術為基礎，提供蝕刻遮罩104。而後，使用適當的蝕刻順序，用以蝕刻穿過材料122與121，用來最後暴露接觸區域154中的金屬矽化物。而後，移除蝕刻遮罩104，以及如果需要，則可使用適當的清除工藝。
第1c圖概示說明在上述工藝順序之後的半導體裝置100的俯視圖。如圖所示，提供多個柵極電極結構130，以及適當定位接觸開口123，用來提供所需要的電接觸至電晶體150a、150b，如第1a與1b圖所示。再者，如圖所示，裂縫124可能更多或更少，其中一些裂縫124可在兩個接觸開口123之間延伸，如第1c圖左側所示。
第1d圖概示說明進一步製造階段中裝置100的橫切面。如圖所示，可在介電材料120上方以及接觸開口123內，形成接觸材料126，可能結合傳導障蔽材料127。例如，接觸材料126可包括鎢，而傳導障蔽材料127可包括鈦、氮化鈦或類似物。可用任何適當沈積技術，例如CVD或類似方法，提供材料126、127。
第1e圖概示說明包括化學機械拋光工藝的進一步移除工藝105過程中的裝置100。在工藝105過程中，如果有提供(參閱第1d圖)，移除層126與127任何過多的材料，如上所述。典型地，必須選擇特定的泥漿材料，用來在拋光工藝105過程中提供所要的選擇性程度。然而，在工藝105的最終相過程中，至少有兩種不同金屬，亦即電極金屬133，例如鋁、鋁合金或類似物，以及接觸材料126，例如鎢的形式。因此，由於金屬133、126的不同電化學作用，這些材料對於所使用的泥漿有不同的“反應”，可造成在工藝105的最終相過中有不同程度的材料移除。在一些例子中，在最終拋光相過程中，可在一種金屬形式中發現金屬凝聚塊，而在另一種金屬形式中發現明顯的金屬消耗。再者，為了提供電絕緣接觸元件125，由於必須有一些過度拋光時間，因此回應所使用泥漿材料的對應差別造成金屬消耗，例如在接觸元件125造成金屬消耗。在另一方面，先前產生的裂縫124仍被接觸材料填充，因而提供有效的“漏電路徑(leakage path)”。
第1f圖概示說明在第1e圖拋光工藝後的半導體裝置100。如圖所示，一些接觸元件125可包含不規則，例如消耗區域125a，可造成接觸電阻明顯增加。另一方面，金屬填充的裂縫，例如第1f圖左側的裂縫124，可連接兩個接觸元件125，因而將這些接觸125短路，甚至造成裝置100的總失敗。
因此，在接觸方法中使用介電材料120用於形成高度降低的接觸元件，上述的習知方法形成明顯的缺陷與裝置錯誤，這會造成產率下降。在一些習知方法中，在第1e圖的移除工藝105過程中，可使用超泥漿材料，然而，需要努力研究與發展以得到適當的化學溶液，否則很難達到兩種不同金屬材料化學反應之間的理想平衡。再者，金屬填充的裂縫也會造成明顯的接觸錯誤。
根據以上所述的狀況，本發明揭露內容是關於工藝方法，其中可在替換柵極方法中，形成縱深比降低的接觸元件，同時避免或至少減少上述一或多個問題的效應。
一般而言，本發明提供製造技術，其中可在有精密高k金屬柵極電極結構存在下，形成接觸元件，其中遮罩金屬柵極電極可減少金屬移除工藝造成的任何缺陷，而不會使層間介電材料中形成的接觸開口的縱深比過度增加。同時，遮罩材料可靠地填充在較早製造程式中已經產生的任何裂縫，因而降低產生額外漏電路徑的風險，而在替換柵極方法過程中使用已經建立的拋光為基礎的移除工藝。在本發明揭露的一些部分中，可同時使用遮罩材料作為硬遮罩，用於蝕刻接觸開口，因而貢獻非常有效率的整體工藝流程，而不增加所得接觸開口的縱深比。
本發明揭露的方法包括在電晶體的柵極電極結構上方，形成介電覆蓋層，所述柵極電極結構是形成在半導體區域上方。柵極電極結構側向包埋在層間介電材料中，以及包括高k介電材料與電極金屬。所述方法更包括形成從柵極電極結構側向偏移的接觸開口，延伸穿過所述介電覆蓋層與層間介電材料。所述方法更包括在接觸開口中形成接觸材料，以及移除所述接觸材料的過多部分，暴露所述介電覆蓋層。此外，所述方法包括進行移除工藝，暴露柵極電極結構的電極金屬。
本發明揭露的另一方法包括在電晶體的柵極電極結構的開口中形成電極金屬，其中所述柵極電極結構側向包埋在介電材料中。所述方法更包括進行第一移除工藝，移除電極金屬的過多部分。再者，所述方法包括在所述電極金屬與介電材料上方形成介電覆蓋層。此外，所述方法包括在介電覆蓋層與介電材料中形成接觸開口，不暴露所述電極金屬，其中所述接觸開口連接至汲極區域與源極區域其中之一。再者，所述方法包括在接觸開口中與介電層上方，形成接觸金屬。所述方法更包括進行第二移除工藝，移除所述接觸金屬的過多部分。
本發明揭露的另一方法包括在介電材料與柵極電極結構的電極金屬上方，形成介電蝕刻遮罩，柵極電極結構的電極金屬側向包埋在介電材料中。
蝕刻遮罩覆蓋電極金屬，並且包括遮罩開口，用以定義接觸開口的側向位置與尺寸。所述方法更包括使用所述蝕刻遮罩，在介電材料中，形成接觸開口。再者，所述方法包括在所述蝕刻遮罩存在下，用傳導材料填充所述接觸開口，以及至少從所述電極金屬，移除所述蝕刻遮罩。
雖然本發明揭露內容如以下詳細說明與圖式所描述，但應理解以下詳細說明與圖式並非用以限制本發明揭露內容於特定實施例，而是所描述的實施例僅舉例本發明揭露內容的不同部分，本發明的範圍由申請專利範圍定義。
本發明提供製造方法，其中可在裝置幾何基礎上形成接觸元件，由柵極電極結構的高度實質決定，其中可減少整體缺陷，同時可在以建立的移除工藝基礎上，例如CMP，使用可獲得的泥漿材料，移除接觸金屬的過多材料。為了達到這個目的，半導體裝置可接收現代薄介電材料層，可理解作為材料層具有的厚度適應早期製造相過程中產生的任何裂縫的深度，可靠地接合這些裂縫，並且也覆蓋高k金屬柵極電極結構的電極金屬。例如，在一些實施例中，介電覆蓋層也可作為硬遮罩，並且具有厚度約20 nm至數百納米。因此，可繼續其他工藝，亦即形成接觸開口以及用適當傳導材料填充接觸開口，而不過度增加接觸開口的整體縱深比，同時可避免或至少明顯減少錯誤機制，例如裂縫與移除工藝最終相中不同形式傳導材料移除工藝的不同回應。因此，接觸開口以及接觸元件可具有減小的關鍵尺寸，並且可用於精密半導體裝置，所述精密半導體裝置包含具有關鍵尺寸40 nm或更小的電路元件，例如30 nm的電路元件。
參閱第2a-2f圖更詳細的實施例，其中若需要，也請參閱第1a-1f圖。應理解特別是可參閱第1圖的製造技術以及包含高k金屬柵極電極結構的精密電晶體的特性與特徵。
第2a圖概示說明半導體裝置200的橫切面，包括基板201、半導體層202，其中與其上方可提供電晶體元件250a、250b。電晶體250a、250b可包括柵極電極結構230、汲極與源極區域253、通道區域252以及接觸區域254。在這個製造階段中的柵極電極結構230可為高k金屬柵極電極結構，可包括高k介電材料231與電極金屬233，可能結合功率函數金屬232或任何其他形式的傳導障蔽或蝕刻停止材料，例如氮化鈦、氮化鉭或類似物。電晶體250a、250b可為精密平面電晶體裝置，其中關鍵尺寸，亦即柵極電極結構230的長度可為40 nm或更小。應理解考慮所描述的元件特性，當參閱第1a圖描述類似元件時，如前所述可使用參考裝置100相同的標準。
同樣地，半導體裝置200可包括層間介電材料220，其中柵極電極結構230被側向包埋如前所述，參閱半導體裝置100。例如，介電材料220可包括兩個或多個個別材料層，例如材料221，例如包括氮化矽，以及材料層222，例如二氧化矽層或類似物。如圖所示，介電材料220與柵極電極結構230具有實質相同高度。再者，可在介電材料220與柵極電極結構230上方，形成介電覆蓋層或遮罩層210。遮罩層210可包括適當的介電材料，例如氮化矽、氧氮化矽、二氧化矽或類似。在其他例子，可使用其他材料例如聚合物材料或類似物，只要這些材料禁得起後續工藝的工藝條件，例如沈積工藝與後續材料移除工藝。在其他實施例中，材料210可包括兩個或多個材料層，在後續工藝過程中可作為硬遮罩材料。例如，在這例子中可使用無定形碳、氧氮化矽或類似物。
可用任何適當的製造技術為基礎，形成半導體裝置200，用於提供電晶體250a、250b與介電材料220。例如，可使用如前所述的相同工藝技術與材料，參考半導體裝置100。因此，在一些實施例中，在沈積介電材料220之後，可使用替換柵極方法，以及任何置放支援材料可至少由電極金屬233替換，可能結合額外的金屬材料232與高k介電層231。而後，材料233的任何過多部分可能與材料232可由任何適當移除工藝移除，例如工藝103，參考第1a圖所述。因此，可使用任何適當的工藝方法，然而會造成產生一些表面不規則，例如介電材料220中的裂縫224，如前所述。然而，相對于習知方法，裂縫224的存在不會負面影響後續工藝。為了達到這個目的，為了形成介電覆蓋層或遮罩曹210，可使用沈積工藝211，例如CVD技術、旋塗(spin-on)技術或類似方法。如前所述，層210厚度約為20 nm至數百納米，這取決於在移除工藝之後層220的表面狀況。亦即典型選擇層210的厚度大於裂縫224的最大深度，因而確保用介電材料可靠填充裂縫224。取決於所使用的沈積技術，可使用拋光工藝，提供層210的抄表面狀況。
第2b圖概示說明進一步制階段中的半導體裝置200。如圖所示，為了決定介電材料220與介電覆蓋層210中所形成接觸開口223的側向尺寸與位置，可提供蝕刻遮罩204，例如用電阻材料形式。為了達到這個目的，可使用任何適當的微影蝕刻技術。而後，可使用任何的蝕刻工藝，用以蝕刻穿過層210以及穿過層220，因而最終暴露部分的接觸區域254。為了達到這個目的，可使用任何適當的工藝方法。例如，介電覆蓋層210可與材料222具有類似的蝕刻作用，因而可使用以建立的蝕刻方法。在其他例子中，可使用適當的蝕刻化學，用來蝕刻穿過層210，以及可使用後續已建立的蝕刻參數，用於蝕刻穿過介電材料220。
第2c圖是根據另一實施例，概示說明半導體裝置200，其中可使用層210作為蝕刻遮罩。亦即可將層210的介電材料圖案化，用來接收對應於接觸開口223的個別遮罩開口210a。為了達到這個目的，可使用電阻遮罩，用於圖案化層210，而後在移除電阻材料之後，作為實際蝕刻遮罩。例如，層210可包括無定形碳，可能結合氧氮化矽或類似物，因而厚度減少的層210可提供足夠的蝕刻阻抗，可靠地形成具有理想側向尺寸的接觸開口223。另一方面，電極金屬233可被層210覆蓋，以及除了對應於接觸開口223的區域內的任何裂縫部分之外，裂縫224也可被接合。亦即在圖案化層210之後，可暴露定位在開口210內的任何裂縫部分。在其他例子中，蝕刻遮罩210可以是聚合物材料，所述聚合物材料可在高非一致方法(highly non-conformal manner)且在後續接觸材料的沈積過程中可用於承受工藝條件。
在形成接觸開口223之後，可用任何適當的沈積技術為基礎，例如CVD、電化學沈積、濺鍍沈積或任何結合，沈積一或多個傳導材料，而可有層210因而可靠接合裂縫224並且覆蓋電極金屬233。在一些實施例中，相較於電極金屬233，沈積在開口223中的接觸材料可具有不同的材料組成，因而對於選擇柵極電極結構230與開口223中接觸元件的適當材料，具有高選擇彈性。在其他例子中，可使用與電極金屬233類似或是相同材料用於接觸元件。
第2d圖概示說明具有接觸材料226的半導體裝置200，接觸材料226例如鎢、鋁、鋁合金或類似物，形成在接觸開口223中或是介電覆蓋層210上方。應理解如果有需要，可提供一或多個額外材料層，例如傳導障蔽材料或類似物，如前所述以及參考半導體裝置100。再者，裝置200可用於材料移除工藝205，在一些實施例中包括化學機械工藝，其中適當選擇泥漿材料，使得有效移除層226的過多部分。由於提供介電覆蓋層210，可使用已建立的泥漿材料，層210可作為停止層，或是在移除工藝205的最終階段中，層210可至少避免材料226與233的直接接觸。因此，在移除層226過多部分的過程中，可使用已建立的材料系統與CMP方法。
第2e圖概示說明移除工藝205最終相中的半導體裝置200，其中可從層210移除傳導材料226不需要的部分，因而形成電性絕緣的接觸元件225。因此，由於材料層210的存在，可避免工藝205環境與電極金屬233的過度交互作用。在一些實施例中，可以適當過度拋光時間進行工藝205，產生某程度的碟狀225d，而層210仍可靠地覆蓋電極金屬233。在此方法中，用電極金屬233，在柵極電極結構230中達到接觸元件225中金屬226的類似高度程度。在其他例子中，例如在工藝205過程中，當材料210與金屬226具有類似的移除速度時，可避免明顯程度的碟狀。
第2f圖概示說明在進一步階段中的裝置200，其中為了暴露柵極電極結構230的電極金屬233，可移除介電路覆蓋層210。為了達到這個目的，在一些實施例中，可進行移除工藝206，用“溫和”的工藝參數，例如下沈力或類似參數，與任何適當的泥漿材料進行拋光工藝，因而有效移除材料210，而不過度破壞柵極電極結構230與接觸元件225中的金屬。應理解在工藝206過程中，選擇工藝參數，因而用任何工藝方法移除與任何金屬材料不會過度反應的介電材料，移除材料210。再者，由於在習知方法中，必須從介電表面部分穩定移除實質連續的金屬層，所以相較於第1e圖所述的移除工藝105，工藝206過程的狀況相當不同，其中然而在典型不同方式中，所使用的泥漿可明顯與任何金屬材料作用。再者，由於任何的金屬殘留會造成過度的漏電路徑，所以需要明顯的過度拋光時間。另一方面，在第2f圖中，雖然最終暴露電極金屬233，選擇工藝條件，移除層210的介電材料，不實質影響元件225與230中的金屬材料。另一方面，如果有需要，可在後續清除工藝的基礎上，有效移除例如柵極電極結構230中的任何介電殘留物。
在其他實施例中，移除工藝206可以是第2e圖中工藝205的過度拋光時間，其中持續移除層210，同時也減少接觸元件225的高度，可在非常進階相中暴露電極金屬233，其中已經移除接觸元件225的任何過多材料。因此，在這例子中，也可達到更好的工藝條件。
第2g圖概示說明材料移除工藝206a過程中的半導體裝置200，所述材料移除工藝206a包括選擇性蝕刻步驟，用來移除層210。在這例子中，層210可具有任何適當材料組成，用來對於材料220與元件225與230的傳導材料有選擇性移除。例如，可使用有效的濕化學蝕刻方法，例如用於移除聚合物材料或類似物。另一方面，對於多種金屬材料，任何此種蝕刻化學具有明顯降低的蝕刻速率，因而不會過度減少接觸元件225與電極金屬233的高度。如前所述，當認為對應於層210厚度的接觸元件225額外高度不適當時，在一些程度度的碟狀基礎上已經提供有適當高度的接觸元件225，在蝕刻工藝206a的基礎上移除層210。
在其他例子中，工藝206a可包括適當地等離子輔助蝕刻方法。應理解蝕刻工藝206a過程中也可暴露裂縫224，然而，在這例子中，由於提供另一介電材料，例如用於在介電材料220上方形成金屬化層，因此不會負面影響進一步的工藝。
因此，本發明揭露內容提供製造技術，其中在圖案化層間介電材料之後覆蓋精密高k金屬柵極電極結構的電極金屬，以及用適當的傳導材料再度填充接觸開口，可減少或完全避免接觸元件中裂縫與/或材料消耗所造成的缺陷率。結果，在沈積接觸材料之前，可用介電材料可靠地填充任何裂縫，以及後續移除接觸材料任何過多部分不會造成與電極金屬的過度交互作用。
對於熟知此技藝的人士來說，參考本發明的詳細說明之後，本發明揭露內容的其他修飾與變化是明顯的。因此，本發明的詳細說明僅是為了教導熟知此技藝的人士如何實行實施例。應理解本發明顯示與描述的內容是呈現較佳的實施例。
100、200．．．半導體裝置
101、201．．．基板
102、202．．．半導體層
103．．．化學機械拋光工藝
104．．．蝕刻罩幕
105、205、206a．．．移除工藝
120、220．．．層間介電材料
121、122．．．沉積層
123、223．．．接觸開口
124、224．．．裂縫
125、225．．．電絕緣接觸元件
125a．．．消耗區域
126、127、226．．．接觸材料
130、230．．．柵極電極結構
130o．．．柵極開口
131、231．．．柵極介電材料
132．．．金屬材料層
133、233．．．電極金屬
150a、150b、250a、250b．．．電晶體
151．．．側壁間隔結構
152、252．．．通道區域
153、253．．．汲極與源極區域
154、254．．．接觸區域
210．．．介電覆蓋層
211．．．沈積工藝
221、222．．．材料層
225d．．．碟狀
232．．．功率函數金屬
本發明的其他實施例定義在申請專利範圍中，參閱以下詳細說明與附隨圖式，可瞭解本發明內容。
第1a與1b圖概示說明根據習知方法，當在高度與高k金屬柵極電極結構匹配的介電材料中形成接觸開口時的半導體裝置橫切面。
第1c圖概示說明說明根據習知方法，在形成接觸開口的蝕刻工藝之後的半導體裝置俯視圖。
第1d與1e圖概示說明根據習知方法，進一步製造方法中半導體裝置的橫切面，其中移除接觸金屬的過多材料會造成高缺陷率。
第1f圖概示說明根據習知方法，具有缺陷接觸元件的半導體裝置的俯視圖。
第2a圖是根據實施例，概示說明半導體裝置的橫切面，包括替換柵極方法為基礎形成的高k金屬柵極電極結構，具有介電覆蓋層或遮罩層，覆蓋柵極電極結構的電極金屬。
第2b圖是根據實施例，概示說明具有蝕刻遮罩的裝置，用於共同圖案化介電覆蓋層與層間介電材料。
第2c圖是根據另一實施例，概示說明具有圖案化遮罩層的半導體裝置，所述圖案化遮罩層可作為硬遮罩，用於形成接觸開口，而同時可靠地填充任何裂縫以及覆蓋電極金屬。
第2d至2g圖是根據其他實施例，概示說明在進一步製造階段過程中的半導體裝置的橫切面，移除接觸材料的任何過多材料，以及移除至少明顯部分的借電覆蓋材料或蝕刻遮罩。
200．．．半導體裝置
201．．．基板
202．．．半導體層
206a．．．移除工藝
210．．．介電覆蓋層
220．．．層間介電材料
221、222．．．材料層
224．．．裂縫
225．．．電絕緣接觸元件
226．．．接觸材料
230．．．柵極電極結構
233．．．電極金屬
252．．．通道區域
253．．．汲極與源極區域
254．．．接觸區域

Claims (20)

  1. 一種用以製造積體電路的方法，包括以下步驟：形成介電覆蓋層在柵極電極結構上方，以填充在半導體區域上方形成的電晶體的層間介電材料中之至少一孔洞，所述柵極電極結構是側向包埋在層間介電材料中，並且包含高k介電材料與電極金屬；形成從所述柵極電極結構側向偏離的接觸開口，延伸穿過所述介電覆蓋層與所述層間介電材料；在所述接觸開口中，形成接觸材料；移除所述接觸材料的過多部分，用來暴露所述介電覆蓋層；以及進行移除工藝以移除該介電覆蓋層之第一部分，用來暴露所述柵極電極結構的所述電極金屬以及保留在該至少一孔洞之該介電覆蓋層的第二部分。
  2. 如申請專利範圍第1項的方法，其中移除所述接觸材料的過多部分包括進行化學機械抛光工藝。
  3. 如申請專利範圍第1項的方法，其中進行所述移除工藝包括進行抛光工藝。
  4. 如申請專利範圍第1項的方法，其中進行所述移除工藝包括進行蝕刻工藝。
  5. 如申請專利範圍第1項的方法，更包括提供所述柵極電極結構，用以包括放置支援材料用來進行形成所述柵極電極結構，移除所述放置支援材料，形成至少所述電極金屬，以及進行化學機械抛光工藝用來移除所述電極金 屬的過多部分。
  6. 如申請專利範圍第1項的方法，其中形成所述接觸開口包括圖案化所述介電覆蓋層，以及使用所述圖案化的介電覆蓋層作為蝕刻遮罩。
  7. 如申請專利範圍第1項的方法，其中所述電極金屬與所述接觸材料具有不同的材料組合物。
  8. 如申請專利範圍第1項的方法，其中移除所述接觸材料的過多部分以及暴露所述電極金屬包括進行單一化學機械抛光工藝。
  9. 如申請專利範圍第1項的方法，其中在進行所述移除工藝之後，所述電極金屬與所述接觸材料之間的側向距離是40納米(nm)或更小。
  10. 一種用以製造積體電路的方法，包括以下步驟：在電晶體的柵極電極結構的開口中形成電極金屬，所述柵極電極結構側向包埋在介電材料中；進行第一移除工藝，移除所述電極金屬的過多部分；在所述電極金屬與所述介電材料上方，形成介電覆蓋層，以填充在該介電材料中之至少一孔洞；在所述介電覆蓋層與所述介電材料中形成接觸開口，而不暴露所述電極金屬，所述接觸開口連接汲極區域與源極區域其中之一；在所述接觸開口中與所述介電覆蓋層上方，形成接觸金屬；以及 進行第二移除工藝，移除所述接觸金屬的過多部分，其中，該介電覆蓋層的第二部分保留在該至少一孔洞中。
  11. 如申請專利範圍第10項的方法，其中所述進行所述第一移除工藝包括進行第一化學機械抛光工藝。
  12. 如申請專利範圍第11項的的方法，其中所述進行所述第二移除工藝包括進行第二化學機械抛光工藝。
  13. 如申請專利範圍第10項的的方法，更包括在進行所述第二移除工藝之後，暴露所述電極金屬。
  14. 如申請專利範圍第13項的方法，其中暴露所述電極金屬包括進行抛光工藝。
  15. 如申請專利範圍第13項的方法，其中暴露所述電極金屬包括進行蝕刻工藝。
  16. 如申請專利範圍第10項的方法，其中形成所述接觸開口包括在所述介電覆蓋層中形成遮罩開口，以及使用所述遮罩開口作為蝕刻遮罩。
  17. 如申請專利範圍第10項的方法，其中所述接觸開口從所述電極金屬的側向偏移是40納米(nm)或更小。
  18. 一種用以製造積體電路的方法，包括以下步驟：形成介電蝕刻遮罩在介電材料上方，以填充在該介電材料中之至少一孔洞，與側向包埋在所述介電材料中的柵極電極結構的電極金屬上方，所述蝕刻遮罩覆蓋所述電極金屬，以及包括定義接觸開口的側向位置與尺寸的遮罩開口； 使用所述蝕刻遮罩，在所述介電材料中形成所述接觸開口；在所述蝕刻遮罩存在時，用傳導材料填充所述接觸開口；以及至少從所述電極金屬上方移除所述蝕刻遮罩，以移除該蝕刻遮罩之第一部分，以及保留在該至少一孔洞之該蝕刻遮罩之第二部分。
  19. 如申請專利範圍第18項的方法，更包括移除至少部分的所述柵極電極結構，形成所述電極金屬，用以形成柵極開口，在所述介電材料與所述柵極開口上方，形成所述電極金屬的層，以及進行移除工藝，移除所述層的過多部分。
  20. 如申請專利範圍第18項的方法，其中至少從所述電極金屬移除所述蝕刻遮罩包括進行抛光工藝。
TW100110929A 2010-04-30 2011-03-30 藉由使用中間蓋層減少包括取代性閘極電極結構之接觸點的缺陷率 TWI514447B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010028460.2A DE102010028460B4 (de) 2010-04-30 2010-04-30 Verfahren zum Herstellen eines Halbleiterbauelements mit einer reduzierten Defektrate in Kontakten, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist

Publications (2)

Publication Number Publication Date
TW201142927A TW201142927A (en) 2011-12-01
TWI514447B true TWI514447B (zh) 2015-12-21

Family

ID=44786575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100110929A TWI514447B (zh) 2010-04-30 2011-03-30 藉由使用中間蓋層減少包括取代性閘極電極結構之接觸點的缺陷率

Country Status (6)

Country Link
US (1) US8183139B2 (zh)
KR (1) KR20110121589A (zh)
CN (1) CN102237271B (zh)
DE (1) DE102010028460B4 (zh)
SG (1) SG175496A1 (zh)
TW (1) TWI514447B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8401213B2 (en) * 2008-03-31 2013-03-19 Cochlear Limited Snap-lock coupling system for a prosthetic device
US8294202B2 (en) * 2009-07-08 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a semiconductor device
US8426300B2 (en) 2010-12-02 2013-04-23 International Business Machines Corporation Self-aligned contact for replacement gate devices
US8658486B2 (en) * 2012-05-23 2014-02-25 International Business Machines Corporation Forming facet-less epitaxy with a cut mask
TWI581316B (zh) * 2013-03-15 2017-05-01 聯華電子股份有限公司 形成金屬矽化物層的方法
CN104241359B (zh) * 2013-06-21 2018-07-10 联华电子股份有限公司 半导体结构及其制作方法
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9449841B2 (en) 2013-12-19 2016-09-20 Taiwan Semicondcutor Manufacturing Company, Ltd. Methods and systems for chemical mechanical polish and clean
US9287372B2 (en) 2013-12-27 2016-03-15 Taiwan Semiconductor Manufacturing Company Limited Method of forming trench on FinFET and FinFET thereof
KR102192848B1 (ko) * 2014-05-26 2020-12-21 삼성전자주식회사 메모리 장치
KR102276642B1 (ko) 2014-07-28 2021-07-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2016048377A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Metal oxide metal field effect transistors (momfets)
US10546854B2 (en) * 2015-06-05 2020-01-28 Globalfoundries Inc. Methods of forming V0 structures for semiconductor devices by forming a protection layer with a non-uniform thickness
US10522365B2 (en) 2016-01-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for reducing scratch defects in chemical mechanical planarization
US10453751B2 (en) * 2017-02-14 2019-10-22 Globalfoundries Inc. Tone inversion method and structure for selective contact via patterning

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1211716A2 (en) * 2000-12-04 2002-06-05 Sharp Kabushiki Kaisha Semiconductor device and fabrication process therefor using a dummy gate
US6887747B2 (en) * 2000-07-11 2005-05-03 Kabushiki Kaisha Toshiba Method of forming a MISFET having a schottky junctioned silicide
US20090023261A1 (en) * 2007-07-20 2009-01-22 Sony Corporation Method for manufacturing semiconductor device
US20100052075A1 (en) * 2008-08-26 2010-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating a first contact structure in a gate last process

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266749B1 (ko) 1997-06-11 2000-09-15 윤종용 반도체 장치의 콘택 플러그 형성 방법
US6228760B1 (en) * 1999-03-08 2001-05-08 Taiwan Semiconductor Manufacturing Company Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish
US6365464B1 (en) * 1999-05-25 2002-04-02 Taiwan Semiconductor Manufacturing Company Method to eliminate shorts between adjacent contacts due to interlevel dielectric voids
FR2810157B1 (fr) * 2000-06-09 2002-08-16 Commissariat Energie Atomique Procede de realisation d'un composant electronique a source, drain et grille auto-allignes, en architecture damascene
US6486049B2 (en) * 2001-04-30 2002-11-26 Motorola, Inc. Method of fabricating semiconductor devices with contact studs formed without major polishing defects
US7078282B2 (en) * 2003-12-30 2006-07-18 Intel Corporation Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films
JP2010205908A (ja) * 2009-03-03 2010-09-16 Toshiba Corp 半導体装置およびその製造方法
US8202776B2 (en) * 2009-04-22 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for protecting a gate structure during contact formation
US8530971B2 (en) * 2009-11-12 2013-09-10 International Business Machines Corporation Borderless contacts for semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6887747B2 (en) * 2000-07-11 2005-05-03 Kabushiki Kaisha Toshiba Method of forming a MISFET having a schottky junctioned silicide
EP1211716A2 (en) * 2000-12-04 2002-06-05 Sharp Kabushiki Kaisha Semiconductor device and fabrication process therefor using a dummy gate
US20090023261A1 (en) * 2007-07-20 2009-01-22 Sony Corporation Method for manufacturing semiconductor device
US20100052075A1 (en) * 2008-08-26 2010-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating a first contact structure in a gate last process

Also Published As

Publication number Publication date
CN102237271B (zh) 2013-12-25
US20110269303A1 (en) 2011-11-03
DE102010028460B4 (de) 2014-01-23
US8183139B2 (en) 2012-05-22
CN102237271A (zh) 2011-11-09
SG175496A1 (en) 2011-11-28
DE102010028460A1 (de) 2011-11-03
KR20110121589A (ko) 2011-11-07
TW201142927A (en) 2011-12-01

Similar Documents

Publication Publication Date Title
TWI514447B (zh) 藉由使用中間蓋層減少包括取代性閘極電極結構之接觸點的缺陷率
US8835245B2 (en) Semiconductor device comprising self-aligned contact elements
US7511349B2 (en) Contact or via hole structure with enlarged bottom critical dimension
TWI557809B (zh) 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備以及製造半導體裝置的方法
US9184095B2 (en) Contact bars with reduced fringing capacitance in a semiconductor device
US20120153405A1 (en) Semiconductor Device Comprising a Contact Structure with Reduced Parasitic Capacitance
US6479382B1 (en) Dual-sided semiconductor chip and method for forming the chip with a conductive path through the chip that connects elements on each side of the chip
US6406996B1 (en) Sub-cap and method of manufacture therefor in integrated circuit capping layers
US8658494B2 (en) Dual contact metallization including electroless plating in a semiconductor device
CN113764337B (zh) 导电插塞的制造方法及半导体结构
US6319820B1 (en) Fabrication method for dual damascene structure
JP4057762B2 (ja) 半導体装置の製造方法
US20090294921A1 (en) Semiconductor device comprising metal lines with a selectively formed dielectric cap layer
US6404055B1 (en) Semiconductor device with improved metal interconnection and method for forming the metal interconnection
US10903117B2 (en) Fabricating vias with lower resistance
US6977216B2 (en) Method for forming metal wire in semiconductor device
JP2003115488A (ja) 半導体装置の製造方法
US6699785B2 (en) Conductor abrasiveless chemical-mechanical polishing in integrated circuit interconnects
JP2000058638A (ja) 半導体装置及びその製造方法
KR100605230B1 (ko) 반도체 소자의 브리지 방지 방법
US20020086475A1 (en) Zero overlap contact/via with metal plug
KR100671558B1 (ko) 반도체 소자의 금속 배선 형성방법 및 그 반도체 소자
KR20110071267A (ko) 반도체 소자의 금속배선 및 그 제조방법
US6426297B1 (en) Differential pressure chemical-mechanical polishing in integrated circuit interconnects
KR100800649B1 (ko) 반도체 소자의 제조 방법