CN102237271B - 形成具有介电覆盖层的半导体装置的方法 - Google Patents

形成具有介电覆盖层的半导体装置的方法 Download PDF

Info

Publication number
CN102237271B
CN102237271B CN2011101149842A CN201110114984A CN102237271B CN 102237271 B CN102237271 B CN 102237271B CN 2011101149842 A CN2011101149842 A CN 2011101149842A CN 201110114984 A CN201110114984 A CN 201110114984A CN 102237271 B CN102237271 B CN 102237271B
Authority
CN
China
Prior art keywords
covering layer
semiconductor device
dielectric
dielectric covering
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011101149842A
Other languages
English (en)
Other versions
CN102237271A (zh
Inventor
G·马克森
J·海因里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Publication of CN102237271A publication Critical patent/CN102237271A/zh
Application granted granted Critical
Publication of CN102237271B publication Critical patent/CN102237271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种形成具有介电覆盖层的半导体装置的方法。在半导体装置中形成超接触组件，其中可使用精密替换栅极方法。为了达到这个目的，在图案化所述层间介电材料之前，提供介电覆盖层，因而在沉积接触材料之前，可靠地接合任何先前产生的裂缝，而进行任何过多部分的移除并不会与栅极电极结构的电极金属过度交互作用。因此，可达到显著减少缺陷率。

Description

形成具有介电覆盖层的半导体装置的方法
技术领域
本申请是关于制造集成电路的领域，更特别地，是关于包括根据替换栅极方法形成的金属栅极电极结构的复合集成电路。
背景技术
在现在集成电路中，在单一芯片面积上，形成非常多的个别电路组件，例如场效晶体管、电阻、电容与类似组件。典型地，随着进入每一个新电路世代，这些电路组件的特征尺寸渐渐减小，就速度与/或功率消耗而言，提供高效能的集成电路。晶体管尺寸的降低对于改善复合集成电路，例如CPU，的装置效能是重要的。尺寸降低通常造成切换速度增加，因而增进信号处理效能。
随着半导体为基础的电路组件，例如晶体管，特征尺寸缩小，显着增加制造工艺的整理复杂性以及存写系统的复杂性，建立半导体为基础的电路组件与任何其他电路组件的电连接，用以增加电路组件的数量以及明显增加的封装密度。结果，典型在复合集成电路中，需要多个堆栈的线路层或金属化层，其中金属线与通孔共同建立装置的电路布局所需要的电连接。由于整体减少的特征尺寸，金属线与通孔的尺寸也持续减小，因而复合金属化系统需要新的方法与材料。
为了这个理由，铜与所谓的低k介电材料典型用于复合金属化系统，然而可和半导体设备中处理铜的重要问题相关。已知铜很快扩散在多个材料中，例如二氧化硅、二氧化硅为基础的低k介电材料与类似物。然而，当铜扩散到例如复合晶体管组件的敏感装置区域时，铜可明显改变晶体管特性，以及因而可能最后造成复合半导体装置的产量损失与信赖度下降。因而，已经在形成复合金属化系统中发展府和制造方法，其中为了确保适当的铜限制，可典型提供铜材料结合适当的传导与介电障蔽材料。虽然相较于其他材料，例如铝与类似物，铜通常可提供很好的电效能以及改善电迁移作用，其他传导材料与金属可典型用于直接连接至半导体为基础的电路组件，为了避免铜扩散至这些半导体装置中的风险。再者，半导体为基础的电路组件，例如晶体管与类似物，可典型需要某程度的钝化，亦即某机械与化学阻抗，以及晶体管结构因而典型包埋在适当的介电材料中，可包括两个或更多不同的材料层，取决于整体装置需求。在本申请中，用于钝化半导体为基础的电路组件的介电材料亦指为层间介电材料，可因而成为实际半导体为基础的电路组件与复合金属化系统之间的适当接口，所述复合金属化系统通常是由铜与精密低k介电材料组成。为了适当连接电路组件至金属化系统，因而必须在层间介电材料中提供适当的接触组件，在一些例子中，提供数个电路组件之间的直接连接，以及也提供电路组件的接触区域与金属线的连接或是金属化系统的第一金属化层的金属区域。结合钝化介电材料与其中形成的接触组件也可指为半导体的接触结构或接触阶层。因此，在减少装置阶层中的电路组件尺寸之后，需要使用接触组件的对应关键尺寸，造成非常复杂的图案化方法，用于形成层间介电材料中的接触组件。亦即在密集堆栈的装置区域中，接触组件的关键尺寸可以与电路组件的关键尺寸相同程度，因而为了免于过度消耗有价值的芯片面积，也需要关键尺寸的第一金属化层。使用精密微影蚀刻与蚀刻技术，通过第一图案化所述层间介电材料，典型形成接触组件，以及后续以适当的传导材料，例如屋宇类似物，填充接触开口，如果有需要则可能结合传导障蔽材料。因此，取决于层间介电材料的厚度，由于开口的侧向尺寸为50nm或更小，必须用非常关键的工艺条件形成接触开口，穿过150nm或更大的层间介电材料，这取决于整体装置架构。在提供具有所要的关键尺寸的接触开口之后，为了获得低接触阻抗，需要更关键的工艺步骤，亦即沉积适当的传导材料，可靠地填充接触开口而没有过度不规则，例如在接触开口内的空隙。在这方面，应理解在精密应用中，整体信号处理能力可显着取决于装置阶层与接触阶层中的整体电阻，其中在非常规模化的半导体装置中，接触电阻是决定最终电性能的主要因子。在沉积接触材料之后，必须移除任何过多部分，典型由化学机械抛光(CMP)技术完成，其中适当选择工艺参数，例如下沉力(downforce)、抛光垫与基板的相对速度，以及特别是泥浆材料的化学性质，有效移除过多材料而不会过度造成其他装置区域的破坏，例如接触阶层的介电材料与类似物。在移除工艺过程中，从介电表面区域移除传导材料，提供电性绝缘的接触组件，因而需要某程度的过度抛光时间，这可取决于整体工艺一致性。也就是必须选择过度抛光时间(over-polish time)，因而在任何装置区域，例如密集封装的装置区域或是降低封装密度的装置区域中，可靠地移除过多材料。在移除工艺中，重要的是避免过度移除介电材料，这可使用高选择性泥浆材料完成，因而提供与传导材料的化学反应，而不会过度影响介电材料。
晶体管组件的关键尺寸持续缩小已经造成40nm或更小的场效晶体管的最小栅极长度。如众所知，非常短信道长度的晶体管需要额外测量，用来保留信道区域的可控制性，这已经由减少栅极介电材料的厚度而解决，栅极介电材料将场效晶体管的栅极电极结构与下层信道区域分开。因此，通过减少栅极介电材料的厚度，可增加电极与信道区域之间的电容耦合，因而结合汲极与源极区域非常复杂的掺质状况，能够适当控制传导信道，所述传导信道是在施加适当控制电压至栅极电极后，形成在信道区域中。由于使用二氧化硅作为基本材料用于硅基础通道上形成的栅极绝缘层有许多优点，二氧化硅为基础的介电材料已经被广泛作为栅极介电材料。然而，对于约1.5nm或更小厚度，精密晶体管中对应的栅极漏电流可达到许多复合半导体装置型式不再可接受的值。为了这个理由，已经发展新的方法，其中可用自身对准方式提供汲极与源极区域，如同多晶硅/二氧化硅栅极电极结构，同时增加栅极介电材料的有效厚度，而提供1.5nm或更小的氧化物均等厚度。为了达到这个目的，可将所谓的高k介电材料，亦即介电常数10.0或更高的介电材料，合并至精密晶体管的栅极绝缘层，用来减少漏电流，提供所想到的电容耦合。再者，用超传导性金属替换多晶硅材料，可更增进栅极电极结构的效能，因而通常降低栅极电阻并且也避免在栅极介电材附近产生消耗区，这在多晶硅为基础的栅极电极结构中典型可见。
在早期制造阶段中提供高k介电材料结合含金属电极材料，可造成显着的困难，例如调整适当的工作函数以及保留贯穿整体工艺流程的值。因此，在非常成名的方法中，亦即所谓的替换栅极方法，栅极电极结构的形成可与习知的多晶硅栅极电极高度兼容，以及可在非常末期制造阶段，亦即在完成基础晶体管结构与在层间介电材料中侧向包埋栅极电极结构之后，提供高传导电极金属，可能结合任何工作函数调整物种以及高k介电材料。在这个制造阶段中，移除多晶硅材料，在栅极电极结构中，形成开口或沟渠，以及可在栅极开口中，填充任何适当的材料系统。例如，常可使用高传导电极金属，例如铝，用来得到高k金属栅极电极结构的低电阻。因此，在这个替换栅极方法的最终阶段，必须沉积电极金属，并且接着需要移除任何过多部分，典型是由CMP工艺完成的。然而，特别是替换栅极方法的最终阶段会造成在形成接触组件之后的显着缺陷以及甚至装置失败，参阅图1a-1f的详细解释。
图1a概示说明制造阶段中的半导体装置100的横切面。如图所示，装置100包括基板101与半导体层102，例如硅为基础的半导体材料与类似物。当半导体层102下方形成包埋的绝缘材料(未显示)时，半导体层102与基板101可成为SOI(绝缘体上硅)架构。在其他例子中，至少在初始制造阶段中，半导体层102可成为基板101的晶体材料，因而形成大块(bulk)架构。在半导体层102中与上方，形成多个晶体管150a、150b，其中在所示的范例中，可使用平面晶体管结构。在这个例子中，晶体管150a、150b包括半导体层102内的汲极与源极区域153，以及侧向包围信道区域152，其中在施加适当控制电压至栅极电极结构130后，形成传导通道，如前所述。汲极与源极区域153可包括适当的接触区域，范例中显示为金属硅化物区域154。在其他例子中，接触区域154可以是高掺杂的半导体区域，在后续的制造阶段中，例如在完成栅极电极结构130之后，若需要与所要的金属硅化物材料热稳定性不相融的任何额外高温工艺，可接收金属硅化物，。
可在多晶硅材料的基础上初始提供栅极电极结构130可，依设计需求而图案化，用来调整所要的栅极电极结构130的关键尺寸，在精密应用中，可以是40nm或更小。在所示的制造阶段中，具有任何适当架构的侧壁间隔结构151结合介电材料120可侧向包围栅极电极结构130，所述介电材料120亦可指为层间介电材料，以及可包括两个或多个个别材料层，例如层121、122，这取决于整体工艺与装置需求。例如，层121可为氮化硅为基础的材料，而层122可包括二氧化硅，可经常作为包埋精密半导体装置中半导体为基础的电路组件。栅极电极结构130可包括栅极绝缘层131，可包括高k介电材料，例如铪氧化物、铪硅氧化物、锆氧化物与类似物。如图所示，栅极介电材料131也可形成在栅极电极结构130的侧壁上，而在其他例子中，栅极介电材料可仅形成在栅极开口130o的底部。再者，在所示的范例中，可提供含金属材料层132，例如镧、铝或类似物，以及可合并至适当的金属物种，用来调整栅极电极结构130的工作函数。最后，可提供高传导电极金属133，例如铝、铝钛或类似物的铝合金，用来作为低奥姆电极材料。
可用后续工艺方法形成图1a的半导体装置100。提供适当的绝缘结构(未显示)，在半导体层102中形成适当的主动区域(未显示)，用来侧向勾画所述主动区域。而后，提供材料层的适当堆栈，例如二氧化硅、多晶硅层结合其他材料，例如介电覆盖层、应屏蔽材料或类似物，形成栅极电极结构130，这是装置100的后续工艺需要的。接着，可使用精密微影蚀刻与蚀刻技术，用来图案化栅极电极结构130，类似使用二氧化硅/多晶硅栅极电极结构而没有任何精密高k材料的习知工艺方法。在其他方法中，可在此早期制造阶段中，提供高k介电材料结合传导覆盖材料与硅材料。在栅极电极结构的图案化之后，例如具有关键长度40nm或更小，在任何适当工艺流程的基础上，继续其他工艺，用于形成汲极与源极区域13与侧壁间隔结构151。在活化掺质与调整汲极与源极区域153的最终掺质状况的任何高温工艺之后，可在任何适当硅化技术基础上，形成金属硅化物154。接着，形成材料120，例如沉积层121、122，可包含高应变介电材料的沉积，用于进一步促进晶体管150a、150b中的一个或两个的效能。而后，可将材料120平面化，最后暴露栅极电极结构130中的多晶硅材料，而后以高选择性蚀刻化学移除，因而形成栅极开口130o。应理解若认为适当，也可至少部分移除在栅极开口130o底部的任何介电材料，以及而后可沉积高k介电材料131。在其他例子中，在早期制造阶段中，已经提供高k介电材料。如果需要，用任何适当的沉积技术，沉积材料层132，接着可用溅镀沉积、电化学沉积或类似方法，沉积电极金属133。为了可靠地填充栅极开口130o，典型需要某程度的过度填充，如图1a虚线所示。接着，用化学机械抛光工艺103，移除层13以及可能层132的任何过多材料，其中较佳为移除层133的材料。如上所述，典型地使用适当的泥浆材料，亦即含有化学活性成分的溶液，同时也提供磨蚀，提供重要的物理成分用来移除材料133与132。例如，当移除铝材料或是铝合金，可使用典型矾土，亦即氧化铝，作为磨蚀颗粒的适当材料，然而，特别是在移除工艺103的最终阶段，当典型两个不同金属物种，例如层133的金属与层132的金属成分待抛光时，会倾向于凝聚成块。因此，除了由介电材料120中的矾土颗粒造成的任何微刮痕之外，亦即在移除非常薄的介电材料131之后，增加的矾土颗粒凝聚块会造成材料122的裂缝，如124所指。由于必须使用对应的过度抛光时间，可靠地移除任何金属残留，在移除工艺10过程中，会产生许多的裂缝124。
在移除工艺103之后，层间介电材料120侧向包埋栅极电极结构130，而另一方面，高传导栅极电极结构130具有暴露的金属表面区域，因而能与金属化系统的任何金属区域接触。另一方面，汲极与源极区域153中的接触区域154需要接触组件延伸穿过层间介电材料120，然而，其中相对于许多其他的习知方法，可形成这些接触组件穿过现代薄的介电材料，因而避免过度的纵深比(aspect ratio)，以及因而允许具有降低侧向尺寸的接触开口的图案化。
图1b概示描述进一步制造阶段中的半导体装置100。在层积介电材料120上，形成蚀刻罩幕104，例如阻抗屏蔽或类似物，并且适当建构用以定义材料120中形成的接触开口123的侧向尺寸与位置。由于接触开口123的高度实质受限于栅极电极结构130的高度，所以可以达到所要减少的侧向尺寸，因而可提供具有增加封装密度的半导体装置100。亦即可选择晶体管150a、150b的侧向偏离，用以符合图案化能力，用于形成接触开口120，穿过实质高度对应于栅极电极结构130高度的层120。可用任何适当的微影蚀刻技术为基础，提供蚀刻屏蔽104。而后，使用适当的蚀刻顺序，用以蚀刻穿过材料122与121，用来最后暴露接触区域154中的金属硅化物。而后，移除蚀刻屏蔽104，以及如果需要，则可使用适当的清除工艺。
图1c概示说明在上述工艺顺序之后的半导体装置100的俯视图。如图所示，提供多个栅极电极结构130，以及适当定位接触开口123，用来提供所需要的电接触至晶体管150a、150b，如图1a与1b所示。再者，如图所示，裂缝124可能更多或更少，其中一些裂缝124可在两个接触开口123之间延伸，如图1c左侧所示。
图1d概示说明进一步制造阶段中装置100的横切面。如图所示，可在介电材料120上方以及接触开口123内，形成接触材料126，可能结合传导障蔽材料127。例如，接触材料126可包括钨，而传导障蔽材料127可包括钛、氮化钛或类似物。可用任何适当沉积技术，例如CVD或类似方法，提供材料126、127。
图1e概示说明包括化学机械抛光工艺的进一步移除工艺105过程中的装置100。在工艺105过程中，如果有提供(参阅图1d)，移除层126与127任何过多的材料，如上所述。典型地，必须选择特定的泥浆材料，用来在抛光工艺105过程中提供所要的选择性程度。然而，在工艺105的最终相过程中，至少有两种不同金属，亦即电极金属133，例如铝、铝合金或类似物，以及接触材料126，例如钨的形式。因此，由于金属133、126的不同电化学作用，这些材料对于所使用的泥浆有不同的“反应”，可造成在工艺105的最终相过中有不同程度的材料移除。在一些例子中，在最终抛光相过程中，可在一种金属形式中发现金属凝聚块，而在另一种金属形式中发现明显的金属消耗。再者，为了提供电绝缘接触组件125，由于必须有一些过度抛光时间，因此响应所使用泥浆材料的对应差别造成金属消耗，例如在接触组件125造成金属消耗。在另一方面，先前产生的裂缝124仍被接触材料填充，因而提供有效的“漏电路径(leakage path)”。
图1f概示说明在图1e抛光工艺后的半导体装置100。如图所示，一些接触组件15可包含不规则，例如消耗区域125a，可造成接触电阻明显增加。另一方面，金属填充的裂缝，例如图1f左侧的裂缝124，可连接两个接触组件125，因而将这些接触125短路，甚至造成装置100的总失败。
因此，在接触方法中使用介电材料120用于形成高度降低的接触组件，上述的习知方法形成明显的缺陷与装置错误，这会造成产率下降。在一些习知方法中，在图1e的移除工艺105过程中，可使用超泥浆材料，然而，需要努力研究与发展以得到适当的化学溶液，否则很难达到两种不同金属材料化学反应之间的理想平衡。再者，金属填充的裂缝也会造成明显的接触错误。
根据以上所述的状况，本申请揭露内容是关于工艺方法，其中可在替换栅极方法中，形成纵深比降低的接触组件，同时避免或至少减少上述一或多个问题的效应。
发明内容
一般而言，本申请提供制造技术，其中可在有精密高k金属栅极电极结构存在下，形成接触组件，其中屏蔽金属栅极电极可减少金属移除工艺造成的任何缺陷，而不会使层间介电材料中形成的接触开口的纵深比过度增加。同时，屏蔽材料可靠地填充在较早制造程序中已经产生的任何裂缝，因而降低产生额外漏电路径的风险，而在替换栅极方法过程中使用已经建立的抛光为基础的移除工艺。在本申请揭露的一些部分中，可同时使用屏蔽材料作为硬屏蔽，用于蚀刻接触开口，因而贡献非常有效率的整体工艺流程，而不增加所得接触开口的纵深比。
本申请揭露的方法包括在晶体管的栅极电极结构上方，形成介电覆盖层，所述栅极电极结构是形成在半导体区域上方。栅极电极结构侧向包埋在层间介电材料中，以及包括高k介电材料与电极金属。所述方法更包括形成从栅极电极结构侧向偏移的接触开口，延伸穿过所述介电覆盖层与层间介电材料。所述方法更包括在接触开口中形成接触材料，以及移除所述接触材料的过多部分，暴露所述介电覆盖层。此外，所述方法包括进行移除工艺，暴露栅极电极结构的电极金属。
本申请揭露的另一方法包括在晶体管的栅极电极结构的开口中形成电极金属，其中所述栅极电极结构侧向包埋在介电材料中。所述方法更包括进行第一移除工艺，移除电极金属的过多部分。再者，所述方法包括在所述电极金属与介电材料上方形成介电覆盖层。此外，所述方法包括在介电覆盖层与介电材料中形成接触开口，不暴露所述电极金属，其中所述接触开口连接至汲极区域与源极区域其中之一。再者，所述方法包括在接触开口中与介电层上方，形成接触金属。所述方法更包括进行第二移除工艺，移除所述接触金属的过多部分。
本申请揭露的另一方法包括在介电材料与栅极电极结构的电极金属上方，形成介电蚀刻屏蔽，栅极电极结构的电极金属侧向包埋在介电材料中。
蚀刻屏蔽覆盖电极金属，并且包括屏蔽开口，用以定义接触开口的侧向位置与尺寸。所述方法更包括使用所述蚀刻屏蔽，在介电材料中，形成接触开口。再者，所述方法包括在所述蚀刻屏蔽存在下，用传导材料填充所述接触开口，以及至少从所述电极金属，移除所述蚀刻屏蔽。
附图说明
本申请的其他实施例定义在权利要求书中，参阅以下详细说明与附随图式，可了解本申请内容。
图1a与1b概示说明根据习知方法，当在高度与高k金属栅极电极结构匹配的介电材料中形成接触开口时的半导体装置横切面。
图1c概示说明说明根据习知方法，在形成接触开口的蚀刻工艺之后的半导体装置俯视图。
图1d与1e概示说明根据习知方法，进一步制造方法中半导体装置的横切面，其中移除接触金属的过多材料会造成高缺陷率。
图1f概示说明根据习知方法，具有缺陷接触组件的半导体装置的俯视图。
图2a是根据实施例，概示说明半导体装置的横切面，包括替换栅极方法为基础形成的高k金属栅极电极结构，具有介电覆盖层或屏蔽层，覆盖栅极电极结构的电极金属。
图2b是根据实施例，概示说明具有蚀刻屏蔽的装置，用于共同图案化介电覆盖层与层间介电材料。
图2c是根据另一实施例，概示说明具有图案化屏蔽层的半导体装置，所述图案化屏蔽层可作为硬屏蔽，用于形成接触开口，而同时可靠地填充任何裂缝以及覆盖电极金属。
图2d-2g是根据其他实施例，概示说明在进一步制造阶段过程中的半导体装置的横切面，移除接触材料的任何过多材料，以及移除至少明显部分的借电覆盖材料或蚀刻屏蔽。
具体实施方式
虽然本申请揭露内容如以下详细说明与图式所描述，但应理解以下详细说明与图式并非用以限制本申请揭露内容于特定实施例，而是所描述的实施例仅举例本申请揭露内容的不同部分，本申请的范围由权利要求书定义。
本申请提供制造方法，其中可在装置几何基础上形成接触组件，由栅极电极结构的高度实质决定，其中可减少整体缺陷，同时可在以建立的移除工艺基础上，例如CMP，使用可获得的泥浆材料，移除接触金属的过多材料。为了达到这个目的，半导体装置可接收现代薄介电材料层，可理解作为材料层具有的厚度适应早期制造相过程中产ㄥ的任何裂缝的深度，可靠地接合这些裂缝，并且也覆盖高k金属栅极电极结构的电极金属。例如，在一些实施例中，介电覆盖层也可作为硬屏蔽，并且具有厚度约20nm至数百纳米。因此，可继续其他工艺，亦即形成接触开口以及用适当传导材料填充接触开口，而不过度增加接触开口的整体纵深比，同时可避免或至少明显减少错误机制，例如裂缝与移除工艺最终相中不同形式传导材料移除工艺的不同响应。因此，接触开口以及接触组件可具有减小的关键尺寸，并且可用于精密半导体装置，所述精密半导体装置包含具有关键尺寸40nm或更小的电路组件，例如30nm的电路组件。
参阅图2a-2f更详细的实施例，其中若需要，也请参阅图1a-1f。应理解特别是可参阅图1的制造技术以及包含高k金属栅极电极结构的精密晶体管的特性与特征。
图2a概示说明半导体装置200的横切面，包括基板201、半导体层202，其中与其上方可提供晶体管组件250a、250b。晶体管250a、250b可包括栅极电极结构230、汲极与源极区域253、信道区域252以及接触区域254。在这个制造阶段中的栅极电极结构230可为高k金属栅极电极结构，可包括高k介电材料231与电极金属233，可能结合功率函数金属232或任何其他形式的传导障蔽或蚀刻停止材料，例如氮化钛、氮化钽或类似物。晶体管250a、250b可为精密平面晶体管装置，其中关键尺寸，亦即栅极电极结构230的长度可为40nm或更小。应理解考虑所描述的组件特性，当参阅图1a描述类似组件时，如前所述可使用参考装置100相同的标准。
同样地，半导体装置200可包括层间介电材料220，其中栅极电极结构230被侧向包埋如前所述，参阅半导体装置100。例如，介电材料220可包括两个或多个个别材料层，例如材料221，例如包括氮化硅，以及材料层222，例如二氧化硅层或类似物。如图所示，介电材料220与栅极电极结构230具有实质相同高度。再者，可在介电材料220与栅极电极结构230上方，形成介电覆盖层或屏蔽层210。屏蔽层210可包括适当的介电材料，例如氮化硅、氧氮化硅、二氧化硅或类似。在其他例子，可使用其他材料例如聚合物材料或类似物，只要这些材料禁得起后续工艺的工艺条件，例如沉积工艺与后续材料移除工艺。在其他实施例中，材料210可包括两个或多个材料层，在后续工艺过程中可作为硬屏蔽材料。例如，在这例子中可使用无定形碳、氧氮化硅或类似物。
可用任何适当的制造技术为基础，形成半导体装置200，用于提供晶体管250a、250b与介电材料220。例如，可使用如前所述的相同工艺技术与材料，参考半导体装置100。因此，在一些实施例中，在沉积介电材料220之后，可使用替换栅极方法，以及任何置放支持材料可至少由电极金属233替换，可能结合额外的金属材料232与高k介电层231。而后，材料233的任何过多部分可能与材料232可由任何适当移除工艺移除，例如工艺103，参考图1a所述。因此，可使用任何适当的工艺方法，然而会造成产生一些表面不规则，例如介电材料220中的裂缝224，如前所述。然而，相对于习知方法，裂缝224的存在不会负面影响后续工艺。为了达到这个目的，为了形成介电覆盖层或屏蔽曹210，可使用沉积工艺211，例如CVD技术、旋涂(spin-on)技术或类似方法。如前所述，层210厚度约为20nm至数百纳米，这取决于在移除工艺之后层220的表面状况。亦即典型选择层210的厚度大于裂缝224的最大深度，因而确保用介电材料可靠填充裂缝224。取决于所使用的沉积技术，可使用抛光工艺，提供层210的抄表面状况。
图2b概示说明进一步制阶段中的半导体装置200。如图所示，为了决定介电材料220与介电覆盖层210中所形成接触开口223的侧向尺寸与位置，可提供蚀刻屏蔽204，例如用电阻材料形式。为了达到这个目的，可使用任何适当的微影蚀刻技术。而后，可使用任何的蚀刻工艺，用以蚀刻穿过层210以及穿过层220，因而最终暴露部分的接触区域254。为了达到这个目的，可使用任何适当的工艺方法。例如，介电覆盖层210可与材料222具有类似的蚀刻作用，因而可使用以建立的蚀刻方法。在其他例子中，可使用适当的蚀刻化学，用来蚀刻穿过层210，以及可使用后续已建立的蚀刻参数，用于蚀刻穿过介电材料220。
图2c是根据另一实施例，概示说明半导体装置200，其中可使用层210作为蚀刻屏蔽。亦即可将层210的介电材料图案化，用来接收对应于接触开口223的个别屏蔽开口210a。为了达到这个目的，可使用电阻屏蔽，用于图案化层210，而后在移除电阻材料之后，作为实际蚀刻屏蔽。例如，层210可包括无定形碳，可能结合氧氮化硅或类似物，因而厚度减少的层210可提供足够的蚀刻阻抗，可靠地形成具有理想侧向尺寸的接触开口223。另一方面，电极金属233可被层210覆盖，以及除了对应于接触开口223的区域内的任何裂缝部分之外，裂缝224也可被接合。亦即在图案化层210之后，可暴露定位在开口210内的任何裂缝部分。在其他例子中，蚀刻屏蔽210可以是聚合物材料，所述聚合物材料可在高非一致方法(highly non-conformal manner)且在后续接触材料的沉积过程中可用于承受工艺条件。
在形成接触开口223之后，可用任何适当的沉积技术为基础，例如CVD、电化学沉积、溅镀沉积或任何结合，沉积一或多个传导材料，而可有层210因而可靠接合裂缝224并且覆盖电极金属233。在一些实施例中，相较于电极金属233，沉积在开口223中的接触材料可具有不同的材料组成，因而对于选择栅极电极结构230与开口223中接触组件的适当材料，具有高选择弹性。在其他例子中，可使用与电极金属233类似或是相同材料用于接触组件。
图2d概示说明具有接触材料226的半导体装置200，接触材料226例如钨、铝、铝合金或类似物，形成在接触开口223中或是介电覆盖层210上方。应理解如果有需要，可提供一或多个额外材料层，例如传导障蔽材料或类似物，如前所述以及参考半导体装置100。再者，装置200可用于材料移除工艺205，在一些实施例中包括化学机械工艺，其中适当选择泥浆材料，使得有效移除层226的过多部分。由于提供介电覆盖层210，可使用已建立的泥浆材料，层210可作为停止层，或是在移除工艺205的最终阶段中，层210可至少避免材料226与233的直接接触。因此，在移除层226过多部分的过程中，可使用已建立的材料系统与CMP方法。
图2e概示说明移除工艺205最终相中的半导体装置200，其中可从层210移除传导材料226不需要的部分，因而形成电性绝缘的接触组件225。因此，由于材料层210的存在，可避免工艺205环境与电极金属233的过度交互作用。在一些实施例中，可以适当过度抛光时间进行工艺205，产生某程度的碟状225d，而层210仍可靠地覆盖电极金属233。在此方法中，用电极金属233，在栅极电极结构230中达到接触组件225中金属226的类似高度程度。在其他例子中，例如在工艺205过程中，当材料210与金属226具有类似的移除速度时，可避免明显程度的碟状。
图2f概示说明在进一步阶段中的装置200，其中为了暴露栅极电极结构230的电极金属233，可移除介电路覆盖层210。为了达到这个目的，在一些实施例中，可进行移除工艺206，用“温和”的工艺参数，例如下沉力或类似参数，与任何适当的泥浆材料进行抛光工艺，因而有效移除材料210，而不过度破坏栅极电极结构230与接触组件225中的金属。应理解在工艺206过程中，选择工艺参数，因而用任何工艺方法移除与任何金属材料不会过度反应的介电材料，移除材料210。再者，由于在习知方法中，必须从介电表面部分稳定移除实质连续的金属层，所以相较于图1e所述的移除工艺105，工艺206过程的状况相当不同，其中然而在典型不同方式中，所使用的泥浆可明显与任何金属材料作用。再者，由于任何的金属残留会造成过度的漏电路径，所以需要明显的过度抛光时间。另一方面，在图2f中，虽然最终暴露电极金属233，选择工艺条件，移除层210的介电材料，不实质影响组件225与230中的金属材料。另一方面，如果有需要，可在后续清除工艺的基础上，有效移除例如栅极电极结构230中的任何介电残留物。
在其他实施例中，移除工艺206可以是图2e中工艺205的过度抛光时间，其中持续移除层210，同时也减少接触组件225的高度，可在非常进阶相中暴露电极金属233，其中已经移除接触组件225的任何过多材料。因此，在这例子中，也可达到更好的工艺条件。
图2g概示说明材料移除工艺206a过程中的半导体装置200，所述材料移除工艺206a包括选择性蚀刻步骤，用来移除层210。在这例子中，层210可具有任何适当材料组成，用来对于材料220与组件225与230的传导材料有选择性移除。例如，可使用有效的湿化学蚀刻方法，例如用于移除聚合物材料或类似物。另一方面，对于多种金属材料，任何此种蚀刻化学具有明显降低的蚀刻速率，因而不会过度减少接触组件225与电极金属233的高度。如前所述，当认为对应于层210厚度的接触组件225额外高度不适当时，在一些程度度的碟状基础上已经提供有适当高度的接触组件225，在蚀刻工艺206a的基础上移除层210。
在其他例子中，工艺206a可包括适当地等离子辅助蚀刻方法。应理解蚀刻工艺206a过程中也可暴露裂缝224，然而，在这例子中，由于提供另一介电材料，例如用于在介电材料220上方形成金属化层，因此不会负面影响进一步的工艺。
因此，本申请揭露内容提供制造技术，其中在图案化层间介电材料之后覆盖精密高k金属栅极电极结构的电极金属，以及用适当的传导材料再度填充接触开口，可减少或完全避免接触组件中裂缝与/或材料消耗所造成的缺陷率。结果，在沉积接触材料之前，可用介电材料可靠地填充任何裂缝，以及后续移除接触材料任何过多部分不会造成与电极金属的过度交互作用。
对于熟知此技艺的人士来说，参考本申请的详细说明之后，本申请揭露内容的其他修饰与变化是明显的。因此，本申请的详细说明仅是为了教导熟知此技艺的人士如何实行实施例。应理解本申请显示与描述的内容是呈现较佳的实施例。

Claims (20)

1.一种形成具有介电覆盖层的半导体装置的方法，包括以下步骤： 
在半导体区域上方形成的晶体管的栅极电极结构上方，形成介电覆盖层以填充层间介电材料中至少一个空隙，所述栅极电极结构是侧向包埋在所述层间介电材料中，并且包含高k介电材料与电极金属； 
形成从所述栅极电极结构侧向偏离的接触开口，延伸穿过所述介电覆盖层与所述层间介电材料； 
在所述接触开口中，形成接触材料； 
移除所述接触材料的过多部分，用来暴露所述介电覆盖层；以及 
进行移除工艺以移除所述介电覆盖层的第一部分，用来暴露所述栅极电极结构的所述电极金属并将所述介电覆盖层的第二部分残留在所述至少一个空隙中。 
2.如权利要求1所述的形成具有介电覆盖层的半导体装置的方法，其中移除所述接触材料的过多部分包括进行化学机械抛光工艺。 
3.如权利要求1所述的形成具有介电覆盖层的半导体装置的方法，其中进行所述移除工艺包括进行抛光工艺。 
4.如权利要求1所述的形成具有介电覆盖层的半导体装置的方法，其中进行所述移除工艺包括进行蚀刻工艺。 
5.如权利要求1所述的形成具有介电覆盖层的半导体装置的方法，更包括提供所述栅极电极结构，用以包括放置支持材料用来进行形成所述栅极电极结构，移除所述放置支持材料，形成至少所述电极金属，以及进行化学机械抛光工艺用来移除所述电极金属的过多部分。 
6.如权利要求1所述的形成具有介电覆盖层的半导体装置的方法，其中形成所述接触开口包括图案化所述介电覆盖层，以及使用所述图 案化的介电覆盖层作为蚀刻屏蔽。 
7.如权利要求1所述的形成具有介电覆盖层的半导体装置的方法，其中所述电极金属与所述接触材料具有不同的材料组合物。 
8.如权利要求1所述的形成具有介电覆盖层的半导体装置的方法，其中移除所述接触材料的过多部分以及暴露所述电极金属包括进行单一化学机械抛光工艺。 
9.如权利要求1所述的形成具有介电覆盖层的半导体装置的方法，其中在进行所述移除工艺之后，所述电极金属与所述接触材料之间的侧向距离是40纳米(nm)或更小。 
10.一种形成具有介电覆盖层的半导体装置的方法，包括以下步骤： 
在晶体管的 栅极电极结构的 开口中形成电极金属，所述栅极电极结构侧向包埋在介电材料中； 
进行第一移除工艺，移除所述电极金属的过多部分； 
在所述电极金属与所述介电材料上方，形成介电覆盖层以填充层间介电材料中至少一个空隙； 
在所述介电覆盖层与所述介电材料中形成接触开口，而不暴露所述电极金属，所述接触开口连接汲极区域与源极区域其中之一； 
在所述接触开口中与所述介电覆盖层上方，形成接触金属； 
进行第二移除工艺，移除所述接触金属的 过多部分；以及 
通过移除所述介电覆盖层的第一部分暴露所述电极金属，其中，所述介电覆盖层的第二部分残留在所述至少一个空隙中。 
11.如权利要求10所述的形成具有介电覆盖层的半导体装置的方法，其中所述进行所述第一移除工艺包括进行第一化学机械抛光工艺。 
12.如权利要求11所述的形成具有介电覆盖层的半导体装置的方 法，其中所述进行所述第二移除工艺包括进行第二化学机械抛光工艺。 
13.如权利要求10所述的形成具有介电覆盖层的半导体装置的方法，更包括在进行所述第二移除工艺之后，暴露所述电极金属。 
14.如权利要求13所述的形成具有介电覆盖层的半导体装置的方法，其中暴露所述电极金属包括进行抛光工艺。 
15.如权利要求13所述的形成具有介电覆盖层的半导体装置的方法，其中暴露所述电极金属包括进行蚀刻工艺。 
16.如权利要求10所述的形成具有介电覆盖层的半导体装置的方法，其中形成所述接触开口包括在所述介电覆盖层中形成屏蔽开口，以及使用所述屏蔽开口作为蚀刻屏蔽。 
17.如权利要求10所述的形成具有介电覆盖层的半导体装置的方法，其中所述接触开口从所述电极金属的侧向偏移是40纳米(nm)或更小。 
18.一种形成具有介电覆盖层的半导体装置的方法，包括以下步骤： 
在介电材料与侧向包埋在所述介电材料中的栅极电极结构的电极金属上方，形成介电蚀刻屏蔽以填充在半导体区域上方形成的晶体管的层间介屯材料中至少一个空隙，所述蚀刻屏蔽覆盖所述电极金属，以及包括定义接触开口的侧向位置与尺寸的屏蔽开口； 
使用所述蚀刻屏蔽，在所述介电材料中形成所述接触开口； 
在所述蚀刻屏蔽存在时，用传导材料填充所述接触开口；以及 
至少从所述电极金属上方移除所述蚀刻屏蔽并将部份所述蚀刻屏蔽残留在所述至少一个空隙中。 
19.如权利要求18所述的形成具有介电覆盖层的半导体装置的方 法，更包括移除至少部分的所述栅极电极结构，形成所述电极金属，用以形成栅极开口，在所述介电材料与所述栅极开口上方，形成所述电极金属的层，以及进行移除工艺，移除所述层的过多部分。 
20.如权利要求18所述的形成具有介电覆盖层的半导体装置的方法，其中至少从所述电极金属移除所述蚀刻屏蔽包括进行抛光工艺。 
CN2011101149842A 2010-04-30 2011-04-28 形成具有介电覆盖层的半导体装置的方法 Active CN102237271B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010028460.2 2010-04-30
DE102010028460.2A DE102010028460B4 (de) 2010-04-30 2010-04-30 Verfahren zum Herstellen eines Halbleiterbauelements mit einer reduzierten Defektrate in Kontakten, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist

Publications (2)

Publication Number Publication Date
CN102237271A CN102237271A (zh) 2011-11-09
CN102237271B true CN102237271B (zh) 2013-12-25

Family

ID=44786575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101149842A Active CN102237271B (zh) 2010-04-30 2011-04-28 形成具有介电覆盖层的半导体装置的方法

Country Status (6)

Country Link
US (1) US8183139B2 (zh)
KR (1) KR20110121589A (zh)
CN (1) CN102237271B (zh)
DE (1) DE102010028460B4 (zh)
SG (1) SG175496A1 (zh)
TW (1) TWI514447B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852251B2 (en) * 2008-03-31 2014-10-07 Cochlear Limited Mechanical fixation system for a prosthetic device
US8294202B2 (en) * 2009-07-08 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a semiconductor device
US8426300B2 (en) 2010-12-02 2013-04-23 International Business Machines Corporation Self-aligned contact for replacement gate devices
US8658486B2 (en) * 2012-05-23 2014-02-25 International Business Machines Corporation Forming facet-less epitaxy with a cut mask
TWI581316B (zh) * 2013-03-15 2017-05-01 聯華電子股份有限公司 形成金屬矽化物層的方法
CN104241359B (zh) * 2013-06-21 2018-07-10 联华电子股份有限公司 半导体结构及其制作方法
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9449841B2 (en) 2013-12-19 2016-09-20 Taiwan Semicondcutor Manufacturing Company, Ltd. Methods and systems for chemical mechanical polish and clean
US9287372B2 (en) 2013-12-27 2016-03-15 Taiwan Semiconductor Manufacturing Company Limited Method of forming trench on FinFET and FinFET thereof
KR102192848B1 (ko) * 2014-05-26 2020-12-21 삼성전자주식회사 메모리 장치
KR102276642B1 (ko) 2014-07-28 2021-07-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2016048377A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Metal oxide metal field effect transistors (momfets)
US10546854B2 (en) * 2015-06-05 2020-01-28 Globalfoundries Inc. Methods of forming V0 structures for semiconductor devices by forming a protection layer with a non-uniform thickness
US10522365B2 (en) 2016-01-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for reducing scratch defects in chemical mechanical planarization
US10453751B2 (en) * 2017-02-14 2019-10-22 Globalfoundries Inc. Tone inversion method and structure for selective contact via patterning
CN111710671A (zh) * 2020-08-03 2020-09-25 全球能源互联网研究院有限公司 一种高压功率半导体芯片的封装结构和封装方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266749B1 (ko) 1997-06-11 2000-09-15 윤종용 반도체 장치의 콘택 플러그 형성 방법
US6228760B1 (en) * 1999-03-08 2001-05-08 Taiwan Semiconductor Manufacturing Company Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish
US6365464B1 (en) * 1999-05-25 2002-04-02 Taiwan Semiconductor Manufacturing Company Method to eliminate shorts between adjacent contacts due to interlevel dielectric voids
FR2810157B1 (fr) * 2000-06-09 2002-08-16 Commissariat Energie Atomique Procede de realisation d'un composant electronique a source, drain et grille auto-allignes, en architecture damascene
JP3833903B2 (ja) * 2000-07-11 2006-10-18 株式会社東芝 半導体装置の製造方法
JP3669919B2 (ja) * 2000-12-04 2005-07-13 シャープ株式会社 半導体装置の製造方法
US6486049B2 (en) * 2001-04-30 2002-11-26 Motorola, Inc. Method of fabricating semiconductor devices with contact studs formed without major polishing defects
US7078282B2 (en) * 2003-12-30 2006-07-18 Intel Corporation Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films
JP5070969B2 (ja) * 2007-07-20 2012-11-14 ソニー株式会社 半導体装置の製造方法
US8035165B2 (en) * 2008-08-26 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating a first contact structure in a gate last process
JP2010205908A (ja) * 2009-03-03 2010-09-16 Toshiba Corp 半導体装置およびその製造方法
US8202776B2 (en) * 2009-04-22 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for protecting a gate structure during contact formation
US8530971B2 (en) * 2009-11-12 2013-09-10 International Business Machines Corporation Borderless contacts for semiconductor devices

Also Published As

Publication number Publication date
US20110269303A1 (en) 2011-11-03
DE102010028460A1 (de) 2011-11-03
TW201142927A (en) 2011-12-01
KR20110121589A (ko) 2011-11-07
TWI514447B (zh) 2015-12-21
DE102010028460B4 (de) 2014-01-23
SG175496A1 (en) 2011-11-28
US8183139B2 (en) 2012-05-22
CN102237271A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
CN102237271B (zh) 形成具有介电覆盖层的半导体装置的方法
CN103854990B (zh) 制造具有低电阻金属栅极结构的集成电路的方法
CN103579175B (zh) 具有阻挡层的铜接触插塞
EP2345069B1 (en) Method of manufacturing a biocompatible electrode
CN105745738B (zh) 自对准栅极触点结构
CN104051333A (zh) 包含接触结构有形成于接触蚀刻中止层之侧壁上之保护层的半导体装置
CN109560038A (zh) 互连结构及方法
US20160148832A1 (en) Semiconductor device with buried local interconnects
CN106816470B (zh) 具有栅极堆叠件的半导体器件结构的结构和形成方法
DE102010030756B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε auf der Grundlage eines nicht-konformen Zwischenschichtdielektrikums
CN103782387A (zh) 单片集成有源缓冲器
KR20130135304A (ko) 대체 금속 게이트 공정에서 트랜지스터를 위한 무경계 콘택 형성
CN106409764A (zh) 制作半导体元件的方法
CN108695382A (zh) 半导体装置及其制造方法
US9640438B2 (en) Integrated circuits with inactive gates and methods of manufacturing the same
CN107706233A (zh) 半导体元件及其制作方法
CN102198925B (zh) Mems器件及其形成方法
CN102347270A (zh) 接触塞的制作方法
CN106558580B (zh) 具有静电释放保护结构的半导体器件
CN106024887B (zh) 半导体器件及其形成方法
CN107808901A (zh) 半导体元件及其制造方法
CN103779198B (zh) 半导体器件及其形成方法
US11152259B2 (en) Interconnection element and method of manufacturing the same
CN109216321A (zh) 具有插塞的半导体器件及其形成方法
TWI818635B (zh) 在替代金屬閘極之後之埋入式電力軌

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant