KR20090026458A - 강유전체 캐패시터 및 이의 제조 방법 - Google Patents

강유전체 캐패시터 및 이의 제조 방법 Download PDF

Info

Publication number
KR20090026458A
KR20090026458A KR1020070091440A KR20070091440A KR20090026458A KR 20090026458 A KR20090026458 A KR 20090026458A KR 1020070091440 A KR1020070091440 A KR 1020070091440A KR 20070091440 A KR20070091440 A KR 20070091440A KR 20090026458 A KR20090026458 A KR 20090026458A
Authority
KR
South Korea
Prior art keywords
layer
ferroelectric
lower electrode
upper electrode
oxide
Prior art date
Application number
KR1020070091440A
Other languages
English (en)
Inventor
임동현
이충만
이도행
김익수
허장은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070091440A priority Critical patent/KR20090026458A/ko
Publication of KR20090026458A publication Critical patent/KR20090026458A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

중성 빔을 이용한 표면처리 공정을 수행하여 향상된 강유전적 및 전기적 특성을 가질 수 있는 강유전체 캐패시터 및 이의 제조 방법에 있어서, 강유전체 캐패시터는 기판 상에 형성된 하부 구조물과, 제1 하부 전극막 패턴 및 제2 하부 전극막 패턴을 구비하며 하부 구조물에 전기적으로 연결되는 하부 전극과, 중성빔으로 표면 처리되며 하부 전극 상에 형성되는 강유전체층 패턴 및 제1 상부 전극막 패턴 및 제2 상부 전극막 패턴을 구비하며 표면 처리된 강유전체층 상에 형성되는 상부 전극을 포함한다. 이와 같이, 강유전체층의 상면에 원치 않게 형성된 계면층을 제거하기 위한 중성 빔 표면 처리를 수행함으로써, 기존의 플라즈마 표면 처리에 의해 발생되었던 강유전체층의 손상을 최소화하면서 상부 전극과의 주기적 구조(lattice) 매치 및 전기적 콘택 특성을 향상시킬 수 있다.

Description

강유전체 캐패시터 및 이의 제조 방법{Ferroelectric capacitor and method of manufacturing the same}
본 발명은 강유전체 캐패시터 및 이의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 개선된 강유전적 및 전기적 특성을 갖는 강유전체 구조물을 구비하는 강유전체 캐패시터 및 이의 제조 방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불휘발성 반도체 메모리 장치로 구분될 수 있다. 휘발성 반도체 메모리 장치는 DRAM 장치나 SRAM 장치와 같이 전원 공급이 중단되었을 경우에 저장된 데이터가 상실되는 메모리 장치이다. 이에 반하여, EPROM 장치, EEPROM 및 플래시 장치 등의 불휘발성 반도체 메모리 장치는 전원 공급이 중단되어도 저장된 데이터를 상실하지 않는 장치이다. 상기 휘발성 반도체 메모리 장치의 경우 데이터의 휘발성으로 인하여 사용에 제한이 있으며, 상기 불휘발성 반도체 메모리 장치의 경우에도 그 집적도가 낮고, 동작 속도가 느리며, 고전압을 필요로 하는 단점으로 인하여 그 사용이 제한적이다. 전술한 문제점들을 해결하기 위하여, 강유전성 물질을 이용한 반도체 메모리 장치에 대한 연구가 활발하게 진행되고 있다.
PZT[Pb(Zr, Ti)O3], SBT(SrBi2Ta2O9) 또는 BLT[(Bi, La)TiO3] 등과 같은 강유전체는 인가되는 전계에 따라 발생된 분극이 전계가 제거된 후에도 잔존하며, 이러한 분극의 배열 방향을 인가되는 전계의 방향에 따라 변화시킬 수 있는 물질을 말한다. 상기 강유전체를 이용한 FRAM 장치는 강유전체의 이중 안정적인 분극 상태를 이용한 불휘발성 반도체 메모리 장치에 속한다. 상기 FRAM 장치는 DRAM 장치의 유전체를 강유전체로 대체한 구조를 가질 수 있으며, 전원이 지속적으로 인가되지 않더라도 저장된 정보를 유지하는 특성을 지닌다. 또한, 상기 FRAM 장치는 빠른 동작 속도. 저전압에서의 동작 및 높은 내구성으로 인하여 차세대 불휘발성 반도체 메모리 장치로 주목받고 있다. 현재, 강유전성 물질로서 PZT[Pb(Zr, Ti)O3], SBT[Sr(Bi, Ti)O3] 또는 BLT[Bi(La, Ti)O3] 등이 활발하게 연구되고 있다.
전술한 강유전체를 포함하는 강유전체 캐패시터는 대한민국 공개특허 제2003-45631호, 일본 공개특허 제2002-270785호, Yamakawa 등에게 허여된 미국특허 제6,351,006호에 개시되어 있다.
도 1은 상기 국내 공개특허 제2003-45631호에 개시된 강유전체 캐패시터의 단면도를 도시한 것이다.
도 1을 참조하면, 종래의 강유전체 캐패시터(60)는 열산화막(10)을 갖는 반도체 기판(5) 상에 형성된다. 강유전체 캐패시터(60)는 하부 전극(25), 강유전체층(45) 및 상부 전극(57)을 포함한다.
하부 전극(25)은 열산화막(10) 상에 형성된 제1 이리듐 산화물(IrOX)층(15) 과 이리듐 산화물층(15) 상에 형성된 백금(Pt)층(20)을 구비한다. 하부 전극(25)은 열산화막(10) 보다 작은 면적으로 형성된다.
강유전체층(45)은 백금층(20) 상에 순차적으로 형성된 제1 내지 제3 PZT계 물질층(30, 35, 40)을 포함한다. 제1 내지 제3 PZT계 물질층(30, 35, 40)은 각기 스핀 코팅(spin coating) 공정 및 열분해(thermal decomposition) 공정을 통하여 백금층(20) 상에 차례로 적층된다. 강유전체층(45)은 하부 전극(25) 보다 작은 면적을 가진다.
강유전체층(45) 상에 형성된 상부 전극(57)은 스트론튬-루테늄 산화물(SrRuO3; SRO)층(50) 및 제2 이리듐 산화물층(55)을 포함한다. 스트론튬-루테늄 산화물층(50)과 제2 이리듐 산화물층(55)은 강유전체층(45)과 동일한 면적으로 형성된다. 상부 전극(57)은 주로 스퍼터링(sputtering) 공정을 이용하여 형성된다. 스트론튬-루테늄 산화물층(50)의 결정성을 향상시키는 동시에 상기 스퍼터링 공정 동안 발생된 손상을 큐어링(curing)하기 위하여 상부 전극(57)에 대하여 약 600℃ 정도의 온도에서 약 1분 동안 열처리 공정을 수행한다.
전술한 종래의 강유전체 캐패시터에 있어서, 약 600℃ 정도의 온도에서 상부 전극(57)을 열처리하는 동안 제2 이리듐 산화물층(55)은 매우 강한 압축 응력(compressive stress)을 받게 된다. 따라서, 제2 이리듐 산화물층(55) 하부의 스트론튬-루테늄 산화물층(50)과 PZT계 강유전체층(45)은 상대적으로 큰 인장 응력(tensile stress)을 받는다. 이와 같이, 스트론튬-루테늄 산화물층(50) 및 PZT계 강유전체층(45)에 강한 인장 응력이 발생할 경우에는 스트론튬-루테늄 산화물층(50)과 PZT계 강유전체층(45) 사이에 산소 공동(oxygen vacancy)의 확산 등에 따른 결함(defect)이 발생된다. 이에 따라, PZT계 강유전체층(45)과 상부 전극(57) 사이에 강유전적 특성을 갖지 않는 계면층(interfacial layer)이 형성된다. 이때, 상기 계면층은 산소와 결합하여 활발한 휘발성을 갖는 납 산화물(PbO) 등으로 구성된다. 일반적으로 dead layer라고도 하는 상기 계면층이 상부 전극(57)과 PZT계 강유전체층(45) 사이에 형성될 경우, 강유전체 캐패시터(60)의 피로(fatigue) 특성의 저하 및 데이터 보존(data retention) 특성의 감소 등과 같은 강유전적 특성이 열화되는 문제가 발생한다. 또한, 상기 계면층을 통해 누설 전류가 발생됨으로써, 강유전체 캐패시터(60)의 전기적인 특성도 저하되는 문제가 야기된다.
상기 PZT계 강유전체층(45) 상에 발생되는 계면층을 제거하기 위하여 오존 처리, 플라즈마 처리, 화학적 기계적 연마 및 에치백 등의 계면 처리 기술이 도입되었다. 그러나, 상기 계면 처리 기술은 상기 dead layer를 제거할 뿐 아니라 상기 PZT계 강유전체층(45)에도 손상(damage)을 주는 문제가 발생된다.
도 2a 및 2b는 도 1에 도시한 종래의 강유전체 캐패시터의 강유전체층 상에 염소(Cl2) 및 산소(O2)를 이용하여 플라즈마 처리를 수행한 경우, 분극-전압 이력 곡선들을 나타낸 그래프들이다. 도 2a 및 2b에 있어서, "I"는 염소(Cl2) 가스를 이용하여 플라즈마 처리한 PZT계 강유전체층의 분극-전압 이력곡선을 나타내며, "II"는 산소(O2) 가스를 이용하여 플라즈마 처리한 PZT계 강유전체층의 분극-전압 이력 곡선을 나타낸다.
도 2a 및 2b에 도시된 바와 같이, 염소 가스 또는 산소 가스를 사용하여 플라즈마 처리를 수행하는 동안 PZT계 강유전체층(45)의 표면이 비정질막으로 변환되거나, 표면에서 화학적 조성으로 변화하거나, 댕글링 결합(dangling bond)을 유발하거나, 절연막 표면의 차지 업 현상(charge-up effect)을 유발하거나, 포토레지스트 차징(charging)에 의한 폴리실리콘막에서 발생되는 노칭(notching) 현상 등의 전기적 손상이 야기된다. 이와 같이, 상기 플라즈마 처리에 의해 발생된 문제들에 의해 PZT계 강유전체층을 포함하는 강유전체 캐패시터의 분극-전압 이력곡선이 shift가 심화되는 현상을 보여 강유전체 캐패서터의 신뢰성이 저하된다.
상기와 같은 문제점을 해결하기 위하여, 본 발명의 일 목적은 개선된 표면 처리 기술을 사용하여 향상된 강유전적 및 전기적 특성을 갖는 강유전체 캐패시터를 제공하는 것이다.
본 발명의 다른 목적은 개선된 강유전적 및 전기적 특성을 갖는 강유전체 캐패시터의 제조 방법을 제공하는 것이다.
상술한 일 목적을 달성하기 위한 본 발명의 일 실시예에 따른 강유전체 캐패시터는 기판 상에 형성된 하부 구조물과, 상기 하부 구조물에 전기적으로 연결되며, 제1 하부 전극막 패턴 및 제2 하부 전극막 패턴을 구비하는 하부 전극과, 상기 하부 전극 상에 형성되며, 중성빔으로 표면 처리된 강유전체층 패턴 및 상기 표면 처리된 강유전체층 상에 형성되며, 제1 상부 전극막 패턴 및 제2 상부 전극막 패턴을 구비하는 상부 전극을 포함한다.
본 발명의 일 실시예에 있어서, 상기 중성 빔은 산소, 질소, 아르곤 또는 암모니아를 중성 빔 소스로 이용하여 생성되며, 상기 강유전체 패턴은 1keV 이하의 전압을 인가하여 표면 처리되는 것이 바람직하다.
상술한 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 강유전체 캐패시터의 제조 방법은 기판 상에 하부 구조물을 형성한다. 상기 기판 상에 상기 하부 구조물에 전기적으로 연결되며, 제1 하부 전극막 및 제2 하부 전극막을 포함하 는 하부 전극층을 형성한다. 상기 하부 전극층 상에 강유전체층을 형성한다. 상기 강유전체층 상에 생성된 계면층을 제거하기 위하여 상기 강유전체층을 중성 빔으로 표면 처리한다. 상기 표면 처리된 강유전체층 상에 제1 상부 전극막 및 제2 상부 전극막을 구비하는 상부 전극층을 형성한다. 상기 상부 전극층, 상기 표면 처리된 강유전체층, 상기 하부 전극층을 식각하여 하부 전극, 강유전체층 패턴 및 상부 전극을 형성한다.
본 발명의 일 실시예에 있어서, 상기 강유전층은 산소, 질소, 아르곤 또는 암모니아를 중성 빔 소스로서 이용하며, 1keV 이하의 전압을 인가하여 표면 처리될 수 있다. 또한, 상기 강유전체층을 표면 처리한 후에, 상기 표면 처리된 강유전체층을 산소, 질소, 아르곤 또는 암모니아 가스 분위기 하에서 열처리하는 공정을 더 수행할 수 있다.
이때, 상기 강유전체층의 형성 공정 및 상기 강유전체층을 표면 처리하는 공정은 인-시튜(in-situ)로 수행될 수 있다.
본 발명에 따르면, 유기 금속 재료 가스를 이용하여 금속 산화물을 포함하는 강유전체층을 형성한 다음, 상기 강유전체층 상에 생성되는 원치않는 산화반응물로 이루어진 계면층을 제거하기 위하여 중성빔으로 표면 처리 공정을 수행한다. 이에 따라, 상기 중성빔 표면 처리된 강유전체층은 상부 전극과의 계면에서 주기적 구조(lattice) 매치나 전기적인 콘택이 우수한 특징을 보인다. 또한, 상기 강유전체층을 포함하는 강유전체 캐패시터에서는 분극 또는 데이터 보존력의 향상 및 피로 저항 증가 등과 같은 강유전적 및 전기적 특성을 크게 개선할 수 있다. 더욱이, 상 기 강유전체 캐패시터를 FRAM 장치 등의 반도체 장치에 적용할 경우, 상기 반도체 장치의 신뢰성과 전기적 특성을 크게 개선할 수 있다.
본 발명에 따르면, 유기 금속 재료 가스를 이용하여 금속 산화물을 포함하는 강유전체층을 형성한 다음, 상기 강유전체층 상에 생성되는 원치않는 산화반응물로 이루어진 계면층을 제거하기 위하여 중성 빔으로 표면처리 공정을 수행한다. 이에 따라, 상기 중성 빔 표면 처리된 강유전체층은 상부 전극과의 계면에서 주기적 구조 매치나 전기적인 콘택이 우수한 특징을 보인다. 또한, 상기 강유전체층을 포함하는 강유전체 캐패시터에서는 분극 또는 데이터 보존력의 향상 및 피로 저항 증가 등과 같은 강유전적 및 전기적 특성을 크게 개선할 수 있다. 더욱이, 상기 강유전체 캐패시터를 FRAM 장치 등의 반도체 장치에 적용할 경우, 상기 반도체 장치의 신뢰성과 전기적 특성을 크게 개선할 수 있다.
이하, 본 발명의 바람직한 실시예들에 따른 강유전체 캐패시터 및 이의 제조 방법을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지는 않는다. 본문에 설명된 실시예들에 의해 한정되는 것이 아니므로 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해될 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해될 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로~ 사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석될 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구비하다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들 이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 것이다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
첨부된 도면에 있어서, 기판, 막(층), 영역, 패턴 또는 구조물의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 막(층), 영역, 패턴 또는 구조물이 기판, 막(층), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "아래쪽에", "하부에" 형성되는 것으로 언급되는 경우에는 각 막(층), 영역, 패턴 또는 구조물이 직접 기판, 각 막(층), 영역 또는 패턴 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 막(층), 다른 영역, 다른 패턴 또는 다른 구조물이 기판 상에 추가적으로 형성될 수 있다.
강유전체 캐패시터 및 그 제조 방법
도 3은 본 발명의 일 실시예에 따른 강유전체 캐패시터의 단면도를 도시한 것이다.
도 3을 참조하면, 강유전체 캐패시터(160)는 하부 구조물(105)을 포함하는 기판(100), 기판(100) 상에 형성된 절연 구조물(110), 절연 구조물(110)을 관통하여 하부 구조물(105)에 접촉되는 패드(120), 절연 구조물(110) 및 패드(120) 상에 형성된 하부 전극(135), 하부 전극(135) 상에 형성되며 중성빔으로 표면처리된 강유전체층 패턴(140) 및 강유전체층 패턴(140) 상에 형성된 상부 전극(155)을 구비한다.
기판(100)은 실리콘 기판, 게르마늄 기판, 금속 산화물 단결정 기판, SOI 기판, GOI 기판 등을 포함할 수 있다. 하부 구조물(105)은 기판(100) 상에 형성된 트랜지스터, 콘택 영역, 패드, 도전성 패턴, 도전성 배선, 게이트 구조물 및/또는 트랜지스터를 포함할 수 있다.
절연 구조물(110)은 하부 구조물(105)을 매립하면서 기판(100) 상에 형성된다. 절연 구조물(110)은 하부 구조물(105) 및 기판(100) 상에 형성된 적어도 하나의 절연층을 포함할 수 있다. 이 경우, 절연 구조물(110)은 산화물, 질화물 및/또는 산질화물로 이루어질 수 있다. 예를 들면, 절연 구조물(110)은 BPSG, PSG, USG, SOG, FOX, TEOS, PE-TEOS, HDP-CVD 산화물, 실리콘 질화물, 실리콘 산질화물 등으로 이루어질 수 있다.
절연 구조물(110)에는 하부 구조물(105)을 노출시키는 개구(115)가 형성된다. 패드(120)는 개구(115)를 매립하면서 하부 구조물(105) 상에 형성된다. 패드(120)는 금속 및/또는 금속 질화물로 구성된다. 예를 들면, 패드(120)는 텅스텐(W), 알루미늄(Al), 티타늄(Ti), 탄탈륨(Ta), 구리(Cu), 텅스텐 질화물(WN), 알루미늄 질화물(AlN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등으로 이루어질 수 있다.
제1 하부 전극막 패턴(125)은 절연 구조물(110) 및 패드(120) 상에 형성된다. 제1 하부 전극막 패턴(125)은 티타늄 질화물(TiN), 알루미늄 질화물(AlN), 티타늄-알루미늄 질화물(TiAlN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN), 티타늄-실리콘 질화물(TiSiN), 탄탈륨-실리콘 질화물(TaSiN) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 제1 하부 전극막 패턴(125)은 절연 구조물(110)의 상면을 기준으로 약 50Å 내지 약 500Å 정도의 두께를 가질 수 있다. 제1 하부 전극막 패턴(125)은 패드(120)를 통하여 하부 구조물(105)에 전기적으로 연결된다. 또한, 제1 하부 전극막 패턴(125)은 절연 구조물(110)과 하부 전극(135) 사이의 접착력을 향상시킬 수 있으며, 강유전체층 패턴(140)으로부터 산소가 확산되는 것을 방지하는 역할을 수행할 수 있다.
제2 하부 전극막 패턴(130)은 제1 하부 전극막 패턴(125) 상에 위치한다. 제2 하부 전극막 패턴(130)은 제1 하부 전극막 패턴(135)의 상면으로부터 약 500Å 내지 약 1,500Å 정도의 두께를 가질 수 있다. 제2 하부 전극막 패턴(130)은 제1 금속, 제1 금속 산화물 및/또는 제1 합금으로 구성될 수 있다. 예를 들면, 제2 하부 전극막 패턴(130)은 이리듐(Ir), 이리듐 산화물(IrO2), 칼슘-니켈 산화물(CaNiO3), 칼슘-루테늄 산화물(CaRuO3), 스트론튬-루테늄 산화물(SRO), 이리듐-루테늄 합금(IrXRu1-X) 등으로 이루어질 수 있다. 본 발명의 다른 실시예에 있어서, 제2 하부 전극막 패턴(130)은 상기 제1 금속 산화물 및 상기 제1 금속을 포함하는 다 층막 구조를 가질 수 있다.
강유전체층 패턴(140)은 제2 하부 전극막 패턴(130) 상에 형성된다. 강유전체층 패턴(140)은 BaTiO3, PZT, SBT, BLT, PLZT[Pb(La, Zr)TiO3], BST[(Bi, Sr)TiO3] 등의 강유전성 물질로 구성될 수 있다. 본 발명의 다른 실시예에 있어서, 강유전체층 패턴(140)은 칼슘(Ca), 란탄(La), 망간(Mn) 또는 비스무스(Bi) 등의 금속이 도핑된 상기 강유전성 물질로 이루어질 수 있다. 본 발명의 또 다른 실시예에 따르면, 강유전체층 패턴(140)은 티타늄 산화물(TiOX), 탄탈륨 산화물(TaOX), 알루미늄 산화물(AlOX), 아연 산화물(ZnOX), 하프늄 산화물(HfOX) 등의 강유전성을 갖는 금속 산화물로 구성될 수 있다.
강유전체층 패턴(140)은 화학 기상 증착(CVD) 공정, 유기 금속 화학 기상 증착(MOCVD) 공정, 졸-겔(sol-gel) 공정, 액상 에피택시(Liquid Phase Epitaxy; LPE) 공정, 원자층 적층 공정을 이용하여 형성될 수 있다. 본 발명의 일 실시예에 있어서, 강유전체층 패턴(140)은 PZT를 유기 금속 화학 기상 증착 공정으로 증착하여 형성될 수 있다. 강유전체층 패턴(140)은 제2 하부 전극막 패턴(130)의 상면으로부터 약 200Å 내지 약 1,200Å 정도의 두께를 가질 수 있다. 또한, 강유전체층 패턴(140)은 하부 전극(135) 보다 약간 작은 면적을 가지면서 하부 전극(135) 상에 형성된다.
본 발명의 실시예들에 있어서, 강유전체층 패턴(140)의 표면을 중성 빔을 이용하여 처리함으로써, 강유전체층 패턴(140)과 제1 상부 전극막 패턴(145) 사이에 생성되는 원치 않는 계면층을 제거할 수 있다. 이러한 강유전체층 패턴(140)은 산소, 질소, 아르곤, 암모니아 등과 같은 가스로부터 생성된 중성 빔을 이용하고, 약 1keV 이하의 전압을 인가하여 표면 처리된다. 이에 따라, 표면 처리된 강유전체층 패턴(140)과 제1 상부 전극막 패턴(145)과의 사이에 발생되는 강유전적 특성을 갖지 않는 이상 계면층을 제거할 수 있다. 이러한 이상 계면층은 산소와의 반응에 의해 형성된 산화물로 비화학양론적 구조를 갖는 산소 결핍층에 해당된다. 이와 같이, 이상 계면층을 제거함으로써, 강유전체층 패턴(140)이 제1 상부 전극막 패턴(145)과의 사이에서 향상된 주기적 구조(lattice) 매치 및 전기적 콘택 특성이 향상된다.
제1 상부 전극막 패턴(145)은 제2 금속 산화물을 포함할 수 있으며, 표면 처리된 강유전체층 패턴(140) 상에 위치한다. 예를 들면, 제1 상부 전극막 패턴(145)은 란탄-니켈 산화물(LnNiO3; LNO), 스트론튬-루테늄 산화물(SRO), 인듐-주석 산화물(In2Sn2O7; ISO), 이리듐 산화물(IrO2), 스트론튬-티타늄 산화물(SrTiO3; STO) 등으로 이루어질 수 있다. 제1 상부 전극막 패턴(145)은 표면 처리된 강유전체층 패턴(140)의 상면을 기준으로 약 10Å 내지 약 300Å 정도의 두께를 가질 수 있다.
제2 상부 전극막 패턴(150)은 제1 상부 전극막 패턴(145) 상에 형성되며, 제2 금속, 제2 금속 산화물 및/또는 제2 합금으로 이루어질 수 있다. 예를 들면, 제2 상부 전극막 패턴(150)은 이리듐, 이리듐 산화물, 칼슘-니켈 산화물(CaNiO3; CNO), 칼슘-루테늄 산화물(CaRuO3; CRO), 스트론튬-루테늄 산화물(SRO), 이리듐-루테늄 합 금 등으로 이루어질 수 있다. 이때, 제1 및 제2 상부 전극막 패턴(145, 150)을 포함하는 상부 전극(155)은 강유전체층 패턴(140) 보다 약간 작은 면적을 가진다. 강유전체 캐패시터(160)가 중성 빔을 이용하여 표면 처리된 강유전체층 패턴(140)을 가질 경우, 종래의 플라즈마 표면 처리에 의해 발생되었던 강유전체층 패턴의 손상을 최소화하면서, 강유전체층 패턴(140)과 상부 전극(155)과의 주기적 구조 매치 및 전기적 콘택 특성을 향상시킬 수 있다. 또한, 강유전체층 패턴(140)을 약 50nm 이하의 초박막으로 형성할 경우, 상부 전극(155)과의 계면 특성이 열화되었던 문제가 해결되어 얇은 강유전체 캐패시터(160)를 구현할 수 있다.
강유전체 캐패시터의 제조 방법
도 4 내지 도 7은 본 발명의 실시예들에 따른 강유전체 캐패시터의 제조 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 기판(100) 상에 하부 구조물(105)을 형성한다. 기판(100)은 금속 산화물 단결정 기판, 실리콘 기판, 게르마늄 기판, SOI 기판, GOI 기판 등을 포함할 수 있으며, 하부 구조물(105)은 기판(100) 상에 형성된 콘택 영역, 도전성 배선, 절연 패턴, 도전성 패턴, 패드, 플러그, 게이트 구조물 및/또는 트랜지스터 등을 포함할 수 있다.
하부 구조물(105)을 덮으면서 기판(100) 상에 절연 구조물(110)을 형성한다. 절연 구조물(110)은 적어도 하나의 산화막, 적어도 하나의 질화막 및/또는 적어도 하나의 산질화물막을 포함할 수 있다. 예를 들면, 절연 구조물(110)은 PSG, USG, SOG, FOX, TEOS, PE-TEOS, HDP-CVD 산화물, 실리콘 질화물 및/또는 실리콘 산질화물을 사용하여 형성될 수 있다. 절연 구조물(110)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정, 고밀도 플라즈마 화학 기상 증착 공정을 이용하여 형성될 수 있다.
절연 구조물(110) 상에 포토레지스트 패턴(도시되지 않음)을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 절연 구조물(110)을 부분적으로 식각함으로써, 절연 구조물(110)에 상기 콘택 영역을 포함하는 하부 구조물(105)을 노출시키는 개구(115)를 형성한다.
개구(115)를 채우면서 절연 구조물(110) 상에 도전막(118)을 형성한다. 도전막(118)은 금속 및/또는 금속 질화물을 전자-빔 증착 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정 또는 원자층 적층 공정으로 증착하여 형성될 수 있다. 예를 들면, 도전막(118)은 텅스텐, 알루미늄, 탄탈륨, 구리, 티타늄, 텅스텐 질화물, 알루미늄 질화물, 탄탈륨 질화물, 티타늄 질화물을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다.
도 5를 참조하면, 화학 기계적 연마 공정, 에치백 공정 또는 화학 기계적 연마와 에치백을 조합한 공정을 이용하여 절연 구조물(110)이 노출될 때까지 도전막(118)을 부분적으로 제거함으로써, 개구(115)를 채우면서 하부 구조물(105) 상에 패드(120) 또는 플러그를 형성한다.
절연 구조물(110) 및 패드(120) 상에 제1 하부 전극막(123) 및 제2 하부 전극막(127)을 포함하는 하부 전극층(133)을 형성한다. 제1 하부 전극막(123)은 절연 구조물(110) 및 패드(120) 상에 형성된다. 제1 하부 전극막(127)은 제1 금속 질화물을 전자-빔 증착 공정, 화학 기상 증착 공정, 스퍼터링 공정, 원자층 적층 공정, 펄스 레이저 증착 공정 등으로 증착하여 형성할 수 있다. 예를 들면, 제1 하부 전극막(123)은 티타늄 질화물, 알루미늄 질화물, 티타늄 알루미늄 질화물, 탄탈륨 질화물, 티타늄 실리콘 질화물, 탄탈륨 실리콘 질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다.
제1 하부 전극막(123) 상에는 제2 하부 전극막(127)이 형성된다. 제2 하부 전극막(127)은 제1 금속, 제1 금속 산화물 및/또는 제1 합금을 전자-빔 증착 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정, 원자층 적층 공정으로 증착하여 형성할 수 있다. 제2 하부 전극막(127)은, 예를 들면, 이리듐, 이리듐 산화물, 칼슘-니켈 산화물, 칼슘-루테늄 산화물, 스트론튬-루테늄 산화물(SRO), 이리듐-루테늄 합금, 스트론튬-루테늄 산화물/이리듐, 이리듐 산화물/이리듐을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다.
본 발명의 실시예들에 따른 제1 하부 전극막(123) 상에 제2 하부 전극막(127)을 형성하는 공정에 있어서, 기판(100)은 반응 챔버 내에 도입한 후, 상기 반응 챔버를 약 20℃ 내지 약 350℃ 정도의 온도 및 약 3mTorr 내지 약 10mTorr 정도의 낮은 압력으로 유지시킨다. 제2 하부 전극막(127)은 불활성 가스 분위기 하에서 약 300Ｗ 내지 약 1,000Ｗ 정도의 전력을 인가하여 형성될 수 있다. 예를 들면, 상기 불활성 가스는 아르곤 가스, 질소 가스, 헬륨 가스 등을 포함할 수 있다.
하부 전극층(133) 상에 강유전체층(137)을 형성한다. 강유전체층(137)은 강 유전성 물질을 화학 기상 증착 공정, 유기 금속 화학 기상 증착 공정, 액상 에피택시 공정, 졸-겔 공정, 스퍼터링 공정, 펄스 레이저 증착 공정, 원자층 적층 공정으로 증착하여 형성될 수 있다. 예를 들면, 강유전체층(137)은 BaTiO3, PZT, SBT, BLT, PLZT, BST 등과 같은 강유전성 물질, 칼슘, 란탄, 망간, 비스무스 등의 금속이 도핑된 강유전성 물질, 혹은 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 아연 산화물, 하프늄 산화물 등과 같은 강유전성을 갖는 금속 산화물을 사용하여 형성될 수 있다.
본 발명의 일 실시예에 따라 유기 금속 화학 기상 증착 공정을 이용하여 강유전체층(137)을 형성할 경우, 제2 하부 전극막(133)이 형성된 기판(100)을 반응 챔버 내에 로딩시킨 후, 상기 반응 챔버를 약 500℃ 내지 약 600℃ 정도의 온도 및 약 1Torr 내지 약 10Torr 정도의 압력으로 유지한다. 이어서, 유기 금속 전구체를 제2 하부 전극막(133) 상으로 도입한 다음, 산화제를 공급하여 제2 하부 전극막(133) 상에 PZT를 포함하는 강유전체층(137)을 형성할 수 있다. 예를 들면, 상기 유기 금속 전구체는 납 또는 납을 포함하는 제1 화합물, 지르코늄 또는 지르코늄을 포함하는 제2 화합물, 그리고 티타늄 또는 티타늄을 포함하는 제2 화합물로 이루어질 수 있으며, 상기 산화제는 산소(O2), 오존(O3), 이산화질소(NO2) 또는 산화이질소(N2O)를 포함할 수 있다.
본 발명의 실시예들에 따라 PZT와 같은 3성분계 이상의 산화물을 포함하는 강유전체층(137)을 형성하는 경우, 강유전체층(137)의 표면이 산소와 반응하여 원 치 않는 산화물이 성장된 계면층(138)이 형성된다. 이와 같은 원치 않는 산화물로는 활발한 휘발성을 갖는 납산화물(PbO) 등을 포함하며, 이후에 형성되는 제1 상부 전극막(143)(도 7 참조)과의 계면에서 산소가 결핍된 비화학양론적 부분을 포함하게 된다.
도 6을 참조하면, 강유전체층(137)의 형성시 생성되는 계면층(138)을 제거하기 위하여 강유전체층(137)을 중성 빔을 이용하여 표면 처리한다. 본 발명의 실시예들에 따르면, 강유전체층(137)은 산소, 질소, 아르곤, 암모니아 가스 등을 중성빔 소스로서 반응 챔버 내에 공급한다. 이때, 상기 표면처리 공정은 상기 강유전체층(137)의 형성 공정과 동일한 반응 챔버 내에서 인시튜(in-situ)로 수행될 수 있다. 상기 중성 빔 소스를 공급하는 동안 상기 반응 챔버 내에 약 1keV 이하의 전압을 인가한다. 그 결과, 강유전체층(137)의 손상 없이 계면층(138)이 제거될 수 있으며, 강유전체층(137)은 표면 처리된 강유전체층(137a)으로 변화된다.
본 발명의 다른 실시예들에 따르면, 상기 중성 빔을 이용한 표면 처리 공정을 수행한 후, 표면 처리된 강유전체층(137a)에 대하여 열처리 공정을 수행하여 표면 처리된 강유전체층(137a)을 구성하는 물질들을 결정화시킬 수 있다. 예를 들면, 표면 처리된 강유전체층(137a)은 산소 가스, 질소 가스, 아르곤 가스, 암모니아 가스 또는 이들의 혼합 가스 분위기 하에서 급속 열처리 공정(RTP)으로 열처리될 수 있다. 여기서, 상기 급속 열처리 공정은 약 500℃ 내지 약 650℃ 정도의 온도에서 약 30초 내지 약 3분 동안 수행될 수 있다.
도 7을 참조하면, 표면 처리된 강유전체층(137a) 상에 제1 및 제2 상부 전극 막(143, 147)을 포함하는 상부 전극층(153)을 형성한다. 제1 상부 전극막(143)은 표면 처리된 강유전체층(137a) 상에 제2 금속 산화물을 전자-빔 증착 공정, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정으로 증착하여 형성될 수 있다. 예를 들면, 제1 상부 전극막(143)은 란탄-니켈 산화물, 스트론튬-루테늄 산화물(SRO), 인듐-주석 산화물, 이리듐 산화물, 스트론튬-티타늄 산화물 등을 사용하여 형성될 수 있다. 상기 스퍼터링 공정을 통하여 제1 상부 전극막(143)을 형성할 경우, 표면 처리된 강유전체층(137a)이 형성된 기판(100)을 반응 챔버 내에 위치시킨 다음, 상기 반응 챔버 내의 온도 및 압력을 각기 약 300℃ 내지 약 400℃ 및 약 3mTorr 내지 약 10mTorr로 유지한다. 또한, 제1 상부 전극막(143)은 불활성 가스 분위기 하에서 약 300Ｗ 내지 약 1,000Ｗ 정도의 전력을 인가하여 형성될 수 있다. 이 경우, 상기 불활성 가스는 아르곤 가스만을 포함할 수 있다.
제2 상부 전극막(147)은 제2 합금을 제1 상부 전극막(143) 상에 스퍼터링 공정, 전자-빔 증착 공정, 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정 등으로 증착하여 형성할 수 있다. 예를 들면, 제2 상부 전극막(147)은 이리듐, 이리듐 산화물, 칼슘-니켈 산화물, 칼슘-루테늄 산화물, 스트론튬-루테늄 산화물(SRO), 이리듐-루테늄 합금 등을 사용하여 형성될 수 있다.
본 발명의 일 실시예에 따라 스퍼터링 공정을 이용하여 제2 상부 전극막(147)을 형성할 경우, 제1 상부 전극막(143)이 형성된 기판(100)을 반응 챔버 내에 로딩한 다음, 상기 반응 챔버 내의 온도 및 압력을 상온 및 약 3mTorr 내지 약 10 mTorr로 유지한다. 제2 상부 전극막(147)은 불활성 가스 분위기 하에서 약 400W 내지 약 600W의 전력이 인가하여 형성될 수 있다. 이 경우, 상기 불활성 가스는 아르곤 가스만을 포함할 수 있다.
제2 상부 전극막(147) 상에는 강유전체 캐패시터(160)(도 7 참조)를 형성하기 위한 하드 마스크(157)를 형성한다. 하드 마스크(157)는 산화물, 질화물, 산질화물 또는 금속 산화물을 화학 기상 증착 공정, 스퍼터링 공정, 전자-빔 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정 등으로 증착하여 형성될 수 있다. 예를 들면, 하드 마스크(157)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 스트론튬-루테늄 산화물을 사용하여 형성될 수 있다.
본 발명의 실시예들에 있어서, 제1 및 제2 상부 전극막(143, 147)을 포함하는 상부 전극층(153)에 대하여 열처리 공정을 수행하여 제1 상부 전극막(143)으로부터 금속의 휘발을 방지하는 동시에 상기 스퍼터링 공정 동안 제2 상부 전극막(147)에 발생된 손상을 큐어링할 수 있다.
이후에, 도 3에 도시한 바와 같이, 하드 마스크(157)를 식각 마스크로 이용하여 상부 전극층(153), 표면 처리된 강유전체층(137a) 및 하부 전극층(133)을 차례로 패터닝함으로써, 절연 구조물(110) 및 패드(120) 상에 하부 전극(135), 강유전체층 패턴(140) 및 상부 전극(155)을 순차적으로 형성한다. 하부 전극(135)은 제1 하부 전극막 패턴(125) 및 제2 하부 전극막 패턴(130)을 포함하며, 상부 전극(155)은 제1 상부 전극막 패턴(145) 및 제2 상부 전극막 패턴(150)을 포함한다. 이에 따라, 반도체 기판(100) 상에 하부 전극(135), 강유전체층 패턴(140) 및 상부 전극(155)을 포함하는 강유전체 캐패시터(160)가 완성된다.
본 발명의 다른 실시예들에 따르면, 강유전체 패턴(140) 및 상부 전극(155)을 포함하는 강유전체 캐패시터(160)에 대하여 추가적인 열처리 공정을 수행하여 제1 상부 전극막 패턴(145) 및 강유전체층 패턴(140)을 구성하는 물질들을 결정화시킬 수 있다. 예를 들면, 제1 상부 전극막 패턴(145) 및 강유전체층 패턴(140)은 산소 가스, 질소 가스, 아르곤 가스, 암모니아 가스 또는 이들의 혼합 가스 분위기 하에서 급속 열처리 공정(RTP)으로 열처리될 수 있다. 여기서, 상기 급속 열처리 공정은 약 500℃ 내지 약 650℃ 정도의 온도에서 약 30초 내지 약 3분 동안 수행될 수 있다.
강유전체 캐패시터의 특성 측정
이하, 첨부된 도면들을 참조로 하여 본 발명의 실험예들 및 비교예에 따라 제조된 강유전체 캐패시터들의 강유전적 및 전기적인 특성을 측정한 결과를 설명한다.
실험예 1
기판 상에 스퍼터링 공정을 이용하여 제1 및 제2 하부 전극막을 갖는 하부 전극층을 형성하였다. 상기 제1 하부 전극막은 티타늄-알루미늄 질화물을 사용하여 형성하였으며, 상기 제2 하부 전극막은 이리듐을 사용하여 형성하였다. 상기 하부 전극층 상에 유기 금속 화학 기상 증착 공정으로 PZT를 증착하여 강유전체층을 형 성하였다.
상기 강유전체층 상면에 원치 않게 발생된 계면층을 제거하기 위하여 약 1keV의 전압 하에서 산소(O2) 가스를 공급하여 산소 중성빔을 형성시켜 상기 강유전체층을 표면 처리하였다.
상기 표면 처리된 강유전체층 상에 스퍼터링 공정을 이용하여 스트론튬-루테늄 산화물을 증착하여 제1 상부 전극막을 형성하였다. 상기 제1 상부 전극막은 아르곤 가스 분위기 하에서 형성되었다.
상기 제1 상부 전극막 상에 상온에서 이리듐을 스퍼터링하여 제2 상부 전극막을 형성하였다. 상기 제2 상부 전극막은 아르곤 가스 분위기 하에서 형성되었다.
상기 제1 및 제2 상부 전극막을 갖는 상부 전극층이 형성된 기판에 대하여 약 600℃의 온도에서 약 60초 동안 급속 열처리 공정을 수행하였다. 상기 급속 열처리 공정은 산소 가스 분위기 하에서 수행되었다.
상기 상부 전극층, 상기 표면 처리된 강유전체층 및 상기 하부 전극층을 패터닝하여, 상기 기판 상에 하부 전극, 강유전체층 패턴 및 상부 전극을 포함하는 강유전체 캐패시터를 형성하였다.
비교예 1
기판 상에 제1 및 제2 하부 전극막을 갖는 하부 전극층을 형성하였다. 상기 제1 하부 전극막은 티타늄-알루미늄 질화물을 스퍼터링 공정으로 증착하여 형성하 였으며, 상기 제2 하부 전극막은 이리듐을 스퍼터링 공정을 이용하여 형성하였다. 상기 하부 전극층 상에 유기 금속 화학 기상 증착 공정으로 PZT를 증착하여 강유전체층을 형성하였다.
별도의 표면 처리 공정을 수행하지 않은 상기 강유전체층 상에 스퍼터링 공정을 이용하여 스트론튬-루테늄 산화물을 증착하여 제1 상부 전극막을 형성하였다. 상기 제1 상부 전극막은 아르곤 가스 분위기 하에서 형성되었다.
상기 제1 상부 전극막 상에 상온에서 이리듐을 스퍼터링하여 제2 상부 전극막을 형성하였다. 상기 제2 상부 전극막은 아르곤 가스 분위기 하에서 형성되었다.
상기 제1 및 제2 상부 전극막을 갖는 상부 전극층이 형성된 기판에 대하여 약 600℃의 온도에서 약 60초 동안 급속 열처리 공정을 수행하였다. 상기 급속 열처리 공정은 산소 가스 분위기 하에서 수행되었다.
상기 상부 전극층, 상기 강유전체층 및 상기 하부 전극층을 패터닝하여, 상기 기판 상에 하부 전극, 강유전체층 패턴 및 상부 전극을 포함하는 강유전체 캐패시터를 형성하였다.
도 8은 실험예 1 및 비교예 1에 따른 강유전체 캐패시터의 강유전체층의 두께에 따른 분극의 변화를 비교하여 나타내는 그래프이다. 도 8에 있어서, "■"는 비교예 1에 따른 강유전체 캐패시터의 잔류 분극값을 나타내고, "▲"는 실시예 1에 따른 강유전체 캐패시터의 잔류 분극값을 나타낸다. 도 8에 도시한 비교예 1에 따른 강유전체 캐패시터의 잔류 분극값은 강유전체층의 두께를 각각 50nm, 65nm, 70nm, 90nm로 형성한 후에 측정한 결과이며, 실험예 1에 따른 강유전체 캐패시터의 잔류 분극값은 강유체층의 두께를 각각 40nm, 55nm, 65nm, 75nm, 85nm로 형성시키고 산소 중성 빔을 이용하여 표면 처리한 후에 측정한 결과이다.
도 8을 참조하면, 비교예 1에 따른 강유전체 캐패시터의 잔류 분극값은 강유전체층의 두께가 90nm에서 약 45.5μC/㎠ 정도이었다가, 강유전체층의 두께가 50nm에서 약 20.3μC/㎠ 정도로 감소되었다. 실험예 1에 따른 강유전체 캐패시터의 잔류 분극값은 강유전체층의 두께가 85nm일 때는 약 30.5μC/㎠ 정도이었다가, 강유전체층의 두께가 40nm일 때는 약 12.5μC/㎠ 정도로 감소되었다.
도 8에 도시된 바와 같이, 중성 빔을 이용하여 표면 처리된 강유전체층을 포함하는 실험예 1에 따른 강유전체 캐패시터가 표면 처리 없이 완성된 강유전체층을 포함하는 비교예 1에 따른 강유전체 캐패시터에 비하여 40nm 정도의 두께로 얇게 형성되어도 우수한 강유전적 특성을 가짐을 알 수 있다.
도 9는 실험예 1에 따른 강유전체 캐패시터의 약 40nm PZT에 인가되는 전압에 따른 분극을 나타내는 분극-전압 이력곡선(P-V hysteresis)을 나타내는 그래프이다.
도 9를 참조하면, 실험예 1에 따른 강유전체 캐패시터는 비교적 우수한 분극 보전 특성을 나타냄을 확인할 수 있다. 이에 따라, 실험예 1에 따른 강유전체 캐패시터의 데이터 보존력 등과 같은 전기적인 특성은 상기 강유전체 캐패시터가 약 40nm 정도까지 얇게 형성되어도 여전히 우수함을 알 수 있다.
상술한 바와 같이 하부 전극 상에 강유전체층을 형성하는 경우, 상기 강유전체층 상에 생성된 원치 않는 계면층을 제거하기 위해 중성빔으로 표면 처리함으로 써, 종래의 플라즈마 표면 처리에 의해 발생되었던 강유전체층의 손상을 최소화하면서 상부 전극과의 주기적 구조 매치로 인한 전기적 콘택 특성을 향상시킬 수 있다. 또한, 강유전체 캐패시터의 강유전체층을 약 40nm 정도로 초박막화하여도 우수한 강유전적 및 전기적 특성을 확보할 수 있다.
본 발명에 따르면, 금속 산화물을 포함하는 강유전체층 상에 산화 반응물로 이루어진 원치 않는 계면층이 생성된 경우, 중성 빔으로 상기 강유전체층을 표면 처리하여 강유전체층 표면의 손상 없이 상기 계면층을 완전히 제거함으로써, 상부 전극과의 계면에서 주기적 구조(lattice) 매치나 전기적인 콘택이 저하되는 문제를 해소시킬 수 있다. 또한, FRAM 장치 등의 반도체 장치에 적용되는 강유전체층을 약 40nm 정도의 두께로 박막화하여도 우수한 강유전적 및 전기적 특성을 확보할 수 있다.
상술한 바에 있어서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야에 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 상기 국내 공개특허 제2003-45631호에 개시된 강유전체 캐패시터의 단면도를 도시한 것이다.
도 2a는 도 1에 도시한 종래의 강유전체 캐패시터의 강유전체층 상에 염소(Cl2)를 이용하여 플라즈마 처리를 수행한 경우, 분극-전압 이력 곡선을 나타낸 그래프이다.
도 2b는 도 1에 도시한 종래의 강유전체 캐패시터의 강유전체층 상에 산소(O2)를 이용하여 플라즈마 처리를 수행한 경우, 분극-전압 이력 곡선을 나타낸 그래프이다.
도 3은 본 발명의 일 실시예에 따른 강유전체 캐패시터의 단면도를 도시한 것이다.
도 4 내지 도 7은 본 발명의 실시예들에 따른 강유전체 캐패시터의 제조 방법을 설명하기 위한 단면도들이다.
도 8은 실험예 1 및 비교예 1에 따른 강유전체 캐패시터의 강유전체층의 두께에 따른 분극의 변화를 비교하여 나타내는 그래프이다.
도 9는 실험예 1에 따른 강유전체 캐패시터의 약 40nm PZT에 인가되는 전압에 따른 분극을 나타내는 분극-전압 이력곡선(P-V hysteresis)을 나타내는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
5, 100 : 반도체 기판 25, 135 : 하부 전극
45, 137 : 강유전체층 57, 155 : 상부 전극
105 : 하부 구조물 110 : 절연 구조물
115 : 개구 118 : 도전막
120 : 패드 123 : 제1 하부 전극막
125 : 제1 하부 전극막 패턴 127 : 제2 하부 전극막
130 : 제2 하부 전극막 패턴 133 : 하부 전극층
137a : 표면처리된 강유전체층 140 : 강유전체층 패턴
143 : 제1 상부 전극막 145 : 제1 상부 전극막 패턴
147 : 제2 상부 전극막 150 : 제2 상부 전극막 패턴
153 : 상부 전극층 160 : 강유전체 캐패시터

Claims (11)

  1. 기판 상에 형성된 하부 구조물;
    상기 하부 구조물에 전기적으로 연결되며, 제1 하부 전극막 패턴 및 제2 하부 전극막 패턴을 구비하는 하부 전극;
    상기 하부 전극 상에 형성되며, 중성빔으로 표면 처리된 강유전체층 패턴; 및
    상기 표면 처리된 강유전체층 상에 형성되며, 제1 상부 전극막 패턴 및 제2 상부 전극막 패턴을 구비하는 상부 전극을 포함하는 강유전체 캐패시터.
  2. 제1항에 있어서, 상기 중성 빔은 산소, 질소, 아르곤 및 암모니아로 이루어진 그룹 중에서 선택된 적어도 하나의 가스를 중성 빔 소스로 이용하여 생성되는 것을 특징으로 하는 강유전체 캐패시터.
  3. 제1항에 있어서, 상기 강유전체 패턴은 1keV 이하의 전압을 인가하여 표면 처리되는 것을 특징으로 하는 강유전체 캐패시터.
  4. 제1항에 있어서, 상기 제1 하부 전극막 패턴은 제1 금속 질화물을 포함하며, 상기 제2 하부 전극막 패턴은 제1 금속, 제1 금속 산화물 및 제1 합금으로 이루어진 그룹 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 강유전체 캐패 시터.
  5. 제1항에 있어서, 상기 제1 하부 전극막 패턴은 티타늄 질화물, 알루미늄 질화물, 티타늄-알루미늄 질화물, 탄탈륨 질화물, 텅스텐 질화물, 티타늄-실리콘 질화물 및 탄탈륨-실리콘 질화물로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하며, 상기 제2 하부 전극막 패턴은 이리듐, 이리듐 산화물, 칼슘-니켈 산화물, 칼슘-루테늄 산화물, 스트론튬-루테늄 산화물(SRO) 및 이리듐-루테늄 합금으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 강유전체 캐패시터.
  6. 제1항에 있어서, 상기 제2 하부 전극막 패턴은 상기 제1 금속 및 상기 제1 금속 산화물을 포함하는 이중막 구조를 가지는 것을 특징으로 하는 강유전체 캐패시터.
  7. 제1항에 있어서, 상기 제1 상부 전극막 패턴은 란탄-니켈 산화물, 스트론튬-루테늄 산화물(SRO), 인듐-주석 산화물, 이리듐 산화물 및 스트론튬-티타늄 산화물로 이루어진 그룹 중에서 선택된 어느 하나를 포함하며, 상기 제2 상부 전극막 패턴은 이리듐, 이리듐 산화물, 칼슘-니켈 산화물, 칼슘-루테늄 산화물, 스트론튬-루테늄 산화물(SRO) 및 이리듐-루테늄 합금으로 이루어진 그룹 중에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 강유전체 캐패시터.
  8. 기판 상에 하부 구조물을 형성하는 단계;
    상기 기판 상에 상기 하부 구조물에 전기적으로 연결되며, 제1 하부 전극막 및 제2 하부 전극막을 포함하는 하부 전극층을 형성하는 단계;
    상기 하부 전극층 상에 강유전체층을 형성하는 단계;
    상기 강유전체층 상에 생성된 계면층을 제거하기 위하여 상기 강유전체층을 중성 빔으로 표면 처리하는 단계;
    상기 표면 처리된 강유전체층 상에 제1 상부 전극막 및 제2 상부 전극막을 구비하는 상부 전극층을 형성하는 단계; 및
    상기 상부 전극층, 상기 표면 처리된 강유전체층, 상기 하부 전극층을 식각하여 하부 전극, 강유전체층 패턴 및 상부 전극을 형성하는 단계를 포함하는 강유전체 캐패시터의 제조 방법.
  9. 제8항에 있어서, 상기 강유전층을 표면 처리하는 단계는 산소, 질소, 아르곤 및 암모니아로 이루어진 그룹 중에서 선택된 적어도 하나의 가스를 중성 빔 소스로서 제공하며, 1keV 이하의 전압을 인가하여 수행되는 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
  10. 제8항에 있어서, 상기 강유전체층을 표면 처리하는 단계 후에,
    상기 표면 처리된 강유전체층을 산소, 질소, 아르곤 및 암모니아로 이루어진 그룹 중에서 선택된 적어도 하나의 가스 분위기 하에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
  11. 제8항에 있어서, 상기 강유전체층의 형성하는 단계 및 상기 강유전체층을 표면 처리하는 공정은 인-시튜(in-situ)로 수행되는 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
KR1020070091440A 2007-09-10 2007-09-10 강유전체 캐패시터 및 이의 제조 방법 KR20090026458A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070091440A KR20090026458A (ko) 2007-09-10 2007-09-10 강유전체 캐패시터 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070091440A KR20090026458A (ko) 2007-09-10 2007-09-10 강유전체 캐패시터 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090026458A true KR20090026458A (ko) 2009-03-13

Family

ID=40694394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070091440A KR20090026458A (ko) 2007-09-10 2007-09-10 강유전체 캐패시터 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090026458A (ko)

Similar Documents

Publication Publication Date Title
KR100763559B1 (ko) 강유전체막의 형성 방법 및 이를 이용한 강유전체캐패시터의 제조 방법
KR100729231B1 (ko) 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
KR100718267B1 (ko) 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR20090017758A (ko) 강유전체 커패시터의 형성 방법 및 이를 이용한 반도체장치의 제조 방법
US20090127603A1 (en) Semiconductor memory device and manufacturing method thereof
US7927889B2 (en) Method for manufacturing ferroelectric memory device and ferroelectric memory device
US8729707B2 (en) Semiconductor device
US20050170534A1 (en) Ferroelectric capacitor, method of manufacturing same, and semiconductor memory device
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
US20150084160A1 (en) Semiconductor device and method of manufacturing the same
US8629487B2 (en) Semiconductor device and method of manufacturing same
US6727156B2 (en) Semiconductor device including ferroelectric capacitor and method of manufacturing the same
US7407862B2 (en) Method for manufacturing ferroelectric memory device
US20080123243A1 (en) Ferroelectric capacitor
JP5655585B2 (ja) 半導体装置の製造方法
KR101227446B1 (ko) 강유전체막의 형성 방법 및 이를 이용한 강유전체커패시터의 제조 방법
US20050255663A1 (en) Semiconductor device and method of manufacturing the same
KR20090052455A (ko) 강유전체 캐패시터 및 이의 제조 방법
JP7395823B2 (ja) 半導体装置及びその製造方法
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP2007201243A (ja) 半導体装置の製造方法
KR20090026458A (ko) 강유전체 캐패시터 및 이의 제조 방법
WO2008004297A1 (fr) Dispositif à semi-conducteur comprenant un condensateur et procédé permettant de le fabriquer
KR20080019980A (ko) 강유전체 커패시터를 포함하는 반도체 장치의 제조 방법
KR20020002643A (ko) 이리듐 또는 루테늄 전극의 표면 안정화 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid