JP2007258549A - 強誘電体メモリおよびその製造方法 - Google Patents

強誘電体メモリおよびその製造方法 Download PDF

Info

Publication number
JP2007258549A
JP2007258549A JP2006082850A JP2006082850A JP2007258549A JP 2007258549 A JP2007258549 A JP 2007258549A JP 2006082850 A JP2006082850 A JP 2006082850A JP 2006082850 A JP2006082850 A JP 2006082850A JP 2007258549 A JP2007258549 A JP 2007258549A
Authority
JP
Japan
Prior art keywords
layer
titanium
ferroelectric
orientation
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006082850A
Other languages
English (en)
Other versions
JP4697437B2 (ja
Inventor
Hiroaki Tamura
博明 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006082850A priority Critical patent/JP4697437B2/ja
Publication of JP2007258549A publication Critical patent/JP2007258549A/ja
Application granted granted Critical
Publication of JP4697437B2 publication Critical patent/JP4697437B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供する。
【解決手段】本発明にかかる強誘電体メモリ100の製造方法は、基体の上方にチタンを構成元素として含む第1の金属層を形成する工程と、第1の金属層の上方に第1電極32を形成する工程と、第1電極の上方に強誘電体層34を形成する工程と、強誘電体層の上方に第2電極36を形成する工程と、第1の金属層、前記第1電極、前記強誘電体層、および前記第2電極をパターニングする工程と、第1の金属層の側面を窒化する工程と、を含む。
【選択図】図1

Description

本発明は、強誘電体メモリおよびその製造方法に関する。
強誘電体メモリ装置(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
特開2000−277701号公報
本発明の目的は、強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供することである。
本発明にかかる強誘電体メモリの製造方法は、
(a)基体の上方にチタンを構成元素として含む第1の金属層を形成する工程と、
(b)前記第1の金属層の上方に第1電極を形成する工程と、
(c)前記第1電極の上方に強誘電体層を形成する工程と、
(d)前記強誘電体層の上方に第2電極を形成する工程と、
(e)前記第1の金属層、前記第1電極、前記強誘電体層、および前記第2電極をパターニングする工程と、
(f)前記第1の金属層の側面を窒化する工程と、
を含む。
このように、第1電極32を成膜する前にチタンを構成元素として含む第1の金属層を形成することによって、優れた結晶配向の第1電極および強誘電体層を形成することができる。すなわち、本発明によれば、所望の結晶配向を有する強誘電体層を形成することができる。これにより、ヒステリシス特性に優れた強誘電体メモリを得ることができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(a)と(b)の間に、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなるバリア膜を前記第1の金属層の上方に形成する工程をさらに含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記第1の金属層は、チタン層であり、
前記バリア膜は、チタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(f)では、窒素を含有する雰囲気で前記第1の金属層を加熱することにより窒化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記第1の金属層は、チタン層またはチタンアルミニウム層であることができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(a)と(b)の間に、チタンを構成元素として含む第2の金属層を前記第1の金属層の上方に形成する工程をさらに含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(f)では、窒素を含有する雰囲気で前記第1の金属層および第2の金属層を加熱することにより、前記第1の金属層および前記第2の金属層の側面を窒化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記第1の金属層は、チタン層であり、
前記第2の金属層は、チタンアルミニウム層であることができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(a)の前に、アンモニアガスのプラズマを励起して、前記第1の金属層の形成領域の表面に、当該プラズマを照射することができる。
本発明にかかる強誘電体メモリは、
基体の上方に形成され、チタンを構成元素として含む配向制御層と、
前記第1の金属層の上方に形成された第1電極と、
前記第1電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第2電極と、
を含み、
前記配向制御層は、チタン層またはチタンアルミニウム層からなる配向制御領域と、その側面に形成されたチタンの窒化物またはチタンおよびアルミニウムの窒化物からなるバリア領域とを有する。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層の上面に形成されたバリア層をさらに有することができる。
本発明にかかる強誘電体メモリにおいて、
前記バリア層は、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなることができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタン層からなる配向制御領域と、当該チタン層の側面に形成されたチタンの窒化物からなるバリア領域とを有し、
前記バリア層は、チタンおよびアルミニウムの窒化物からなることができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層の上面に形成され、チタン層またはチタンアルミニウム層からなる配向制御領域と、その側面に形成されたチタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第2の配向制御層をさらに含むことができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタン層からなる配向制御領域と、当該チタン層の側面に形成されたチタンの窒化物からなるバリア領域とを有し、
前記第2の配向制御層は、チタンアルミニウム層からなる配向制御領域と、その側面に形成されたチタンおよびアルミニウムの窒化物からなるバリア領域とを有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の前記配向制御領域に含まれる結晶は、(001)配向であり、
前記第1電極および前記強誘電体層に含まれる結晶は、(111)配向であることができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層の前記バリア領域に含まれる結晶は、(111)配向であることができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の前記配向制御領域に含まれる結晶は、(001)配向であり、
前記バリア層、前記第1電極および前記強誘電体層に含まれる結晶は、(111)配向であることができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記配向制御層および前記第2の配向制御層の前記配向制御領域に含まれる結晶は、(001)配向であり、
前記第1電極および前記強誘電体層に含まれる結晶は、(111)配向であることができる。
本発明にかかる強誘電体メモリにおいて、
前記バリア層の前記バリア領域に含まれる結晶は、(111)配向であることができる。
本発明にかかる強誘電体メモリにおいて、
前記基体は、絶縁層と、前記絶縁層を貫通するコンタクトホールと、前記コンタクトホールに形成された導電層と、前記導電層を介して前記第1電極と電気的に接続されたスイッチングトランジスタとを有することができる。
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
1.強誘電体メモリ
図1は、本実施の形態の強誘電体メモリ100を模式的に示す断面図である。図1に示すように、強誘電体メモリ100は、強誘電体キャパシタ30と、配向制御層12と、絶縁層26と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含む。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1不純物領域17および第2不純物領域19とを含む。また、プラグ(導電層)20はスイッチングトランジスタ18と電気的に接続されている。強誘電体キャパシタ30とトランジスタ18との間には絶縁層26が形成されている。絶縁層26の材質は、特に限定されないが、たとえば酸化シリコンからなることができる。
強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上方に設けられている。このプラグ20は、第2不純物領域19の上方に形成されている。プラグ20は、絶縁層26を貫通するコンタクトホール22内を埋めるように形成されている。プラグ20は例えば、タングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属からなり、素子の信頼性の観点からタングステンからなることが好ましい。
また強誘電体メモリ100は、コンタクトホール22の側面および底面に形成されたバリア層27を、コンタクトホール22内にさらに含む。プラグ20は、バリア層27によって覆われている。
バリア層27は、導電性材料からなることができ、たとえば、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)のうち少なくとも一層からなることができる。このバリア層27によって、プラグ20の密着性を向上させ、また、プラグ20の拡散および酸化を防止することができ、ひいてはプラグ20の低抵抗化を図ることができる。
配向制御層12は、プラグ20および絶縁層26上に形成されており、配向制御領域121と、バリア領域122とを有する。バリア領域122は、平面視において、配向制御領域121の周囲を取り囲むように形成されている。配向制御領域121は、チタン層またはチタンアルミニウム層からなることができる。バリア領域122は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなることができる。配向制御領域121およびバリア領域122は、少なくとも一部が結晶質であることができ、特に、配向制御領域121は、自己配向性の強いチタン層またはチタンアルミニウム層からなるため、配向性の優れた結晶を有することができる。
また、配向制御領域121の周囲を取り囲むようにバリア領域122を形成することによって、プラグ20が酸化されるのを防止することができ、プラグ20の低抵抗化を図ることができる。
強誘電体キャパシタ30は、配向制御層12の上に設けられた第1電極32と、第1電極32の上に設けられた強誘電体層34と、強誘電体層34の上に設けられた第2電極36とを含む。第1電極32、および強誘電体層34は、少なくとも一部が結晶質であることができる。第1電極32はイリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくは素子の信頼性の高いイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。
強誘電体層34は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、およびWのうちの少なくとも1つからなる。強誘電体層34に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)等のペロブスカイト型酸化物やビスマス層状化合物が挙げられる。中でも、強誘電体層34の材料としてはPZTが好ましい。
また、強誘電体層34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となるため、理想的にはc軸配向させることで最大の分極電荷が得られる。ところが実際は、c軸と直交するa軸配向成分が同時に存在してしまう。このa軸配向成分は分極反転に寄与しないため、a軸配向成分の存在によって素子の強誘電特性が損なわれるおそれがある。この場合、強誘電体層34に用いられるPZTの結晶配向を(111)配向にすることにより、すべての結晶成分を分極反転に寄与させることができる。よって、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。
第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム,銀,ニッケルなどからなることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
次に、配向制御層12の配向制御機能について説明する。配向制御層12は、結晶質であり、所望の結晶配向を有する。具体的には、配向制御層12の配向制御領域121は、チタン層またはアルミニウムチタン層からなるため、その結晶配向は自己配向性に起因して(001)配向であることができる。また配向制御層12のバリア領域122は、チタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。
そこで、第1電極32は、たとえば白金やイリジウム等の上述した材質からなる場合に、このような配向制御層12上に形成されているため、配向制御層12の結晶配向の影響を受けて、(111)配向を有することができる。即ち、第1電極32は、(001)配向を有するチタン層またはアルミニウムチタン層、および(111)配向を有するチタンの窒化物またはチタンおよびアルミニウムの窒化物の上で(111)配向しやすい。よって、第1電極32は、良好な結晶質の(111)配向を有することができる。
強誘電体層34は、第1電極32上に形成されているため、その材質が結晶質である場合に第1電極32の結晶配向の影響を受けて、第1電極32と等しい配向を有することができる。強誘電体層34は、上述したように、ペロブスカイト型酸化物やビスマス層状化合物からなることができ、その結晶配向が(111)配向であることが望ましい。本実施の形態において強誘電体層34は、配向制御層12および第1電極32の上方に形成されることによって、容易に(111)配向を有することができる。よって、強誘電体メモリ100は、優れたヒステリシス特性を得ることができる。
2.強誘電体メモリの製造方法
次に、図1に示す強誘電体メモリ100の製造方法について、図面を参照して説明する。図2〜図10はそれぞれ、図1に示される強誘電体メモリ100の一製造工程を模式的に示す断面図である。
まず、図2に示すように、トランジスタ18および素子分離領域16を形成する。より具体的には、半導体基板10にトランジスタ18、素子分離領域16を形成し、その上に絶縁層26を積層する。トランジスタ18、素子分離領域16、および絶縁層26は、公知の方法を用いて形成することができる。
次に、図3に示すように、絶縁層26を貫通するようにコンタクトホール22を設ける。コンタクトホール22は、たとえば第2不純物領域19上に設けることができる。フォトリソグラフィ技術を適用してコンタクトホール22を形成してもよい。具体的には、絶縁層26の一部を開口するようにレジスト層(図示せず)を形成し、レジスト層の開口領域をエッチングすることによってコンタクトホール22を形成することができる。
次に、図4に示すように、コンタクトホール22の側面および底面と、絶縁層26上とに連続的にバリア層27aを形成する。バリア層27aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。
次いで、図5に示すように、コンタクトホール22に導電性材料を埋め込むことにより、導電層20aを形成する。導電層20aの埋め込みは例えば、CVD法またはスパッタリング法を用いて行なうことができる。
次に、図6に示すように、導電層20aおよびバリア層27aの一部を研磨し、除去することによってプラグ20およびバリア層27を形成する。研磨工程では、化学的機械的研磨(CMP:Chemical Mechanical Polishment)法による工程を適用することができる。この研磨工程により、絶縁層26を露出させることができる。
なお、絶縁層26がバリア層27aより研磨されにくい材質からなる場合には、コンタクトホール22の内部にリセス(凹部)が発生することがある。リセスが発生した場合には、バリア層27aと同様の材料等を用いて、スパッタリング等によりリセスを埋め込んでもよい。これにより絶縁層26からプラグ20の形成領域まで連続的に平坦化することができる。以上の工程により基体の一例としての、半導体基板10、トランジスタ18、絶縁層26、プラグ20、バリア層27、および素子分離領域16が形成される。
次に、絶縁層26およびプラグ20の上面に、金属層12a(図8参照)を形成する。まず、図7に示すように、アンモニアガスのプラズマを励起して、金属層12aが形成される領域の表面12sに、当該プラズマを照射する(以下、「アンモニアプラズマ処理」とする)。このアンモニアプラズマ処理により、表面12sが−NHで終端され、後述する工程で金属層12aを成膜する際に、金属層12aを構成する原子が表面12s上でマイグレーションし易くなる。その結果、金属層12aの構成原子がその自己配向性に起因して、規則的な配列(ここでは最密充填)になるように促進され、結晶配向性に優れた金属層12aを成膜することができると推測される。
次いで、図8に示すように、チタン層またはチタンアルミニウム層からなる金属層(第1の金属層)12aを成膜する。この金属層12aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。また、金属層12aを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気(例えば、アルゴン)中で、スパッタリング法により金属層12aを形成することができる。この場合、金属層12aを成膜する際の基板温度は、室温から400℃の間であることが好ましく、100〜400℃の間がより好ましく、100〜300℃の間がさらに好ましい。
次に、図9に示すように、金属層12a上に第1電極32aを形成する。ここで、第1電極32aを金属層12a上に形成することにより、金属層12aの結晶配向性を第1電極32aに反映させることができる。本実施の形態では、金属層12aの少なくとも一部が(100)配向を有する結晶質であるため、第1電極32aを(111)配向に形成することができる。第1電極32aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法、CVD法を適用することができる。
次いで、図9に示すように、第1電極32a上に強誘電体層34aを形成する。ここで、強誘電体層34aを第1電極32a上に形成することにより、第1電極32aの結晶配向性を強誘電体層34aに反映させることができる。本実施の形態では、第1電極32aの少なくとも一部が(111)配向を有する結晶質であるため、強誘電体層34aを(111)配向に形成することができる。
強誘電体層34aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法(ゾル・ゲル法、MOD(Metal Organic Decomposition)法などを含む)、スパッタ法、CVD法、MOCVD(Metal Organic Chemical Vapor Deposition)法などを適用することができる。
次いで、図9に示すように、強誘電体層34a上に第2電極36aを形成する。第2電極36aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。
次に、図10に示すように、金属層12a、第1電極32a、強誘電体層34aおよび第2電極36aをパターニングする。まず、図9に示すように、所定のパターンのレジスト層R1を第2電極36a上に形成し、このレジスト層R1をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有する、スタック型の強誘電体キャパシタ30と、強誘電体キャパシタ30の下に形成された金属層12bが得られる。
次に、図1に示すように、金属層12bの側面を窒化して、窒化物からなる結晶質のバリア領域122を形成する。金属層12bの側面の窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で金属層12bをアニールすることにより窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは金属層12bの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、金属層12bの結晶配向を保持した状態で、金属層12bを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。アニールは、350〜650℃で行なうのがより好ましく、500〜650℃で行なうのがさらに好ましい。これにより、窒化されていない配向制御領域121と、窒化されたバリア領域122とを有する配向制御層12を得ることができる。
ここで金属層12bがチタンおよびアルミニウムを含む場合、バリア領域122は、チタンおよびアルミニウムの窒化物(例えばTiAlN)であることができ、金属層12bがチタンを含む場合(例えばTi)、バリア領域122は、チタンの窒化物(例えばTiN)であることができる。TiおよびTiAlは六方晶に属し、(001)配向である。また、この金属層12bを窒化して得られたバリア領域122は面心立方晶のTiNまたはTiAlNからなり、TiNおよびTiAlNは、原料であるTiまたはTiAl(金属層12b)の配向性に影響されて、(111)配向となる。なお、配向制御領域121は、金属層12bが窒化されずに残った領域であるため、六方晶に属し、(001)配向を有する。
ここで、(111)配向性を有するバリア領域122が得られる理由としては、以下のとおりである。まず金属層12bを構成するTiまたはTiAlにおいてはその自己配向性が強く発現する。金属層12bは、この自己配向性により(001)配向の結晶を有する。このため、窒化工程により、金属層12bのTiまたはTiAlが(001)配向を有する状態のまま、その隙間に窒素原子が入り込み、(111)配向を有するバリア領域122を得ることができると推測される。なお、チタン層およびチタンアルミニウム層においては、チタンの割合が大きい程、自己配向性が高いため、チタン層を適用することによって最も配向性の優れた配向制御領域121を得ることができ、ひいては強誘電体層34の配向性を良好にすることができる。一方で、チタン層およびチタンアルミニウム層においては、アルミニウムの割合が大きい程、酸素バリア性が高いため、チタンアルミニウム層を適用することによって、より確実にプラグ20の酸化を防止することができる。また、上述したように、アンモニアプラズマ処理を施した後にチタン層またはチタンアルミニウム層からなる金属層12aを成膜することにより、配向性に優れた金属層12aを得ることができる。
以上の工程により強誘電体メモリ100を製造することができる。本実施の形態の強誘電体メモリ100の製造方法では、自己配向性の強いチタン層またはチタンアルミニウム層からなる金属層12aの上に強誘電体キャパシタ30を形成するため、第1電極32aおよび強誘電体層34aの結晶配向を良好にして、強誘電体メモリ100のヒステリシス特性を向上させることができる。
3.第1の変形例
以下に、第1の変形例にかかる強誘電体メモリ200について図面を参照しながら説明する。変形例にかかる強誘電体メモリ200は、第2バリア層25をさらに含む点で、本実施の形態にかかる強誘電体メモリ100と異なる。
3.1.強誘電体メモリ
図11は、変形例にかかる強誘電体メモリ200を模式的に示す断面図である。
第2バリア層25は、配向制御層12と第1電極32との間に形成されている。第2バリア層25は、酸素バリア機能を有する。第2バリア層25は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも酸素バリア性の高いTiAlNからなることが好ましい。このように酸素バリア性の高い第2バリア層25を形成することによって、製造工程におけるプラグ20の酸化を防止することもできる。なお第2バリア層25は、少なくとも一部が結晶質であることができる。
強誘電体メモリ200の他の構成については、上述した強誘電体メモリ100と同様であるので説明を省略する。
変形例にかかる強誘電体メモリ200によれば、第2バリア層25は、配向制御層12上に形成されているため、その材質が結晶質である場合に配向制御層12の結晶配向の影響を受ける。上述したように配向制御層12の配向制御領域121は、チタン層またはアルミニウムチタン層からなるため、その結晶配向は自己配向性に起因して(001)配向であることができる。また配向制御層12のバリア領域122は、チタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。
第2バリア層25は、このような配向の配向制御層12の上に形成されているため、チタンの窒化物またはチタンおよびアルミニウムの窒化物である場合に(111)配向を有しやすい。よって、第2バリア層25は、良好な結晶質の(111)配向を有することができ、第2バリア層25上に形成されている第1電極32についても、良好な結晶質の(111)配向にすることができる。
また配向制御層12が、自己配向性の強いチタン層からなる配向制御領域121と、チタンの窒化物からなるバリア領域122とを有し、第2バリア層25が、酸素バリア性の高いチタンおよびアルミニウムの窒化物からなることによって、結晶配向性に優れ、かつ酸素バリア性に優れた強誘電体メモリ100を形成することができる。
3.2.強誘電体メモリの製造方法
次に、図11に示す強誘電体メモリ200の製造方法について説明する。
まず、上述した製造方法(図2〜図8)により、半導体基板10上にトランジスタ18、絶縁層26、プラグ20、バリア層27、素子分離領域16、および金属層12aを形成する。
次に、金属層12a上に第2バリア層25を成膜する。第2バリア層25は、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第2バリア層25を金属層12a上に形成することにより、金属層12aの結晶配向性を第2バリア層25に反映させることができ、第2バリア層25の結晶性を著しく向上させることができる。
次に第1電極32a、強誘電体層34a、第2電極36aを成膜する。その後、金属層12a、第2バリア層25、第1電極32a、強誘電体層34a、および第2電極36aをパターニングして、強誘電体キャパシタ30を形成する。
次に、金属層12bの側面を窒化して、窒化物からなる結晶質のバリア領域122を形成する。金属層12bの側面の窒化方法は、上述した窒化方法と同様の方法を用いることができる。以上の工程により強誘電体メモリ200を製造することができる。
4.第2の変形例
以下に、第2の変形例にかかる強誘電体メモリ300について図面を参照しながら説明する。強誘電体メモリ300は、第2の配向制御層14をさらに含む点で、本実施の形態にかかる強誘電体メモリ100と異なる。
4.1.強誘電体メモリ
図12は、第2の変形例にかかる強誘電体メモリ300を模式的に示す断面図である。
第2の配向制御層14は、プラグ20および絶縁層26と配向制御層12との間に形成されている。第2の配向制御層14は、上述した第1の配向制御層12と同様に、配向制御領域141と、バリア領域142とを有する。バリア領域142は、平面視において、配向制御領域141の周囲を取り囲むように形成されている。配向制御領域141は、チタン層またはチタンアルミニウム層からなることができる。バリア領域142は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなることができる。配向制御領域141およびバリア領域142は、少なくとも一部が結晶質であることができ、特に、配向制御層12上に形成されているため、配向制御層12より優れた配向性の結晶を有することができる。よって、第2の配向制御層14上に形成されている第1電極32についても、より良好な結晶質の(111)配向にすることができる。また、配向制御領域141の周囲を取り囲むようにバリア領域122を形成することによって、プラグ20が酸化されるのを防止することができ、プラグ20の低抵抗化を図ることができる。
なお、強誘電体メモリ300の他の構成については、上述した強誘電体メモリ100と同様であるので説明を省略する。
4.2.強誘電体メモリの製造方法
次に、図12に示す強誘電体メモリ300の製造方法について説明する。
まず、上述した製造方法(図2〜図8)により、半導体基板10上にトランジスタ18、絶縁層26、プラグ20、バリア層27、素子分離領域16、および金属層12aを形成する。
次に、金属層12a上にチタン層またはチタンアルミニウム層からなる第2の金属層を成膜する。この第2の金属層の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。また、第2の金属層を成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気(例えば、アルゴン)中で、スパッタリング法により第2の金属層を形成することができる。
次に第1電極32a、強誘電体層34a、第2電極36aを成膜する。その後、金属層12a、第2の金属層、第1電極32a、強誘電体層34a、および第2電極36aをパターニングして、強誘電体キャパシタ30を形成する。
次に、金属層12bおよび第2の金属層の側面を窒化して、窒化物からなる結晶質のバリア領域122、142を形成する。金属層12bおよび第2の金属層の側面の窒化方法は、上述した窒化方法と同様の方法を用いることができる。以上の工程により強誘電体メモリ200を製造することができる。なお、強誘電体メモリ300の製造方法における他の工程については、上述した強誘電体メモリ100の製造方法と同様であるので説明を省略する。
強誘電体メモリ300の製造方法によれば、配向制御層12より結晶配向性に優れた第2の配向制御層14の上に強誘電体キャパシタ30が形成されているため、第1電極32、および強誘電体層34の結晶配向を良好にして、強誘電体メモリ100のヒステリシス特性を向上させることができる。
また、たとえば、配向制御層12として自己配向性の強いチタン層およびチタンの窒化物を用い、第2の配向制御層14として酸素バリア層の高いチタンアルミニウム層およびチタンおよびアルミニウムの窒化物を用いることにより、結晶配向性に優れ、かつ酸素バリア性に優れた強誘電体メモリ100を形成することができる。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
また、本実施の形態にかかる強誘電体メモリに含まれる強誘電体キャパシタ、配向制御層等の各構成およびその製造方法は、例えば、圧電素子等に含まれるキャパシタに応用することができる。
本発明の一実施の形態の強誘電体メモリを模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 第1の変形例にかかる強誘電体メモリを模式的に示す断面図。 第2の変形例にかかる強誘電体メモリを模式的に示す断面図。
符号の説明
10 半導体基板、 11 ゲート絶縁層、 12 配向制御層、 12a、12b 金属層 13 ゲート導電層、 14 第2の配向制御層、 15 サイドウォール絶縁層、 16 素子分離領域、 17 第1不純物領域、 18 トランジスタ、 19 第2不純物領域、 20 プラグ、20a 導電層、 22 コンタクトホール、 25 第2バリア層、 27、27a バリア層、 26 絶縁層、 30 強誘電体キャパシタ、 32、32a 第1電極、 34、34a 強誘電体膜、 36、36a 第2電極、 100、200、300 強誘電体メモリ、 121、141 配向制御領域、 122、142 バリア領域、 R1 レジスト層

Claims (21)

  1. (a)基体の上方にチタンを構成元素として含む第1の金属層を形成する工程と、
    (b)前記第1の金属層の上方に第1電極を形成する工程と、
    (c)前記第1電極の上方に強誘電体層を形成する工程と、
    (d)前記強誘電体層の上方に第2電極を形成する工程と、
    (e)前記第1の金属層、前記第1電極、前記強誘電体層、および前記第2電極をパターニングする工程と、
    (f)前記第1の金属層の側面を窒化する工程と、
    を含む、強誘電体メモリの製造方法。
  2. 請求項1において、
    前記工程(a)と(b)の間に、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなるバリア膜を前記第1の金属層の上方に形成する工程をさらに含む、強誘電体メモリの製造方法。
  3. 請求項2において、
    前記第1の金属層は、チタン層であり、
    前記バリア膜は、チタンおよびアルミニウムの窒化物である、強誘電体メモリの製造方法。
  4. 請求項1ないし3のいずれかにおいて、
    前記工程(f)では、窒素を含有する雰囲気で前記第1の金属層を加熱することにより窒化する、強誘電体メモリの製造方法。
  5. 請求項1または2において、
    前記第1の金属層は、チタン層またはチタンアルミニウム層である、強誘電体メモリの製造方法。
  6. 請求項1において、
    前記工程(a)と(b)の間に、チタンを構成元素として含む第2の金属層を前記第1の金属層の上方に形成する工程をさらに含む、強誘電体メモリの製造方法。
  7. 請求項6において、
    前記工程(f)では、窒素を含有する雰囲気で前記第1の金属層および第2の金属層を加熱することにより、前記第1の金属層および前記第2の金属層の側面を窒化する、強誘電体メモリの製造方法。
  8. 請求項6または7において、
    前記第1の金属層は、チタン層であり、
    前記第2の金属層は、チタンアルミニウム層である、強誘電体メモリの製造方法。
  9. 請求項1ないし8のいずれかにおいて、
    前記工程(a)の前に、アンモニアガスのプラズマを励起して、前記第1の金属層の形成領域の表面に、当該プラズマを照射する、強誘電体メモリの製造方法。
  10. 基体の上方に形成され、チタンを構成元素として含む配向制御層と、
    前記第1の金属層の上方に形成された第1電極と、
    前記第1電極の上方に形成された強誘電体層と、
    前記強誘電体層の上方に形成された第2電極と、
    を含み、
    前記配向制御層は、チタン層またはチタンアルミニウム層からなる配向制御領域と、その側面に形成されたチタンの窒化物またはチタンおよびアルミニウムの窒化物からなるバリア領域とを有する、強誘電体メモリ。
  11. 請求項10において、
    前記配向制御層の上面に形成されたバリア層をさらに有する、強誘電体メモリ。
  12. 請求項11において、
    前記バリア層は、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる、強誘電体メモリ。
  13. 請求項12において、
    前記配向制御層は、チタン層からなる配向制御領域と、当該チタン層の側面に形成されたチタンの窒化物からなるバリア領域とを有し、
    前記バリア層は、チタンおよびアルミニウムの窒化物からなる、強誘電体メモリ。
  14. 請求項10において、
    前記配向制御層の上面に形成され、チタン層またはチタンアルミニウム層からなる配向制御領域と、その側面に形成されたチタンの窒化物またはチタンおよびアルミニウムの窒化物からなるバリア領域とを有する第2の配向制御層をさらに含む、強誘電体メモリ。
  15. 請求項14において、
    前記配向制御層は、チタン層からなる配向制御領域と、当該チタン層の側面に形成されたチタンの窒化物からなるバリア領域とを有し、
    前記第2の配向制御層は、チタンアルミニウム層からなる配向制御領域と、その側面に形成されたチタンおよびアルミニウムの窒化物からなるバリア領域とを有する、強誘電体メモリ。
  16. 請求項10ないし15のいずれかにおいて、
    前記配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
    前記配向制御層の前記配向制御領域に含まれる結晶は、(001)配向であり、
    前記第1電極および前記強誘電体層に含まれる結晶は、(111)配向である、強誘電体メモリ。
  17. 請求項16において、
    前記配向制御層の前記バリア領域に含まれる結晶は、(111)配向である、強誘電体メモリ。
  18. 請求項12または13において、
    前記配向制御層、前記バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
    前記配向制御層の前記配向制御領域に含まれる結晶は、(001)配向であり、
    前記バリア層、前記第1電極および前記強誘電体層に含まれる結晶は、(111)配向である、強誘電体メモリ。
  19. 請求項14または15において、
    前記配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
    前記配向制御層および前記第2の配向制御層の前記配向制御領域に含まれる結晶は、(001)配向であり、
    前記第1電極および前記強誘電体層に含まれる結晶は、(111)配向である、強誘電体メモリ。
  20. 請求項19において、
    前記バリア層の前記バリア領域に含まれる結晶は、(111)配向である、強誘電体メモリ。
  21. 請求項10ないし20のいずれかにおいて、
    前記基体は、絶縁層と、前記絶縁層を貫通するコンタクトホールと、前記コンタクトホールに形成された導電層と、前記導電層を介して前記第1電極と電気的に接続されたスイッチングトランジスタとを有する、強誘電体メモリ。
JP2006082850A 2006-03-24 2006-03-24 強誘電体メモリおよびその製造方法 Expired - Fee Related JP4697437B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006082850A JP4697437B2 (ja) 2006-03-24 2006-03-24 強誘電体メモリおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006082850A JP4697437B2 (ja) 2006-03-24 2006-03-24 強誘電体メモリおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007258549A true JP2007258549A (ja) 2007-10-04
JP4697437B2 JP4697437B2 (ja) 2011-06-08

Family

ID=38632471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006082850A Expired - Fee Related JP4697437B2 (ja) 2006-03-24 2006-03-24 強誘電体メモリおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4697437B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09110592A (ja) * 1995-08-04 1997-04-28 Tdk Corp 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
WO1997033316A1 (fr) * 1996-03-08 1997-09-12 Hitachi, Ltd. Composant a semi-conducteur et sa fabrication
JP2003273217A (ja) * 2002-03-19 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2004153031A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2004311868A (ja) * 2003-04-10 2004-11-04 Fujitsu Ltd 半導体装置
JP2005150688A (ja) * 2003-10-22 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09110592A (ja) * 1995-08-04 1997-04-28 Tdk Corp 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
WO1997033316A1 (fr) * 1996-03-08 1997-09-12 Hitachi, Ltd. Composant a semi-conducteur et sa fabrication
JP2003273217A (ja) * 2002-03-19 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2004153031A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2004311868A (ja) * 2003-04-10 2004-11-04 Fujitsu Ltd 半導体装置
JP2005150688A (ja) * 2003-10-22 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4697437B2 (ja) 2011-06-08

Similar Documents

Publication Publication Date Title
JP2007043166A (ja) 多層下部電極及び多層上部電極を含む強誘電体構造物及びそれの製造方法
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
JP4320679B2 (ja) 強誘電体メモリ装置の製造方法
JP4600322B2 (ja) 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
JP5010121B2 (ja) 半導体装置の製造方法
US20080123243A1 (en) Ferroelectric capacitor
JP4797717B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP4605056B2 (ja) 強誘電体メモリ装置の製造方法
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP4671039B2 (ja) 半導体装置の製造方法
JP2007243115A (ja) 半導体装置及びその製造方法
JP4697437B2 (ja) 強誘電体メモリおよびその製造方法
JP4858685B2 (ja) 強誘電体メモリおよびその製造方法
JP4683224B2 (ja) 強誘電体メモリの製造方法
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
JP4613857B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP2008135620A (ja) 強誘電体メモリ装置の製造方法
JP4802780B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP2010225773A (ja) 強誘電体キャパシタおよび半導体記憶装置
KR20090026458A (ko) 강유전체 캐패시터 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080613

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110215

LAPS Cancellation because of no payment of annual fees