JP2009224368A - 強誘電体メモリ素子、強誘電体メモリ素子の製造方法 - Google Patents

強誘電体メモリ素子、強誘電体メモリ素子の製造方法 Download PDF

Info

Publication number
JP2009224368A
JP2009224368A JP2008064036A JP2008064036A JP2009224368A JP 2009224368 A JP2009224368 A JP 2009224368A JP 2008064036 A JP2008064036 A JP 2008064036A JP 2008064036 A JP2008064036 A JP 2008064036A JP 2009224368 A JP2009224368 A JP 2009224368A
Authority
JP
Japan
Prior art keywords
film
layer
forming
oxide
iridium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008064036A
Other languages
English (en)
Inventor
Hiroaki Tamura
博明 田村
Kenichi Kurokawa
賢一 黒川
Masahisa Nawano
真久 縄野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008064036A priority Critical patent/JP2009224368A/ja
Publication of JP2009224368A publication Critical patent/JP2009224368A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】良好なペロブスカイト型の強誘電体膜を形成する。
【解決手段】本発明の強誘電体メモリ素子の製造方法は、基板の上方に、酸化イリジウム層を形成する工程と、酸化イリジウム層上に、ペロブスカイト型の導電性酸化物からなり、第1電極33aの最上層となる酸化物電極層332aを形成する工程と、酸化物電極層332a上に強誘電体膜34aを形成する工程と、強誘電体膜上に第2電極35aを形成する工程と、を有する。酸化物電極層を形成する工程は、導電性酸化物の金属成分を含有した有機金属材料と酸素とを供給しかつ化学反応させるとともに、その生成物を成膜する成膜プロセスを含む。成膜プロセスは、供給する有機金属材料を化学反応させるのに必要な量未満の酸素を供給して成膜する低酸素処理と、その後に化学反応させるのに必要な量以上の酸素を供給して成膜する高酸素処理と、を含む。
【選択図】図4

Description

本発明は、強誘電体メモリ素子、強誘電体メモリ素子の製造方法に関する。
強誘電体材料の自発分極を利用した強誘電体メモリ装置は、低電圧動作及び高速動作が可能な不揮発メモリ装置として期待されている。強誘電体メモリ装置は、多数のメモリセルを備えており、一つのメモリセルを1つのスイッチング素子及び1つの強誘電体キャパシタで構成することができる。そのため、DRAM並の高集積化が可能であり、大容量のメモリ装置としても期待されている。
強誘電体キャパシタは、下部電極、強誘電体膜、及び上部電極が積層された構造となっている。強誘電体膜の形成材料(強誘電体材料)としては、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O、以下PZTと称す)等のペロブスカイト型酸化物や、タンタル酸ビスマスストロンチウム(SrBiTa)等のビスマス層状化合物等が有望視されている。強誘電体材料の自発分極を最大限に発揮させるためには、その結晶配向性が極めて重要である。
例えば、PZTを用いる場合は、Zr(ジルコニウム)に比べてTi(チタン)を多く含む組成を採用することにより、自発分極量を大きくすることができる。この組成域ではPZTが正方晶に属し、その自発分極軸がc軸となっている。理想的にはc軸配向させることで最大の分極量が得られるが、実際にはc軸と直交するa軸配向成分が生じてしまう。a軸配向成分は分極反転に寄与しないためその比率が大きくなると、かえって自発分極量が小さくなってしまう。そこで、PZTの結晶配向を(111)配向にすることにより、すべての結晶成分を分極反転に寄与させ、c軸配向させた場合よりも電荷の取り出し効率を向上させる方法が考えられている。PZTの結晶配向を(111)配向させるためには、その下地となる下部電極の結晶配向を制御することが有効である。
また、強誘電体キャパシタの信頼性を高めるためには、強誘電体膜の疲労特性(endurance fatigue)を改善することも重要である。疲労特性を改善するためには、強誘電体膜の劣化を防止することや、強誘電体膜と下部電極とを良好に界面接合させることが有効である。そのために、強誘電体膜と当接する下部電極においての表層を導電性酸化物で形成する手法が注目されている。これにより、強誘電体膜の酸素が下部電極側に拡散することが防止され、強誘電体膜の劣化が防止される。
このような観点から、下部電極の表層を強誘電体膜と同じ結晶構造であるペロブスカイト型とすることが提案されている(例えば特許文献1)。特許文献1では、バリア膜上に順に形成された、イリジウム膜、酸化イリジウム膜、白金膜、及びルテニウム酸ストロンチウム膜(以下SrRuO膜と称す)からなる下部電極を形成している。この構造によれば、白金の自己配向性により面心立方晶に属する(111)配向の白金膜を形成することができる。白金膜の結晶構造を反映させて、面心立方晶に属する(111)配向のSrRuO膜を形成することができ、同様にして(111)配向の強誘電体膜を形成することができると考えられる。また、表層が強誘電体膜と同じ結晶構造であることや、表層が導電性酸化物からなっていること等により、良好な界面接合が得られると考えられる。
特開2007−88147号公報
しかしながら、特許文献1の方法では、白金が高価であるため低コスト化を図ることが困難である。また、白金膜は酸素透過性を有しているので、SrRuO膜の酸素の拡散を防止するためには、酸素バリア性を有する酸化イリジウム膜やイリジウム膜を形成する必要がある。そのため、下部電極の構造が複雑化してしまい、製造コストが増加してしまうおそれや、製造効率が損なわれてしまうおそれがある。
また、イリジウム膜が酸化されるとその結晶構造がアモルファス状になるため、その下層側の結晶構造をその上層側に反映させることが困難になる。したがって、主として白金の自己配向性によりSrRuO膜の結晶配向を制御することになり、これを十分に制御することができないおそれもある。
本発明は、前記事情に鑑み成されたものであって、低コスト化や製造の効率化が可能であり、かつ良好な強誘電体メモリ素子が得られる製造方法を提供することを目的の一つとする。
本発明の強誘電体メモリ素子の製造方法は、第1電極と第2電極との間に、結晶構造がペロブスカイト型の強誘電体膜を有する強誘電体メモリ素子の製造方法であって、基板の上方に、酸化イリジウム層を形成する工程と、 前記酸化イリジウム層上に、結晶構造がペロブスカイト型の導電性酸化物からなり、前記第1電極の最上層を構成する酸化物電極層を形成する工程と、前記酸化物電極層上に前記強誘電体膜を形成する工程と、前記強誘電体膜上に第2電極を形成する工程と、を有し、前記酸化物電極層を形成する工程は、前記導電性酸化物の金属成分を含有した有機金属材料と酸素とを供給しかつ化学反応させるとともに、その生成物を成膜する成膜プロセスを含み、該成膜プロセスは、供給する有機金属材料を化学反応させるのに必要な量未満の酸素を供給して成膜する低酸素処理と、該低酸素処理の後に、供給する有機金属材料を化学反応させるのに必要な量以上の酸素を供給して成膜する高酸素処理と、を含むことを特徴とする。
前記成膜プロセスでは、有機金属材料の有機成分を燃焼させることができ、その金属成分を分離することができる。分離された金属成分は酸化されるとともに酸化イリジウム層上に成膜される。前記低酸素処理では、導電性酸化物の金属成分を含有した有機金属材料を化学反応させるのに必要な量未満の酸素を供給するので、化学反応は酸化イリジウム層に含まれる酸素を奪いながら進行する。酸化イリジウム層に含まれる酸化イリジウムは、還元されてイリジウムとなり、このイリジウムは再結晶化するとともに再配向する。前記の化学反応による生成物は、イリジウムの再配向により結晶成長の方位が決定されて成膜される。これにより、良好な結晶配向の膜を形成することができ、この膜を酸化物電極層の一部とすることができる。また、前記高酸素処理では、供給する有機金属材料を化学反応させるのに必要な量以上の酸素を供給するので、低酸素処理で成膜された部分の酸化物電極層における酸素欠損を補修することができ、酸素欠損による結晶欠陥をなくすことができる。
このように良好な結晶配向の酸化物電極層を形成することができるので、強誘電体膜を形成する工程では、酸化物電極層の良好な結晶構造を反映させて良好な結晶配向の強誘電体膜を形成することができる。したがって、良好な特性の強誘電体膜とすることができ、これを備えた良好な特性の強誘電体メモリ素子を製造することができる。
また、酸化物電極層はペロブスカイト型の結晶構造となっており、これに結晶構造がペロブスカイト型の強誘電体膜を良好に格子整合させることができる。したがって、酸化物電極層と強誘電体膜とを良好に界面接合させることができ、強誘電体膜の疲労特性を改善することができる。また、強誘電体膜に酸素欠陥を生じた場合に、酸化物電極層に含まれる酸素により酸素欠損を補修することができ強誘電体膜の劣化が防止されるので、疲労特性を改善することができる。以上のように、強誘電体膜の疲労特性が改善されるので、これを備えた高信頼性の強誘電体メモリ素子を製造することができる。
また、酸化イリジウム層を下地として酸化物電極層を形成するので、下層側からイリジウム膜、酸化イリジウム膜、白金膜が積層された積層体を下地とする場合よりも、下地の形成プロセスを簡略化することができる。これにより、工数が減ることによる歩留りの向上や、製造効率の向上、製造コストの低減等が図られる。また、白金は高価な金属であるが下地の最上層に白金膜を形成しないので、下地の材料コストを下げることもできる。
また、前記酸化物電極層を形成する工程は、一般式がABOで示されAサイト金属としてストロンチウムを含み、かつBサイト金属としてルテニウム、チタン、ニオブのうちの1又は2以上を含む導電性酸化物からなる酸化物電極層を形成することが好ましい。
前記の導電性酸化物は電極材料として実績があるので、これを用いることにより高信頼性の強誘電体メモリ素子とすることができる。
また、前記酸化イリジウム層を形成する工程は、前記基板の上方にイリジウム膜を形成する処理と、該イリジウム膜の表層を酸化させて前記酸化イリジウム層とする酸化処理と、を含んでいてもよい。この場合に、前記酸化イリジウム層を形成する工程における酸化処理は、熱酸化法を用いて行うことが好ましい。また、前記酸化イリジウム層を形成する工程におけるイリジウム膜を形成する処理は、前記基板の上方に、面心立方晶に属する(111)配向の下地層を形成するプロセスと、前記下地層上に非晶質の前記表層を形成するプロセスと、を含むことが好ましい。
イリジウムからなるターゲットを用いて、酸素雰囲気中で反応性スパッタリング法により酸化イリジウムを成膜すると、得られた膜に酸化の程度のばらつきを生じてしまう。
前記の方法のように、イリジウム膜を形成する処理と、このイリジウム膜の表層を酸化させて前記酸化イリジウム層とする酸化処理とを行えば、酸化の程度が均一な酸化イリジウム層が得られる。この場合に、熱酸化法を用いてイリジウム層を酸化すれば、反応性スパッタリング法によるものよりもイリジウムと酸素との間が弱い結合となる。したがって、酸化物電極層を形成する工程における低酸素処理では、酸化イリジウム層に含まれる酸素を良好に解離させることができ、良好な酸化物電極層を効率よく形成することができる。
また、非晶質の前記表層を形成すれば、結晶質のものよりも表層に酸素を良好に拡散させることができるので、酸化イリジウム層を形成する工程における酸化処理により、均一に酸化された良好な酸化イリジウム層を形成することができる。
また、面心立方晶に属する(111)配向の下地層を形成すれば、酸化物電極層を形成する工程で、下地層の結晶構造を反映させて酸化イリジウム層を再結晶化させることができる。これにより、再結晶化したイリジウムは(111)配向となり、これを反映させて酸化物電極層を良好に(111)配向させることができる。したがって、酸化物電極層の結晶構造を反映させて、強誘電体膜を良好に(111)配向させることができる。よって、良好な特性の強誘電体膜とすることができ、これを備えた良好な強誘電体メモリ素子を製造することが可能になる。
また、前記酸化物電極層を形成する工程は、前記導電性酸化物の金属成分を含有した有機金属ガスを前記有機金属材料とし、かつ前記成膜プロセスは液相法を用いて行うこともできる。
このようにすれば、緻密な膜質の酸化物電極層を形成することができ、強度等の機械的特性や電気特性に優れた酸化物電極層にすることができる。また、MOCVD法によれば被覆性を向上させることができ、例えば強誘電体メモリ素子の高集積化が図られる。
また、前記酸化物電極層を形成する工程は、前記導電性酸化物の金属成分を含有した有機金属溶液を前記有機金属材料とし、かつ前記成膜プロセスはゾルゲル法を用いて行うこともできる。
導電性酸化物の金属成分を含有した有機金属溶液を有機金属材料とすれば、金属成分の組成比を高精度に制御することができるので、所定の組成比の酸化物電極層を形成することができる。また、ゾルゲル法を用いれば、有機金属溶液を液相法で配するので、プロセスの低コスト化が図られる。
本発明の強誘電体メモリ素子は、基板の上方に形成された、多層膜からなる第1電極と、前記第1電極上に形成された、結晶構造がペロブスカイト型の強誘電体膜と、前記強誘電体膜上に形成された第2電極と、を備え、前記第1電極における前記強誘電体側の最表層には、結晶構造がペロブスカイト型の導電性酸化物からなる酸化物電極層が配置されているとともに、該酸化物電極層の下層側に当接してイリジウム層が配置されていることを特徴とする。
例えば前記した本発明を適用することにより、酸化イリジウム層が還元されてなるイリジウム層上に形成された酸化物電極層は、良好な結晶配向となる。したがって、酸化物電極層の結晶構造を反映させて良好な結晶配向の強誘電体膜とすることができ、これを備えた強誘電体メモリ素子を良好な特性にすることができる。
また、結晶構造がともにペロブスカイト型の酸化物電極層及び強誘電体膜は良好に格子整合するので、酸化物電極層と強誘電体膜との間の界面接合が良好になる。したがって、強誘電体膜の劣化特性が改善される。また、強誘電体膜に酸素欠陥を生じた場合に、酸化物電極層に含まれる酸素により酸素欠損を補修することができ、強誘電体膜の疲労特性を改善することができる。以上のように、強誘電体膜の疲労特性が改善されるので、これを備えた強誘電体メモリ素子は高信頼性になる。
また、前記イリジウム膜、前記酸化物電極層、及び前記強誘電体膜の結晶構造が、いずれも(111)配向となっていることが好ましい。
前記イリジウム膜の結晶構造が、面心立方晶に属する(111)配向となっていれば、これを反映させて酸化物電極層を良好に配向させることができる。これにより、酸化物電極層の結晶構造を反映させて、強誘電体膜を良好に配向させることができる。強誘電体膜の結晶構造が正方晶に属する(111)配向になっていれば、電荷の取り出し効率が改善されるので、良好な特性の強誘電体膜となる。したがって、これを備えた強誘電体メモリ素子は、良好なヒステリシス特性となる。
また、前記酸化物電極層は、一般式がABOで示されAサイト金属としてストロンチウムを含み、かつBサイト金属としてルテニウム、チタン、ニオブのうちの1又は2以上を含む導電性酸化物からなっていることが好ましい。
前記の導電性酸化物は電極材料として実績があるので、これを用いることにより高信頼性の強誘電体メモリ素子とすることができる。
以下、本発明の一実施形態を説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。以降の説明では図面を用いて各種の構造を例示するが、構造の特徴的な部分を分かりやすく示すために、図面中の構造はその寸法や縮尺を実際の構造に対して異ならせて示す場合がある。
図1は、本実施形態の強誘電体メモリ素子(強誘電体キャパシタ)を備えた強誘電体メモリ装置の要部を示す側断面構成図である。図1に示すように、強誘電体メモリ装置1はスタック型の構造となっており、トランジスタ22を有する基体2と、基体2上に設けられた強誘電体キャパシタ3と、を備えている。
基体2は、例えば単結晶シリコンからなるシリコン基板(基板)21に設けられたトランジスタ22と、トランジスタ22を覆って設けられたSiOからなる下地絶縁膜23と、を備えている。シリコン基板21の表層には素子分離領域24が設けられており、素子分離領域24の間が1つのメモリセルに対応している。なお、メモリセルは、強誘電体キャパシタ3と、強誘電体キャパシタ3への電気信号をスイッチングするトランジスタ22を有するものである。また、強誘電体メモリ装置1は、多数のメモリセルを備えているが、図1にはその一つを拡大して示している。
トランジスタ22は、シリコン基板21上に設けられたゲート絶縁膜221と、ゲート絶縁膜221上に設けられたゲート電極222と、シリコン基板21表層におけるゲート電極222の両側に設けられたソース領域223及びドレイン領域224と、ゲート電極222の側面に設けられたサイドウォール225と、を備えている。本実施形態では、ソース領域223上にこれと導通する第1プラグ25が設けられており、ドレイン領域224上にこれと導通する第2プラグ26が設けられている。
第1プラグ25及び第2プラグ26は、例えばW(タングステン)やMo(モリブデン)、Ta(タンタル)、Ti(チタン)、Ni(ニッケル)等の導電材料からなるものである。本実施形態の第1プラグ25は、ビット線(図示略)と電気的に接続されており、これを介してソース領域223とビット線とが導通するようになっている。
本実施形態では、第2プラグ26上及びその周辺の下地絶縁膜23上に、導電膜31が形成されており、導電膜31上に酸素バリア膜32が形成されている。また、酸素バリア膜32上に、強誘電体キャパシタ3が形成されている。強誘電体キャパシタ3は、下層側から、下部電極(第1電極)33、強誘電体膜34、上部電極(第2電極)35が積層された構造となっている。下部電極33は、酸素バリア膜32と導電膜31とを介して第2プラグ26と電気的に接続されている。すなわち、下部電極33とドレイン領域224は導通するようになっている。
導電膜31は、例えばTiN等の導電材料からなるものであり、酸素バリア膜32は、例えばTiAlN、TiAl、TiSiN、TiN、TaN、TaSiN等の酸素バリア性を有する導電材料からなるものである。また、導電膜31及び酸素バリア膜32は、特に自己配向性に優れたTiを含む材料からなることが好ましく、このようにすれば下部電極33、強誘電体膜34の結晶配向を良好にすることができる。
本実施形態の下部電極33は、下層側からイリジウム膜331、酸化物電極層332が積層された多層膜となっている。この他にもイリジウム膜331と酸素バリア膜32との間に、Ir(イリジウム)、Pt(白金)、Ru(ルテニウム)、Rh(ロジウム)、Pd(パラジウム)、Os(オスミウム)のうちから少なくとも1つ、またはこれらの合金、あるいはこれらの酸化物からなる膜を配置した構造を採用してもよい。
本実施形態のイリジウム膜331は、イリジウムからなり結晶構造が面心立方晶に属する(111)配向の下地層と、下地層上に設けられた酸化イリジウム層が再結晶化されてなるイリジウム層と、が実質的に一体となった構造になっている。このイリジウム層は、前記下地層の結晶構造を反映して再結晶化されており、その結晶構造が面心立方晶に属する(111)配向となっている。
酸化物電極層332は、一般式がABOで示される導電性酸化物からなっている。そのAサイト金属としてストロンチウムを含み、かつそのBサイト金属としてルテニウム、チタン、ニオブのうちの1又は2以上を含んでいる。導電性酸化物の具体的としては、ルテニウム酸ストロンチウム(SrRuO)やチタン酸ニオブ酸ストロンチウム(Sr(Ti,Nb)O)等が挙げられ、ここではSrRuOを採用している。また、酸化物電極層332はペロブスカイト型の結晶構造となっており、イリジウム膜331の結晶構造を反映させて、面心立方晶に属する(111)配向に形成されている。
強誘電体膜34は、ABOの一般式で示される強誘電体材料からなっている。Aサイト金属は、Pb(鉛)あるいはPbの一部をLa(ランタン)あるいはCa(カルシウム)、Sr(ストロンチウム)に置換したものからなる。またBサイト金属は、例えばZr(ジルコニウム)又はTiからなり、これにV(バナジウム)、Nb(ニオブ)、Ta、Cr(クロム)、Mo(モリブデン)、W(タングステン)、及びMg(マグネシウム)のうちの1つ以上を添加してもよい。
強誘電体材料の具体例としては、PZT(Pb(Zr,Ti)O、チタン酸ジルコン酸鉛)や、そのBサイト金属としてニオブを添加したPZTN等が挙げられる。これらは強誘電体材料として実績があるので、これらを用いれば高信頼性とすることができる。PZTやPZTNを用いる場合には、自発分極量を大きくする観点から、Tiの含有量をZrの含有量よりも多くすることが好ましい。またこの場合には、ヒステリシス特性を良好にする観点から、結晶構造が正方晶に属する(111)配向であるものが好ましい。
本実施形態の強誘電体膜34は、ペロブスカイト型の結晶構造となっており、酸化物電極層332の結晶構造を反映させて、正方晶に属する(111)に形成されている。
上部電極35は、本実施形態ではグランド線(図示略)と電気的に接続されており、単層膜あるいは多層膜からなるものである。上部電極を構成する膜としては、先述した下部電極に適用可能な膜の他に、Al(アルミニウム)、Ag(銀)、Ni(ニッケル)等からなる膜を用いることもできる。ここでは、下層側から図示略の酸化イリジウム膜、イリジウム膜が順に積層された多層構造となっている。
以上のような構成により、前記トランジスタ22のゲート電極222に電圧が印加されると、ソース領域223とドレイン領域224との間に電界が印加されてチャネルがオンとなり、ここに電流を流すことが可能となる。チャネルがオンとされると、ソース領域223と電気的に接続された前記ビット線からの電気信号は、ドレイン領域224に伝達され、さらにドレイン電極224と電気的に接続された強誘電体キャパシタ3の下部電極33に伝達される。そして、強誘電体キャパシタ3の上部電極35と下部電極33との間に電圧を印加することができ、強誘電体膜34に電荷(データ)を蓄積させることができる。このように、強誘電体キャパシタ3への電気信号をトランジスタ22でスイッチングすることにより、強誘電体メモリ装置1は、データ(電荷)を読出しあるいは書込みすることができるようになっている。
次に、本発明に係る強誘電体メモリ素子(強誘電体キャパシタ)の製造方法の一実施形態を、前記強誘電体メモリ装置1を製造する方法に基づいて説明する。
図2(a)〜(c)、図3(a)〜(c)、図4(a)〜(c)は、強誘電体メモリ装置1の製造方法を示す断面工程図である。なお、図2(b)以降の図には、トランジスタ22等の基体2の下層構造を省略して示している。
まず、図2(a)に示すように、公知の方法等を用いて基体2を形成する。例えば、シリコン基板21にLOCOS法やSTI法等で素子分離領域24を形成し、素子分離領域24の間におけるシリコン基板21上に熱酸化法等でゲート絶縁膜221を形成する。そして、ゲート電極222上に多結晶シリコン等からなるゲート電極222を形成する。そして、素子分離領域24とゲート電極222との間におけるシリコン基板21の表層に不純物を注入してドープ領域223、224を形成する。そして、エッチバック法等を用いてサイドウォール225を形成する。そして、サイドウォール225外側のドープ領域223、224に、不純物を再度注入し、ここを高濃度不純物領域とする。本実施形態では、ドープ領域223をソース領域として機能させ、ドープ領域224をドレイン領域として機能させる。
そして、トランジスタ22が形成されたシリコン基板21上に、例えばCVD法でSiOを成膜して下地絶縁膜23を形成する。そして、ソース領域223上とドレイン領域224上とにおける下地絶縁膜23をエッチングして、ソース領域223を露出させる貫通孔とドレイン領域224を露出させる貫通孔とを形成する。そして、これら貫通孔内のそれぞれに、例えばTiとTiNをスパッタリング法で順に成膜して、密着層(図示略)を形成する。
そして、前記貫通孔内を含む下地絶縁膜23上の全面に、例えばCVD法でタングステンを成膜して前記貫通孔内にタングステンを埋め込む。そして、下地絶縁膜23上をCMP法等で研磨することにより、下地絶縁膜23上のタングステンを除去する。このようにして、ソース領域223上の貫通孔内に第1プラグ25を埋設し、ドレイン領域224上の貫通孔内に第2プラグ26を埋設する。以上のようにして基体2が得られる。
次いで、本実施形態では強誘電体キャパシタ3の形成に先立ち、図2(b)に示すように下地絶縁膜23上に導電膜31aを形成する。具体的には、下地絶縁膜23上に、例えばCVD法やスパッタリング法等を用いてTiを成膜する。Tiは高い自己配向性を有しているので、六方晶に属する(001)配向の最密構造の膜が形成される。そして、この膜に例えば窒素雰囲気下で熱処理(例えば500℃以上650℃以下)を施す窒化処理により、TiNからなる導電膜31aを形成する。熱処理の温度を650℃未満とすることでトランジスタ22への熱影響を小さくすることができる。また、500℃以上とすることで窒化処理の短縮化が図られる。形成された導電膜31aは、元のメタル状態のTiの配向性を反映して、面心立方晶に属する(111)配向となる。
次いで、図2(c)に示すように、導電膜31a上に例えばスパッタリング法やCVD法等を用いてTiAlNを成膜して、酸素バリア膜32aを形成する。酸素バリア膜32aは、その下地となる導電膜31aに結晶配向をマッチングさせることにより、エピタキシャルライクに形成することができる。すなわち、導電膜31aの結晶配向を反映させて、面心立方晶に属する(111)配向の酸素バリア膜32aを形成することができる。
次いで、酸素バリア膜32a上に強誘電体キャパシタを形成する。
まず、酸素バリア膜32aの上方に酸化イリジウム層を形成する。酸化イリジウム層の形成方法としては、酸素バリア膜32a上に反応性スパッタリング法等で酸化イリジウムを成膜する方法や、スパッタリング法等でイリジウムを成膜してその表層を熱酸化する方法等が挙げられる。また、前記表層の形成方法としては、均質な膜質のイリジウム膜を形成してその表面から所定の厚さの部分を表層とする方法や、表層及びその上層側の結晶配向を制御する下地層をスパッタリング法等で形成し、この下地層上に非晶質の表層を形成する方法等が挙げられる。
本実施形態では、結晶質の下地層と非晶質の表層とからなるイリジウム膜を形成した後、非晶質の表層を熱酸化法により酸化させて酸化イリジウム層とする。具体的には、図3(a)に示すように、基板温度を500〜550℃程度に加熱した状態で、酸素バリア膜32a上にスパッタリング法でイリジウムを成膜して、下地層335を形成する。下地層335は、図1に示した下部電極33を構成するイリジウム膜331の一部になる層である。酸素バリア膜32aと同様に、下地の結晶配向を反映させて下地層335を形成することができ、面心立方晶に属する(111)配向の下地層335が得られる。
次いで、図3(b)に示すように、下地層335上にスパッタリング法でイリジウムを成膜して、非晶質の表層336を形成する。成膜時に、イリジウムが結晶化する温度よりも基板温度を低くするほど、結晶性が低い膜を形成することができる。また、スパッタリング法を行う成膜室内の雰囲気圧力を高くするほど、又は成膜室内に流通させる不活性ガス等のガス量を多くするほど、結晶性が低い膜とすることができる。また、スパッタリング粒子を射出するスパッタリング装置における成膜パワーを高くすることによっても、結晶性が低い膜とすることができる。これらのうち少なくとも1以上を適用することにより、結晶性を十分に低くすることができ、非晶質の膜を形成することができる。
本実施形態では、イリジウムが結晶化する温度よりも基板温度を低くする方法を採用し、ここでは基板を加熱せずに成膜を行う。これにより基板温度がほぼ室温程度となり、下地層335上に堆積したスパッタリング粒子(イリジウム)は、温度による原子振動が抑制される。したがって、下地層335の結晶構造を反映させずにイリジウムを成膜することができ、非晶質の表層336が得られる。スパッタリング法によれば、形成する膜の膜質を容易に制御することができるので、プロセスを複雑化することなく表層336を形成することができる。また、スパッタリング法によれば、膜厚の制御を高精度に行うこともできる。表層336の厚さとしては、10nm以上60nm以下にすることが好ましく、ここでは20nm程度にする。
次いで、図3(c)に示すように、非晶質の表層336を酸化させてこれを酸化イリジウム層337とする。熱酸化法により酸化させると、後の工程で酸化イリジウム層337を良好に還元することができる。熱酸化するための装置としては、抵抗加熱方式の拡散炉、アニール炉、酸化炉、電気炉等のファーネスや、赤外線加熱方式のランプアニール装置、MOCVD装置等を用いることができる。前記ファーネスを用いれば、加熱温度や酸素分圧、酸化時間等の条件設定の自由度が高まるので、最適な条件で熱酸化することができる。
本発明者は、酸素分圧を変化させて実験を行い、表層を良好に酸化することが可能な条件を調査した。その結果、酸素分圧が2%以上であれば、表層を均一に酸化することができ、不均一な酸化による凹凸(ヒロック)を生じないことを見出した。なお、酸素分圧の値pO2(%)は、チャンバ内の圧力p(Torr)、チャンバに供給される酸素ガスの流量fO2(sccm)、チャンバ内に供給されるガスの総流量ftotal(sccm)を用いて、式[pO2=(p/760)・(fO2/ftotal)・100]で定義される。
以上のような経緯から、本実施形態では、酸素分圧が2%以上の大気圧雰囲気で、電気炉を用いた炉アニール(熱処理)により表層336を熱酸化する。前記電気炉は、被処理物を保持(載置)可能な保持部を内部に有するチャンバと、チャンバ内にガスを供給するガス供給手段と、チャンバ内の雰囲気を加熱するヒーター等の加熱手段と、を備えた熱処理装置である。
このような電気炉を用いて表層を熱酸化するには、まずチャンバ内に表層膜336が形成された基体2を保持する。そして、ガス供給手段を用いてチャンバ内に、例えば酸素ガスとアルゴンガスの混合ガスを供給する。酸素ガス及びアルゴンガスの供給量は、チャンバ内の圧力が大気圧と同程度となるようにし、かつ酸素分圧が2%以上となるように、すなわちチャンバ内の圧力pは760(Torr)程度であるので、fO2/ftotalが0.02以上となるようにすればよい。
なお、本実施形態では酸素ガスのみを供給して酸素分圧を略100%とし、前記ヒーターによりチャンバ内の雰囲気を例えば550〜650℃程度に加熱する。このような条件下で表層336を40分間熱処理することにより熱酸化して、酸化イリジウム層337を30nm以下の厚さに形成する。このように、酸素分圧を略100%とし550℃以上に加熱することで、表層336を十分かつ均一に熱酸化することができる。
また、非晶質の表層336は、結晶質のものよりも膜密度が小さくなっている。したがって、表層336に酸素を良好に拡散させることができ、これを均一に酸化することができる。よって、酸化による体積膨張が均一になり、平坦な酸化イリジウム層337が得られる。また、表層336の厚さを10nm以上にしており酸素が表層336をほとんど透過しないので、下地層335はほとんど酸化されない。これにより、結晶性の下地層335が不均一に酸化されて凹凸を生じることが防止される。
次いで、図4(a)に示すように、酸化イリジウム層337上に酸化物電極層332aを形成するとともに、酸化イリジウム層337を還元させてイリジウム層338とする。本実施形態では、MOCVD装置を用いて酸化電極層332aを形成し、引き続き強誘電体膜を形成する。以下、MOCVD装置の構成を説明する。
図5は、MOCVD装置50を模式的に示す図である。MOCVD装置50は、図5に示すように、基体2を収容するチャンバ51と、チャンバ51内に配置されて基体2を載置するサセプタ52と、チャンバ51内にガスを供給するシャワーヘッド53と、載置された基体2を加熱する加熱ランプ54と、を備えている。
そして、シャワーヘッド53には、チャンバ51内に原料ガスや酸素ガス等を供給するための供給管55、56が設けられている。また、MOCVD装置50は、チャンバ51外に設けられた供給手段(図示略)により原料ガスを供給管55からチャンバ51内に供給するとともに、酸素ガスを供給管56からチャンバ51内に供給する構成となっている。なお、供給管55、56は、互いに独立して設けられており、原料ガス及び酸素ガスがチャンバ51に供給されるまでは遭遇しない構成となっている。また、チャンバ51には、排気口(図示略)が適宜設けられている。そして、サセプタ52には、加熱ランプ54とは別にヒーター(図示略)が設けられている。
以上のような構成のMOCVD装置50を用いて酸化電極層332aを形成するには、まずサセプタ52に、酸化イリジウム層337が形成された基体2(図3(c)参照)を載置する。そして、供給管55、56からチャンバ51内に酸化物電極膜332aの原料ガス及び酸素ガスをそれぞれ供給するとともに、加熱ランプ54により基体2を下面側から550〜650℃程度に加熱する。
本実施形態では、Aサイト金属を含有する第1有機金属ガス、及びBサイト金属を含有する第2有機金属ガスの混合ガスを前記原料ガスとする。
第1有機金属ガスとしては、例えばSr(OCH(strontium dimethoxide、ジメトキシストロンチウム)、Sr(OC(strontium diethoxide、ジエトキシストロンチウム)、Sr(O‐i‐C(strontium di‐i‐propoxide、ジ‐i‐プロポキシストロンチウム)、Sr(O‐n‐C(strontium di‐n‐propoxide、ジ‐n‐プロポキシストロンチウム)、Sr(O‐n‐C(strontium di‐n‐butoxide、ジ‐n‐ブトキシストロンチウム)、Sr(C1119(strontium bis(dipivaloymethanate)、ビス(ジピバロイルメタナト)ストロンチウム)、Sr[Ta(OC(strontium tantalum ethoxide、ストロンチウムタンタルエトキシド)、Sr[Ta(OC)(OCOCH(strontium bis[tantalum(pentaethoxide)(2‐methoxyethoxide)、ストロンチウムビス(タンタルペンタエトキシド(2‐メトキシエトキシド))Sr[Nb(OC)(OCOCH(strontium bis[niobium(pentaethoxide)(2‐methoxyethoxide)、ストロンチウムビス(ニオブペンタエトキシド(2‐メトキシエトキシド))等の有機分子を含有したものを用いることができる。
第2有機金属ガスとしては、例えばRu(C1119(ruthenium tris(dipivaloymethanate)、トリス(ジピバロイルメタナト)ルテニウム)、Ru(C(bis(ethylclopentadienyl)ruthenium、ビス(エチルシクロペンタジエニル)ルテニウム)、Ti(OCH(titanium(IV)tetramethoxide、テトラメトキシチタン)、Ti(OC(titanium(IV)tetraethoxide、テトラエトキシチタン)、Ti(O‐i‐C(titanium(IV)tetra‐i‐propoxide、テトラ‐i‐プロポキシチタン)、Ti(O‐n‐C(titanium(IV)tetra‐n‐propoxide、テトラ‐n‐プロポキシチタン)、Ti(O‐n‐C(titanium(IV)tetra‐n‐butoxide、テトラ‐n‐ブトキシチタン)、Ti[N(CH(tetrakis(dimethylamino)titanium、テトラキス(ジメチルアミノ)チタン;TDMAT)、Ti(O‐i‐C(C1119(titanium di(i‐propoxide)bis(dipivaloymethanate)、ジ(イソプロポキシ)ビス(ジピバロイルメタナト)チタン)、Nb(OCH(niobium pentamethoxide、ペンタメトキシニオブ)、Nb(OC(niobium pentaethoxide、ペンタエトキシニオブ)、Nb(O‐i‐C(niobium penta‐i‐butoxide、ペンタ‐i‐ブトキシニオブ)等の有機分子を含有したものを用いることができる。
まず、供給する原料ガスを化学反応させるために必要な量よりも少ない(例えば0.1倍以上1.0倍未満)酸素ガスを供給して低酸素処理を行う。すなわち、原料ガスの有機成分であるカーボンあるいは水素を燃焼させることにより、原料ガスの金属成分が分離され、これら金属成分が酸化されるとともに結晶化して酸化物電極膜となるが、有機成分を燃焼させるために必要な酸素ガス量と金属成分を酸化するために必要な酸素ガス量の和よりも少ない酸素ガス量を供給するようにする。このような酸素ガス量は、供給する原料ガス量から化学量論に基づいて算出可能である。
例えば、原料ガス1molに含まれる炭素原子がC個であり、水素原子がH個であるとき、これを完全燃焼するのに必要な酸素ガス量X(mol)は、式(X=2×C+0.5×H)で表される。また、原料ガス1molに含まれる、Aサイト金属の原子の数がm個、Bサイト金属の原子の数がm個、であるとき、これらを酸化させて一般式がABOで示されるペロブスカイト型の導電性酸化物とするのに必要な酸素ガス量Y(mol)は、式(Y=3×(m+m))で表される。供給する酸素ガス量Z(mol)が満たすべき条件は、式(Z<X+Y)で表される。
このようにすれば、供給する酸素ガス量が原料ガスを化学反応させるのに必要な量よりも少ないので、酸化物電極膜332aの形成は、酸化イリジウム層337の酸素を奪いつつ、すなわちその酸化イリジウムを還元しつつ進行する。熱酸化法で酸化イリジウム層337を形成しているので、酸化イリジウム層におけるイリジウム原子と酸素原子との結合は、スパッタリング法による膜よりも弱くなっている。したがって、酸化イリジウムを良好にかつ効率的に還元させることができる。
イリジウムが結晶化可能な温度(例えば550〜650℃)に基体2を加熱しているので、還元されたイリジウムは下地層335上に再結晶化する。表層336(図3(b)参照)の厚さを60nm以下にしているので、還元されたイリジウムは下地層335の(111)配向を引き継ぐことができ、これを酸化物電極膜332aの成長方向に反映させることができる。これにより、酸化物電極膜332aの一部である初期層が得られる。初期層はpseudo−cubic(擬似立方晶)の(111)配向となる。
そして、供給する原料ガスを化学反応させるために必要な量以上の酸素ガスを供給して高酸素処理を行う。これにより、低酸素処理において成膜された初期層に酸素欠陥を生じていた場合には、これを補修することができる。また、初期層をシードとし、初期層上にその結晶構造を反映させて、(111)配向のコア層を形成することができる。このようにして、図4(a)に示したように、初期層及びコア層からなり(111)配向の酸化物導電膜332aが得られる。また、酸化イリジウム層337が還元され再結晶化したイリジウム層338と下地層335とからなるイリジウム膜331aが得られる。このようにして、酸化物導電膜332aとイリジウム膜331aとからなる下部電極33aが構成される。
次いで、図4(b)に示すように、下部電極33a上に強誘電体材料を成膜して、結晶構造がペロブスカイト型の強誘電体膜34aを形成する。成膜方法としては、スパッタリング法やゾルゲル法(CSD法)、MOCVD法等を用いることができる。
ゾルゲル法を用いれば、強誘電体材料の金属成分を含有する有機金属溶液を液相法で配するので、プロセスの低コスト化が図られる。また、有機金属溶液における金属成分の組成比を高精度に制御することができるので、所望の組成比の強誘電体膜を形成することができる。MOCVD法を用いれば、ゾルゲル法よりも溶媒等の有機成分を減らすことができるので、不純物の少ない緻密な膜質の強誘電体膜を形成することができる。これにより、強度等の機械的特性や電気特性に優れた酸化物電極層にすることができる。また、スパッタリング法よりも被覆性を向上させることができ、例えば強誘電体メモリ素子の高集積化が図られる。本実施形態では、酸化物電極膜332aを形成した後、引き続き強誘電体膜を形成する。これにより、プロセスを効率化することができる。
具体的には、MOCVD装置50のサセプタ52に、酸化物電極膜332aが形成された基体2を載置したままにしておく。そして、シャワーヘッドから成膜室内に強誘電体膜34の原料ガス及び酸素ガスをそれぞれ供給するとともに、加熱ランプにより基体2を下面側から450〜550℃程度に加熱する。ここでは、前記原料ガスとして、Pb(DIBM)[Pb(C15:鉛ビス(ジイソブチリルメタナト)]、Zr(DIBM)[Zr(C15:ジルコニウム(ジイソブチリルメタナト)]、及びTi(OiPr)(DPM)[Ti(O−i−C(C1119:チタン(ジイソプロポキシ)(ジイソブチリルメタナト)]の混合ガスを用いる。なお、原料ガスとして、Pb(DPM)[Pb(C1119:鉛(ジピバロイルメタナト)]、Zr(IBPM)[Zr(C1017:ジルコニウムテトラキス(イソブチリルピバロイルメタナト)]及びTi(OiPr)(DPM)等、他の材料を用いてもよい。
原料ガスの有機成分を燃焼させることにより、原料ガスの金属成分(Pb、Zr、Ti)が分離され、これら金属成分が酸化されるとともに結晶化してPZTとなる。これにより、PZTを酸化物電極膜332aの結晶構造を反映させて成膜することができ、(111)配向の強誘電体膜34aが得られる。また、酸化物電極膜332a及び強誘電体膜34aは、ともにペロブスカイト型の結晶構造であるので、これらの間で良好な界面接合が得られる。
次いで、図4(c)に示すように、強誘電体膜34a上にスパッタリング法やCVD法等で酸化イリジウム、イリジウムを順に成膜して上部電極35aを形成する。
次いで、公知のレジスト技術及びフォトリソグラフィ技術等を用いて、導電膜31a、酸素バリア膜32a、下部電極33a、強誘電体膜34a、及び上部電極35aをパターニングし、強誘電体キャパシタ3を形成(製造)する。このようにして、図1に示した強誘電体メモリ装置1が得られる。
本発明の強誘電体メモリ素子の製造方法にあっては、酸化イリジウム層337上に低酸素処理及び高酸素処理により酸化物電極膜332aを形成しているので、これを良好な結晶配向とすることができる。これにより、良好な結晶配向の強誘電体膜34aが得られるとともに、酸化物電極膜332aと強誘電体膜34aとの間で良好な界面接合が得られる。また、白金膜等を用いないシンプルな構成の下部電極33aとしているので、材料コストやプロセスコストを低減することができる。以上のように本発明によれば、良好な強誘電体膜を備えた良好な強誘電体メモリ素子を、低コストで効率よく製造することが可能になる。
また、本発明の製造方法により得られた強誘電体メモリ素子にあっては、強誘電体膜34aの結晶配向が良好になっているので、良好なヒステリシス特性になっている。また、酸化物導電膜332aと強誘電体膜34aとの間の界面接合が良好になっているので、使用時の通電による界面の劣化が抑制され、繰り返し分極反転させても分極量が低下する疲労(fatigue)が低減される。また、強誘電体膜34aは金属酸化物からなっているので還元されると劣化してしまうが、還元による酸素欠損を酸化物電極膜332aに含まれる酸素により補修することができるので、強誘電体膜34aの劣化が防止され疲労特性の改善が図られる。以上のように、良好なヒステリシス特性のものとなっているとともに、疲労特性が改善され高信頼性のものとなっている。
なお、前記実施形態では、スパッタリング法における成膜条件を調整することにより非晶質の表層357を形成したが、イリジウム膜の表層を酸化させた後、これを脱酸素することによっても非晶質の表層が得られる。
本発明に関る強誘電体メモリ装置の側断面構成図である。 (a)〜(c)は、本発明の製造方法を示す断面工程図である。 (a)〜(c)は、図2(c)から続く断面工程図である。 (a)〜(c)は、図3(c)から続く断面工程図である。 MOCVD装置の構成を示す模式図である。
符号の説明
1・・・強誘電体メモリ装置、2・・・基体、3・・・強誘電体キャパシタ(強誘電体メモリ素子)、21・・・シリコン基板(基板)、22・・・トランジスタ、33、33a・・・下部電極、34、34a・・・強誘電体膜、35、35a・・・上部電極、331、331a・・・イリジウム膜、332、332a・・・酸化物電極膜、335・・・下地層、336・・・表層、337・・・酸化イリジウム層、338・・・イリジウム層

Claims (10)

  1. 第1電極と第2電極との間に、結晶構造がペロブスカイト型の強誘電体膜を有する強誘電体メモリ素子の製造方法であって、
    基板の上方に、酸化イリジウム層を形成する工程と、
    前記酸化イリジウム層上に、結晶構造がペロブスカイト型の導電性酸化物からなり、前記第1電極の最上層を構成する酸化物電極層を形成する工程と、
    前記酸化物電極層上に前記強誘電体膜を形成する工程と、
    前記強誘電体膜上に第2電極を形成する工程と、を有し、
    前記酸化物電極層を形成する工程は、前記導電性酸化物の金属成分を含有した有機金属材料と酸素とを供給しかつ化学反応させるとともに、その生成物を成膜する成膜プロセスを含み、該成膜プロセスは、供給する有機金属材料を化学反応させるのに必要な量未満の酸素を供給して成膜する低酸素処理と、該低酸素処理の後に、供給する有機金属材料を化学反応させるのに必要な量以上の酸素を供給して成膜する高酸素処理と、を含むことを特徴とする強誘電体メモリ素子の製造方法。
  2. 前記酸化物電極層を形成する工程は、一般式がABOで示されAサイト金属としてストロンチウムを含み、かつBサイト金属としてルテニウム、チタン、ニオブのうちの1又は2以上を含む導電性酸化物からなる酸化物電極層を形成することを特徴とする請求項1に記載の強誘電体メモリ素子の製造方法。
  3. 前記酸化イリジウム層を形成する工程は、前記基板の上方にイリジウム膜を形成する処理と、該イリジウム膜の表層を酸化させて前記酸化イリジウム層とする酸化処理と、を含むことを特徴とする請求項1又は2に記載の強誘電体メモリ素子の製造方法。
  4. 前記酸化イリジウム層を形成する工程における酸化処理は、熱酸化法を用いて行うことを特徴とする請求項3に記載の強誘電体メモリ素子の製造方法。
  5. 前記酸化イリジウム層を形成する工程におけるイリジウム膜を形成する処理は、前記基板の上方に、面心立方晶に属する(111)配向の下地層を形成するプロセスと、前記下地層上に非晶質の前記表層を形成するプロセスと、を含むことを特徴とする請求項3又は4に記載の強誘電体メモリ素子の製造方法。
  6. 前記酸化物電極層を形成する工程は、前記導電性酸化物の金属成分を含有した有機金属ガスを前記有機金属材料とし、かつ前記成膜プロセスはMOCVD法を用いて行うことを特徴とする請求項1〜5のいずれか一項に記載の強誘電体メモリ素子の製造方法。
  7. 前記酸化物電極層を形成する工程は、前記導電性酸化物の金属成分を含有した有機金属溶液を前記有機金属材料とし、かつ前記成膜プロセスはゾルゲル法を用いて行うことを特徴とする請求項1〜6のいずれか一項に記載の強誘電体メモリ素子の製造方法。
  8. 基板の上方に形成された、多層膜からなる第1電極と、
    前記第1電極上に形成された、結晶構造がペロブスカイト型の強誘電体膜と、
    前記強誘電体膜上に形成された第2電極と、を備え、前記第1電極における前記強誘電体側の最上層には、結晶構造がペロブスカイト型の導電性酸化物からなる酸化物電極層が配置されているとともに、該酸化物電極層の下層側に当接してイリジウム層が配置されていることを特徴とする強誘電体メモリ素子。
  9. 前記イリジウム層、前記酸化物電極層、及び前記強誘電体膜の結晶構造が、いずれも(111)配向となっていることを特徴とする請求項8に記載の強誘電体メモリ素子。
  10. 前記酸化物電極層は、一般式がABOで示されAサイト金属としてストロンチウムを含み、かつBサイト金属としてルテニウム、チタン、ニオブのうちの1又は2以上を含む導電性酸化物からなっていることを特徴とする請求項8又は9に記載の強誘電体メモリ素子。
JP2008064036A 2008-03-13 2008-03-13 強誘電体メモリ素子、強誘電体メモリ素子の製造方法 Pending JP2009224368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008064036A JP2009224368A (ja) 2008-03-13 2008-03-13 強誘電体メモリ素子、強誘電体メモリ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008064036A JP2009224368A (ja) 2008-03-13 2008-03-13 強誘電体メモリ素子、強誘電体メモリ素子の製造方法

Publications (1)

Publication Number Publication Date
JP2009224368A true JP2009224368A (ja) 2009-10-01

Family

ID=41240883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008064036A Pending JP2009224368A (ja) 2008-03-13 2008-03-13 強誘電体メモリ素子、強誘電体メモリ素子の製造方法

Country Status (1)

Country Link
JP (1) JP2009224368A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8733906B2 (en) 2011-09-16 2014-05-27 Ricoh Company, Ltd. Electromechanical conversion element, liquid drop ejection head, liquid drop ejection device, and image forming apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8733906B2 (en) 2011-09-16 2014-05-27 Ricoh Company, Ltd. Electromechanical conversion element, liquid drop ejection head, liquid drop ejection device, and image forming apparatus

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
US6855974B2 (en) Ferroelectric capacitor, process for production thereof and semiconductor device using the same
JP2008311564A (ja) 半導体装置の製造方法
JP5115550B2 (ja) 半導体装置およびその製造方法
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
JP4479770B2 (ja) 強誘電体メモリの製造方法
JP2009071144A (ja) 強誘電体メモリの製造方法
JP2009224368A (ja) 強誘電体メモリ素子、強誘電体メモリ素子の製造方法
US7883961B2 (en) Manufacturing method for ferroelectric memory device
JP2009105223A (ja) 半導体装置及びその製造方法
JP4943920B2 (ja) 強誘電体メモリ装置の製造方法
JP5022757B2 (ja) 強誘電体メモリ装置の製造方法
US20090075401A1 (en) Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory device
JP2005116619A (ja) 半導体装置およびその製造方法
JP2009158539A (ja) 半導体装置の製造方法
JP5022777B2 (ja) 強誘電体メモリ装置の製造方法
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2009076571A (ja) 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP2009302305A (ja) 強誘電体メモリ素子の製造方法
JP2008294345A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置
JP2008227218A (ja) 強誘電体キャパシタの製造方法
JP2008227217A (ja) 強誘電体キャパシタの製造方法
JP2009302307A (ja) 強誘電体メモリ素子の製造方法
JP2007250774A (ja) 強誘電体メモリおよびその製造方法
JP5401779B2 (ja) 半導体装置の製造方法