JP5115550B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5115550B2
JP5115550B2 JP2009505022A JP2009505022A JP5115550B2 JP 5115550 B2 JP5115550 B2 JP 5115550B2 JP 2009505022 A JP2009505022 A JP 2009505022A JP 2009505022 A JP2009505022 A JP 2009505022A JP 5115550 B2 JP5115550 B2 JP 5115550B2
Authority
JP
Japan
Prior art keywords
film
oxide film
conductive oxide
ferroelectric
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009505022A
Other languages
English (en)
Other versions
JPWO2008114423A1 (ja
Inventor
文生 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2008114423A1 publication Critical patent/JPWO2008114423A1/ja
Application granted granted Critical
Publication of JP5115550B2 publication Critical patent/JP5115550B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は一般に半導体装置に係り、特に強誘電体キャパシタを有する半導体装置およびその製造方法に関する。
強誘電体メモリは電圧駆動される不揮発性半導体メモリ素子であり、高速で動作し、消費電力が小さく、しかも電源を遮断しても保持している情報が消失しない好ましい特性を有している。強誘電体メモリは、すでにＩＣカードや携帯電子機器に使われている。
典型的なＦｅＲＡＭは強誘電体膜を１対の電極により挟持した強誘電体キャパシタを有し、電極間の印加電圧に応じて前記強誘電体キャパシタ中に分極を誘起することにより、情報を記憶する。このように強誘電体膜中に分極の形で書き込まれた情報は、印加電圧を取り去っても保持される。
かかる強誘電体キャパシタでは、印加電圧の極性を反転すれば自発分極の極性も反転する。そこで、この自発分極を検出することにより、書き込まれた情報を読み出すことが出来る。ＦｅＲＡＭはフラッシュメモリに比べ低電圧で動作し、低電力で高速の情報の書き込みが可能である。
かかるＦｅＲＡＭでは、非酸化雰囲気中における処理に伴う強誘電体膜の特性劣化を回復させるためにＦｅＲＡＭの製造工程において繰り返し酸素雰囲気中での熱処理を行う必要がある。強誘電体キャパシタを構成する強誘電体膜は、非酸化雰囲気中における処理により容易に酸素欠損を生じ、これに伴い反転電荷量やリーク電流値などの強誘電体膜としての特性が劣化してしまう。このため従来より、上部電極としてＰｔ等の酸素雰囲気中でも酸化しにくい金属や、ＩｒＯｘやＲｕＯｘ等の導電性酸化物が用いられている。
ところで、近年ではＦｅＲＡＭにおいても微細化に対する厳しい要求が課せられており、これに伴い強誘電体キャパシタの微細化および多層配線構造の採用が要求されている。さらに携帯型情報処理装置への適用に関連して、低電圧動作が要求されている。
ＦｅＲＡＭが低電圧で動作可能なためには、強誘電体キャパシタを構成する強誘電体膜が大きな反転電荷量ＱSWを有することが要求されるが、多層配線構造を使用した場合、多層配線構造を形成する過程で使われる還元雰囲気処理あるいは非酸化雰囲気処理により、既に形成されている強誘電体キャパシタの特性が劣化してしまう問題が生じる。
より具体的に説明すると、上部電極をＰｔ膜あるいはＩｒ膜などにより形成した場合、多層配線構造中の層間絶縁膜を形成する際に使われる還元雰囲気中の水素がＰｔ膜やＩｒ膜中に侵入してこれらの金属が有する触媒作用により活性化され、活性化された水素により強誘電体キャパシタ中の強誘電体膜が還元されてしまう問題が生じる。強誘電体膜が還元されると強誘電体キャパシタの動作特性は大きく劣化してしまう。かかる強誘電体膜の特性劣化の問題は、強誘電体キャパシタが微細化され、強誘電体キャパシタ中のキャパシタ絶縁膜が微細化された強誘電体膜パターンより構成される場合に特に顕著に現れる。
そこで従来、強誘電体膜上に形成される上部電極を、結晶化した第１の導電性酸化膜と、前記第1の導電性酸化膜上に形成された第２の導電性酸化膜とより構成し、その際、前記第２の導電性酸化膜の組成を、前記第１の導電性酸化膜の組成よりも化学量論組成に近い組成とする技術が、以下の特許文献２において提案されている。
図１は、前記特許文献２による強誘電体キャパシタの製造工程を示すフローチャートである。
図１を参照するに、最初にステップＳ１において下部電極が形成され、次にステップＳ２において、前記下部電極上にＰＺＴ膜などの強誘電体膜が形成される。
さらに次のステップＳ３において前記強誘電体膜上にスパッタ法により酸化イリジウムよりなる第１の導電性酸化膜が、上部電極の一部として形成され、さらにステップＳ４において、調整された酸化雰囲気中において結晶化熱処理を行うことにより、結晶化される。
さらにステップＳ５において、前記結晶化した第１の導電性酸化膜上に、酸化イリジウムよりなる第２の導電性酸化膜が、より高い酸化の割合を有するように、スパッタ法により形成され、さらにその上に、ステップＳ６において、金属Ｉｒなどの金属電極が形成される。
しかし本願発明の基礎となる研究によれば、この特許文献２の技術では、前記第2の導電性酸化膜が低温成膜されるため、その後の、例えば多層配線構造を形成する際の熱処理工程で、前記第２の導電性酸化膜が結晶化し、その結果、図２に示すように前記第2の導電性酸化膜が収縮し、ボイドが発生する場合があることが見出された。
図２を参照するに、強誘電体キャパシタはＴｉＮ配向制御膜上にＴｉＡｌＮ酸素バリア膜を介して形成されており、下部電極Ｉｒと、その上のＰＺＴ強誘電体膜と、その上の上部電極層とよりなり、前記上部電極層は、酸化イリジウムよりなる第1の導電性酸化膜ＩｒＯｘと、その上に形成され、同じく酸化イリジウムよりなる、ただし化学量論組成ＩｒＯ2により近い組成の第２の導電性酸化膜ＩｒＯyと、その上に形成された金属Ｉｒ膜とより構成されているが、前記第２の導電性酸化膜ＩｒＯyには、多数のボイドが形成されているのがわかる。またこのようなボイドの形成の影響で、強誘電体膜ＰＺＴと第１の導電性酸化膜ＩｒＯxとの界面にも、ボイドが発生している。一方、下部電極Ｉｒと強誘電体膜ＰＺＴの界面のボイドは、前記配向制御膜ＴｉＮの下のビアプラグ表面の凹凸を反映したもので、平坦化処理により解消することができる。
このように、前記第２の導電性酸化膜中に大規模なボイド発生が生じると、前記金属膜Ｉｒ形成後に行われる多層配線構造の形成工程などにおいて、水素がかかるボイドに侵入し、酸化イリジウムを還元したり、あるいはさらにその下の強誘電体膜ＰＺＴにまで侵入して、強誘電体キャパシタの電気特性を劣化させたりする問題が生じる。
特開２００４−２７３７８７号公報 特許第３６６１８５０号 特開２００６−１２８２７４号公報 特開２０００−９１２７０号公報 特開平１０−２４２０７８号公報 特開２００１−１２７２６２号公報 特開２００２−２４６５６４号公報 特開２００５−１８３８４２号公報 特開２００６−７３６４８号公報 特開２００６−２２２２２７号公報 特開２０００−５８５２５号公報 特開２００３−１９７８７４号公報 特開２００２−２８９７９３号公報 特開２００３−３４７５１７号公報 特開２００５−１８３８４２号公報
一の側面によれば本発明は、基板と、前記基板上に形成された強誘電体キャパシタとよりなる半導体装置において、前記強誘電体キャパシタは、下部電極と、前記下部電極上に形成されたＰｂを含む強誘電体膜と、前記強誘電体膜上に形成された上部電極とよりなり、前記上部電極は、化学量論組成が組成パラメータｘ1を使って化学式ＡＯｘ1で表され実際の組成が組成パラメータｘ2を使って化学式ＡＯｘ2で表される酸化物よりなる第１の層と、前記第１の層上に形成され、化学量論組成が組成パラメータｙ1を使って化学式ＢＯｙ1で表され実際の組成が組成パラメータｙ2を使って化学式ＢＯｙ2で表される酸化物よりなる第２の層と、前記第２の層上に形成された金属層と、よりなり、前記第２の層は、前記第１の層よりも酸化の割合が高く、前記組成パラメータｘ1，ｘ2，ｙ1およびｙ2の間には、関係ｙ2／ｙ1＞ｘ2／ｘ1が成立し、前記第２の層には、前記金属層との界面に、さらに酸化の割合の高い、化学量論組成の界面層が形成されている半導体装置を提供する。
他の側面によれば本発明は、強誘電体キャパシタを形成する工程を含む半導体装置の製造方法であって、前記強誘電体キャパシタを形成する工程は、下部電極を形成する工程と、
前記下部電極上にＰｂを含む強誘電体膜を堆積する工程と、前記強誘電体膜上に第１の導電性酸化膜を堆積する工程と、前記第１の導電性酸化膜を酸化性雰囲気中で結晶化する工程と、前記結晶化工程の後、前記第１の導電性酸化膜上に第２の導電性酸化膜を微結晶状態で堆積する工程と、前記第２の導電性酸化膜の表面を、酸化性雰囲気で結晶化する工程と、第２の導電性酸化膜の結晶化工程の後、前記第２の導電性酸化膜上に金属膜を堆積する工程と、を含み、第１の導電性酸化膜の化学量論組成を、組成パラメータｘ１を使って化学式ＡＯｘ１で表し実際の組成を、組成パラメータｘ２を使って化学式ＡＯｘ２で表し、第２の導電性酸化膜の化学量論組成を、組成パラメータｙ１を使って化学式ＢＯｙ１で表し、実際の組成を組成パラメータｙ２を使って化学式ＢＯｙ２で表した場合、第２の導電性酸化膜は第１の導電性酸化膜よりも酸化の割合が高く、組成パラメータｘ１，ｘ２，ｙ１，ｙ２の間に関係ｙ２／ｙ１＞ｘ２／ｘ１が成立する半導体装置の製造方法を提供する。
本発明によれば、前記強誘電体キャパシタのキャパシタ絶縁膜を構成する強誘電体膜に接する下層上部電極層として非化学量論組成を有する第１の導電性酸化膜を使うことにより、前記強誘電体膜からＰｂが前記下層上部電極層中に拡散し、これに伴って前記強誘電体膜と前記下層上部電極層との間の界面が平坦化し、前記強誘電体キャパシタに電圧を印加した場合、前記強誘電体膜に印加される実効的な電圧の値がより大きくなりキャパシタ特性が向上する。一方、かかる非化学量論組成を有する導電性膜は水素を含む雰囲気中に曝された場合、膜中の金属成分が水素を活性化してしまい、活性化された水素が強誘電体膜の特性を劣化させる。このため、本発明では、前記下層上部電極層の上部に、化学量論組成、あるいはより化学量論組成に近い組成を有する第２の導電性酸膜よりなる上層上部電極層を形成し、下層上部電極層中への還元雰囲気の侵入を阻止する。
その際、本発明によれば、既に熱処理により結晶化状態となっている下層上部電極層上に上層上部電極層を微結晶状態で形成し、さらに前記上層上部電極層を、その上に金属電極膜が形成される前に、酸化雰囲気中で急速熱処理して結晶化することにより、その後の半導体装置の製造プロセスで強誘電体キャパシタが熱処理を受けても、かかる上層上部電極層におけるボイドの発生が抑制され、例えば前記強誘電体キャパシタ上に多層配線構造の形成がなされても、使われる還元雰囲気中の水素が、かかるボイドを伝って強誘電体キャパシタ中に侵入し、電気特性の劣化を引き起こす問題が解決される。また、前記下層上部電極層および上層上部電極層の結晶化熱処理の際に、プロセス雰囲気中の酸化ガスの割合および温度を最適化することにより、これらの表面における異常成長を抑制することができる。
従来の強誘電体キャパシタの製造工程を示すフローチャートである。 本発明の課題を説明する図である。 本発明の第１の実施形態による強誘電体キャパシタの構成を示す図である。 図３Ａの強誘電体キャパシタを説明する別の図である。 図３Ａの強誘電体キャパシタの製造工程を説明するフローチャートである。 図３Ａの強誘電体キャパシタの製造工程を説明する図（その１）である。 図３Ａの強誘電体キャパシタの製造工程を説明する図（その２）である。 図３Ａの強誘電体キャパシタの製造工程を説明する図（その３）である。 図３Ａの強誘電体キャパシタの製造工程を説明する図（その４）である。 図３Ａの強誘電体キャパシタの製造工程を説明する図（その５）である。 図３Ａの強誘電体キャパシタの製造工程を説明する図（その６）である。 図３Ａの強誘電体キャパシタの製造工程を説明する図（その７）である。 図３Ａの強誘電体キャパシタの製造工程を説明する図（その８）である。 図５Ｅの工程で得られる膜の表面状態を示す図である。 図５Ｅの工程で得られる膜の表面状態を示す別の図である。 図５Ｅの工程で得られる膜の表面状態を示す別の図である。 図５Ｅの工程で得られる膜の表面状態を示す別の図である。 図５Ｇの工程で得られる膜の表面状態を示す図である。 図５Ｇの工程で得られる膜の表面状態を示す別の図である。 図５Ｇの工程で得られる膜の表面状態を示す別の図である。 図５Ｇの工程で得られる膜の表面状態を示す別の図である。 図５Ｇの工程で得られる膜の表面状態を示す別の図である。 図５Ｇの工程で得られる膜の表面状態を示す別の図である。 図５Ｅの熱処理工程に伴うＸ線回折パターンの変化を示す図である。 図５Ｇの熱処理工程に伴うＸ線回折パターンの変化を示す図である。 図５Ｇの熱処理工程に伴うＸ線回折パターンの変化を示す別の図である。 図５Ｇの熱処理工程に伴うＸ線回折パターンの変化を示す別の図である。 図３Ａの強誘電体キャパシタの電気特性を示す図である。 図３Ａの強誘電体キャパシタの電気特性を示す図である。 図３Ａの強誘電体キャパシタの電気特性を示す図である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その１）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その２）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その３）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その４）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その５）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その６）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その７）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その８）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その９）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その１０）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その１１）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その１２）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その１３）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その１４）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その１５）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その１６）である 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その１７）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その１８）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その１９）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その２０）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その２１）である。 本発明の第２の実施形態による強誘電体メモリの製造工程を説明する図（その２２）である。 本発明の第３の実施形態による強誘電体メモリの製造工程を説明する図である。 第３の実施形態の一変形例による強誘電体メモリの製造工程を説明する図（その８）である。 本発明の第４の実施形態による強誘電体メモリの製造工程を説明する図である。
符号の説明
１１ 酸化膜
１２ 配向性御膜
１３ 導電性酸素バリア膜
１４ 下部電極
１５ 強誘電体膜
１６ 第１導電性酸化物膜
１７ 第２導電性酸化物膜
１７Ａ 化学量論組成表面層
１８ 金属膜
６１ 基板
６１Ａ 素子領域
６１Ｉ 素子分離構造
６１ａ〜６１ｆ 拡散領域
６２Ａ，６２Ｂ ゲート絶縁膜
６３Ａ，６３Ｂ ゲート電極
６４Ａ，６４Ｂ ゲートシリサイド層
６５，６７ ＳｉＯＮ膜
６６，６８，８１，８３ 層間絶縁膜
６６Ａ，６６Ｂ，６６Ｃ，６８Ａ，６８Ｃ，８３Ａ，８３Ｂ，８３Ｃ ビアホール
６７Ａ〜６７Ｃ，６９Ａ，６９Ｃ，８４Ａ〜８４Ｃ ビアプラグ
６７ａ，６７ｂ，６７ｃ，６９ａ，６９ｃ，８４ａ，８４ｂ，８４ｃ 密着膜
７８ ハードマスク膜
７８Ａ，７８Ｂ ハードマスクパターン
７９，８０ Ａｌ2Ｏ3水素バリア膜
８５Ａ，８５Ｂ，８５Ｃ 配線パタ―ン
［第1の実施形態］
図３Ａは、本発明の第１の実施形態による強誘電体キャパシタ１０の構成を示す図である。
図３Ａを参照するに、強誘電体キャパシタ１０はシリコン基板（図示せず）を覆うシリコン酸化膜１１上に形成されており、前記シリコン酸化膜１１上に形成された（１１１）配向を有するＴｉＮ膜あるいは（００２）配向を有するＴｉ膜よりなり強誘電体キャパシタ中の強誘電体キャパシタ絶縁膜の結晶配向を制御する配向制御膜１２と、前記配向制御膜１２上に形成された（１１１）配向のＴｉＡｌＮ膜よりなり前記シリコン酸化膜１１中の図示していない配線パターンへの酸素の侵入を抑制する導電性酸素バリア膜１３と、前記導電性酸素バリア膜１３上に形成された（１１１）配向のＰｔ膜よりなる下部電極１４と、前記下部電極１４上に形成された（１１１）配向のＰＺＴ膜よりなる強誘電体膜１５と、前記強誘電体膜１５上に形成された第１の酸化イリジウム結晶化膜よりなる導電性酸化物膜１６と、前記第１の導電性酸化物膜１６上に形成された第２の酸化イリジウム結晶化膜よりなる導電性酸化物膜１７と、前記導電性酸化物膜１７の表面部分に、１〜２０ｎｍの厚さで形成された化学量論組成（ＩｒＯ2）の酸化イリジウム膜よりなり、前記導電性酸化物膜１７の他の部分よりも酸素濃度の高い化学量論組成領域１７Ａと、前記導電性酸化物膜１７上に前記化学量論組成領域１７Ａに接して形成されたＩｒ膜よりなる金属膜１８とより構成され、前記導電性酸化物膜１６、および前記化学量論組成領域１７Ａを含む導電性酸化物膜１７は、前記金属膜１８と共に、図３Ａの強誘電体キャパシタ１０の上部電極を構成する。
図３Ｂは、図３Ａ中、前記導電性酸化物膜１６および前記化学量論組成領域１７Ａを含む導電性酸化物膜１７の組成を、組成パラメータｘ、ｙを使ってそれぞれＩｒＯｘ，ｙと表現した場合の、前記組成パラメータｘ、ｙの深さ分布を示す概略図である。
本実施形態では、前記第2の導電性酸化膜１７を、その形成後、金属膜１８が形成される前に酸化雰囲気中で急速熱処理を行い、結晶化させるため、結晶化と同時に酸素が前記第２の導電性酸化膜１７中に導入され、膜１７の組成が化学量論組成に近づくと同時に、その表面部分では安定な化学量論組成の表面層が形成される。そこで、前記金属膜１８を形成後、配線構造の形成工程などで熱処理がなされても、先に図２で説明したような導電性酸化膜１７におけるボイド形成は抑制され、かかるボイド形成に伴う強誘電体キャパシタの特性の劣化が回避される。
なお本発明は、図３Ｂに破線で示したように、導電性酸化膜１７中の酸素濃度プロファイルが、前記表面層１７Ａから下方に徐々に減少する場合をも含むものである。このような場合でも、前導電性酸化膜１７の表面においては化学量論組成を有する領域１７Ａが形成されていると考えられる。
図４は、前記図３の強誘電体キャパシタ１０の製造工程を示すフローチャート、図５Ａ〜５Ｅは、図４のフローチャートに対応する強誘電体キャパシタ１０の製造工程を示している。
図５Ａを参照するに、図示しないシリコン基板を覆うシリコン酸化膜１１上には、（００２）配向を有するＴｉ膜１２が配向制御膜としてスパッタ法により形成されており、前記配向制御膜１２上には、ＴｉＡｌＮ膜１３が、導電性酸素拡散バリア膜として、反応性スパッタ法により形成されている。なお前記シリコン酸化膜1１は、その表面にＡｌ2Ｏ3膜を担持していてもよい。
例えば前記Ｔｉ膜1２は、ＤＣスパッタ装置中において被処理基板とターゲット間の距離を６０ｍｍに設定し、圧力が０．１５ＰａのＡｒ雰囲気中、２０℃の基板温度で２．６ｋＷのスパッタパワーを５秒間供給することにより形成される。また前記ＴｉＡｌＮ膜４３は、同じＤＣスパッタ装置中、ＴｉおよびＡｌの合金ターゲットを使い、圧力が２５３．３ＰａのＡｒ／Ｎ2雰囲気中、Ａｒガスを４０ｓｃｃｍ、窒素ガスを１０ｓｃｃｍの流量で供給しながら４００℃の基板温度で、１．０ｋＷのスパッタパワーを供給することにより、１００ｎｍの膜厚に形成される。
前記Ｔｉ膜1２は、成膜後、一度窒化させるのが好ましい。Ｔｉ膜1２をこのように窒化させることにより、後で行われる強誘電体膜の回復熱処理の際に、膜側面からのＴｉの酸化を抑制することができる。
ここで前記導電性酸素拡散バリア膜1３はＴｉＡｌＮに限定されるものではなく、ＩｒあるいはＲｕ膜を使うことも可能である。前記配向制御膜1２は、ＴｉあるいはＴｉＮに限定されるものではなく、他にＰｔ，Ｉｒ，Ｒｅ，Ｒｕ，Ｐｄ，Ｏｓ、あるいはこれらの合金を使うことも可能である。また前記配向制御膜1２を、Ｔｉ，Ａｌ，Ｉｒ，Ｐｔ，Ｒｕ，Ｐｄ，Ｏｓ，Ｒｈ，ＰｔＯｘ，ＩｒＯｘ，ＲｕＯｘ，ＰｄＯｘなどの単層膜あるいは積層膜として形成することも可能である。
さらに前記図５Ａの工程においては、前記図４のステップＳ１１に対応して、前記導電性酸素拡散バリア膜１３上に、厚さが約１００ｎｍのＰｔ膜よりなる下部電極膜１４が、例えば圧力が０．２ＰａのＡｒ雰囲気中、４００℃の基板温度で０．５ｋＷのスパッタパワーを投入するスパッタ法により形成される。なお前記下部電極１４は、純粋なＰｔに限定されるものではなく、Ｐｔを含む貴金属合金、あるいはＰｔ、もしくはＰｔを含む貴金属合金と酸化プラチナ（ＰｔＯ）を積層した積層膜であってもよい。
このようにして形成されたＰｔ下部電極膜１４は（１１１）配向を有し、その上に形成される強誘電体膜の配向を（１１１）配向に効果的に規制する。
次に図５Ｂの工程において、前記図４のステップＳ１２に対応して、前記下部電極１４上にＰＺＴ膜が前記強誘電体膜１５として、高周波スパッタ法により、例えばＰＬＺＴ組成のターゲットを使い、圧力が０．９ＰａのＡｒ雰囲気中、１０００Ｗのパワーを投入し、５０℃の基板温度で１００〜２００ｎｍの膜厚に形成される。このようにして形成された強誘電体膜１５は、アモルファス状態状態で形成され、前記ターゲットとしてＰＬＺＴ組成のものを使った場合には、ＰＬＺＴ組成を有する。あるいは、前記強誘電体膜１５は、ＭＯＣＶＤ法により形成してもよい。
次に図５Ｃの工程において、前記図４のステップＳ１３に対応して、前記図５Ｂの構造に対して酸素を含む圧力が０．１ＭＰａのＡｒ雰囲気中、６５０℃以下の温度で急速熱処理を行い、前記強誘電体膜１５の酸素欠損を補償し、さらに引き続き酸素雰囲気中、７５０℃での急速熱処理を行うことにより、前記強誘電体膜１５を結晶化させる。またかかる急速熱処理により、前記下部電極１４を構成するＰｔ膜が緻密化し、前記下部電極１４と強誘電体膜１５との間でのＰｔと酸素の相互拡散が抑制される。
次に図５Ｄの工程において、前記強誘電体膜１５上に厚さが２０〜７５ｎｍの酸イリジウム膜１６をスパッタ法により、堆積する。例えばかかるスパッタ処理は、１５０℃以上で３５０℃以下の、例えば３００℃の温度において、０．３Ｐａの圧力下、Ａｒガスおよび酸素ガスをそれぞれ１４０ｓｃｃｍおよび６０ｓｃｃｍの流量で供給し、約１ｋＷのスパッタパワーを投入することにより実行することができる。このようにして形成された酸化イリジウム膜１６は結晶状態にあり、酸素組成を表す組成パラメータｘが、１．９２（ｘ＝１．９２）の非化学量論組成ＩｒＯｘを有している。
あるいは前記図５Ｄの酸化イリジウム膜１６の成膜工程を、１０℃以上で５０℃以下の、例えば室温におけるＲＦスパッタにより行うことも可能である。この場合には、０．２３Ｐａの圧力下、Ａｒガスを１００ｓｃｃｍ、酸素ガスを５２〜５９ｓｃｃｍの流量で供給し、約２ｋＷのスパッタパワーを投入する。このようにして形成された酸化イリジウム膜１６はアモルファス状態であり、前記組成パラメータｘが１．２０〜１．５０の非化学量論組成ＩｒＯｘを有している。
さらに本実施形態では、先に図２で説明した、上部電極構造の一部を構成する導電性酸化膜中におけるボイド形成を抑制するため、図５Ｅの工程において図４のステップＳ１４に対応して、前記図５Ｄの構造を制御された酸化雰囲気中で熱処理し、前記酸化イリジウム膜１６を結晶化させる。
ところが、このような酸化イリジウム膜１６の酸化雰囲気中での熱処理は、酸化イリジウム結晶粒に異常成長が生じやすく、注意が必要であることが見出された。
図６Ａは、このような熱処理を、酸素濃度が１％のＡｒ／酸素混合ガス雰囲気中、７２５℃の温度で６０秒間の急速熱処理により行った場合の、前記酸化イリジウム膜１６の表面状態を示す走査電子顕微鏡写真を示す。同様に、図６Ｂ〜図６Ｄは、同じ熱処理をそれぞれ２０％、３０％および５０％の酸素濃度のＡｒ／酸素混合ガス雰囲気中で行った場合の、前記酸化イリジウム膜１６の表面状態を示す図である。
図６Ａ〜６Ｄを参照するに、酸素濃度が１％から３０％の範囲では、雰囲気中の酸素濃度と共に、前記酸化イリジウム膜１６中の結晶粒径が徐々に増大するのがわかるが、結晶粒径はほぼ一様であり、孤立した巨大結晶は生じていない。ところが、酸素濃度が３０％を超えると、図６Ｄに示すように、孤立した酸化イリジウムの巨大結晶が見られるようになる。
このように前記酸化イリジウム膜１６の表面において異常成長が生じると、表面モフォロジの異常がその上の酸化イリジウム膜１７に伝搬し、前記酸化イリジウム膜１７においても表面モフォロジに異常が生じる恐れがある。
このことから、図５Ｅの工程の熱処理は、３０％以下の酸素濃度の雰囲気中で行う必要があることがわかる。一方、前記図５Ｅの工程の熱処理を、酸素を含まない不活性ガス雰囲気中で行った場合には、前記酸化イリジウム膜１６表面の酸素が脱離してしまうため、熱処理雰囲気は、少なくとも０．１％の酸素濃度が必要であると考えられる。本実施例では、そこで前記図５Ｅの工程の熱処理を、酸素を２０％の濃度で含むＡｒ／酸素混合ガス雰囲気中で行っているが、かかる熱処理は、１％以上、２０％以下の酸素濃度で行うのが好ましいと考えられる。
また前記図５Ｅの工程の熱処理は、温度が６５０℃以下だと効果が低く、強誘電体キャパシタ１０に、不満足な電気特性しか得られない。一方、前記熱処理温度が７５０℃を超えると、前記下部電極２４の下のＴｉＡｌＮ酸素バリア膜１３のバリア特性が劣化する恐れがあり、このことから、前記熱処理温度は６５０℃以上、７５０℃以下とするのが好ましい。そこで本実施形態中の一例は、前記熱処理を７２５℃の温度で、酸素を２０％含むＡｒ／酸素混合ガス雰囲気中、６０秒間の急速熱処理により、行っている。
本実施形態では、前記酸化イリジウム膜１６が、先に述べたように非化学量論組成を有しているため、図５Ｅの熱処理の結果、前記強誘電体膜１５を構成するＰＺＴ膜からＩｒＯｘ膜１６にＰｂの拡散が生じ、前記強誘電体膜１６と酸化イリジウム膜１６との間に平坦な界面が形成される。その結果、前記強誘電体キャパシタ１０に電圧を印加した場合、前記強誘電体膜１５に一様な電界が誘起され、強誘電体キャパシタ１０に低い駆動電圧で分極反転を誘起することが可能となる。
次に、本実施形態では図５Ｆの工程において、前記図４のステップ１５に対応して、前記図５Ｅの構造上に前記第２の酸化イリジウム膜１７を、スパッタ法により、５０℃以上、８０℃以下の基板温度において、１００〜１５０ｎｍの厚さで、成膜時に微結晶状態で形成する。このようにして形成された酸化イリジウム膜１７は、引き続く工程において結晶化熱処理を施されるが、その際に前記酸化イリジウム膜１７がアモルファス状態だと、結晶化後に不均一な膜となり、図２で説明したボイドが発生しやすい。また前記酸化イリジウム膜１７の成膜が、１５０℃以上の温度でなされると、酸化イリジウム膜１７は結晶化した状態で得られるが、その際に結晶粒の一部に異常成長が生じ、平坦な表面モフォロジを得られない。また前記成膜温度が１００℃以下では、微結晶と結晶が混在しているが、８０℃以下では、得られる酸化イリジウム膜１７は微結晶のみより構成される。このため、本実施形態では、前記図５Ｆのスパッタによる成膜工程を、５０℃以上、８０℃以下の温度、例えば６０℃で実行する。
その際、前記図５Ｆの工程では、スパッタ法による酸化イリジウム膜１７の成膜を、０．３Ｐａの圧力下、Ａｒガスを１００ｓｃｃｍ、酸素ガスを１００ｓｃｃｍの流量で供給し、例えば１ｋＷのスパッタパワーを投入することで実行されるが、このような条件で成膜を行った場合には、前記酸化イリジウム膜１７表面における異常酸化およびこれによる結晶粒の異常成長を抑制することができる。
次に前記図４のステップ１４に対応する図５Ｇの工程において、前記図５Ｆの構造に対してＡｒ／酸素混合ガス雰囲気中、６５０〜７５０℃の温度範囲、例えば７００℃の温度で６０秒間、常圧下あるいは減圧下で急速熱処理を行い、これを結晶化させる。
図７Ａ〜７Ｆは、前記図５Ｇの熱処理工程を、それぞれ圧力が０．１ＭＰａで酸素濃度が１％，１０％，２０％，２５％，３０％，５０％のＡｒ／酸素混合ガス雰囲気中で実行した場合の、得られた酸化イリジウム膜１７の表面状態を観察した、金属顕微鏡写真である。
図７Ａ〜７Ｅを参照するに、酸素濃度が３０％までは、一様な表面状態が観察されるが、酸素濃度が３０％を超えると、図７Ｆに示すように、不均一な構造が観察され、表面に異常成長が生じているのがわかる。
そこで本実施例では、前記図５Ｇの熱処理工程を、前記図５Ｅの熱処理工程と同様に、０．１％以上で３０％以下の酸素濃度で、より好ましくは１％以上で２０％以下の酸素濃度で行い、かかる異常成長の問題を回避する。
図８Ａ〜８Ｃは、それぞれ前記第１の酸化イリジウム膜１６、第２の酸化イリジウム膜１７、および前記第１および第２の酸化イリジウム膜１６，１７の積層構造に対して求めた、Ｘ線回折パターンを示す。
図８Ａを参照するに、実線は前記第1の酸化イリジウム膜１６の成膜直後の状態を、また破線は前記図５Ｅの熱処理工程を施された後の状態に対応しているが、これらを比較すると、図５Ｇの熱処理によっては、Ｘ線回折パターンに、ピーク位置および２θ角のいずれにおいても、わずかな変化しか生じておらず、回折ピークも化学量論組成のＩｒＯ2膜の回折ピークにほぼ一致することがわかる。これは、前記酸化イリジウム膜１６が、既に図５Ｅの熱処理工程により、完全に結晶化していることを示している。
一方、図８Ｂは、単独で形成した第２の酸化イリジウム膜１７のＸ線回折パターンを、成膜直後の状態（破線）と、酸素濃度が１％の雰囲気中で前記図５Ｇの熱処理を行った状態とで比較して示しているが、この場合には成膜直後には（１１０）および（２００）回折ピークの高さが低く、また２θ角もＩｒＯ2のものよりも低角度側にずれており、膜が微結晶状態であるのに対し、熱処理後には完全に結晶化して、（１００）および（２００）回折ピークが、化学量論組成のＩｒＯ2膜の対応する（１００）および（２００）回折ピークにほぼ一致することがわかる。
さらに図８Ｃは、前記図５Ｇに示すように第１の酸化イリジウム膜１６と第２の酸化イリジウム膜１７を積層した構造に対して、図５Ｇの熱処理前の状態および後の状態について求めたＸ線回折パターンを比較して示す図である。図中、破線が図５Ｇの熱処理工程前の状態、実線が熱処理工程後の状態に対応する。
図８Ｃを参照するに、この実験では先の図８Ｂとほぼ同様の結果が得られており、前記第２の酸化イリジウム膜１７の成膜直後には、（１１０）および（２００）回折ピークの高さが低く、また２θ角もＩｒＯ2のものよりも低角度側にずれており、膜が微結晶状態であるのに対し、図５Ｇの熱処理後には前記酸化イリジウム膜１７は完全に結晶化して、（１００）および（２００）回折ピークが、化学量論組成のＩｒＯ2膜の対応する（１００）および（２００）回折ピークにほぼ一致することがわかる。
さらに図８Ｄは、前記第２の酸化イリジウム膜１７に対して単独で図５Ｇの工程に対応する熱処理する場合に、雰囲気中の酸素濃度を様々に変化させた場合を示す。
図８Ｄを参照するに、雰囲気中の酸素濃度が増大するにつれて、Ｉｒ（１１０）のピークが減少し、Ｉｒ（２００）のピークが増大するのがわかる。これは、かかる熱処理により、前記第２の酸化イリジウム膜１７の酸化の程度が増大していることを意味する。
すなわち、前記第２の酸化イリジウム膜１７は、成膜直後の微結晶状態では酸化の程度が低く、組成が理想的な化学量論組成ＩｒＯ2から大きくずれているのに対し、図５Ｇの熱処理を行うことにより、雰囲気中から膜中に酸素が取り込まれ、膜中の酸素組成値ｙが増大し、その際、特に膜表面においては酸素組成ｙが最大となり、化学量論組成ＩｒＯ2を有する厚さが２０ｎｍ以内の表面領域１７Ａが形成され、その結果、前記酸化イリジウム膜１６，１７よりなる強誘電体キャパシタ１０の上部電極構造中には、先に図３Ｂで示した酸素濃度プロファイルが生じるものと考えられる。
以下の表１は、このようにして形成された第１の酸化イリジウム（ＩｒＯｘ）膜１６および第２の酸化イリジウム（ＩｒＯｙ）膜１７について、ＨＲＢＳ（高分解能ラザフォード後方散乱スペクトロメトリ）により求めた、前記図５Ｇの熱処理工程後における酸素組成パラメータｘ、ｙをまとめて示す。
表１を参照するに、第1の酸化イリジウム膜１６では、前記酸素組成パラメータｘが、２０℃の基板温度で成膜した場合に１．２０〜１．５０、３００℃の基板温度で成膜した場合には１．９２の値を有し、前記第２の酸化イリジウム膜１７では、前記酸素組成パラメータｙが、２０〜６０℃の基板温度で成膜した場合には２．１０の値を、３００℃の基板温度で成膜した場合には２．０５の値を有するのがわかる。
ここで前記第２の酸化イリジウム膜１７では、先にも述べたように前記図５Ｇの工程における熱処理により酸素を前記膜１７の表面から膜中に導入しており、その結果、膜表面においてはほぼＩｒＯ2の化学量論組成となっているのに対し、酸素濃度は膜内部ではより減少し、先の図３Ｂで説明した酸素分布が生じているものと考えられる。
次に前記図１４のステップ１７に対応する図５Ｈの工程において、前記金属Ｉｒ膜１８が、前記図５Ｇの第２の酸化イリジウム膜１７上に形成され、強誘電体キャパシタ１０が完成する。
図９Ａおよび９Ｂは、このようにして得られた強誘電体キャパシタ１０の反転電荷量ＱSWおよびリーク電流密度をそれぞれ示す。ただし図９Ａ，９Ｂは５０μm×５０μmの強誘電体キャパシタについてのものであり、測定は、その上に５層の多層配線構造を形成した状態で行っている。図９Ａ，９Ｂ中、「ＴＥＬ−ＡＮ１」は前記図５Ｅの熱処理工程における雰囲気中の酸素濃度を示し、「ＴＥＬ−ＡＮ２」は前記図５Ｇの熱処理工程における雰囲気中の酸素濃度を示す。
図９Ａを参照するに、本発明では反転電荷量ＱSWとして２８μＣ／ｃｍ2以上の値が得られており、これは特許文献２で得られた値（２０μＣ／ｃｍ2）を大きく上回っている。また図９Ｂを参照するに、リーク電流は特に図５Ｇの熱処理工程を１０％以上の酸素濃度で行った場合に、大きく低減できるのがわかる。これは、先に図２で説明した第２の酸化イリジウム膜１７中におけるボイド形成が効果的によくせいされていることを示している。一方、前記図５Ｇの熱処理工程における酸素濃度が１％の場合には大きなリーク電流が生じているが、これは先に図２で説明したボイドが第２の酸化イリジウム膜１７中に大規模に生じていることを示している。
さらに図１０は、このようにして得られた強誘電体キャパシタ１０の反転電荷量ＱSWと印加電圧の関係を示す。
図１０を参照するに、反転電荷量ＱSWと印加電圧の関係は、前記図５Ｅの熱処理工程および図５Ｇの熱処理工程に影響され、これらの熱処理工程を２０％の酸素濃度で行うことにより、前記関係を、反転電荷量ＱSWがより急峻に立ち上がるように変化させることが可能となる。このように、前記図５Ｅおよび図５Ｇの熱処理工程を、酸素濃度の比較的高い雰囲気中で実行することにより、本発明では前記酸化イリジウム膜１７中におけるボイドの形成を抑制でき、その結果、その後に多層配線構造の形成工程を行っても、強誘電体キャパシタ中への水素や水の侵入が生じる問題が解決される。
本実施形態では、図３Ａの強誘電体キャパシタ１０を形成するに当たり、図５Ｅおよび図５Ｇの熱処理工程を、酸素濃度が３０％以下のＡｒ／酸素ガス混合雰囲気中で実行することにより、第１および第２の酸化イリジウム膜表面における酸化イリジウム結晶の異常成長を回避することができる。前記図５Ｅおよび図５Ｇの工程において、Ａｒガスの代りに窒素ガス、Ｈｅガスなど、他の不活性ガスを使うことができるのは明らかである。また前記酸素ガスの代りにＮ２Ｏガスやオゾンなど、他の酸化ガスを使うことができるのも明らかである。
なお本実施形態において、前記図４のステップ１２の後、結晶化した強誘電体膜上にアモルファス状態の強誘電体膜をさらに薄く形成し、酸素欠損補償を行った後、あるいは直ちに、その上に前記第１の酸化イリジウム膜１６を形成することも可能である。
また前記図４のステップＳ１６の後、ステップＳ１７の前にさらに再び、６５０〜７５０℃の温度で急速熱処理を行い、強誘電体膜１５と前記導電性イリジウム膜１６，１７よりなる上部電極との密着性を向上させてもよい。
本実施形態において、前記第１および第２の導電性酸化膜１６，１７は酸化イリジウム膜であるとして説明したが、本発明はかかる特定の材料に限定されるものではなく、酸化ルテニウム、酸化ロジウム、酸化レニウム、酸化オスミウムなどを使うことも可能である。これらの導電性酸化膜は、例えばＩｒ，Ｒｕ，Ｒｈ，Ｒｅ、Ｏｓなどの金属元素をターゲットとして使ったスパッタ法により形成することができる。
［第２の実施形態］
以下、本発明の第２の実施形態による強誘電体メモリの製造工程を、図１１Ａ〜１１Ｖを参照しながら説明する。
図１１Ａを参照するに、シリコン基板６１中には素子領域６１Ａとしてｎ型ウェルが形成されており、前記素子領域６１Ａ上には、ポリシリコンゲート電極６３Ａを有する第1のＭＯＳトランジスタとポリシリコンゲート電極６３Ｂを有する第２のＭＯＳトランジスタが、それぞれゲート絶縁膜６２Ａおよび６２Ｂを介して形成されている。
さらに前記シリコン基板６１中には、前記ゲート電極６３Ａの両側壁面に対応してｐ−型のＬＤＤ領域６１ａ，６１ｂが形成されており、また前記ゲート電極１３Ｂの両側壁面に対応してｐ−型のＬＤＤ領域６１ｃ，６１ｄが形成されている。ここで前記第１および第２のＭＯＳトランジスタは前記素子領域６１Ａ中に共通に形成されているため、同一のｐ−型拡散領域が、前記ＬＤＤ領域６１ｂとＬＤＤ領域６１ｃとして共用されている。
前記ポリシリコンゲート電極６３Ａ上には、シリサイド層６４Ａが、またポリシリコンゲート電極６３Ｂ上にはシリサイド層６４Ｂが、それぞれ形成されており、さらに前記ポリシリコンゲート電極６３Ａの両側壁面および前記ポリシリコンゲート電極６３Ｂの両側壁面上には、それぞれの側壁絶縁膜が形成されている。
さらに前記シリコン基板６１中には、前記ゲート電極６３Ａのそれぞれの側壁絶縁膜の外側に、ｐ＋型の拡散領域６１ｅおよび６１ｆが形成されており、また前記ゲート電極６３Ｂのそれぞれの側壁絶縁膜の外側には、ｐ＋型の拡散領域６１ｇおよび６１ｈが形成されている。ただし、前記拡散領域６１ｆと６１ｇは、同一のｐ＋型拡散領域より構成されている。
さらに前記シリコン基板６１上には、前記シリサイド層６４Ａおよび側壁絶縁膜を含めて前記ゲート電極６３Ａを覆うように、また前記シリサイド層６４Ｂおよび側壁絶縁膜を含めて前記ゲート電極６３Ｂを覆うように、ＳｉＯＮ膜６５が例えば２００ｎｍの厚さに形成されており、前記ＳｉＯＮ膜６５上にはＳｉＯ２よりなる層間絶縁膜６６が、ＴＥＯＳを原料としたプラズマＣＶＤ法により、例えば１０００ｎｍの厚さに形成されている。さらに前記層間絶縁膜６６はＣＭＰ法により平坦化され、さらに前記層間絶縁膜６６中に、前記拡散領域６１ｅ，６１ｆ（従って拡散領域６１ｇ），６１ｈをそれぞれ露出するようにコンタクトホール６６Ａ，６６Ｂ，６６Ｃが形成される。前記コンタクトホール６６Ａ，６６Ｂ，６６Ｃには、厚さが３０ｎｍのＴｉ膜と厚さが２０ｎｍのＴｉＮ膜を積層した密着層６７ａ，６７ｂ，６７ｃを介して、Ｗ（タングステン）よりなるビアプラグ６７Ａ，６７Ｂ，６７Ｃが形成される。
さらに図１１Ａの構造では前記層間絶縁膜６６上に、厚さが例えば１３０ｎｍの別のＳｉＯＮ膜６７を介してシリコン酸化膜よりなる次の層間絶縁膜６８が、前記層間絶縁膜６６と同様にしてＴＥＯＳを原料とするプラズマＣＶＤ法により、例えば３００ｎｍの厚さに形成されている。ここで前記ＳｉＯＮ膜６７に代わりにＳｉＮ膜あるいはＡｌ2Ｏ3膜を使うことも可能である。
次に図１１Ｂの工程において前記層間絶縁膜６８中に、前記ビアプラグ６７Ａ，６７Ｃを露出するビアホール６８Ａ，６８Ｃがそれぞれ形成され、前記ビアホール６８Ａにはタングステンよりなり前記ビアプラグ６７Ａとコンタクトするように、ビアプラグ６９Ａが、前記密着層６７ａと同様なＴｉ膜とＴｉＮ膜を積層した密着層６９ａを介して形成される。また前記ビアホール６８Ｃにはタングステンよりなり前記ビアプラグ６７Ｃとコンタクトするようにビアプラグ６９Ｃが、前記密着層６７ｃと同様なＴｉ膜とＴｉＮ膜を積層した密着層６９ｃを介して形成される。
次に図１１Ｃの工程において、前記層間絶縁膜６８の表面をＮＨ3プラズマで処理し、ＮＨ基を前記層間絶縁膜６８表面の酸素原子に結合させ、次いでＴｉ膜７０がスパッタ法により、前記層間絶縁膜６８上に前記ビアプラグ６９Ａ，６９Ｂを覆うように、例えば２０ｎｍの厚さに形成される。前記層間絶縁膜６８の表面をこのようにＮＨ3プラズマで処理しておくことにより、前記層間絶縁膜６８表面の酸素原子はＮＨ基により終端され、Ｔｉ原子と優先的に結合してその配向を規制することがないため、前記Ｔｉ膜７０は理想的な（００２）配向を有する。
さらに図１１Ｃの工程では、前記Ｔｉ膜７０を窒素雰囲気中、６５０℃の温度で急速熱処理し、（１１１）配向のＴｉＮ膜７０に変換する。
次に図１１Ｄの工程において、前記ＴｉＮ膜７０上にＴｉＡｌＮ膜７１を、酸素拡散バリアとして形成し、さらに図１１Ｅの工程で、前記ＴｉＡｌＮ膜７１上にＡｌ2Ｏ3膜７２よりなるＰｂ拡散バリア膜が、１ｎｍ以上、５ｎｍ以下の膜厚に、スパッタ法により、あるいはその下のＴｉＡｌＮ膜７１の酸化により形成される。
次に図１１Fの工程において、前記Ａｌ2Ｏ3膜７２上に、厚さが約１００ｎｍのＰｔ膜がスパッタ法により積層され、下部電極層７３が形成される。
次に前記図１１Ｆの構造をＡｒ雰囲気中、６５０℃以上の温度で６０秒間熱処理し、引き続き、図１１Ｇの工程において、前記下部電極層７３上に第１のＰＺＴ膜７４が、スパッタ法により、１〜５０ｎｍ、好ましくは２０〜３０ｎｍの膜厚に形成される。
次に図１１Ｈの工程において、前記ＰＺＴ膜７４上に第２のＰＺＴ膜７５が、ＭＯＣＶＤ法により、例えば８０ｎｍの膜厚に形成される。
さらに図１１Ｉの工程において、ＰＺＴ膜７４，７５は、酸素を含む雰囲気、例えば酸素ガスとＡｒガスなどの不活性ガスの混合雰囲気中、５５０〜８００℃、例えば５８０℃の温度で、例えば酸素ガスを０〜２５ｓｃｃｍ、Ａｒガスを２０００ｓｃｃｍの流量で供給しながら３０〜１２０秒間、例えば９０秒間熱処理され、結晶化される。このＰＺＴ膜７３の結晶化熱処理の結果、前記ＰＺＴ膜７４，７５中には、（１１１）配向の柱状ＰＺＴ結晶が、前記下部電極７３の表面から上方に向かって成長する。
次に図１１Ｊの工程において、前記ＰＺＴ膜７４上には先の実施形態の図５Ｄ〜５Ｇと同様にして、図示はしないが先の実施形態における第１の酸化イリジウム膜１６と第２の酸化イリジウム膜１７と金属イリジウム膜１８の積層よりなる上部電極膜７６がスパッタ法および制御された酸化雰囲気中における熱処理により形成され、さらに図１１Ｋの工程において前記上部電極膜７６上に、ＴｉＡｌＮ膜７７とシリコン酸化膜７８が、それぞれ反応性スパッタ法およびＴＥＯＳ原料を使ったプラズマＣＶＤ法により、ハードマスク層として形成される。
さらに図１１Ｌの工程で前記シリコン酸化膜７８およびその下のＴｉＡｌＮ膜７７がパターニングされ、所望の強誘電体キャパシタＣ１，Ｃ２に対応したハードマスクパターン７８Ａ，７８Ｃが形成される。
さらに次の図１１Ｍの工程において、前記ハードマスクパターン７８Ａ，７８Ｃをマスクに、その下のＴｉＡｌＮ膜７７，上部電極層７６，ＰＺＴ膜７４，７５、下部電極層７３、およびＡｌ2Ｏ3膜が、前記ＴｉＡｌＮ膜７１が露出するまで、ＨＢｒ，Ｏ2，ＡｒおよびＣ4Ｆ8を使ったドライエッチングによりパターニングされ、前記ハードマスクパターン７８Ａの下に前記強誘電体キャパシタＣ１に対応して、Ａｌ2Ｏ3パターン７２Ａ，下部電極パターン７３Ａ，ＰＺＴパターン７４Ａ，７５Ａ，上部電極パターン７６ＡおよびＴｉＡｌＮマスクパターン７７Ａを積層した構造が、また前記ハードマスクパターン７６Ｃの下に前記強誘電体キャパシタＣ２に対応して、Ａｌ2Ｏ3パターン７２Ｃ，下部電極パターン７３Ｃ，ＰＺＴパターン７４Ｃ，７５Ｃ，上部電極パターン７６ＣおよびＴｉＡｌＮマスクパターン７７Ｃを積層した構造が得られる。ここで前記下部電極パターン７３Ａ，ＰＺＴパターン７４Ａ，７５Ａ，上部電極パターン７６Ａが強誘電体キャパシタＣ１を構成し、下部電極パターン７３Ｃ，ＰＺＴパターン７４Ｃ，７５Ｃ，上部電極パターン７６Ｃが強誘電体キャパシタＣ２を構成する。
次に図１１Ｎの工程で、前記ハードマスクパターン７８Ａ，７８Ｃがドライエッチングまたはウェットエッチングにより除去され、図１１Ｏの工程において前記強誘電体キャパシタＣ１，Ｃ２をマスクに、前記層間絶縁膜６８上のＴｉＮ膜７０およびその上のＴｉＡｌＮ膜７１がドライエッチングにより除去され、前記キャパシタＣ１では前記Ａｌ2Ｏ3パターン７２Ａの下に、ＴｉＮパターン７０ＡおよびＴｉＡｌＮパターン７１Ａを積層した構造が、また前記キャパシタＣ２では前記Ａｌ2Ｏ3パターン７２Ｃの下に、ＴｉＮパターン７０ＣおよびＴｉＡｌＮパターン７１Ｃを積層した構造が形成される。
さらに図１１Ｐの工程で、前記図１１Ｏの工程で露出した前記層間絶縁膜６８上に、前記強誘電体キャパシタＣ１およびＣ２の側壁面および上面を連続して覆うように非常に薄い、膜厚が２０ｎｍ以下のＡｌ2Ｏ3膜７９が、水素バリア膜としてスパッタ法あるいはＡＬＤ法により形成され、次いで図１１Ｑの工程で、酸素雰囲気中、５５０〜７５０℃、例えば６５０℃で熱処理を行うことにより、前記強誘電体キャパシタＣ１，Ｃ２中のＰＺＴ膜７４Ａ，７５Ａ、および７４Ｃ，７５Ｃにおいて、図１１Ｏのドライエッチング工程などで生じたダメージを回復させる。
さらに図１１Ｒの工程において前記図１１ＰのＡｌ2Ｏ3膜７９上に次のＡｌ2Ｏ3膜８０がＭＯＣＶＤ法により例えば２０ｎｍの膜厚に、やはり水素バリア膜として形成され、さらに図１１Ｓの工程において、このようにして形成されたＡｌ2Ｏ3水素バリア膜７９，８０を覆うように、シリコン酸化膜よりなる層間絶縁膜８１が、ＴＥＯＳと酸素とヘリウムの混合ガスを原料としたプラズマＣＶＤ法により１５００ｎｍの膜厚に形成される。図１１Ｓの工程では、このようにして形成された層間絶縁膜８１の表面をＣＭＰ法により平坦化した後、Ｎ2Ｏまたは窒素ガスを用いたプラズマ中で熱処理し、前記層間絶縁膜８１中の水分を除去する。さらに図１１Ｓの工程では、前記層間絶縁膜８１上にＡｌ2Ｏ3膜８２が水素バリア膜として、スパッタまたはＭＯＣＶＤ法により２０〜１００ｎｍの厚さに形成される。図１１Ｓの工程では前記層間絶縁膜８１は、ＣＭＰ法による平坦化工程の結果、例えば７００ｎｍの膜厚を有する。
次に図１１Ｔの工程において前記水素バリア膜８２上には、シリコン酸化膜よりなる層間絶縁膜８３が、ＴＥＯＳ原料のプラズマＣＶＤ法により３００〜５００ｎｍの膜厚に形成され、図１１Ｕの工程において、前記層間絶縁膜８３中に前記強誘電体キャパシタＣ１の上部電極７６Ａを露出するビアホール８３Ａおよび前記強誘電体キャパシタＣ２の上部電極７６Ｃを露出するビアホール８３Ｃが形成される。
さらに図１１Ｕの工程では、このようにして形成されたビアホール８３Ａおよび８３Ｃを介して酸化雰囲気中で熱処理を行い、前記ＰＺＴ膜７４Ａ，７５Ａ，および７４Ｃ，７５Ｃに、かかるビアホール形成工程に伴って生じた酸素欠損を補償する。
次いで前記ビアホール８３Ａ，８３Ｃの底面および内壁面を、ＴｉＮの単層膜よりなるバリアメタル膜８４ａ，８４ｃによりそれぞれ覆い、さらに前記ビアホール８３Ａをタングステンプラグ８４Ａにより、また前記ビアホール８３Ｃをタングステンプラグ８４Ｃにより充填する。
さらに前記タングステンプラグ８４Ａ，８４Ｃの形成の後、前記層間絶縁膜８３中に前記ビアプラグ６７Ｂを露出するビアホール８３Ｂを形成し、これをタングステンビアプラグ８４Ｂで充填する。なお前記タングステンビアプラグ８４Ｂは通常のように、Ｔｉ／ＴｉＮ積層構造の密着膜８４ｂを伴っている。
さらに図１１Ｖの工程において、前記層間絶縁膜８３上に、前記ビアプラグ８４Ａに対応してＡｌＣｕ合金よりなる配線パターン８５Ａが、Ｔｉ／ＴｉＮ積層構造の密着膜８５ａ，８５ｄに挟持された形で、前記ビアプラグ８４Ｂに対応してＡｌＣｕ合金よりなる配線パターン８５Ｂが、Ｔｉ／ＴｉＮ積層構造の密着膜８５ｂ，８５ｅに挟持された形で、さらに前記ビアプラグ８５Ｃに対応してＡｌＣｕ合金よりなる配線パターン８５Ｃが、Ｔｉ／ＴｉＮ積層構造の密着膜８５ｃ，８５ｆに挟持された形で、形成される。
また前記図１１Ｖの構造上に、必要に応じてさらなる配線層が形成される。
また本実施形態において強誘電体膜７４Ａ，７５Ａあるいは７４Ｃ，７５ＣはＰＺＴ膜としたが、先にも説明したように、下層の強誘電体膜７４Ａ，７４Ｃをスパッタにより形成する場合には、前記強誘電体膜７１Ａ，７４Ｃを構成するＰＺＴ膜は、ＣａやＳｒなどの元素を含んでいてもよい。またＰＺＴ膜７４Ａ，７５Ａ，７４Ｃ，７５ＣはＬａを含むＰＬＺＴ膜であってもよい。
また前記図１１Ｇ，１１Ｈの工程において前記ＰＺＴ膜７４，７５を、先の実施形態のように単一のＰＺＴ膜として、スパッタ法により形成することも可能である。
さらに前記強誘電体膜７４Ａ，７５Ａ，７４Ｃ，７５ＣはＰＺＴ膜に限定されることはなく、Ｐｂを含むＡＢＯ3型ペロブスカイト構造を有する強誘電体膜より構成されていればよく、例えば前記Ａ席を占有する金属元素として、Ｂｉ，Ｐｂ，Ｂａ，Ｓｒ，Ｃａ，Ｎａ，Ｋ、および希土類元素などを含み、前記Ｂ席を占有する金属元素として、Ｔｉ，Ｚｒ，Ｎｂ，Ｔａ，Ｗ，Ｍｎ，Ｆｅ，Ｃｏ，Ｃｒなどを含むものであってもよい。
さらに前記下部電極７３Ａ，７３Ｃは、Ｐｔ膜に限定されることはなく、Ｐｔを含む合金であってもよく、さらに酸化プラチナ（ＰｔＯ）とＰｔあるいはＰｔを含む合金の積層より構成されてもよい。
また前記導電性酸素バリア膜７１Ａ，７１ＣはＴｉＡｌＮ膜に限定されるものではなく、Ｉｒ膜あるいはＲｕ膜を使うことも可能である。
さらに前記配向制御膜７０Ａ，７０ＣはＴｉ膜あるいはＴｉＮ膜に限定されるものではなく、Ｐｔ膜、Ｉｒ膜、Ｒｅ膜、Ｒｕ膜、Ｐｄ膜、Ｏｓ膜、あるいはこれらの膜を構成する元素の合金より構成することも可能である。また前記配向制御膜７０Ａ，７０Ｃとしては、Ｔｉ，Ａｌ，Ｉｒ，Ｐｔ，Ｒｕ，Ｐｄ，Ｏｓ，Ｒｈ，ＰｔＯｘ，ＩｒＯｘ，ＲｕＯｘ，ＰｄＯｘのいずれかよりなる単層膜または積層膜を使うことが可能である。
［第３の実施形態］
図１２は、本発明の第３の実施形態による強誘電体メモリの構成を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
先に説明した図１１Ａ〜１１Ｖの実施形態では、図１１Ｂの工程において、前記ビアプラグ６９Ａ，６９Ｃの形成を、前記ビアホール６８Ａ，６８Ｃをタングステン膜で充填した後、前記層間絶縁膜６８上の余計なタングステン膜をＣＭＰ法で除去することにより形成しているが、このようなＣＭＰ法では、前記ビアプラグ６９Ａ，６９Ｂの表面を完全に平坦にすることは困難で、前記ビアプラグ６９Ａ，６９Ｃの上部には、一般に深さが２０〜５０ｎｍに達する凹部が形成されてしまう。
このような凹部は、その上に形成される強誘電体キャパシタの結晶配向に大きな影響を与えるため、本実施形態では、前記図１１Ｂの工程の後、図１１Ｃの工程の前に、前記層間絶縁膜６８上に（００２）配向のＴｉ膜を、かかる凹部を充填するように堆積し、窒化処理により（１１１）配向のＴｉＮ膜に変換した後、その表面をＣＭＰ法で平坦化することを行っている。
その結果、図１２の強誘電体メモリでは、前記層間絶縁膜６８と前記ＴｉＮ膜７０Ａの間に、前記ビアプラグ６９Ａ上部の凹部を充填するように、（１１１）配向のＴｉＮ膜７０ａが介在し、また前記層間絶縁膜６８と前記ＴｉＮ膜７０Ｃの間に、前記ビアプラグ６９Ｃ上部の凹部を充填するように、（１１１）配向のＴｉＮ膜７０ｃが介在している。なおこのようなＴｉＮ膜７０ａ，７０ｃは、図１２Ｋのパターニング工程において、強誘電体キャパシタＣ１，Ｃ２を構成する他の膜と共にパターニングされる。
本発明によれば、かかる構成により、前記ビアプラグ６９Ａ，６９Ｃの上部にＣＭＰ工程において凹部が形成されても、強誘電体膜７３Ａ，７３Ｃの配向を（１１１）方向に確実に規制することが可能である。
図１３は、前記図１２の実施形態の一変形例による強誘電体メモリの構成を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１３を参照するに、本実施形態では、前記ＴｉＮ膜７０ａ，７０ｃをＣＭＰにより平坦化する際に、前記層間絶縁膜６８上の部分を除去しており、その結果、前記ＴｉＮ膜７０ａ，７０ｃは、ビアホール６８Ａ，６８Ｃ中にだけ残存している。
その他は図１２と同様であり、説明を省略する。
［第４の実施形態］
図１４は、本発明の第４の実施形態による強誘電体メモリの構成を示す。
図１４を参照するに、本実施形態では前記図１１Ｒの工程の後、図１１Ｓの工程で層間絶縁膜８１を形成した後、直ちに前記層間絶縁膜８１中に、前記ビアプラグ６７Ｂを露出するビアホールを形成し、これをタングステンで充填して前記ビアプラグ８４Ｂを形成する。

さらに前記ビアプラグ８４Ｂが形成された後、前記層間絶縁膜８１上にＳｉＯＮ膜などの酸素バリア膜を形成し、この状態で前記層間絶縁膜８１中に、前記強誘電体キャパシタＣ１の上部電極７６Ａと前記強誘電体キャパシタＣ２の上部電極７６Ｃを露出するコンタクトホールを形成する。
さらに前記コンタクトホールを介して前記強誘電体キャパシタＣ１中のＰＺＴ膜７４Ａ，７５Ａおよび強誘電体キャパシタＣ２中のＰＺＴ膜７４Ｃ，７５Ｃを酸素雰囲気中で熱処理し、酸素欠損を補償した後、前記酸素バリア膜を除去し、前記層間絶縁膜８１上に、電極パターン８５Ａ，８５Ｂ，８５Ｃを、それぞれ前記強誘電体キャパシタＣ１の上部電極７６Ａ、ビアプラグ８４Ｂ，および前記強誘電体キャパシタＣ２の上部電極７６Ｃに対応して形成する。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載の要旨内において様々な変形・変更が可能である。なお、上記の実施形態は、スタック構造を挙げたが、本発明はプレーナ構造にも適用できる。

Claims (10)

  1. 基板と、
    前記基板上に形成された強誘電体キャパシタとよりなる半導体装置において、
    前記強誘電体キャパシタは、下部電極と、前記下部電極上に形成されたＰｂを含む強誘電体膜と、前記強誘電体膜上に形成された上部電極とよりなり、
    前記上部電極は、化学量論組成が組成パラメータｘ1を使って化学式ＡＯｘ1で表され実際の組成が組成パラメータｘ2を使って化学式ＡＯｘ2で表される酸化物よりなる第１の層と、前記第１の層上に形成され、化学量論組成が組成パラメータｙ1を使って化学式ＢＯｙ1で表され実際の組成が組成パラメータｙ2を使って化学式ＢＯｙ2で表される酸化物よりなる第２の層と、前記第２の層上に形成された金属層と、よりなり、
    前記第２の層は、前記第１の層よりも酸化の割合が高く、
    前記組成パラメータｘ1，ｘ2，ｙ1およびｙ2の間には、関係
    ｙ2／ｙ1＞ｘ2／ｘ1
    が成立し、
    前記第２の層には、前記金属層との界面に、さらに酸化の割合の高い、化学量論組成の界面層が形成されていることを特徴とする半導体装置。
  2. 前記第１の層は、前記第２の層を構成する金属元素と同じ金属元素により構成されることを特徴とする請求項１記載の半導体装置。
  3. 前記第１および第２の層は、酸化イリジウムであることを特徴とする請求項１または２記載の半導体装置。
  4. 前記強誘電体キャパシタを覆う絶縁膜と、該絶縁膜上方に形成された配線構造とを有し、前記金属層が前記配線構造中の配線パターンと、コンタクトホールを介して接続されることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置。
  5. 強誘電体キャパシタを形成する工程を含む半導体装置の製造方法であって、
    前記強誘電体キャパシタを形成する工程は、
    下部電極を形成する工程と、
    前記下部電極上にＰｂを含む強誘電体膜を堆積する工程と、
    前記強誘電体膜上に第１の導電性酸化膜を堆積する工程と、
    前記第１の導電性酸化膜を酸化性雰囲気中で結晶化する工程と、
    前記結晶化工程の後、前記第１の導電性酸化膜上に第２の導電性酸化膜を微結晶状態で堆積する工程と、
    前記第２の導電性酸化膜の表面を、酸化性雰囲気で結晶化する工程と、
    第２の導電性酸化膜の結晶化工程の後、前記第２の導電性酸化膜上に金属膜を堆積する工程と、
    を含み、
    第１の導電性酸化膜の化学量論組成を、組成パラメータｘ１を使って化学式ＡＯｘ１で表し実際の組成を、組成パラメータｘ２を使って化学式ＡＯｘ２で表し、第２の導電性酸化膜の化学量論組成を、組成パラメータｙ１を使って化学式ＢＯｙ１で表し、実際の組成を組成パラメータｙ２を使って化学式ＢＯｙ２で表した場合、第２の導電性酸化膜は第１の導電性酸化膜よりも酸化の割合が高く、組成パラメータｘ１，ｘ２，ｙ１，ｙ２の間に関係ｙ２／ｙ１＞ｘ２／ｘ１が成立する
    ことを特徴とする半導体装置の製造方法。
  6. 前記第１の導電性酸化膜の結晶化工程と前記第２の導電性酸化膜の結晶化工程とは、それぞれの酸化性雰囲気中における酸化性ガスの割合を、３０％以下とした急速熱処理工程により実行されることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記第２の導電性酸化膜の堆積工程は、５０℃以上で８０℃以下の温度でスパッタ法により実行され、前記第２の導電性酸化膜はアモルファス状態で形成されることを特徴とする請求項５〜６のうち、いずれか一項記載の半導体装置の製造方法。
  8. 前記第１および第２の導電性酸化膜は、酸化イリジウム膜であることを特徴とする請求項５〜７のうち、いずれか一項記載の半導体装置の製造方法。
  9. 前記第２の導電性酸化膜を形成する工程は、前記第２の導電性酸化膜が１００〜１５０ｎｍの膜厚を有するように実行されることを特徴とする請求項５〜８のうち、いずれか一項記載の半導体装置の製造方法。
  10. 前記第１の導電性酸化膜の堆積工程を、前記第２の導電性酸化膜の堆積工程におけるよりも、不活性ガス流量に対する酸化ガス流量の割合が小さい条件下において実行し、前記第２の導電性酸化膜において、前記第１の導電性酸化膜よりも酸化の割合を高くすることを特徴とする請求項５〜９のうち、いずれか一項記載の半導体装置の製造方法。
JP2009505022A 2007-03-20 2007-03-20 半導体装置およびその製造方法 Expired - Fee Related JP5115550B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/055694 WO2008114423A1 (ja) 2007-03-20 2007-03-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008114423A1 JPWO2008114423A1 (ja) 2010-07-01
JP5115550B2 true JP5115550B2 (ja) 2013-01-09

Family

ID=39765544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009505022A Expired - Fee Related JP5115550B2 (ja) 2007-03-20 2007-03-20 半導体装置およびその製造方法

Country Status (5)

Country Link
US (3) US8390045B2 (ja)
JP (1) JP5115550B2 (ja)
KR (1) KR101086789B1 (ja)
CN (1) CN101636836B (ja)
WO (1) WO2008114423A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114423A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
JP2012256702A (ja) * 2011-06-08 2012-12-27 Rohm Co Ltd 強誘電体キャパシタ
JP5845866B2 (ja) * 2011-12-07 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US11183423B2 (en) * 2017-11-28 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Liner structure in interlayer dielectric structure for semiconductor devices
US10930751B2 (en) * 2017-12-15 2021-02-23 Micron Technology, Inc. Ferroelectric assemblies

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324894A (ja) * 2001-04-25 2002-11-08 Fujitsu Ltd 半導体装置およびその製造方法
JP2008047568A (ja) * 2006-08-10 2008-02-28 Fujitsu Ltd 半導体装置とその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3299909B2 (ja) 1997-02-25 2002-07-08 シャープ株式会社 酸化物導電体を用いた多層構造電極
US6541375B1 (en) * 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
JP2000091539A (ja) * 1998-07-16 2000-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP3109485B2 (ja) 1998-08-03 2000-11-13 日本電気株式会社 金属酸化物誘電体膜の気相成長方法
JP3159255B2 (ja) 1998-09-16 2001-04-23 日本電気株式会社 強誘電体容量で用いる電極のスパッタ成長方法
JP3545279B2 (ja) 1999-10-26 2004-07-21 富士通株式会社 強誘電体キャパシタ、その製造方法、および半導体装置
JP2002110934A (ja) 2000-09-29 2002-04-12 Fujitsu Ltd 半導体装置およびその製造方法
US6887716B2 (en) 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
JP2002203948A (ja) 2001-01-05 2002-07-19 Matsushita Electric Ind Co Ltd 半導体装置
US20020117700A1 (en) * 2001-02-28 2002-08-29 Glex Fox Amorphous iridium oxide barrier layer and electrodes in ferroelectric capacitors
JP4050004B2 (ja) 2001-03-28 2008-02-20 富士通株式会社 半導体装置及びその製造方法
JP2003204043A (ja) 2001-10-24 2003-07-18 Fujitsu Ltd 半導体装置及びその製造方法
JP4657545B2 (ja) 2001-12-28 2011-03-23 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2003332539A (ja) * 2002-05-17 2003-11-21 Nec Electronics Corp 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
JP4316188B2 (ja) 2002-05-29 2009-08-19 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7473949B2 (en) * 2002-12-10 2009-01-06 Fujitsu Limited Ferroelectric capacitor and method of manufacturing the same
KR100562499B1 (ko) * 2003-02-21 2006-03-21 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
JP4153333B2 (ja) 2003-03-10 2008-09-24 株式会社アルバック 酸化物薄膜の製造方法
JP2004296929A (ja) 2003-03-27 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JP2005183842A (ja) 2003-12-22 2005-07-07 Fujitsu Ltd 半導体装置の製造方法
JP2006073648A (ja) 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2006128274A (ja) 2004-10-27 2006-05-18 Seiko Epson Corp 強誘電体キャパシタおよび強誘電体メモリの製造方法
JP2006222227A (ja) 2005-02-09 2006-08-24 Fujitsu Ltd 半導体装置及びその製造方法
KR100663356B1 (ko) * 2005-02-14 2007-01-02 삼성전자주식회사 부분적 화학기계적 연마공정을 갖는 강유전체 메모리 소자제조방법들
JP2006245457A (ja) 2005-03-07 2006-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4445446B2 (ja) * 2005-09-13 2010-04-07 株式会社東芝 半導体装置の製造方法
JP4882548B2 (ja) * 2006-06-30 2012-02-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4983172B2 (ja) * 2006-09-12 2012-07-25 富士通セミコンダクター株式会社 半導体装置及びその製造方法
WO2008114423A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324894A (ja) * 2001-04-25 2002-11-08 Fujitsu Ltd 半導体装置およびその製造方法
JP2008047568A (ja) * 2006-08-10 2008-02-28 Fujitsu Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
WO2008114423A1 (ja) 2008-09-25
US20090309188A1 (en) 2009-12-17
CN101636836B (zh) 2011-03-30
JPWO2008114423A1 (ja) 2010-07-01
CN101636836A (zh) 2010-01-27
US8609440B2 (en) 2013-12-17
KR20100005006A (ko) 2010-01-13
US8390045B2 (en) 2013-03-05
KR101086789B1 (ko) 2011-11-25
US8629487B2 (en) 2014-01-14
US20130143333A1 (en) 2013-06-06
US20130140676A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
JP5251864B2 (ja) 半導体装置及びその製造方法
JP2008078390A (ja) 半導体装置およびその製造方法
JP4884104B2 (ja) キャパシタを含む半導体装置及びその製造方法
JP5092461B2 (ja) 半導体装置及びその製造方法
JP5205741B2 (ja) 半導体装置の製造方法
JP5211558B2 (ja) 半導体装置の製造方法
JP5140972B2 (ja) 半導体装置の製造方法
JP5093236B2 (ja) 半導体装置の製造方法および半導体装置
JP5115550B2 (ja) 半導体装置およびその製造方法
JP4983172B2 (ja) 半導体装置及びその製造方法
WO2006134663A1 (ja) 半導体装置及びその製造方法
JP4220459B2 (ja) 半導体装置
JP5994466B2 (ja) 半導体装置とその製造方法
JP2009105223A (ja) 半導体装置及びその製造方法
JP4971740B2 (ja) 半導体装置の製造方法
JP5040231B2 (ja) 半導体装置の製造方法
JP5007723B2 (ja) キャパシタを含む半導体装置及びその製造方法
JP5401779B2 (ja) 半導体装置の製造方法
JP5104850B2 (ja) 半導体装置の製造方法
JP2009158538A (ja) 半導体装置およびその製造方法
JP2009105228A (ja) 半導体装置の製造方法
JP2009105137A (ja) 半導体装置の製造方法
JP2009302305A (ja) 強誘電体メモリ素子の製造方法
JP2008160050A (ja) 半導体装置、半導体ウェハ、およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

R150 Certificate of patent or registration of utility model

Ref document number: 5115550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees