KR950021135A - 반도체 장치 및 그의 제조방법 - Google Patents
반도체 장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR950021135A KR950021135A KR1019930032283A KR930032283A KR950021135A KR 950021135 A KR950021135 A KR 950021135A KR 1019930032283 A KR1019930032283 A KR 1019930032283A KR 930032283 A KR930032283 A KR 930032283A KR 950021135 A KR950021135 A KR 950021135A
- Authority
- KR
- South Korea
- Prior art keywords
- opening
- tungsten
- layer
- semiconductor device
- insulating layer
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치 및 그의 제조방법, 특히 콘택홀(Contact hole)이나 비아홀(Via hole)과 같은 개구부 매몰하는 배선 구조 및 그의 형성 방법이 개시된다. 반도체 기판에 불순물 확산영역을 형성하고, 상기 반도체 기판상에 절연층을 형성한 후, 상기 절연층에, 상기 불순물 확산영역을 노출시키는 개구부를 형성한다. 이어서, 상기 개구부 내부 및 상기 절연층 상에, H2플라스마를 사용한 PECVD방법에 의하여 텅스텐을 증착하여 텅스텐층을 형성한다. H2플라스마를 사용한 PECVD방법에 의하여 텅스텐을 증착하여 산화막과의 부착 특성을 개선함으로써, 텅스텐으로 이루어진 단일층 만으로 콘택홀을 매몰할 수 있어서 공정이 간단할 뿐만 아니라, 특히 높은 어스펙트 비를 갖는 작은 콘택홀의 매몰시에 단차도포성 등의 콘택 같은성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3E도는 본 발명에 의한 반도체 장치 및 그의 제조방법의 일 실시예를 나타내는 단면도.
Claims (14)
- 반도체 기판; 상기 반도체 기판상에 형성되고, 그 내부에 형성된 개구부를 포함하는 절연층; 및 H2플라스마를 사용한 PECVD방법에 의해, 상기 개구부의 내부 및 상기 절연층 상에 형성된 텅스텐층을 포함하는 반도체 장치.
- 제1항에 있어서, 상기 텅스텐층의 구성물질보다 비저항이 낮은 물질로 이루어지고, 상기 텅스텐층의 구성물질보다 비저항이 낮은 물질로 이루어지고, 상기 텅스텐층 상게 형성된 도전층을 더 포함하는 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 도전층을 구성하는 물질은 Al,Cu,Au,Ag,Mo 및 Co등으로 이루어진 군에서 선택된 어느 하나의 물질이거나 그 물질의 합급인 것을 특징으로 하는 반도체 장치.
- 제1항 또는 제2항에 있어서, 상기 텅스텐층은 상기 개구부 내부만을 채우면서 상기 절연층 상에서 형성되지 않는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 개구부의 바닥에 형성된 티타늄 실리사이드층을 더 포함하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 개구부는 상기 반도체 기판의 불순물 확산영역을 노출시키는 콘택홀 또는 상기 반도체 기판상에 형성된 하부도전층을 노출하는 비아홀인 것을 특징으로 하는 반도체 장치.
- 반도체 기판상에 절연층을 형성하는 단계; 상기 절연층에, 개구부를 형성하는 단계; 및 상기 개구부 내부 및 상기 절연층 상에, PECVD방법에 의하여 텅스텐을 증착하여 텅스텐층을 형성하는 단계를 포함하는 반도체 장치의 제조방법.
- 제7항에 있어서, 상기 개구부는 상기 반도체 기판의 불순물 확산영역을 노출시키는 콘택홀 또는 상기 반도체 기판상에 형성된 하부도전층을 노출하는 비아홀인 것을 특징으로 하는 반도체 장치의 제조방법.
- 제7항에 있어서, 상기 PECVD방법에 의한 텅스텐층의 형성 단계는 H2플라즈마를 사용하여 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제9항에 있어서, 상기 PECVD방법은 온도 300-400℃; 증착압력, 150mTorr이하; H2/WF6의 가스 플로우, 500/6; 그리고 RF파워, 100W의 공저 조건하에서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제7항에 있어서, 상기 텅스텐층의 형성 단계는 상기 텅스텐층이 상기 개구부를 완전히 매몰시키면서 상기 절연층을 덮도록 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제7항 또는 제11항에 있어서, 상기 개구부의 직경은 0.25㎛ 이하인 것을 특징으로 하는 반도체 장치의 제조방법.
- 제7항에 있어서, 상기 텅스텐층의 형성된계 직후에, 상기 결과물을 500℃이상의 온도에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제7항에 있어서, 상기 텅스텐층의 형성단계 이후에, 상기 텅스텐층 상에, 상기 텅스텐층의 구성물질보다 비저항이 낮은 물질을 증착하여 도전층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930032283A KR950021135A (ko) | 1993-12-31 | 1993-12-31 | 반도체 장치 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930032283A KR950021135A (ko) | 1993-12-31 | 1993-12-31 | 반도체 장치 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950021135A true KR950021135A (ko) | 1995-07-26 |
Family
ID=66853881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930032283A KR950021135A (ko) | 1993-12-31 | 1993-12-31 | 반도체 장치 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950021135A (ko) |
-
1993
- 1993-12-31 KR KR1019930032283A patent/KR950021135A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5780356A (en) | Method for forming metal wire of semiconductor device | |
| US5183782A (en) | Process for fabricating a semiconductor device including a tungsten silicide adhesive layer | |
| KR940010277A (ko) | 다층배선구조의 반도체장치 및 그의 제조방법 | |
| KR940016484A (ko) | 반도체장치 및 그 제조방법 | |
| US5528081A (en) | High temperature refractory metal contact in silicon integrated circuits | |
| KR950021135A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR100560289B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR980005571A (ko) | 반도체 소자의 플러그(Plug) 형성 방법 | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| EP0752718A2 (en) | Method for forming conductors in integrated circuits | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| KR950030264A (ko) | 반도체소자 금속배선 형성방법 | |
| KR970072194A (ko) | 활발한 pvd 알루미늄으로서 cvd 알루미늄 선택성 손실을 극복하기 위한 처리방법 | |
| KR100317495B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR970030654A (ko) | 반도체 소자의 금속 배선 제조방법 | |
| KR960005797A (ko) | 반도체소자 배선 형성방법 | |
| KR950009930A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970018231A (ko) | 금속배선 제조방법 | |
| KR970018230A (ko) | 금속배선의 장벽금속 형성 방법 | |
| KR970008491A (ko) | 반도체장치의 다층배선 형성방법 | |
| KR930005179A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |