KR960035803A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR960035803A KR960035803A KR1019950004453A KR19950004453A KR960035803A KR 960035803 A KR960035803 A KR 960035803A KR 1019950004453 A KR1019950004453 A KR 1019950004453A KR 19950004453 A KR19950004453 A KR 19950004453A KR 960035803 A KR960035803 A KR 960035803A
- Authority
- KR
- South Korea
- Prior art keywords
- titanium
- titanium nitride
- nitride film
- forming
- film
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 확산 방지층(barrier metal)으로 주로 사용되는 티타늄과 티타늄질화막을 화학기상증착법(CVD)으로 형성하고, 그 상부에 티타늄 또는 티타늄질화막을 물리적기상증착법(PVD)으로 형성하여 확산 방지층으로서의 제 기능을 수행할 수 있는 반도체 소자의 제조방법에 관한 것으로서, 실리콘 기판상에 산화막을 형성하고 소정의 콘택 홀을 형성하는 단계, 전체 구조 상부에 제1티타늄, 제1티타늄질화막 및 제2티타늄 또는 제2티타늄질화막을 순차적으로 적층 한 후 하부금속막을 상기 콘택 홀을 완전 매립하도록 형성하는 단계, 상기 제1티타늄질화막을 식각정지층으로 일괄식각하는 단계 및 상기 하부금속막 상부에 금속배선을 형성하는 단계로 이루어져서 확산 방지층인 제1티타늄 과 제1티타늄질화막은 화학적기상증착법으로 증착시키고, 그 상부에 제2티타늄 또는 제2티타늄질화막을 물리적기상증착법으로 증착하여 텅스텐의 두께를 감소시키지 않음과 동시에 콘택 홀 내부에 동공이 형성되는 현상을 방지할 수 있고, 또한 제1티타늄질화막과 제2티타늄 또는 제2티타늄질화막의 계면이 뚜렷히 구분되어 정밀한 일괄식각이 이루어져 텅스텐이 식각되어 손실되는 현상을 방지할 수 있으며, 또한 제2티타늄 또는 제2티타늄질화막을 물리적기상증착법으로 증착한 후, 상부금속을 형성하기 때문에 상부금속이 알루미늄일 경우 결정립 크게의 감소를 막을 수 있고, 텅스텐일 경우 리프트 형상을 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
네1도 내지 제4도는 본 발명의 일실시예에 따른 반도체 소자의 제조공정 단면도.
Claims (6)
- 실리콘 기판상에 산화막을 형성하고 소정의 콘택 홀을 형성하는 단계, 전체 구조 상부에 제1티타늄, 제1티타늄질화막 및 제2티타늄 또는 제2티타늄질화막을 순차적으로 적충한 후 하부금속막을 상기 콘택 홀을 완전매립하도록 형성하는 단계, 상기 제1티타늄질화막을 식각정지층으로 일괄식각하는 단계 및 상기 하부금속막 상부에 금속배선을 형성하는 단계로 이루어진 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제1티타늄질화막은 화학적기상증착법으로 증착하고 상기 제2티타늄 또는 제2티타늄질화막은 물리적기상증착법으로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항 또는 제2항에 있어서, 상기 제1티타늄질화막은 40 내지 50 Torr의 압력, 400 내지 500℃의 온도하에서 테트라디메틸아미노티타늄 또는 테드라디에틸아니노티타늄을 반응원으로 하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항 또는 제2항에 있어서, 상기 제1티타늄 및 제2티타늄 또는 제2티타늄질화막의 두께는 각각 상기 제1티타늄질화막의 두께보다 얇은 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 하부금속막은 400 내지 500℃ 온도에서 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 실리콘 기판상에 산화막을 형성하고 소정의 콘택 홀을 형성하는 단계, 전체 구조 상부에 제1티타늄, 제1티타늄질화막 및 제2티타늄 또는 제2티타늄질화막을 순차적으로 적층하는 단계 및 상기 제2티타늄 또는 제2티타늄질화막 상부에 금속막을 증착하고 상기 콘택 홀 이외의 부위를 식각하여 금속배선을 형성하는 단계로 이루어진 반도체 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004453A KR960035803A (ko) | 1995-03-04 | 1995-03-04 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004453A KR960035803A (ko) | 1995-03-04 | 1995-03-04 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960035803A true KR960035803A (ko) | 1996-10-28 |
Family
ID=66549334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004453A KR960035803A (ko) | 1995-03-04 | 1995-03-04 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960035803A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040038147A (ko) * | 2002-10-31 | 2004-05-08 | 주식회사 하이닉스반도체 | 반도체 소자의 배리어 형성방법 |
-
1995
- 1995-03-04 KR KR1019950004453A patent/KR960035803A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040038147A (ko) * | 2002-10-31 | 2004-05-08 | 주식회사 하이닉스반도체 | 반도체 소자의 배리어 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970052233A (ko) | 메탈 콘택 형성방법 | |
| JPH03220751A (ja) | インターレベル・コンタクトを製造する方法、および半導体構造 | |
| JPH11150087A (ja) | 窒化チタン障壁層の形成方法及び窒化チタン障壁層を含む半導体デバイス | |
| KR20020005750A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US5380680A (en) | Method for forming a metal contact of a semiconductor device | |
| US5573978A (en) | Method of forming a metal wire in a semiconductor device | |
| US7199040B2 (en) | Barrier layer structure | |
| KR960035803A (ko) | 반도체 소자의 제조방법 | |
| KR19980060526A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| KR0144021B1 (ko) | 텅스텐 접합층을 이용한 콘택홀 매립 방법 | |
| KR100214526B1 (ko) | 반도체 배선 형성방법 | |
| KR970003457A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR980005512A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR980005554A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR950021108A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970053527A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR940016691A (ko) | 반도체 소자의 금속박막 증착방법 | |
| KR100342827B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR20010048188A (ko) | 텅스텐 플러그 형성방법 | |
| KR970030668A (ko) | 반도체장치의 금속배선 형성 방법 | |
| JPH03256330A (ja) | 半導体装置の製造方法 | |
| KR930005179A (ko) | 반도체장치의 제조방법 | |
| KR980005548A (ko) | 반도체 소자의 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |