JPH01181441A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01181441A JPH01181441A JP262188A JP262188A JPH01181441A JP H01181441 A JPH01181441 A JP H01181441A JP 262188 A JP262188 A JP 262188A JP 262188 A JP262188 A JP 262188A JP H01181441 A JPH01181441 A JP H01181441A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- semiconductor substrate
- substrate
- electrode wiring
- lapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- GOQFGEHFZBDYEC-UHFFFAOYSA-N [AlH2+] Chemical compound [AlH2+] GOQFGEHFZBDYEC-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
溶融アルミニウム（Ａｌ）槽にウェハを入れ、Ａ７！を
付着させた後にランピングにより表面を平坦化し、コン
タクトホールを埋め込んだ表面が平坦なＡ１配線を形成
する半導体装置の製造方法に関し、 微細化しアスペクト比が１以下のコンタクトホールでも
完全に、すなわち「す」などの発生なしに埋め込む＾Ｅ
電極配線を形成する方法を提供することを目的とし、 半導体基板に形成されたコンタクトホールをアルミニウ
ム（ＡＩ）で埋め込む電極配線を形成するにおいて、半
導体基板を非酸化雰囲気に保持されたＡｆｆｉ槽の溶融
＾ｌに入れて該基板表面にＡＩを付着させ、次いで付着
したＡ１の表面をラッピングにより平坦化することを特
徴とする半導体装置の製造方法を含み構成する。
付着させた後にランピングにより表面を平坦化し、コン
タクトホールを埋め込んだ表面が平坦なＡ１配線を形成
する半導体装置の製造方法に関し、 微細化しアスペクト比が１以下のコンタクトホールでも
完全に、すなわち「す」などの発生なしに埋め込む＾Ｅ
電極配線を形成する方法を提供することを目的とし、 半導体基板に形成されたコンタクトホールをアルミニウ
ム（ＡＩ）で埋め込む電極配線を形成するにおいて、半
導体基板を非酸化雰囲気に保持されたＡｆｆｉ槽の溶融
＾ｌに入れて該基板表面にＡＩを付着させ、次いで付着
したＡ１の表面をラッピングにより平坦化することを特
徴とする半導体装置の製造方法を含み構成する。
本発明は、溶融アルミニウム（ｉ）櫂にウェハを入れ、
Ａ７！をイ」着させた後にラッピングにより表面を平
坦化し、コンタクトホールを埋め込んだ表面が平坦なＡ
１配線を形成する半導体装置の製造方法に関する。
Ａ７！をイ」着させた後にラッピングにより表面を平
坦化し、コンタクトホールを埋め込んだ表面が平坦なＡ
１配線を形成する半導体装置の製造方法に関する。
第３図を参照すると半導体基板１１の表面に絶縁膜（５
ｉ０２膜１２）を形成し、この５ｉ０２膜にコンタクト
ホール１３を開け、このコンタクトホールに電極配線１
４を形成し、例えば半導体基板に形成された拡散層とコ
ンタクトをとることが行われ、この技術は半導体装置の
製造において頻繁に用いられる技術である。従来は例え
ばスパッタでｉを付けてこの電極配線を形成してきた。
ｉ０２膜１２）を形成し、この５ｉ０２膜にコンタクト
ホール１３を開け、このコンタクトホールに電極配線１
４を形成し、例えば半導体基板に形成された拡散層とコ
ンタクトをとることが行われ、この技術は半導体装置の
製造において頻繁に用いられる技術である。従来は例え
ばスパッタでｉを付けてこの電極配線を形成してきた。
Ａｌをスパッタで付着した場合に、Ａｌの密着性が悪い
ので八βは第３図（ａｌに示されるように付着し、配線
のＡで示す部分がコンタクトホール内で断線する問題が
ある。
ので八βは第３図（ａｌに示されるように付着し、配線
のＡで示す部分がコンタクトホール内で断線する問題が
ある。
そこで八ｒの密着性を改善するためにコンタクトホール
に第３図に点線で示すようにテーパをつけることが提案
されたが、半導体築積回路の集積度を高めるためにコン
タクトホールの幅を１μｍ程度にする微細化が進められ
ると、このようなテーバをつけることはコンタクトホー
ルの幅がほぼ２倍近くにも大になるので微細化の妨げと
なる。
に第３図に点線で示すようにテーパをつけることが提案
されたが、半導体築積回路の集積度を高めるためにコン
タクトホールの幅を１μｍ程度にする微細化が進められ
ると、このようなテーバをつけることはコンタクトホー
ルの幅がほぼ２倍近くにも大になるので微細化の妨げと
なる。
さらには５、バイアススパ・ンタでＡＡをつけることが
試みられたが、コンタクトホールのアスペクト比が１以
下になると、第３図（ｂ）に示されるようにコンタクト
ホールを埋めるＡｌの中央部分に「ず」１６が形成され
ることが認められた。このような「す」１６はコンタク
ト抵抗を増大するだけでな（、断線の原因ともなる。
試みられたが、コンタクトホールのアスペクト比が１以
下になると、第３図（ｂ）に示されるようにコンタクト
ホールを埋めるＡｌの中央部分に「ず」１６が形成され
ることが認められた。このような「す」１６はコンタク
ト抵抗を増大するだけでな（、断線の原因ともなる。
そこで本発明は、微細化しアスペクト比が１以下のコン
タクトホールでも完全に、すなわち「す」１６などの発
生なしに埋め込むへ４’電極配線を形成する方法を提供
することを目的とする。
タクトホールでも完全に、すなわち「す」１６などの発
生なしに埋め込むへ４’電極配線を形成する方法を提供
することを目的とする。
上記問題点は、半導体基板に形成されたコンタクトホー
ルをアルミニウム（Ａｊ？）で埋め込む電極配線を形成
するにおいて、半導体基板を非酸化雰囲気に保持された
へβ槽の溶融Ａｌに入れて該基板表面にＡｌを付着させ
、次いで付着したｉの表面をラッピングにより平坦化す
ることを特徴とする半導体装置の製造方法によって解決
される。
ルをアルミニウム（Ａｊ？）で埋め込む電極配線を形成
するにおいて、半導体基板を非酸化雰囲気に保持された
へβ槽の溶融Ａｌに入れて該基板表面にＡｌを付着させ
、次いで付着したｉの表面をラッピングにより平坦化す
ることを特徴とする半導体装置の製造方法によって解決
される。
第２図に本発明の基本原理が断面図で示され、その＋ａ
）には半導体基板１１の表面の絶縁膜１２にコンタクト
ホール１３が形成された状態が示されている。
）には半導体基板１１の表面の絶縁膜１２にコンタクト
ホール１３が形成された状態が示されている。
この半導体基板１１を熔融Ａｌ槽に入れＡｌを付着させ
て外に出すと、第２図（ｂｌに示される如くコンタクト
ホール１３はＡ７！１５で埋められ、半導体基板の表面
でＡ１５の表面は粗い凹凸が形成されている。
て外に出すと、第２図（ｂｌに示される如くコンタクト
ホール１３はＡ７！１５で埋められ、半導体基板の表面
でＡ１５の表面は粗い凹凸が形成されている。
そこで、ラッピング（機械的研磨と化学的エツチングの
組合せ）でＡｆ１５の表面を第２図（Ｃ）に示される如
（平坦化すると、コンタクトホールを埋め込み、表面が
平坦なＡ７！の電極配線１４が提供され、従来の問題点
が解決される。
組合せ）でＡｆ１５の表面を第２図（Ｃ）に示される如
（平坦化すると、コンタクトホールを埋め込み、表面が
平坦なＡ７！の電極配線１４が提供され、従来の問題点
が解決される。
以下、本発明を図示の実施例により具体的に説明する。
第１図ｔａ＋を参照すると、 ＩＩ’槽２１には溶融Ａ
１２２が収容されている。溶融ｉ２２は図示しないヒー
ターで５９７℃の温度に保たれる。この程度の温度では
ウェハに形成された不純物拡１＆層のプロファイルが乱
されることはない。
１２２が収容されている。溶融ｉ２２は図示しないヒー
ターで５９７℃の温度に保たれる。この程度の温度では
ウェハに形成された不純物拡１＆層のプロファイルが乱
されることはない。
熔融ＡＡ２２の表面に存在する酸化物を除去した後に、
Ａｌが酸化されないようにＡ１槽２１にはガス導入口
２４からＨ２を導入しＡ１槽２１内をＨ２雰囲気に保つ
。
Ａｌが酸化されないようにＡ１槽２１にはガス導入口
２４からＨ２を導入しＡ１槽２１内をＨ２雰囲気に保つ
。
次いで、ウェハ２３を石英製の支持部材２５で吊し、溶
融Ａ１２２内に入れ、次いで外に取り出すとウェハ２３
の表面は第２図（ｂｌに示される状態にあるから、ウェ
ハ表面をラッピングして第２図（Ｃ）に示される状態に
する。ｉは高温溶融しているのでコンタクトホールを完
全に埋め込み、かつ、Ａｌの結晶粒（グレイン）は大で
あるので、ＡＩに通電中に発生ずるエレクトロマイグレ
ーションに対して強く、断線に対し大きな耐性を示す。
融Ａ１２２内に入れ、次いで外に取り出すとウェハ２３
の表面は第２図（ｂｌに示される状態にあるから、ウェ
ハ表面をラッピングして第２図（Ｃ）に示される状態に
する。ｉは高温溶融しているのでコンタクトホールを完
全に埋め込み、かつ、Ａｌの結晶粒（グレイン）は大で
あるので、ＡＩに通電中に発生ずるエレクトロマイグレ
ーションに対して強く、断線に対し大きな耐性を示す。
さらにＣｕやＴｉを含ませることにより、エレクトロマ
イグレーションをより起しにくくすることができる。
イグレーションをより起しにくくすることができる。
ＡＮとウェハのシリコンとの間の反応を防止するために
、Ａ７！に数％のシリコンを含ませるとよい。さらに、
バリアメタルでＡＩとシリコンとの反応を防止する必要
のあるときは、コンタクトホールの底の基板表面にＴｉ
Ｎ、ＷＮなどのバリアメタルの薄膜を前辺って形成して
お（。
、Ａ７！に数％のシリコンを含ませるとよい。さらに、
バリアメタルでＡＩとシリコンとの反応を防止する必要
のあるときは、コンタクトホールの底の基板表面にＴｉ
Ｎ、ＷＮなどのバリアメタルの薄膜を前辺って形成して
お（。
第１図（ｂ）は同図（ａ）の例の変形例で、ウェハ２３
の裏面を真空チャック２６で吸着し、ウェハの表面のみ
を溶融ＡＩｔ２２内に入れるもので、この例はウェハの
裏面にＡｊｌ’が付着しない利点がある。この例でも、
コンタクトホールはＡｆｆｉで完全に埋め込まれること
が確認された。
の裏面を真空チャック２６で吸着し、ウェハの表面のみ
を溶融ＡＩｔ２２内に入れるもので、この例はウェハの
裏面にＡｊｌ’が付着しない利点がある。この例でも、
コンタクトホールはＡｆｆｉで完全に埋め込まれること
が確認された。
以上のように本発明によれば、微細化するコンタクトホ
ールを完全に埋め込む表面が平坦なＡＡ電極配線が形成
され、このｉ配線は、エレクトロマイグレーション、断
線に対し強い耐性をもつ効果がある。
ールを完全に埋め込む表面が平坦なＡＡ電極配線が形成
され、このｉ配線は、エレクトロマイグレーション、断
線に対し強い耐性をもつ効果がある。
第１図（ａｌと（ｂ）は本発明実施例の図、第２図＋８
）〜（Ｃ）は本発明原理を示す図、第３図（ａｌと（ｂ
ｌは従来例の問題点を示す断面図である。 図中、 １１は半導体基板、 １２は絶縁膜、 １３はコンタクトホール、 １４は電極配線、 １５は 八β、 １６はす、 ２１はＡＩＪｉ！、 ２２は溶融 Ａｌ、 ２３はウェハ、 ２４はガス導入口、 ２５は支持部材、 ２６は真空チャック を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 本格■実施伊１の図 第１図
）〜（Ｃ）は本発明原理を示す図、第３図（ａｌと（ｂ
ｌは従来例の問題点を示す断面図である。 図中、 １１は半導体基板、 １２は絶縁膜、 １３はコンタクトホール、 １４は電極配線、 １５は 八β、 １６はす、 ２１はＡＩＪｉ！、 ２２は溶融 Ａｌ、 ２３はウェハ、 ２４はガス導入口、 ２５は支持部材、 ２６は真空チャック を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 本格■実施伊１の図 第１図
Claims (3)
- （１）半導体基板（１１）に形成されたコンタクトホー
ル（１３）をアルミニウム（Ａｌ）で埋め込む電極配線
（１４）を形成するにおいて、 半導体基板（１１）を非酸化雰囲気に保持されたＡｌ槽
（２１）の溶融Ａｌ（２２）に入れて該基板表面にＡｌ
（１５）を付着させ、 次いで付着したＡｌ（１５）の表面をラッピングにより
平坦化することを特徴とする半導体装置の製造方法。 - （２）Ａｌが数パーセントのシリコンを含有するもので
あることを特徴とする特許請求の範囲第１項記載の方法
。 - （３）コンタクトホールの基板表面にバリアメタルの膜
を形成することを特徴とする特許請求の範囲第１項記載
の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP262188A JPH01181441A (ja) | 1988-01-11 | 1988-01-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP262188A JPH01181441A (ja) | 1988-01-11 | 1988-01-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01181441A true JPH01181441A (ja) | 1989-07-19 |
Family
ID=11534479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP262188A Pending JPH01181441A (ja) | 1988-01-11 | 1988-01-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01181441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03255624A (ja) * | 1990-03-05 | 1991-11-14 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-01-11 JP JP262188A patent/JPH01181441A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03255624A (ja) * | 1990-03-05 | 1991-11-14 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5071792A (en) | Process for forming extremely thin integrated circuit dice | |
| US4732801A (en) | Graded oxide/nitride via structure and method of fabrication therefor | |
| KR100226742B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| US5675186A (en) | Construction that prevents the undercut of interconnect lines in plasma metal etch systems | |
| US20020111022A1 (en) | Method of forming embedded copper interconnections and embedded copper interconnection structure | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| JPH01181441A (ja) | 半導体装置の製造方法 | |
| KR100256523B1 (ko) | 배선층의 형성방법 | |
| JPH05206301A (ja) | 金属の埋め込み構造およびその製造方法 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JP2694950B2 (ja) | 高融点金属膜の形成方法 | |
| JPS6113375B2 (ja) | ||
| JPH0810693B2 (ja) | 半導体装置の製造方法 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JPH0774177A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JPS62243324A (ja) | 半導体集積回路の製造方法 | |
| JPH04137731A (ja) | 半導体装置の製造方法 | |
| JPH04196421A (ja) | 半導体装置及びその製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JP2986884B2 (ja) | 半導体装置の製造方法 | |
| JPH09283467A (ja) | 半導体装置の製造方法 | |
| US6143651A (en) | Method of manufacturing a semiconductor device with a multilayer wiring | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 |