CN108346611B - 静电吸盘及其制作方法与等离子体处理装置 - Google Patents

静电吸盘及其制作方法与等离子体处理装置 Download PDF

Info

Publication number
CN108346611B
CN108346611B CN201710060003.8A CN201710060003A CN108346611B CN 108346611 B CN108346611 B CN 108346611B CN 201710060003 A CN201710060003 A CN 201710060003A CN 108346611 B CN108346611 B CN 108346611B
Authority
CN
China
Prior art keywords
coating
electrostatic chuck
electrode layer
base
porosity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710060003.8A
Other languages
English (en)
Other versions
CN108346611A (zh
Inventor
贺小明
陈星建
郭盛
段蛟
倪图强
尹志尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Fabrication Equipment Inc Shanghai
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201710060003.8A priority Critical patent/CN108346611B/zh
Priority to TW106137233A priority patent/TWI657529B/zh
Publication of CN108346611A publication Critical patent/CN108346611A/zh
Application granted granted Critical
Publication of CN108346611B publication Critical patent/CN108346611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种静电吸盘及其制作方法以及可应用该静电吸盘的等离子体处理装置。其中，所述静电吸盘包括：基座；涂覆于所述基座上方的底部涂层，所述底部涂层至少包括两层涂层，该两层涂层具有不同的孔隙率；涂覆于所述底部涂层上方的电极层；涂覆于所述电极层上方的顶部涂层，所述顶部涂层中至少包括一个高致密耐等离子体刻蚀涂层。

Description

静电吸盘及其制作方法与等离子体处理装置
技术领域
本发明涉及半导体加工技术领域，具体涉及一种静电吸盘及其制作方法，还涉及一种可包含所述静电吸盘的等离子体处理装置。
背景技术
众所周知，静电吸盘(electrostatic chuck，简写为ESC)是等离子体处理装置(比如，等离子体刻蚀装置)的一个关键组件。由于常作为下电极与基片承载器而工作，静电吸盘应具备一些基本的材质性能与功能，比如，足够的硬度以应付基片在垂直方向上的吸附和解吸附移动过程中产生的摩擦磨损，高电阻率以保持电绝缘性能，材料结构稳定性以及对等离子体刻蚀的高抵抗力，良好的热传导性以维持基片温度的均匀性，等等。另外，静电吸盘应具有优良的电学及物理性能以提供以下工艺功能，比如，吸附/解吸附(chuck/de-chuck)，低泄漏电流(low leakage current)，以及高绝缘强度(dielectric strength)或者说高击穿电压(breakdown voltage，Vbd)。但是，现有的静电吸盘通常通过将陶瓷圆盘(ceramic puck)粘接至铝基座或阳极氧化铝基座而制成。陶瓷圆盘通常由氧化铝(Al2O3)或氮化铝(AlN)制成，以实现可控的静电吸盘功能，比如，吸附/解吸附，射频匹配(RFcoupling)等。当静电吸盘工作在卤族元素(比如，F、Cl)等离子体环境时，不管是陶瓷基(比如，Al2O3或AlN)还是整个组件都将遭受等离子体攻击，整个组件被等离子体腐蚀。等离子体腐蚀会改变陶瓷圆盘的表面形态(morphology)、化学组分(composition)与材料性质(比如，表面粗糙度、电阻等)，进而严重影响静电吸盘的使用功能，比如，漏电流(leakingcurrent)、基片背面氦气泄露速率(He leakage rate)、解吸附时间(de-chuck time)等等。在某些情景，比如，当薄陶瓷圆盘(通常厚度仅有1或2毫米)是通过粘接固定于基座时，它们间的粘接剂(adhesive)极容易被等离子体腐蚀掉，引起等离子体电弧(plasma arcing)或颗粒污染(particle contamination)，导致等离子体工艺恶化以及静电吸盘使用寿命受损。另外，当450毫米(mm)的基片(晶圆)被应用在等离子体反应腔(plasma chamber)，静电吸盘会变得极其昂贵，因为陶瓷圆盘的制作和组装会变得极其困难。
为克服上述缺陷，改善静电吸盘的组分(composition)、结构(structure)及功能的稳定性，耐腐蚀陶瓷材料(plasma resistant ceramics)，会以等离子体喷涂(plasmaspray or PS)涂层，被应用于静电吸盘的制作。直接在基座上涂覆等离子体喷涂层(PScoatings)来形成静电吸盘，一个明显的优点是：可避免陶瓷圆盘与基座之间的粘接剂的使用，防止电弧诱发损伤。然而，利用等离子体喷涂形成的耐等离子体腐蚀涂层，比如，氧化钇(Y2O3)或氟化钇(YF3)等，也存在一些材质的缺陷，比如，这些等离子体喷涂层(PScoatings)具有多孔和裂缝的结构(porous and cracked structure)，硬度低于硅晶圆(softer than Si wafer)，容易引起颗粒和金属污染，导致刻蚀工艺发生偏移现象。为提高硬度，可利用等离子体喷涂氧化铝(简称PS氧化铝，或PS Al2O3)制作陶瓷圆盘。事实上，PS氧化铝静电吸盘在等离子体反应腔(plasma chamber)中的应用已有相当长的时间，但仍存在一些质量缺陷。首先，氧化铝易受包含卤族元素(F、Cl等)的等离子体腐蚀，在气孔附近(around gas holes)引起等离子体电弧(plasma arcing)，并在等离子体刻蚀工艺中引入颗粒与金属污染(比如，Al或AlF3)。另外，如果增加PS氧化铝沉积在铝基座上厚度，涂层形成后易于开裂或者在等离子体刻蚀工艺中产生裂隙，这限制PS氧化铝静电吸盘拥有稳定的高击穿电压，导致其不能被应用于高功率等离子体刻蚀工艺。
根据最新的先进涂层技术的发展与应用，利用诸如等离子体增强物理气相沉积(plasma enhanced physical vapour deposition，PEPVD)工艺沉积致密高硬度陶瓷涂层(dense and hard ceramic coatings)是解决上述颗粒和金属污染的有效途径。但是，沉积PEPVD涂层来制作静电吸盘也有它自身的技术局限性。这是因为，PEPVD涂层是在等离子体与载能离子交互作用下(plasma and energetic ion interactions)形成，所制备的涂层致密(dense)但存在结构应力(structural stress)。这应力随涂层生长而增加，会减弱界面结合强度(interfacial strength)，引起涂层裂缝或分层(coating crack ordelamination)。
因此，有必要提供一种具有以下性质或功能的静电吸盘：(1)没有电弧放电问题(arcing issues)；(2)可被应用于高功率或高温等离子体刻蚀环境；以及(3)具有稳定的化学组分(composition)与组织结构(structure)，以在等离子体工艺中维持稳定正常的静电吸盘功能而不引入颗粒与金属污染。
发明内容
本发明公开一种静电吸盘，包括：
基座；
涂覆于所述基座上方的底部涂层，所述底部涂层至少包括两层涂层，该两层涂层具有不同的孔隙率；
涂覆于所述底部涂层上方的电极层；
涂覆于所述电极层上方的顶部涂层，所述顶部涂层中至少包括一个高致密耐等离子体刻蚀涂层。
可选的，所述底部涂层包括第一涂层、第二涂层与第三涂层，其中，所述第一涂层涂覆于所述基座的上表面，所述第二涂层涂覆于第一涂层的上表面，所述第三涂层涂覆于所述第二涂层的上表面。
可选的，所述第二涂层的孔隙率大于所述第一涂层、所述第三涂层的孔隙率。
可选的，所述第二涂层的孔隙率大于8％，所述第一涂层、第三涂层的孔隙率小于5％。
可选的，所述第一涂层的孔隙率大于所述第二涂层的孔隙率，所述第二涂层的孔隙率大于所述第三涂层的孔隙率。
可选的，所述第一涂层的孔隙率大于10％，所述第二涂层的孔隙率在6％至8％区间，所述第三涂层的孔隙率小于5％。
可选的，所述第一、二、三涂层的材质相同或不同。
可选的，所述电极层为金属涂层。
可选的，所述顶部涂层为单层膜结构或多层膜结构。
可选的，所述高致密耐等离子体刻蚀涂层为无疏松、无裂纹缺陷的高致密陶瓷涂层。
可选的，所述高致密耐等离子体刻蚀涂层位于所述静电吸盘的最外层。
可选的，所述高致密耐等离子体刻蚀涂层为高致密的等离子体增强物理气相沉积涂层。
可选的，所述顶部涂层包覆所述电极层、所述底部涂层与所述基座的侧面。
可选的，所述电极层和所述底部涂层的平坦度在100微米以内。
可选的，所述电极层和所述底部涂层的平坦度在20微米以内。
可选的，相邻层之间的平行度在100微米以内。
可选的，相邻层之间的平行度在20微米以内。
可选的，所述基座由金属或合金制成。
本发明还公开一种静电吸盘的制作方法，包括：
提供基座；
在所述基座上依次沉积形成至少两层涂层，所述至少两层涂层具有不同的孔隙率，并共同构成底部涂层；
在所述底部涂层的每一层形成后，对其进行平坦化处理，而后进行粗糙化处理；
在所述底部涂层上涂覆形成电极层；
对所述电极层进行平坦化处理，而后进行粗糙化处理；
在所述电极层上沉积形成顶部涂层，所述顶部涂层中至少包括一个高致密耐等离子体刻蚀涂层；
对所述顶部涂层进行平坦化处理。
可选的，在平坦化处理后，所述底部涂层或所述电极层或所述顶部涂层的平坦度在100微米以内。
可选的，在平坦化处理后，所述底部涂层或所述电极层或所述顶部涂层的平坦度在20微米以内。
可选的，在粗糙化处理后，所述底部涂层或所述电极层的表面粗糙度在3微米至5微米区间内。
可选的，利用等离子体喷涂、化学湿法沉积、溶胶凝胶法、印制、溅射、物理气相沉积、化学气相沉积或真空蒸镀工艺来制取所述底部涂层和/或所述顶部涂层。
可选的，利用等离子体喷涂工艺来形成所述底部涂层和/或顶部涂层。
可选的，利用等离子体喷涂、印制、溅射、物理气相沉积、化学气相沉积或真空蒸镀工艺来形成所述电极层。
可选的，利用物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、等离子体增强物理气相沉积、气溶胶沉积、溅射、离子辅助沉积或真空蒸镀工艺来制取所述高致密耐等离子体刻蚀涂层。
可选的，利用等离子体增强物理气相沉积工艺来形成所述高致密耐等离子体刻蚀涂层。
可选的，所述顶部涂层包覆所述电极层、所述底部涂层与所述基座的侧面。
可选的，所述顶部涂层还包括由等离子体喷涂工艺形成的另一涂层，所述另一涂层设置于所述高致密耐等离子体刻蚀涂层的下方。
本发明另公开一种等离子体处理装置，包括：如前面所述的静电吸盘。
附图说明
图1是本发明静电吸盘一个实施例的结构示意图；
图2是底部涂层一个实施例的结构示意图；
图3是底部涂层另一实施例的结构示意图；
图4是PS涂层与PEPVD涂层的表面效果对比图。
具体实施方式
图1是本发明静电吸盘一个实施例的结构示意图。如图1，静电吸盘2包括基座20以及设置于基座20上方的多个膜层：底部涂层(bottom coating)22、电极层(electrodelayer)24与顶部涂层(top coating)。其中顶部涂层包括高致密耐等离子体刻蚀涂层28。这里所说的“高致密”指的是涂层孔隙率等于或基本接近于零(本领域技术人员认为其效果与孔隙率为零的涂层基本等同)。高致密耐等离子体刻蚀涂层28可以是PEPVD涂层(等离子体增强物理气相沉积涂层)，比如PEPVD Y2O3涂层。顶部涂层还可包括另外的涂层，比如，设置于高致密耐等离子体刻蚀涂层28与电极层24之间的另一涂层26，该涂层26的致密度通常可略小于高致密耐等离子体刻蚀涂层28。通过控制各膜层的材料、孔隙率、膜厚度以及平坦度等参数，本发明静电吸盘可在所需的各性能指标上均获得优越的表现。
加工时，可先在基座20的上表面沉积底部涂层22，而后在底部涂层22的上表面沉积电极层24，在电极层24的上表面沉积涂层26以及高致密耐等离子体刻蚀涂层28。一个实施例中，可在涂层26的上表面加工沟槽(未图示)，作为基片背面冷却气体(氦气)的路径，然后在有表面加工沟槽的涂层26上沉积耐等离子体刻蚀涂层28(如PEPVD Y2O3涂层)来形成静电吸盘。另一个实施例中，可在涂层26的上表面上沉积耐等离子体刻蚀涂层28(如PEPVDY2O3涂层)，然后在耐等离子体刻蚀涂层28表面上加工沟槽作为基片背面冷却气体(氦气)的路径，来形成静电吸盘。
基座20用于支撑上方的基片(比如晶圆)，并用于传导射频功率进行等离子体对晶圆的刻蚀。材质通常可为铝或钛等金属或合金。
设置于基座20上表面的底部涂层22包含至少两层并至少厚达200微米以上，每一涂层可具有不同的孔隙率。底部涂层22具有足够的厚度，比如200微米的涂层，最好1000微米或更厚，以具有较高的绝缘强度(dielectric strength)或击穿电压(break downvoltage)，比如10千伏每毫米(KV/mm)或更高，这样静电吸盘2就可在高功率等离子体工艺中工作。底部涂层22具有多层结构，比如两层，最好为三层或更多层，可降低涂层应力(coating stress)，这是因为涂层应力随涂层厚度增加，但可在涂层交界处释放。涂层应力的降低使得静电吸盘即便在高功率或高温等离子体工艺环境中仍可保持稳定的结构。
底部涂层的每一层均可利用等离子体喷涂、化学湿法沉积(如溶胶凝胶法，等)、印制(printing)、溅射(sputtering)、物理气相沉积(PVD)、化学气相沉积(CVD)、真空蒸镀等方法来制取。为成本计，可优选等离子体喷涂来实施。每一涂层的材料可以是氧化钇(Y2O3)、氧化铝(Al2O3)、氧化钇(YF3)、氧化锆(ZrO2)、氧化铒(Er2O3)或氧化铌(Nb2O3)。较佳的，底部涂层22包含上述陶瓷材料中的多种。由于这些陶瓷材料具有不同热导率(thermalconductivities)和不同热膨胀系数(thermal expansion)，并都具有高电阻率(electrical resistivity)，将它们作为基座上方的底部涂层，可使得静电吸盘具有所需的热传导性能(thermal transfer performance)、优良的涂层粘附性能(coatingadhesion)，以及适宜的热膨胀性能(thermal expansion)，用来适应基座材料在不同使用环境(如高温或高功率等)中性能的变异。另外，底部涂层22的每一层具有不同的孔隙率(body porosity)，这些涂层的组合可有效释放由于膜厚增加所产生的应力，并且能减轻下方基座热膨胀时的体积效应，从而降低涂层开裂倾向，增强底部涂层的组织结构稳定性，进而增强静电吸盘结构的稳定性。
表1是用于制作静电吸盘、基座与电极的常用材料的性能参数。
表1
Figure BDA0001218620630000071
在一个实施例中，设置于基座20上方的底部涂层22可由三层组成，并且每层可具有不同厚度和不同孔隙率，三层的总厚度超过800微米以使静电吸盘具有超过10KV/mm的击穿电压。其中最上方的涂层225(权利要求中的第三涂层)可具有较小的孔隙率，比如小于5％，以保证随后沉积在其上方的电极层具有较高的质量。设置于中间的涂层223(权利要求中的第二涂层)可具有较高的孔隙率，比如超过8％，最好超过10％。紧贴基座上表面、最下方的涂层221(权利要求1中的第一涂层)可具有低孔隙率，比如小于5％，该较低孔隙率可使得该最下方涂层221与基座20之间具有优良的界面粘附强度(interfacial adhesion)。而具有高孔隙率的中间涂层223可有效释放或减缓由基座膨胀引起并经最下方涂层221向上传导而至的体积膨胀。如图2所示。该三层涂层的厚度既可相同也可不同。例如，为提升对基座膨胀的释放或减缓作用，可增大中间涂层223的厚度，比如可将其设置为350微米(或大于350微米)，保持顶层涂层225与底层涂层221的厚度为250微米(或稍大于250微米)。
在一些高温应用环境，由于基座的极度热膨胀，直接引发接触基座的、最底层的涂层221可能会产生一些裂缝(crack)。为此，提供另一实施例设置于基座上方的底部涂层22，如图3所示，该底部涂层22由多层组成，它们的孔隙率自下向上依次降低。在该实施例中，紧贴基座的最下层涂层221具有最高的孔隙率，比如大于10％，最好可达到15％或更高；中间涂层223的孔隙率可在6％至8％之间；最上方涂层225的孔隙率可低至5％以下。该实施例的优点包括，底层高孔隙率的涂层可有效释放或减缓由基座膨胀而引起的体积膨胀，顶层低孔隙率的涂层上表面生长的电极层具有较佳的界面粘附强度。
由多层涂层组成的底部涂层22可大幅提升结构稳定性或热结构稳定性(thermalstructural stability)，形成厚涂层，并使其在电极层24和基座20之间提供高绝缘强度。根据静电吸盘的实际应用环境，可对各层涂层的孔隙率进行调整，以获得最适宜的性能/作用。
在底部涂层22形成后，可进一步在其上方沉积电极层24。电极层可利用等离子体喷涂、印制(printing)、溅射(sputtering)、物理气相沉积(PVD)、化学气相沉积(CVD)、或真空蒸镀等方法来制取。电极层24的材质可为钨(W)、钼(Mo)、铜(Cu)、铝(Al)、钛(Ti)或银(Ag)等，既具有良好的导电性、热传导率，还具有较高的抗氧化性能(oxidationresistance)。电极层24的厚度可为1微米到100微米，也可比100微米更厚。电极层材料的主要性能可参表1。
可在电极层24的上表面进一步沉积涂层26，其可利用等离子体喷涂、化学湿法沉积(如溶胶凝胶法，等)、印制(printing)、溅射(sputtering)、物理气相沉积(PVD)、化学气相沉积(CVD)、真空蒸镀等方法来制取，其中等离子体喷涂工艺是较优的选择。在一个实施例中，涂层26可同时覆盖电极层24、底部涂层22以及基座20的侧面。涂层26可为单层膜结构也可为多层膜结构，优选为单层膜结构。根据静电吸盘的使用要求，涂层26应具有较高的电阻率(electrical resistivity)，至少大于1010欧姆*厘米，最好大于1015欧姆*厘米)。涂层26还具有足够厚度以实现高绝缘强度(dielectric strength)、高热传导率、强于硅的硬度与出色的抗等离子体腐蚀性能，所有这些使得静电吸盘具有稳定的吸附/解吸附(chuck/de-chuck)功能以及长使用周期。涂层26的材质可以是氧化钇(Y2O3)、氧化铝(Al2O3)、氧化钇(YF3)、钇铝石榴石(YAG)、氧化铒(Er2O3)或氟氧化钇(YOF)，或这些陶瓷材料的组合。另外，涂层26的表面可被研磨至静电吸盘所需的表面粗糙度(Ra)。
可在涂层26的上表面进一步沉积高致密耐等离子体刻蚀涂层28，该高致密耐等离子体刻蚀涂层28应该具有高致密(孔隙率近于零，即本领域技术人员视其孔隙率为零)和不含有裂纹等组织缺陷的高纯涂层。该高致密耐等离子体刻蚀涂层28优选为PEPVD涂层。在一个实施例中，高致密耐等离子体刻蚀涂层28可同时覆盖涂层26、电极层24、底部涂层22以及基座20的侧面。高致密耐等离子体刻蚀涂层28既可为单层结构也可为多层结构；当其为多层结构时，各层的材质既可相同也可不同，比如其最下层材料可为氧化铝，上层材料可为氧化钇或钇铝石榴石(YAG)。所形成的高致密耐等离子体刻蚀涂层28应为致密(dense)无缺陷(defect free)结构，并完整覆盖整个涂层26，并可覆盖下方各层的侧面，如图1中所示。类似的，高致密耐等离子体刻蚀涂层28应具有与涂层26相同或相似的性能，比如，具有较高的电阻率(至少大于1010欧姆*厘米，最好大于1015欧姆*厘米)，具有足够厚度(0.5微米到100微米，也可大于100微米)以实现高绝缘强度，具有高热传导率及强于硅的硬度与出色的抗等离子体腐蚀性能，所有这些性能使得静电吸盘具有稳定的吸附/解吸附(chuck/de-chuck)功能以及长使用周期。与涂层26相比，高致密耐等离子体刻蚀涂层28具有更致密(dense)的无缺陷(defect free)晶体结构，因而其可很好地修复和密封顶部涂层的表面缺陷，比如孔隙与裂缝，并使顶部涂层表面更平滑，从而使得静电吸盘具有稳定的结构与功能。
可用于制备高致密耐等离子体刻蚀涂层28的工艺包括物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、等离子体增强物理气相沉积(PEPVD)、气溶胶沉积(Aerosol Deposition，缩写AD)、溅射(sputtering)、离子辅助沉积(Ion Assisted Deposition，IAD)或真空蒸镀(vacuum vapor deposition)等。由于所述涂层制备方法是在真空环境中进行，制备涂层前的抽真空过程可以脱附存在于等离子体涂层裂纹及孔隙中的吸附气体，并且随后的涂层形成过程可以完全密封顶部涂层26，因而高致密耐等离子体刻蚀涂层28的形成能够进一步稳定静电吸盘材料的使用性能。这里优选由PEPVD工艺制得的高致密耐等离子体刻蚀涂层。
图4(a)显示涂层26的表面为抛光后的PS Al2O3表面。即便在抛光后，涂层26的表面仍具有明显的裂缝与气孔缺陷(crack and porous defects)，表面仍粗糙(表面粗糙度大约为0.5微米)。。图4(b)显示经PEPVD工艺制备的高致密耐等离子体刻蚀Y2O3涂层的表面。可见覆盖于涂层26的PEPVD高致密耐等离子体刻蚀Y2O3涂层表面光滑而致密(smooth anddense)，消除了存在于涂层26表面的裂缝与气孔缺陷(crack and porous defects)等表面缺陷，并使整个表面粗糙度降低了0.2微米。
另外，PEPVD涂层由于其无裂纹的致密组织也可大幅提升由相同材料制成的涂层26的绝缘强度(dielectric strength)。例如，由等离子体喷涂工艺制得的(顶部涂层)氧化铝(Al2O3)具有大约10.5KV/mm(千伏每毫米)的击穿电压(Vbd)，而由PEPVD工艺制得的(PEPVD涂层)氧化铝(Al2O3)却有高达35KV/mm(千伏每毫米)的击穿电压(Vbd)。
PEPVD工艺过程及PEPVD设备可参考本申请人(中微半导体设备)早期的专利文献，如US2014/0120312A1、US2014/0118880A1等。
高致密耐等离子体刻蚀涂层28的材质可分为两类。第一类可以是氧化钇(Y2O3)、氧化铝(Al2O3)、氟化钇(YF3)、钇铝石榴石(YAG)或氧化铒(Er2O3)等陶瓷材料，或这些陶瓷材料的组合。此种耐等离子体刻蚀涂层具有卓越的抗等离子体腐蚀性能，所形成的静电夹盘具有很长的使用周期，但在高功率等离子体刻蚀工艺中有引入微量金属污染(metalcontamination)的风险。。第二类耐等离子体刻蚀涂层的材质可以是碳化硅(SiC)、氧化硅(SiO2)、氮化硅(Si3N4)与金刚石(diamond)等陶瓷材料，也可以是这些陶瓷材料的组合。此种耐等离子体刻蚀涂层在高功率等离子体刻蚀工艺中引入金属污染(metalcontamination)的风险较小，耐等离子体刻蚀的抵抗力虽然也很好，但不如第一类陶瓷材料。
整个静电吸盘是由多个膜层(包括底部涂层22、电极层24、涂层26与高致密耐等离子体刻蚀涂层28等)在基座上累积而成。基座表面以及各膜层在制作过程中，需严格控制它的厚度、平坦度与平行度，这样，所形成的层与层之间可具有平坦且稳定的界面结合结构，从而形成的静电吸盘可具有稳定的工作性能，比如，吸附(chucking)和解吸附(de-chucking)。在一个实施例中，基座上表面以及以上每一膜层或其中某一膜层的制作工艺还包括研磨(grinding)、抛光(lapping)与粗糙化(roughening)等。膜层沉积后的抛光或研磨工艺可使得膜层的厚度、平坦度与平行度等满足所需的技术要求。通常，平坦度和平行度被要求在100微米以内，更为普遍的是20微米至50微米区间甚至20微米以下。抛光/研磨后的表面粗糙化工艺可提高后续所形成膜层之间的粘附力。通常，可通过喷砂工艺(sandblasting)来实现表面粗糙化，所需的表面粗糙度通常在3微米至5微米。通过对每一膜层的平坦度与平行度的控制，可将厚度超过200微米的膜层的厚度偏差(thickness variation)维持在20微米以内，更严苛的，则可将偏差维持在10微米以内。通常需将电极层的厚度偏差维持在10微米以内，为达到更佳的效果，可进一步将其限定在5微米以内。最终，整个静电吸盘的平坦度与平行度可维持在50微米以内甚至是20微米以内。
本发明静电吸盘可被应用于等离子体刻蚀装置内，用来执行等离子体刻蚀工艺。比如，在钝化工艺(passivation process)中，本发明静电吸盘就可极好地实现吸附(夹持)/解吸附(释放)功用(chuck/de-chuck functions)。
下面以将其应用在本申请人(中微半导体设备)的D-Rie等离子体刻蚀反应腔中为例，测试/评估本发明静电吸盘的优良性能。在D-Rie反应腔中，两个射频发生器(RFgenerators)装配于反应腔并连接于静电吸盘下方的基座。其中，频率较低的射频发生器(以下简称LF发生器，LF为低频的简称)工作在大约2MHz(兆赫兹)，用来提供偏置功率(biaspower)以强化离子轰击的物理刻蚀作用；频率较高的射频发生器(以下简称HF发生器，HF为高频的简称)工作在大约60MHz(兆赫兹)，用来维持高浓度电离等离子体(ionizedplasma)，以同时强化物理和化学刻蚀作用。一个高电压模组(以下简称HV模组或HV)连接于静电吸盘内的电极层，以将高电压或低电压提供至静电吸盘，以实现基片的吸附(chucking)或解吸附(de-chucking)功能。
表2列出吸附与解吸附工艺中的一些典型参数，其中未包含通入反应腔的气体流量与反应腔压力。在吸附工艺中，通过不断改变高电压(表2中的“Y”值)与基片背面氦气压力(表2中的“X”值)的数值，就可观测出：在不同参数下，吸附功能是否满足工艺需求及吸附功能的优劣比较。
表2
Figure BDA0001218620630000111
表3显示使用本发明静电吸盘后的反应腔测试结果。在实际等离子体刻蚀工艺中，通常认为背面氦气泄露(He leakage)在5标况毫升每分(sccm)内均属于可被接受的范围，尽管在正常生产中通常会将该值保持在3标况毫升每分(sccm)内。可以看出，在相当宽泛的高电压(HV)范围与氦气压力(He pressure)范围内，甚至在高电压增加至2500伏特时，本发明静电吸盘的吸附功能仍可很好地得以执行。表3表明，本发明静电吸盘具有优良的吸附性能(chucking functions)。
表3
Figure BDA0001218620630000121
表4显示利用本发明静电吸盘进行275射频小时(RF hours)钝化工艺(passivation process)对反应腔内的静电吸盘的吸附功能的测试结果。可以看出，在1500伏的高压下，在5至15托(torr)如此宽泛的背面氦气(He)压力范围内，本发明静电吸盘的吸附功能均表现出色，氦气泄露水平保持在小于2标况毫升每分(sccm)。这表明，本发明静电吸盘具有优越的吸附功能(chucking function)。由此可以得出结论，本发明静电吸盘在长时间工作过程中具有稳定(stable)且持久(durable)的吸附功能。
表4
Figure BDA0001218620630000122
另外，本发明通过静电吸盘应用于钝化工艺过程中刻蚀工艺性能来评测/衡量本发明静电吸盘在长时间等离子体刻蚀工艺中的稳定性(stable performance)。表5显示所采用钝化工艺的主参数(main conditions)，其中不包含反应腔内工艺压力(chamberprocess pressure)与载气(Ar)流量。在等离子体刻蚀工艺中，在1500伏高电压以及基片背面氦气(He)压力为12托(Torr)的条件下，基片(晶圆)被吸附。为控制或评估工艺稳定性，对主刻蚀步骤(ME)及过刻蚀步骤(OE)中基片各处的等离子体刻蚀速率(ERs)进行测量。另外，检测并记录反应腔内的颗粒数量。
表5
Figure BDA0001218620630000131
本实验测量了275射频小时(RF hours)钝化工艺(passivation process)过程中不同时间基片(晶圆)各区域在主刻蚀(ME)与过刻蚀(OE)阶段的刻蚀速率分布状况。工艺结果表面，不管是在主刻蚀阶段还是在过刻蚀阶段，不同时间周期所测得的刻蚀速率彼此间匹配得极好。这表明，在使用本发明静电吸盘进行的275射频小时(RF hours)钝化工艺(passivation process)中，没有出现工艺漂移(process drift)现象。
表6示出历经275射频小时(RF hours)钝化工艺(passivation process)过程中等离子体刻蚀机反应腔内颗粒(particle)数量的变化趋势。可以看出，整个工艺过程中，所测得的颗粒数量均在技术指标之内(技术指标为：大于0.16微米的颗粒数要小于20个，大于0.5微米的颗粒数要小于5个)。这表明，本发明的静电吸盘在等离子体刻蚀工艺中基本不会引入金属颗粒，满足实际需求。
表6
Figure BDA0001218620630000132
容易理解，本发明静电吸盘的应用范围并不局限于等离子体刻蚀装置。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (25)

1.一种静电吸盘，其特征在于，包括：
基座；
涂覆于所述基座上方的底部涂层，所述底部涂层包括第一涂层、第二涂层与第三涂层，其中，所述第一涂层涂覆于所述基座的上表面，所述第二涂层涂覆于第一涂层的上表面，所述第三涂层涂覆于所述第二涂层的上表面，所述第二涂层的孔隙率大于所述第一涂层、所述第三涂层的孔隙率；
涂覆于所述底部涂层上方的电极层；
涂覆于所述电极层上方的顶部涂层，所述顶部涂层中至少包括一个位于所述静电吸盘最外层的高致密耐等离子体刻蚀涂层，所述高致密耐等离子体刻蚀涂层的孔隙率为零，且所述高致密耐 等离子体刻蚀涂层与电极层之间还设置另一涂层。
2.如权利要求1所述的静电吸盘，其特征在于，所述第二涂层的孔隙率大于8％，所述第一涂层、第三涂层的孔隙率小于5％。
3.一种静电吸盘，其特征在于，包括：基座；
涂覆于所述基座上方的底部涂层，所述底部涂层包括第一涂层、第二涂层与第三涂层，其中，所述第一涂层涂覆于所述基座的上表面，所述第二涂层涂覆于第一涂层的上表面，所述第三涂层涂覆于所述第二涂层的上表面，所述第一涂层的孔隙率大于所述第二涂层的孔隙率，所述第二涂层的孔隙率大于所述第三涂层的孔隙率；
涂覆于所述底部涂层上方的电极层；
涂覆于所述电极层上方的顶部涂层，所述顶部涂层中至少包括一个位于所述静电吸盘最外层的高致密耐等离子体刻蚀涂层，所述高致密耐等离子体刻蚀涂层的孔隙率为零，且所述高致密等离子体刻蚀涂层与电极层之间还设置另一涂层。
4.如权利要求3所述的静电吸盘，其特征在于，所述第一涂层的孔隙率大于10％，所述第二涂层的孔隙率在6％至8％区间，所述第三涂层的孔隙率小于5％。
5.如权利要求1或3所述的静电吸盘，其特征在于，所述第一、二、三涂层的材质相同或不同。
6.如权利要求1或3所述的静电吸盘，其特征在于，所述电极层为金属涂层。
7.如权利要求1或3所述的静电吸盘，其特征在于，所述高致密耐等离子体刻蚀涂层为无疏松、无裂纹缺陷的高致密陶瓷涂层。
8.如权利要求7所述的静电吸盘，其特征在于，所述高致密耐等离子体刻蚀涂层为高致密的等离子体增强物理气相沉积涂层。
9.如权利要求1或3所述的静电吸盘，其特征在于，所述顶部涂层包覆所述电极层、所述底部涂层与所述基座的侧面。
10.如权利要求1或3所述的静电吸盘，其特征在于，所述电极层和所述底部涂层的平坦度在100微米以内。
11.如权利要求10所述的静电吸盘，其特征在于，所述电极层和所述底部涂层的平坦度在20微米以内。
12.如权利要求1或3所述的静电吸盘，其特征在于，相邻层之间的平行度在100微米以内。
13.如权利要求12所述的静电吸盘，其特征在于，相邻层之间的平行度在20微米以内。
14.如权利要求1或3所述的静电吸盘，其特征在于，所述基座由金属或合金制成。
15.一种如权利要求1至权利要求14任一项所述静电吸盘的制作方法，包括：
提供基座；
在所述基座上依次沉积形成所述底部涂层；
在所述底部涂层的每一层形成后，对其进行平坦化处理，而后进行粗糙化处理；
在所述底部涂层上涂覆形成电极层；
对所述电极层进行平坦化处理，而后进行粗糙化处理；
在所述电极层上沉积形成顶部涂层，所述顶部涂层中至少包括一个位于所述静电吸盘最外层的高致密耐等离子体刻蚀涂层，所述高致密耐等离子体刻蚀涂层的孔隙率为零，且所述高致密等离子体刻蚀涂层与电极层之间还形成另一涂层；
对所述顶部涂层进行平坦化处理。
16.如权利要求15所述的制作方法，其特征在于，在平坦化处理后，所述底部涂层或所述电极层或所述顶部涂层的平坦度在100微米以内。
17.如权利要求16所述的制作方法，其特征在于，在平坦化处理后，所述底部涂层或所述电极层或所述顶部涂层的平坦度在20微米以内。
18.如权利要求15所述的制作方法，其特征在于，在粗糙化处理后，所述底部涂层或所述电极层的表面粗糙度在3微米至5微米区间内。
19.如权利要求15所述的制作方法，其特征在于，利用等离子体喷涂、化学湿法沉积、溶胶凝胶法、印制、溅射、物理气相沉积、化学气相沉积或真空蒸镀工艺来制取所述底部涂层和/或所述顶部涂层。
20.如权利要求19所述的制作方法，其特征在于，利用等离子体喷涂工艺来形成所述底部涂层和/或顶部涂层。
21.如权利要求15所述的制作方法，其特征在于，利用等离子体喷涂、印制、溅射、物理气相沉积、化学气相沉积或真空蒸镀工艺来形成所述电极层。
22.如权利要求15所述的制作方法，其特征在于，利用物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、等离子体增强物理气相沉积、气溶胶沉积、溅射、离子辅助沉积或真空蒸镀工艺来制取所述高致密耐等离子体刻蚀涂层。
23.如权利要求22所述的制作方法，其特征在于，利用等离子体增强物理气相沉积工艺来形成所述高致密耐等离子体刻蚀涂层。
24.如权利要求15所述的制作方法，其特征在于，所述顶部涂层包覆所述电极层、所述底部涂层与所述基座的侧面。
25.一种等离子体处理装置，包括：
如权利要求1至14任一项所述的静电吸盘。
CN201710060003.8A 2017-01-24 2017-01-24 静电吸盘及其制作方法与等离子体处理装置 Active CN108346611B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710060003.8A CN108346611B (zh) 2017-01-24 2017-01-24 静电吸盘及其制作方法与等离子体处理装置
TW106137233A TWI657529B (zh) 2017-01-24 2017-10-27 靜電吸盤及其製作方法與電漿處理裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710060003.8A CN108346611B (zh) 2017-01-24 2017-01-24 静电吸盘及其制作方法与等离子体处理装置

Publications (2)

Publication Number Publication Date
CN108346611A CN108346611A (zh) 2018-07-31
CN108346611B true CN108346611B (zh) 2021-05-18

Family

ID=62962884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710060003.8A Active CN108346611B (zh) 2017-01-24 2017-01-24 静电吸盘及其制作方法与等离子体处理装置

Country Status (2)

Country Link
CN (1) CN108346611B (zh)
TW (1) TWI657529B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6587223B1 (ja) 2018-07-30 2019-10-09 Toto株式会社 静電チャック
CN111081517B (zh) * 2018-10-19 2023-03-03 长鑫存储技术有限公司 一种静电吸盘的防腐蚀方法
KR101965895B1 (ko) * 2018-11-08 2019-04-04 주식회사 케이에스엠컴포넌트 정전 척 및 그 제조 방법
CN111326468A (zh) * 2018-12-14 2020-06-23 夏泰鑫半导体(青岛)有限公司 静电吸盘装置
CN114256047B (zh) * 2020-09-25 2023-12-22 中微半导体设备(上海)股份有限公司 半导体零部件、涂层形成方法和等离子体反应装置
CN114250436B (zh) * 2020-09-25 2024-03-29 中微半导体设备(上海)股份有限公司 耐腐蚀涂层制备方法、半导体零部件和等离子体反应装置
CN116408252B (zh) * 2021-12-29 2024-07-05 南昌中微半导体设备有限公司 工件处理方法、工件及等离子体处理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203055886U (zh) * 2009-08-21 2013-07-10 高美科株式会社 静电吸盘
CN103794445A (zh) * 2012-10-29 2014-05-14 中微半导体设备(上海)有限公司 用于等离子体处理腔室的静电夹盘组件及制造方法
CN104241183A (zh) * 2013-06-08 2014-12-24 中微半导体设备(上海)有限公司 静电吸盘的制造方法,静电吸盘及等离子体处理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4004086B2 (ja) * 1996-07-22 2007-11-07 日本発条株式会社 静電チャック装置
US6256187B1 (en) * 1998-08-03 2001-07-03 Tomoegawa Paper Co., Ltd. Electrostatic chuck device
JP4057977B2 (ja) * 2003-08-08 2008-03-05 株式会社巴川製紙所 静電チャック装置用電極シート、静電チャック装置および吸着方法
JP4744855B2 (ja) * 2003-12-26 2011-08-10 日本碍子株式会社 静電チャック
JP2009081223A (ja) * 2007-09-26 2009-04-16 Tokyo Electron Ltd 静電チャック部材
TWI475594B (zh) * 2008-05-19 2015-03-01 Entegris Inc 靜電夾頭
US8206829B2 (en) * 2008-11-10 2012-06-26 Applied Materials, Inc. Plasma resistant coatings for plasma chamber components
TW201100578A (en) * 2009-06-19 2011-01-01 Saint Gobain Ceramics & Plastics Inc Sealed plasma coatings
WO2011150311A1 (en) * 2010-05-28 2011-12-01 Praxair Technology, Inc. Substrate supports for semiconductor applications
US20140318455A1 (en) * 2013-04-26 2014-10-30 Varian Semiconductor Equipment Associates, Inc. Low emissivity electrostatic chuck
CN104241181B (zh) * 2013-06-08 2018-05-29 中微半导体设备(上海)有限公司 静电吸盘的制造方法，静电吸盘及等离子体处理装置
CN104952778B (zh) * 2014-03-28 2018-05-25 中微半导体设备(上海)有限公司 一种等离子体处理装置及静电卡盘与静电卡盘的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203055886U (zh) * 2009-08-21 2013-07-10 高美科株式会社 静电吸盘
CN103794445A (zh) * 2012-10-29 2014-05-14 中微半导体设备(上海)有限公司 用于等离子体处理腔室的静电夹盘组件及制造方法
CN104241183A (zh) * 2013-06-08 2014-12-24 中微半导体设备(上海)有限公司 静电吸盘的制造方法,静电吸盘及等离子体处理装置

Also Published As

Publication number Publication date
CN108346611A (zh) 2018-07-31
TW201841297A (zh) 2018-11-16
TWI657529B (zh) 2019-04-21

Similar Documents

Publication Publication Date Title
CN108346611B (zh) 静电吸盘及其制作方法与等离子体处理装置
US11680308B2 (en) Plasma erosion resistant rare-earth oxide based thin film coatings
US11769683B2 (en) Chamber component with protective ceramic coating containing yttrium, aluminum and oxygen
CN106133885B (zh) 用于高温应用的耐等离子体腐蚀的薄膜涂层
CN103794460B (zh) 用于半导体装置性能改善的涂层
US20150311043A1 (en) Chamber component with fluorinated thin film coating
TW201417211A (zh) 用於等離子體處理腔室的靜電夾盤元件及製造方法
WO2014099559A1 (en) Single-body electrostatic chuck
CN112553592B (zh) 一种利用ald工艺对静电吸盘进行处理的方法
US12046502B2 (en) Electrostatic puck and method of manufacture
WO2024152569A1 (zh) 一种静电吸盘及半导体芯片加工设备
TW202435360A (zh) 一種靜電吸盤及半導體晶片加工設備

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Applicant after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.

Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Applicant before: Advanced Micro-Fabrication Equipment (Shanghai) Inc.

GR01 Patent grant
GR01 Patent grant