TWI657529B - 靜電吸盤及其製作方法與電漿處理裝置 - Google Patents

靜電吸盤及其製作方法與電漿處理裝置 Download PDF

Info

Publication number
TWI657529B
TWI657529B TW106137233A TW106137233A TWI657529B TW I657529 B TWI657529 B TW I657529B TW 106137233 A TW106137233 A TW 106137233A TW 106137233 A TW106137233 A TW 106137233A TW I657529 B TWI657529 B TW I657529B
Authority
TW
Taiwan
Prior art keywords
coating
layer
electrostatic chuck
item
patent application
Prior art date
Application number
TW106137233A
Other languages
English (en)
Other versions
TW201841297A (zh
Inventor
小明 賀
陳星建
郭盛
段蛟
圖強 倪
志堯 尹
Original Assignee
大陸商中微半導體設備（上海）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商中微半導體設備（上海）股份有限公司 filed Critical 大陸商中微半導體設備（上海）股份有限公司
Publication of TW201841297A publication Critical patent/TW201841297A/zh
Application granted granted Critical
Publication of TWI657529B publication Critical patent/TWI657529B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping

Abstract

本發明提供一種靜電吸盤及其製作方法以及可應用該靜電吸盤的電漿處理裝置。其中，靜電吸盤包括：基座；塗覆於基座上方的底部塗層，底部塗層至少包括兩層塗層，該兩層塗層具有不同的孔隙率；塗覆於底部塗層上方的電極層；塗覆於電極層上方的頂部塗層，頂部塗層中至少包括一個高緻密耐電漿蝕刻塗層。

Description

靜電吸盤及其製作方法與電漿處理裝置
本發明有關於半導體加工技術領域，具體有關於一種靜電吸盤及其製作方法，更有關於一種可包含所述靜電吸盤的電漿處理裝置。
眾所周知，靜電吸盤(electrostatic chuck，簡寫為ESC)是電漿處理裝置(比如，電漿蝕刻裝置)的一個關鍵組件。由於常作為下電極與基片承載器而工作，靜電吸盤應具備一些基本的材質性能與功能，比如，足夠的硬度以應付基片在垂直方向上的吸附和解吸附移動過程中產生的摩擦磨損，高電阻率以保持電絕緣性能，材料結構穩定性以及對電漿蝕刻的高抵抗力，良好的熱傳導性以維持基片溫度的均勻性，等等。另外，靜電吸盤應具有優良的電學及物理性能以提供以下製程功能，比如，吸附/解吸附(chuck/de-chuck)，低洩漏電流(low leakage current)，以及高絕緣強度(dielectric strength)或者說高擊穿電壓(breakdown voltage，Vbd)。但是，習知的靜電吸盤通常通過將陶瓷圓盤(ceramic puck)黏接至鋁基座或陽極氧化鋁基座而製成。陶瓷圓盤通常由氧化鋁(Al2O3)或氮化鋁(AlN)製成，以實現可控的靜電吸盤功能，比如，吸附/解吸附，射頻匹配(RF coupling)等。當靜電吸盤工作在鹵族元素(比如，F、Cl)電漿環境時，不管是陶瓷基(比如，Al2O3或AlN)更是整個組件都將遭受電漿攻擊，整個組件被電漿腐蝕。電漿腐蝕會改變陶瓷圓盤的表面形態(morphology)、化學組分(composition)與材料性質(比如，表面粗糙度、電阻等)，進而嚴重影響靜電吸盤的使用功能，比如，漏電流(leaking current)、 基片背面氦氣洩露速率(He leakage rate)、解吸附時間(de-chuck time)等等。在某些情景，比如，當薄陶瓷圓盤(通常厚度僅有1或2毫米)是通過黏接固定於基座時，它們間的黏接劑(adhesive)極容易被電漿腐蝕掉，引起電漿電弧(plasma arcing)或顆粒污染(particle contamination)，導致電漿製程惡化以及靜電吸盤使用壽命受損。另外，當450毫米(mm)的基片(晶圓)被應用在電漿反應腔(plasma chamber)，靜電吸盤會變得極其昂貴，因為陶瓷圓盤的製作和組裝會變得極其困難。
為克服上述缺陷，改善靜電吸盤的組分(composition)、結構(structure)及功能的穩定性，耐腐蝕陶瓷材料(plasma resistant ceramics)，會以電漿噴塗(plasma spray or PS)塗層，被應用於靜電吸盤的製作。直接在基座上塗覆電漿噴塗層(PS coatings)來形成靜電吸盤，一個明顯的優點是：可避免陶瓷圓盤與基座之間的黏接劑的使用，防止電弧誘發損傷。然而，利用電漿噴塗形成的耐電漿腐蝕塗層，比如，氧化釔(Y2O3)或氟化釔(YF3)等，也存在一些材質的缺陷，比如，這些電漿噴塗層(PS coatings)具有多孔和裂縫的結構(porous and cracked structure)，硬度低於矽晶圓(softer than Si wafer)，容易引起顆粒和金屬污染，導致蝕刻製程發生偏移現象。為提高硬度，可利用電漿噴塗氧化鋁(簡稱PS氧化鋁，或PS Al2O3)製作陶瓷圓盤。事實上，PS氧化鋁靜電吸盤在電漿反應腔(plasma chamber)中的應用已有相當長的時間，但仍存在一些質量缺陷。首先，氧化鋁易受包含鹵族元素(F、Cl等)的電漿腐蝕，在氣孔附近(around gas holes)引起電漿電弧(plasma arcing)，並在電漿蝕刻製程中引入顆粒與金屬污染(比如，Al或AlF3)。另外，如果增加PS氧化鋁沉積在鋁基座上厚度，塗層形成後易於開裂或者在電漿蝕刻製程中產生裂隙，這限 制PS氧化鋁靜電吸盤擁有穩定的高擊穿電壓，導致其不能被應用於高功率電漿蝕刻製程。
根據最新的先進塗層技術的發展與應用，利用諸如電漿增強物理氣相沉積(plasma enhanced physical vapour deposition，PEPVD)製程沉積緻密高硬度陶瓷塗層(dense and hard ceramic coatings)是解決上述顆粒和金屬污染的有效途徑。但是，沉積PEPVD塗層來製作靜電吸盤也有它自身的技術侷限性。這是因為，PEPVD塗層是在電漿與載能離子交互作用下(plasma and energetic ion interactions)形成，所製備的塗層緻密(dense)但存在結構應力(structural stress)。這應力隨塗層生長而增加，會減弱界面結合強度(interfacial strength)，引起塗層裂縫或分層(coating crack or delamination)。
因此，有必要提供一種具有以下性質或功能的靜電吸盤：(1)沒有電弧放電問題(arcing issues)；(2)可被應用於高功率或高溫電漿蝕刻環境；以及(3)具有穩定的化學組分(composition)與組織結構(structure)，以在電漿製程中維持穩定正常的靜電吸盤功能而不引入顆粒與金屬污染。
本發明公開一種靜電吸盤，包括：基座；塗覆於基座上方的底部塗層，底部塗層至少包括兩層塗層，該兩層塗層具有不同的孔隙率；塗覆於底部塗層上方的電極層；塗覆於電極層上方的頂部塗層，頂部塗層中至少包括一個高緻密耐電漿蝕刻塗層。
較佳地，底部塗層包括第一塗層、第二塗層與第三塗層，其中，第一塗層塗覆於基座的上表面，第二塗層塗覆於第一塗層的上表面，第三塗層塗覆於第二塗層的上表面。
較佳地，第二塗層的孔隙率大於第一塗層、第三塗層的孔隙率。
較佳地，第二塗層的孔隙率大於8%，第一塗層、第三塗層的孔隙率小於5%。
較佳地，第一塗層的孔隙率大於第二塗層的孔隙率，第二塗層的孔隙率大於第三塗層的孔隙率。
較佳地，第一塗層的孔隙率大於10%，第二塗層的孔隙率在6%至8%區間，第三塗層的孔隙率小於5%。
較佳地，第一塗層、第二塗層、第三塗層的材質相同或不同。
較佳地，電極層為金屬塗層。
較佳地，頂部塗層為單層膜結構或多層膜結構。
較佳地，高緻密耐電漿蝕刻塗層為無疏鬆、無裂紋缺陷的高緻密陶瓷塗層。
較佳地，高緻密耐電漿蝕刻塗層位於靜電吸盤的最外層。
較佳地，高緻密耐電漿蝕刻塗層為高緻密的電漿增強物理氣相沉積塗層。
較佳地，頂部塗層包覆電極層、底部塗層與基座各自的側面。
較佳地，電極層和底部塗層的平坦度在100微米以內。
較佳地，電極層和底部塗層的平坦度在20微米以內。
較佳地，相鄰層之間的平行度在100微米以內。
較佳地，相鄰層之間的平行度在20微米以內。
較佳地，基座由金屬或合金製成。
本發明更公開一種靜電吸盤的製作方法，包括：提供基座；在基座上依次沉積形成至少兩層塗層，至少兩層塗層具有不同的孔隙率，並共同構成底部塗層；在底部塗層的每一層形成後，對其進行平坦化處理，而後進行粗糙化處理；在底部塗層上塗覆形成電極層；對電極層進行平坦化處理，而後進行粗糙化處理；在電極層上沉積形成頂部塗層，頂部塗層中至少包括一個高緻密耐電漿蝕刻塗層；對頂部塗層進行平坦化處理。
較佳地，在平坦化處理後，底部塗層或電極層或頂部塗層的平坦度在100微米以內。
較佳地，在平坦化處理後，底部塗層或電極層或頂部塗層的平坦度在20微米以內。
較佳地，在粗糙化處理後，底部塗層或電極層的表面粗糙度在3微米至5微米區間內。
較佳地，利用電漿噴塗、化學濕法沉積、溶膠凝膠法、印製、濺射、物理氣相沉積、化學氣相沉積或真空蒸鍍製程來製取底部塗層或頂部塗層。
較佳地，利用電漿噴塗製程來形成底部塗層或頂部塗層。
較佳地，利用電漿噴塗、印製、濺射、物理氣相沉積、化學氣相沉積或真空蒸鍍製程來形成電極層。
較佳地，利用物理氣相沉積、化學氣相沉積、電漿增強化學氣相沉積、電漿增強物理氣相沉積、氣溶膠沉積、濺射、離子輔助沉積或真空蒸鍍製程來製取高緻密耐電漿蝕刻塗層。
較佳地，利用電漿增強物理氣相沉積製程來形成高緻密耐電漿蝕刻塗層。
較佳地，頂部塗層包覆電極層、底部塗層與基座各自的側面。
較佳地，頂部塗層更包括由電漿噴塗製程形成的另一塗層，另一塗層設置於高緻密耐電漿蝕刻塗層的下方。
本發明另公開一種電漿處理裝置，包括：如前面所述的靜電吸盤。
2‧‧‧靜電吸盤
20‧‧‧基座
22‧‧‧底部塗層
221‧‧‧第一塗層
223‧‧‧第二塗層
225‧‧‧第三塗層
24‧‧‧電極層
26‧‧‧第二頂部塗層
28‧‧‧高緻密耐電漿蝕刻塗層
第1圖是本發明靜電吸盤一個實施例的結構示意圖。
第2圖是底部塗層一個實施例的結構示意圖。
第3圖是底部塗層另一實施例的結構示意圖。
第4a圖和第4b圖分別是PS塗層與PEPVD塗層的表面效果對比圖。
第1圖是本發明靜電吸盤一個實施例的結構示意圖。如第1圖，靜電吸盤2包括基座20以及設置於基座20上方的多個膜層：底部塗層(bottom coating)22、電極層(electrode layer)24與頂部塗層(top coating)。其中頂部塗層包括第一頂部塗層，記為高緻密耐電漿蝕刻塗層28。這裡所說的“高緻密”指的是塗層孔隙率等於或基本接近於零(本領域具通常知識者認為其效果與孔隙率為零的塗層基本等同)。高緻密耐電漿蝕刻塗層28可以是PEPVD塗層(電漿增強物理氣相沉積塗層)，比如PEPVD Y2O3塗層。頂部塗層更可包括另外的塗層，比如，設置於高緻密耐電漿蝕刻塗層28與電極層24之間的另一第二頂部塗層26，該第二頂部塗層26的緻密度通常可略小於高緻密耐電漿蝕刻塗層28。通過控制各膜層的材料、孔隙率、膜厚度以及平坦度等參數，本發明靜電吸盤可在所需的各性能指標上均獲得優越的表現。
加工時，可先在基座20的上表面沉積底部塗層22，而後在底部塗層22的上表面沉積電極層24，在電極層24的上表面沉積第二頂部塗層26以及高緻密耐電漿蝕刻塗層28。一個實施例中，可在第二頂部塗層26的上表面加工溝槽，作為基片背面冷卻氣體(氦氣)的路徑，然後在有表面加工溝槽的第二頂部塗層26上沉積耐電漿蝕刻塗層28(如PEPVD Y2O3塗層)來形成靜電吸盤。另一個實施例中，可在第二頂部塗層26的上表面上沉積高緻密耐電漿蝕刻塗層28(如PEPVD Y2O3塗層)，然後在高緻密耐電漿蝕刻塗層28表面上加工溝槽作為基片背面冷卻氣體(氦氣)的路徑，來形成靜電吸盤。
基座20用於支撐上方的基片(比如晶圓)，並用於傳導射頻功率進行電漿對晶圓的蝕刻。材質通常可為鋁或鈦等金屬或合金。
設置於基座20上表面的底部塗層22包含至少兩層並至少厚達200微米以上，每一塗層可具有不同的孔隙率。底部塗層22具有足夠的厚度，比如200微米的塗層，最好1000微米或更厚，以具有較高的絕緣強度(dielectric strength)或擊穿電壓(break down voltage)，比如10千伏每毫米(KV/mm)或更高，這樣靜電吸盤2就可在高功率電漿製程中工作。底部塗層22具有多層結構，比如兩層，最好為三層或更多層，可降低塗層應力(coating stress)，這是因為塗層應力隨塗層厚度增加，但可在塗層交界處釋放。塗層應力的降低使得靜電吸盤即便在高功率或高溫電漿製程環境中仍可保持穩定的結構。
底部塗層22的每一層均可利用電漿噴塗、化學濕法沉積(如溶膠凝膠法，等)、印製(printing)、濺射(sputtering)、物理氣相沉積(PVD)、化學氣相沉積(CVD)、真空蒸鍍等方法來製取。為成本計，較佳以電漿噴塗來實施。每一塗層的材料可以是氧化釔(Y2O3)、氧化鋁(Al2O3)、氧化釔(YF3)、 氧化鋯(ZrO2)、氧化鉺(Er2O3)或氧化鈮(Nb2O3)。較佳地，底部塗層22包含上述陶瓷材料中的多種。由於這些陶瓷材料具有不同熱導率(thermal conductivities)和不同熱膨脹係數(thermal expansion)，並都具有高電阻率(electrical resistivity)，將它們作為基座上方的底部塗層，可使得靜電吸盤具有所需的熱傳導性能(thermal transfer performance)、優良的塗層黏附性能(coating adhesion)，以及適宜的熱膨脹性能(thermal expansion)，用來適應基座材料在不同使用環境(如高溫或高功率等)中性能的變異。另外，底部塗層22的每一層具有不同的孔隙率(body porosity)，這些塗層的組合可有效釋放由於膜厚增加所產生的應力，並且能減輕下方基座熱膨脹時的體積效應，從而降低塗層開裂傾向，增強底部塗層的組織結構穩定性，進而增強靜電吸盤結構的穩定性。
表1是用於製作靜電吸盤、基座與電極的常用材料的性能參數。
在一個實施例中，設置於基座20上方的底部塗層22可由三層組成，並且每層可具有不同厚度和不同孔隙率，三層的總厚度超過800微米以使靜電吸盤具有超過10KV/mm的擊穿電壓。其中最上方的第三塗層225可具有較小的孔隙率，比如小於5%，以保證隨後沉積在其上方的電極層具有較高的質量。設 置於中間的第二塗層223可具有較高的孔隙率，比如超過8%，最好超過10%。緊貼基座上表面、最下方的第一塗層221可具有低孔隙率，比如小於5%，該較低孔隙率可使得該第一塗層221與基座20之間具有優良的界面黏附強度(interfacial adhesion)。而具有高孔隙率的第二塗層223可有效釋放或減緩由基座膨脹引起並經第一塗層221向上傳導而至的體積膨脹。如第2圖所示。該三層塗層的厚度既可相同也可不同。例如，為提升對基座膨脹的釋放或減緩作用，可增大第二塗層223的厚度，比如可將其設置為350微米(或大於350微米)，保持第三塗層225與第一塗層221的厚度為250微米(或稍大於250微米)。
在一些高溫應用環境，由於基座的極度熱膨脹，直接引發接觸基座的、最底層的第一塗層221可能會產生一些裂縫(crack)。為此，提供另一實施例設置於基座20上方的底部塗層22，如第3圖所示，該底部塗層22由多層組成，它們的孔隙率自下向上依次降低。在該實施例中，緊貼基座20的第一塗層221具有最高的孔隙率，比如大於10%，最好可達到15%或更高；第二塗層223的孔隙率可在6%至8%之間；第三塗層225的孔隙率可低至5%以下。該實施例的優點包括，底層高孔隙率的塗層可有效釋放或減緩由基座膨脹而引起的體積膨脹，頂層低孔隙率的塗層上表面生長的電極層具有較佳的界面黏附強度。
由多層塗層組成的底部塗層22可大幅提升結構穩定性或熱結構穩定性(thermal structural stability)，形成厚塗層，並使其在電極層24和基座20之間提供高絕緣強度。根據靜電吸盤的實際應用環境，可對各層塗層的孔隙率進行調整，以獲得最適宜的性能/作用。
在底部塗層22形成後，可進一步在其上方沉積電極層24。電極層24可利用電漿噴塗、印製(printing)、濺射(sputtering)、物理氣相沉積(PVD)、 化學氣相沉積(CVD)、或真空蒸鍍等方法來製取。電極層24的材質可為鎢(W)、鉬(Mo)、銅(Cu)、鋁(Al)、鈦(Ti)或銀(Ag)等，既具有良好的導電性、熱傳導率，更具有較高的抗氧化性能(oxidation resistance)。電極層24的厚度可為1微米到100微米，也可比100微米更厚。電極層材料的主要性能可參表1。
可在電極層24的上表面進一步沉積第二頂部塗層26，其可利用電漿噴塗、化學濕法沉積(如溶膠凝膠法，等)、印製(printing)、濺射(sputtering)、物理氣相沉積(PVD)、化學氣相沉積(CVD)、真空蒸鍍等方法來製取，其中電漿噴塗製程是較佳的選擇。在一個實施例中，第二頂部塗層26可同時覆蓋電極層24、底部塗層22以及基座20各自的側面。第二頂部塗層26可為單層膜結構也可為多層膜結構，較佳為單層膜結構。根據靜電吸盤的使用要求，第二頂部塗層26應具有較高的電阻率(electrical resistivity)，至少大於1010歐姆*釐米，最好大於1015歐姆*釐米)。第二頂部塗層26更具有足夠厚度以實現高絕緣強度(dielectric strength)、高熱傳導率、強於矽的硬度與出色的抗電漿腐蝕性能，所有這些使得靜電吸盤具有穩定的吸附/解吸附(chuck/de-chuck)功能以及長使用週期。第二頂部塗層26的材質可以是氧化釔(Y2O3)、氧化鋁(Al2O3)、氧化釔(YF3)、釔鋁石榴石(YAG)、氧化鉺(Er2O3)或氟氧化釔(YOF)，或這些陶瓷材料的組合。另外，第二頂部塗層26的表面可被研磨至靜電吸盤所需的表面粗糙度(Ra)。
可在第二頂部塗層26的上表面進一步沉積高緻密耐電漿蝕刻塗層28，該高緻密耐電漿蝕刻塗層28應該具有高緻密(孔隙率近於零，即本領域具通常知識者視其孔隙率為零)和不含有裂紋等組織缺陷的高純塗層。該高緻 密耐電漿蝕刻塗層28較佳為PEPVD塗層。在一個實施例中，高緻密耐電漿蝕刻塗層28可同時覆蓋第二頂部塗層26、電極層24、底部塗層22以及基座20各自的側面。高緻密耐電漿蝕刻塗層28既可為單層結構也可為多層結構；當其為多層結構時，各層的材質既可相同也可不同，比如其最下層材料可為氧化鋁，上層材料可為氧化釔或釔鋁石榴石(YAG)。所形成的高緻密耐電漿蝕刻塗層28應為緻密(dense)無缺陷(defect free)結構，並完整覆蓋整個第二頂部塗層26，並可覆蓋下方各層的側面，如第1圖中所示。類似的，高緻密耐電漿蝕刻塗層28應具有與第二頂部塗層26相同或相似的性能，比如，具有較高的電阻率(至少大於1010歐姆*釐米，最好大於1015歐姆*釐米)，具有足夠厚度(0.5微米到100微米，也可大於100微米)以實現高絕緣強度，具有高熱傳導率及強於矽的硬度與出色的抗電漿腐蝕性能，所有這些性能使得靜電吸盤具有穩定的吸附/解吸附(chuck/de-chuck)功能以及長使用週期。與第二頂部塗層26相比，高緻密耐電漿蝕刻塗層28具有更緻密(dense)的無缺陷(defect free)晶體結構，因而其可很好地修復和密封頂部塗層的表面缺陷，比如孔隙與裂縫，並使頂部塗層表面更平滑，從而使得靜電吸盤具有穩定的結構與功能。
可用於製備高緻密耐電漿蝕刻塗層28的製程包括物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、電漿增強物理氣相沉積(PEPVD)、氣溶膠沉積(Aerosol Deposition，縮寫AD)、濺射(sputtering)、離子輔助沉積(Ion Assisted Deposition，IAD)或真空蒸鍍(vacuum vapor deposition)等。由於所述塗層製備方法是在真空環境中進行，製備塗層前的抽真空過程可以脫附存在於電漿塗層裂紋及孔隙中的吸附氣體，並且隨後的塗層形成過程可以完全密封第二頂部塗層26，因而高緻密耐電漿蝕 刻塗層28的形成能夠進一步穩定靜電吸盤材料的使用性能。這裡較佳由PEPVD製程製得的高緻密耐電漿蝕刻塗層。
第4a圖顯示第二頂部塗層26的表面為拋光後的PS Al2O3表面。即便在拋光後，第二頂部塗層26的表面仍具有明顯的裂縫與氣孔缺陷(crack and porous defects)，表面仍粗糙(表面粗糙度大約為0.5微米)。第4b圖顯示經PEPVD製程製備的高緻密耐電漿蝕刻Y2O3塗層的表面。可見覆蓋於第二頂部塗層26的PEPVD高緻密耐電漿蝕刻Y2O3塗層表面光滑而緻密(smooth and dense)，消除了存在於第二頂部塗層26表面的裂縫與氣孔缺陷(crack and porous defects)等表面缺陷，並使整個表面粗糙度降低了0.2微米。
另外，PEPVD塗層由於其無裂紋的緻密組織也可大幅提升由相同材料製成的第二頂部塗層26的絕緣強度(dielectric strength)。例如，由電漿噴塗製程製得的(頂部塗層)氧化鋁(Al2O3)具有大約10.5KV/mm(千伏每毫米)的擊穿電壓(Vbd)，而由PEPVD製程製得的(PEPVD塗層)氧化鋁(Al2O3)卻有高達35KV/mm(千伏每毫米)的擊穿電壓(Vbd)。
PEPVD製程過程及PEPVD設備可參考本申請人(中微半導體設備)早期的專利文獻，如US2014/0120312A1、US2014/0118880A1等。
高緻密耐電漿蝕刻塗層28的材質可分為兩類。第一類可以是氧化釔(Y2O3)、氧化鋁(Al2O3)、氟化釔(YF3)、釔鋁石榴石(YAG)或氧化鉺(Er2O3)等陶瓷材料，或這些陶瓷材料的組合。此種耐電漿蝕刻塗層具有卓越的抗電漿腐蝕性能，所形成的靜電夾盤具有很長的使用週期，但在高功率電漿蝕刻製程中有引入微量金屬污染(metal contamination)的風險。。第二類耐電漿蝕刻塗層的材質可以是碳化矽(SiC)、氧化矽(SiO2)、氮化矽(Si3N4) 與金剛石(diamond)等陶瓷材料，也可以是這些陶瓷材料的組合。此種耐電漿蝕刻塗層在高功率電漿蝕刻製程中引入金屬污染(metal contamination)的風險較小，耐電漿蝕刻的抵抗力雖然也很好，但不如第一類陶瓷材料。
整個靜電吸盤是由多個膜層(包括底部塗層22、電極層24、第二頂部塗層26與高緻密耐電漿蝕刻塗層28等)在基座上累積而成。基座表面以及各膜層在製作過程中，需嚴格控制它的厚度、平坦度與平行度，這樣，所形成的層與層之間可具有平坦且穩定的界面結合結構，從而形成的靜電吸盤可具有穩定的工作性能，比如，吸附(chucking)和解吸附(de-chucking)。在一個實施例中，基座上表面以及以上每一膜層或其中某一膜層的製作製程更包括研磨(grinding)、拋光(lapping)與粗糙化(roughening)等。膜層沉積後的拋光或研磨製程可使得膜層的厚度、平坦度與平行度等滿足所需的技術要求。通常，平坦度和平行度被要求在100微米以內，更為普遍的是20微米至50微米區間甚至20微米以下。拋光/研磨後的表面粗糙化製程可提高後續所形成膜層之間的黏附力。通常，可通過噴砂製程(sand blasting)來實現表面粗糙化，所需的表面粗糙度通常在3微米至5微米。通過對每一膜層的平坦度與平行度的控制，可將厚度超過200微米的膜層的厚度偏差(thickness variation)維持在20微米以內，更嚴苛的，則可將偏差維持在10微米以內。通常需將電極層的厚度偏差維持在10微米以內，為達到更佳的效果，可進一步將其限定在5微米以內。最終，整個靜電吸盤的平坦度與平行度可維持在50微米以內甚至是20微米以內。
本發明靜電吸盤可被應用於電漿蝕刻裝置內，用來執行電漿蝕刻製程。比如，在鈍化製程(passivation process)中，本發明靜電吸盤就可極好地實現吸附(夾持)/解吸附(釋放)功用(chuck/de-chuck functions)。
下面以將其應用在本申請人(中微半導體設備)的D-Rie電漿蝕刻反應腔中為例，測試/評估本發明靜電吸盤的優良性能。在D-Rie反應腔中，兩個射頻發生器(RF generators)裝配於反應腔並連接於靜電吸盤下方的基座。其中，頻率較低的射頻發生器(以下簡稱LF發生器，LF為低頻的簡稱)工作在大約2MHz(兆赫茲)，用來提供偏置功率(bias power)以強化離子轟擊的物理蝕刻作用；頻率較高的射頻發生器(以下簡稱HF發生器，HF為高頻的簡稱)工作在大約60MHz(兆赫茲)，用來維持高濃度電離電漿(ionized plasma)，以同時強化物理和化學蝕刻作用。一個高電壓模組(以下簡稱HV模組或HV)連接於靜電吸盤內的電極層，以將高電壓或低電壓提供至靜電吸盤，以實現基片的吸附(chucking)或解吸附(de-chucking)功能。
表2列出吸附與解吸附製程中的一些典型參數，其中未包含通入反應腔的氣體流量與反應腔壓力。在吸附製程中，通過不斷改變高電壓(表2中的“Y”值)與基片背面氦氣壓力(表2中的“X”值)的數值，就可觀測出：在不同參數下，吸附功能是否滿足製程需求及吸附功能的優劣比較。
表3顯示使用本發明靜電吸盤後的反應腔測試結果。在實際電漿蝕刻製程中，通常認為背面氦氣洩露(He leakage)在5標況毫升每分(sccm) 內均屬於可被接受的範圍，儘管在正常生產中通常會將該值保持在3標況毫升每分(sccm)內。可以看出，在相當寬泛的高電壓(HV)範圍與氦氣壓力(He pressure)範圍內，甚至在高電壓增加至2500伏特時，本發明靜電吸盤的吸附功能仍可很好地得以執行。表3表明，本發明靜電吸盤具有優良的吸附性能(chucking functions)。
表4顯示利用本發明靜電吸盤進行275射頻小時(RF hours)鈍化製程(passivation process)對反應腔內的靜電吸盤的吸附功能的測試結果。可以看出，在1500伏的高壓下，在5至15托(torr)如此寬泛的背面氦氣(He)壓力範圍內，本發明靜電吸盤的吸附功能均表現出色，氦氣洩露水平保持在小於2標況毫升每分(sccm)。這表明，本發明靜電吸盤具有優越的吸附功能(chucking function)。由此可以得出結論，本發明靜電吸盤在長時間工作過程中具有穩定(stable)且持久(durable)的吸附功能。
另外，本發明通過靜電吸盤應用於鈍化製程過程中蝕刻製程性能來評測/衡量本發明靜電吸盤在長時間電漿蝕刻製程中的穩定性(stable performance)。表5顯示所採用鈍化製程的主參數(main conditions)，其中不包含反應腔內製程壓力(chamber process pressure)與載氣(Ar)流量。在電漿蝕刻製程中，在1500伏高電壓以及基片背面氦氣(He)壓力為12托(Torr)的條件下，基片(晶圓)被吸附。為控制或評估製程穩定性，對主蝕刻步驟(ME)及過蝕刻步驟(OE)中基片各處的電漿蝕刻速率(ERs)進行測量。另外，檢測並記錄反應腔內的顆粒數量。
本實驗測量了275射頻小時(RF hours)鈍化製程(passivation process)過程中不同時間基片(晶圓)各區域在主蝕刻(ME)與過蝕刻(OE)階段的蝕刻速率分佈狀況。製程結果表面，不管是在主蝕刻階段還是在過蝕刻階段，不同時間週期所測得的蝕刻速率彼此間匹配得極好。這表明，在使用本發明靜電吸盤進行的275射頻小時(RF hours)鈍化製程(passivation process)中，沒有出現製程漂移(process drift)現象。
表6示出歷經275射頻小時(RF hours)鈍化製程(passivation process)過程中電漿蝕刻機反應腔內顆粒(particle)數量的變化趨勢。可以看出，整個製程過程中，所測得的顆粒數量均在技術指標之內(技術指標為：大於0.16微米的顆粒數要小於20個，大於0.5微米的顆粒數要小於5個)。這表明，本發明的靜電吸盤在電漿蝕刻製程中基本不會引入金屬顆粒，滿足實際需求。
容易理解，本發明靜電吸盤的應用範圍並不侷限於電漿蝕刻裝置。
儘管本發明的內容已經通過上述較佳實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域具通常知識者閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍來限定。

Claims (27)

  1. 一種靜電吸盤，其包括：基座；塗覆於該基座上方的底部塗層，該底部塗層至少依次包括三層塗層，第一塗層塗覆於該基座的上表面，該第二塗層塗覆於第一塗層的上表面，該第三塗層塗覆於該第二塗層的上表面，該第二塗層的孔隙率大於該第一塗層、該第三塗層的孔隙率，或者，該第一塗層的孔隙率大於該第二塗層的孔隙率，該第二塗層的孔隙率大於該第三塗層的孔隙率；塗覆於該底部塗層上方的電極層；以及塗覆於該電極層上方的頂部塗層，該頂部塗層中至少包括一個高緻密耐電漿蝕刻塗層。
  2. 如申請專利範圍第1項所述之靜電吸盤，其中該第二塗層的孔隙率大於8%，該第一塗層、第三塗層的孔隙率小於5%。
  3. 如申請專利範圍第1項所述之靜電吸盤，其中該第一塗層的孔隙率大於10%，該第二塗層的孔隙率在6%至8%區間，該第三塗層的孔隙率小於5%。
  4. 如申請專利範圍第1項所述之靜電吸盤，其中該第一塗層、該第二塗層、該第三塗層的材質相同或不同。
  5. 如申請專利範圍第1項所述之靜電吸盤，其中該電極層為金屬塗層。
  6. 如申請專利範圍第1項所述之靜電吸盤，其中該頂部塗層為單層膜結構或多層膜結構。
  7. 如申請專利範圍第1項所述之靜電吸盤，其中該高緻密耐電漿蝕刻塗層為無疏鬆、無裂紋缺陷的高緻密陶瓷塗層。
  8. 如申請專利範圍第7項所述之靜電吸盤，其中該高緻密耐電漿蝕刻塗層位於該靜電吸盤的最外層。
  9. 如申請專利範圍第8項所述之靜電吸盤，其中該高緻密耐電漿蝕刻塗層為高緻密的電漿增強物理氣相沉積塗層。
  10. 如申請專利範圍第1項所述之靜電吸盤，其中該頂部塗層包覆該電極層、該底部塗層與該基座各自的側面。
  11. 如申請專利範圍第1項所述之靜電吸盤，其中該電極層和該底部塗層的平坦度在100微米以內。
  12. 如申請專利範圍第11項所述之靜電吸盤，其中該電極層和該底部塗層的平坦度在20微米以內。
  13. 如申請專利範圍第1項所述之靜電吸盤，其中相鄰層之間的平行度在100微米以內。
  14. 如申請專利範圍第13項所述之靜電吸盤，其中相鄰層之間的平行度在20微米以內。
  15. 如申請專利範圍第1項所述之靜電吸盤，其中該基座由金屬或合金製成。
  16. 一種靜電吸盤的製作方法，其包括：提供基座；在該基座上依次沉積形成至少三層塗層，第一塗層塗覆於該基座的上表面，該第二塗層塗覆於第一塗層的上表面，該第三塗層塗覆於該第二塗層的上表面，該第二塗層的孔隙率大於該第一塗層、該第三塗層的孔隙率，或者，該第一塗層的孔隙率大於該第二塗層的孔隙率，該第二塗層的孔隙率大於該第三塗層的孔隙率；在該底部塗層的每一層形成後，對其進行平坦化處理，而後進行粗糙化處理；在該底部塗層上塗覆形成電極層；對該電極層進行平坦化處理，而後進行粗糙化處理；在該電極層上沉積形成頂部塗層，該頂部塗層中至少包括一個高緻密耐電漿蝕刻塗層；以及對該頂部塗層進行平坦化處理。
  17. 如申請專利範圍第16項所述之製作方法，其中在平坦化處理後，該底部塗層或該電極層或該頂部塗層的平坦度在100微米以內。
  18. 如申請專利範圍第17項所述之製作方法，其中在平坦化處理後，該底部塗層或該電極層或該頂部塗層的平坦度在20微米以內。
  19. 如申請專利範圍第17項所述之製作方法，其中在粗糙化處理後，該底部塗層或該電極層的表面粗糙度在3微米至5微米區間內。
  20. 如申請專利範圍第17項所述之製作方法，其中利用電漿噴塗、化學濕法沉積、溶膠凝膠法、印製、濺射、物理氣相沉積、化學氣相沉積或真空蒸鍍製程來製取該底部塗層或該頂部塗層。
  21. 如申請專利範圍第20項所述之製作方法，其中利用電漿噴塗製程來形成該底部塗層或頂部塗層。
  22. 如申請專利範圍第16項所述之製作方法，其中利用電漿噴塗、印製、濺射、物理氣相沉積、化學氣相沉積或真空蒸鍍製程來形成該電極層。
  23. 如申請專利範圍第16項所述之製作方法，其中利用物理氣相沉積、化學氣相沉積、電漿增強化學氣相沉積、電漿增強物理氣相沉積、氣溶膠沉積、濺射、離子輔助沉積或真空蒸鍍製程來製取該高緻密耐電漿蝕刻塗層。
  24. 如申請專利範圍第23項所述之製作方法，其中利用電漿增強物理氣相沉積製程來形成該高緻密耐電漿蝕刻塗層。
  25. 如申請專利範圍第16項所述之製作方法，其中該頂部塗層包覆該電極層、該底部塗層與該基座各自的側面。
  26. 如申請專利範圍第25項所述之製作方法，其中該頂部塗層更包括由電漿噴塗製程形成的另一塗層，該另一塗層設置於該高緻密耐電漿蝕刻塗層的下方。
  27. 一種電漿處理裝置，其包括：如申請專利範圍第1至15項中之任一項所述之靜電吸盤。
TW106137233A 2017-01-24 2017-10-27 靜電吸盤及其製作方法與電漿處理裝置 TWI657529B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710060003.8A CN108346611B (zh) 2017-01-24 2017-01-24 静电吸盘及其制作方法与等离子体处理装置
??201710060003.8 2017-01-24

Publications (2)

Publication Number Publication Date
TW201841297A TW201841297A (zh) 2018-11-16
TWI657529B true TWI657529B (zh) 2019-04-21

Family

ID=62962884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137233A TWI657529B (zh) 2017-01-24 2017-10-27 靜電吸盤及其製作方法與電漿處理裝置

Country Status (2)

Country Link
CN (1) CN108346611B (zh)
TW (1) TWI657529B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6587223B1 (ja) 2018-07-30 2019-10-09 Toto株式会社 静電チャック
CN111081517B (zh) * 2018-10-19 2023-03-03 长鑫存储技术有限公司 一种静电吸盘的防腐蚀方法
KR101965895B1 (ko) * 2018-11-08 2019-04-04 주식회사 케이에스엠컴포넌트 정전 척 및 그 제조 방법
CN111326468A (zh) * 2018-12-14 2020-06-23 夏泰鑫半导体(青岛)有限公司 静电吸盘装置
CN114250436B (zh) * 2020-09-25 2024-03-29 中微半导体设备(上海)股份有限公司 耐腐蚀涂层制备方法、半导体零部件和等离子体反应装置
CN114256047B (zh) * 2020-09-25 2023-12-22 中微半导体设备(上海)股份有限公司 半导体零部件、涂层形成方法和等离子体反应装置
CN116408252A (zh) * 2021-12-29 2023-07-11 南昌中微半导体设备有限公司 工件处理方法、工件及等离子体处理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416793B2 (en) * 2003-12-26 2008-08-26 Ngk Insulators, Ltd. Electrostatic chuck and manufacturing method for the same, and alumina sintered member and manufacturing method for the same
CN203055886U (zh) * 2009-08-21 2013-07-10 高美科株式会社 静电吸盘
TWI488260B (zh) * 2012-10-29 2015-06-11

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4004086B2 (ja) * 1996-07-22 2007-11-07 日本発条株式会社 静電チャック装置
US6256187B1 (en) * 1998-08-03 2001-07-03 Tomoegawa Paper Co., Ltd. Electrostatic chuck device
JP4057977B2 (ja) * 2003-08-08 2008-03-05 株式会社巴川製紙所 静電チャック装置用電極シート、静電チャック装置および吸着方法
JP2009081223A (ja) * 2007-09-26 2009-04-16 Tokyo Electron Ltd 静電チャック部材
TWI475594B (zh) * 2008-05-19 2015-03-01 Entegris Inc 靜電夾頭
US8206829B2 (en) * 2008-11-10 2012-06-26 Applied Materials, Inc. Plasma resistant coatings for plasma chamber components
TW201100578A (en) * 2009-06-19 2011-01-01 Saint Gobain Ceramics & Plastics Inc Sealed plasma coatings
US8619406B2 (en) * 2010-05-28 2013-12-31 Fm Industries, Inc. Substrate supports for semiconductor applications
US20140318455A1 (en) * 2013-04-26 2014-10-30 Varian Semiconductor Equipment Associates, Inc. Low emissivity electrostatic chuck
CN104241183B (zh) * 2013-06-08 2017-09-08 中微半导体设备(上海)有限公司 静电吸盘的制造方法，静电吸盘及等离子体处理装置
CN104241181B (zh) * 2013-06-08 2018-05-29 中微半导体设备(上海)有限公司 静电吸盘的制造方法，静电吸盘及等离子体处理装置
CN104952778B (zh) * 2014-03-28 2018-05-25 中微半导体设备(上海)有限公司 一种等离子体处理装置及静电卡盘与静电卡盘的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416793B2 (en) * 2003-12-26 2008-08-26 Ngk Insulators, Ltd. Electrostatic chuck and manufacturing method for the same, and alumina sintered member and manufacturing method for the same
CN203055886U (zh) * 2009-08-21 2013-07-10 高美科株式会社 静电吸盘
TWI488260B (zh) * 2012-10-29 2015-06-11

Also Published As

Publication number Publication date
TW201841297A (zh) 2018-11-16
CN108346611B (zh) 2021-05-18
CN108346611A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
TWI657529B (zh) 靜電吸盤及其製作方法與電漿處理裝置
US11680308B2 (en) Plasma erosion resistant rare-earth oxide based thin film coatings
CN111254436B (zh) 用于高温应用的耐等离子体腐蚀的薄膜涂层
US10020218B2 (en) Substrate support assembly with deposited surface features
US8941969B2 (en) Single-body electrostatic chuck
US20150311043A1 (en) Chamber component with fluorinated thin film coating
TW201417211A (zh) 用於等離子體處理腔室的靜電夾盤元件及製造方法
CN103794460A (zh) 用于半导体装置性能改善的涂层
US20200248316A1 (en) Method of manufacturing plasma-resistant coating film and plasma-resistant member formed thereby
CN112553592B (zh) 一种利用ald工艺对静电吸盘进行处理的方法
TW201932298A (zh) 用於高溫應用的耐電漿腐蝕薄膜塗層
CN111900117A (zh) 一种静电卡盘
WO2021154816A1 (en) Methods and apparatus for plasma spraying silicon carbide coatings for semiconductor chamber applications