JP6587223B1 - 静電チャック - Google Patents

静電チャック Download PDF

Info

Publication number
JP6587223B1
JP6587223B1 JP2019086029A JP2019086029A JP6587223B1 JP 6587223 B1 JP6587223 B1 JP 6587223B1 JP 2019086029 A JP2019086029 A JP 2019086029A JP 2019086029 A JP2019086029 A JP 2019086029A JP 6587223 B1 JP6587223 B1 JP 6587223B1
Authority
JP
Japan
Prior art keywords
electrode layer
electrostatic chuck
axis direction
dielectric substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019086029A
Other languages
English (en)
Other versions
JP2020025073A (ja
Inventor
大 籾山
大 籾山
佐々木　均
均 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Priority to CN201910644993.9A priority Critical patent/CN110783251A/zh
Priority to TW109137450A priority patent/TWI739642B/zh
Priority to TW108126103A priority patent/TW202008502A/zh
Priority to US16/523,745 priority patent/US11328907B2/en
Priority to KR1020190091516A priority patent/KR102203465B1/ko
Application granted granted Critical
Publication of JP6587223B1 publication Critical patent/JP6587223B1/ja
Publication of JP2020025073A publication Critical patent/JP2020025073A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】ＲＦ応答性を高めつつ、プラズマ密度の面内均一性を高めることができる静電チャックを提供する。【解決手段】吸着の対象物が載置される第１主面と、前記第１主面とは反対側の第２主面と、を有するセラミック誘電体基板と、セラミック誘電体基板を支持するベースプレートと、セラミック誘電体基板の内部に設けられ、高周波電源と接続される少なくとも１つの第１電極層と、を備え、第１電極層は、ベースプレートからセラミック誘電体基板に向かうＺ軸方向において、第１主面と第２主面との間に設けられ、第１電極層は、第１主面側の第１面と、第１面とは反対側の第２面と、を有し、第２面の表面粗さは、第１面の表面粗さよりも大きいことを特徴とする静電チャック。【選択図】図２

Description

本発明の態様は、一般的に、静電チャックに関する。
エッチング、ＣＶＤ（Chemical Vapor Deposition）、スパッタリング、イオン注入、アッシングなどを行うプラズマ処理チャンバ内では、半導体ウェーハやガラス基板などの処理対象物を吸着保持する手段として、静電チャックが用いられている。静電チャックは、内蔵する電極に静電吸着用電力を印加し、シリコンウェーハ等の基板を静電力によって吸着するものである。
プラズマ処理を行う際には、例えば、チャンバ内の上部に設けられた上部電極と、上部電極よりも下方に設けられた下部電極と、にＲＦ（Radio Frequency）電源（高周波電源）から電圧を印加し、プラズマを発生させる。
従来の静電チャックでは、静電チャックの下部に設けられるベースプレートを下部電極としてプラズマを発生させていた。しかし、適切な周波数を選択してプラズマ密度のウェーハ面内分布の更なる制御が求められる状況では、このような構成でのプラズマ制御には限界がある。
そこで、近年、ベースプレートの上に設けられる誘電体層にプラズマ発生用の下部電極を内蔵させて、プラズマ制御性を高める試みがなされている。しかし、誘電体層に下部電極を内蔵させるだけでは、プラズマ密度の面内均一性を十分に得ることができない場合があるという問題がある。
また、近年、プラズマ密度の面内均一性の向上に加えて、ＲＦ出力の変更などの制御に対する応答性（ＲＦ応答性）をより高めることが求められている。
特開２００８−２７７８４７号公報 特開２０１１−１１９６５４号公報 特開２００４−１０３６４８号公報 特開２０１６−２０１４１１号公報
本発明者らは、高周波電源と接続される電極層をセラミック誘電体基板の内部に設け、さらに、プラズマ密度を高めるために電極層に印加される電源をハイパワー化する場合には特に、電極層の発熱によりチャンバ内環境が変化し、プラズマ密度の面内均一性に悪影響が出るという新たな課題を見出した。
本発明は、かかる課題の認識に基づいてなされたものであり、ＲＦ応答性を高めつつ、プラズマ密度の面内均一性を高めることができる静電チャックを提供することを目的とする。
第１の発明は、吸着の対象物が載置される第１主面と、前記第１主面とは反対側の第２主面と、を有するセラミック誘電体基板と、前記セラミック誘電体基板を支持するベースプレートと、前記セラミック誘電体基板の内部に設けられ、高周波電源と接続される少なくとも１つの第１電極層と、を備え、前記第１電極層は、前記ベースプレートから前記セラミック誘電体基板に向かうＺ軸方向において、前記第１主面と前記第２主面との間に設けられ、前記第１電極層は、前記第１主面側の第１面と、前記第１面とは反対側の第２面と、を有し、前記第２面の表面粗さは、前記第１面の表面粗さよりも大きいことを特徴とする静電チャックである。
この静電チャックによれば、高周波電源と接続される第１電極層をセラミック誘電体基板の内部に設けることで、例えば、静電チャックよりも上方に設けられるプラズマ発生用の上部電極と第１電極層（下部電極）との間の距離を短くすることができる。これにより、例えば、ベースプレートをプラズマ発生用の下部電極とする場合などに比べて、低い電力でプラズマ密度を高めることができる。また、この静電チャックによれば、第２面の表面粗さを第１面の表面粗さよりも大きくすることで、第１電極層の冷却機能を有するベースプレート側の面である第２面とセラミック誘電体基板との接触面積を大きくすることができる。これにより、第１電極層（下部電極）からの放熱性を高めることができ、ＲＦ応答性を高めつつ、プラズマ密度の面内均一性を高めることができる。
第２の発明は、第１の発明において、前記第１電極層は、前記第２面側から給電され、前記第１面と前記第１主面との間の前記Ｚ軸方向に沿う距離は一定であり、前記第１電極層の端部における前記第２面と前記第１面との間の前記Ｚ軸方向に沿う距離は、前記第１電極層の中央部における前記第２面と前記第１面との間の前記Ｚ軸方向に沿う距離よりも小さいことを特徴とする静電チャックである。
この静電チャックによれば、第１面と第１主面との間のＺ軸方向に沿う距離を一定とすることで、プラズマ密度の面内均一性を向上させることができる。
一般に、交流電流が電極を流れる場合には、電流密度が電極表面で高く、表面から離れると低くなる表皮効果と呼ばれる現象が生じる。交流電流の周波数が高くなるほど電流の表面への集中が大きくなることが知られている。本発明では、第１電極層は高周波電源と接続されるため、第１電極層において表皮効果が生じ、高周波電源から印加された交流電流は、第１電極層の表面を伝って流れると考えられる。この静電チャックによれば、第２面側から高周波電源と接続され給電される第１電極層において、第１電極層の端部における第２面と第１面との間のＺ軸方向に沿う距離を、第１電極層の中央部における第２面と第１面との間のＺ軸方向に沿う距離よりも小さくしている。そのため、第２面から第１面までの給電距離を短くすることができる。これにより、ＲＦ出力の変更などの制御に対する応答性（ＲＦ応答性）をより高めることができる。
また、この静電チャックによれば、第１電極層の端部における第２面と第１面との間のＺ軸方向に沿う距離を、第１電極層の中央部における第２面と第１面との間のＺ軸方向に沿う距離よりも小さくすることで、冷却機能を有するベースプレート側に位置する第１電極層の第２面の表面積を相対的に大きくすることができる。これにより、第１電極層をより効果的に放熱させることができ、プラズマ密度の面内均一性をより高めることができる。
第３の発明は、第１または第２の発明において、前記第１電極層は、Ａｇ、Ｐｄ、及びＰｔの少なくともいずれかを含むことを特徴とする静電チャックである。
このように、実施形態に係る静電チャックによれば、例えば、Ａｇ、Ｐｄ、及びＰｔなどの金属を含む第１電極層を用いることができる。
第４の発明は、第１〜第３のいずれか１つの発明において、前記第１電極層は、金属とセラミックスとのサーメットからなることを特徴とする静電チャックである。
この静電チャックによれば、第１電極層をサーメットで形成することで、第１電極層とセラミック誘電体基板との密着性を高めることができるとともに、第１電極層の強度を高めることができる。
第５の発明は、第１〜第４のいずれか１つの発明において、前記第１電極層の中央部における前記第２面と前記第１面との間の前記Ｚ軸方向に沿う距離は、１μｍ以上５００μｍ以下であることを特徴とする静電チャックである。
この静電チャックによれば、第１電極層の中央部における第２面と第１面との間のＺ軸方向に沿う距離（中央部における第１電極層の厚さ）をこの範囲とすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性をさらに高めるとともに、ＲＦ応答性の低下を抑制することができる。
第６の発明は、第５の発明において、前記第１電極層の中央部における前記第２面と前記第１面との間の前記Ｚ軸方向に沿う距離は、１０μｍ以上１００μｍ以下であることを特徴とする静電チャックである。
この静電チャックによれば、第１電極層の中央部における第２面と第１面との間のＺ軸方向に沿う距離（中央部における第１電極層の厚さ）をこの範囲とすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性をより一層高めるとともに、ＲＦ応答性の低下を抑制することができる。
第７の発明は、第１〜第６のいずれか１つの発明において、前記セラミック誘電体基板は、酸化アルミニウムを含み、前記セラミック誘電体基板における前記酸化アルミニウムの濃度は、９０質量％以上であることを特徴とする静電チャックである。
この静電チャックによれば、高純度の酸化アルミニウムを用いることで、セラミック誘電体基板の耐プラズマ性を向上させることができる。
第８の発明は、第１〜第７のいずれか１つの発明において、前記セラミック誘電体基板の内部に設けられ、吸着用電源と接続される少なくとも１つの第２電極層をさらに備え、前記第２電極層は、前記Ｚ軸方向において、前記第１電極層と前記第１主面との間に設けられることを特徴とする静電チャックである。
このように、実施形態に係る静電チャックによれば、プラズマを発生させるための下部電極である第１電極層とは別に、対象物を吸着させるための吸着電極である第２電極層を設けることができる。
第９の発明は、第８の発明において、前記第１電極層の前記第１面の面積の合計は、前記第２電極層の前記第１主面側の面の面積の合計よりも大きいことを特徴とする静電チャックである。
この静電チャックによれば、第１電極層の第１面の面積の合計を、第２電極層の第１主面側の面の面積の合計よりも大きくすることで、プラズマ密度の面内均一性をさらに高めることができる。
第１０の発明は、第８または第９の発明において、前記第１電極層の厚さは、前記第２電極層の厚さよりも大きいことを特徴とする静電チャックである。
この静電チャックによれば、第１電極層の厚さを、第２電極層の厚さよりも大きくすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性をさらに高めることができる。
第１１の発明は、第８〜第１０のいずれか１つの発明において、前記Ｚ軸方向において、前記第１電極層の一部は、前記第２電極層と重ならないことを特徴とする静電チャックである。
この静電チャックによれば、Ｚ軸方向において、第１電極層の一部が第２電極層と重ならないようにすることで、プラズマ密度の面内均一性をさらに高めることができる。
第１２の発明は、第８〜第１１のいずれか１つの発明において、前記第１電極層は、金属とセラミックスとを含み、前記第２電極層は、金属とセラミックスとを含み、前記第１電極層に含まれる前記金属の体積と前記セラミックスの体積との合計に対する前記金属の体積の割合は、前記第２電極層に含まれる前記金属の体積と前記セラミックスの体積との合計に対する前記金属の体積の割合よりも大きいことを特徴とする静電チャックである。
この静電チャックによれば、第１電極層に含まれる金属の割合を第２電極層に含まれる金属の割合よりも大きくすることで、例えば、高周波電源から電圧が印加される第１電極層の電気抵抗をより小さくすることができ、プラズマ密度の面内均一性及びＲＦ応答性を高めることができる。
第１３の発明は、第８〜第１１のいずれか１つの発明において、前記第１電極層は、金属とセラミックスとを含み、前記第２電極層は、金属とセラミックスとを含み、前記第１電極層に含まれる前記金属の体積は、前記第２電極層に含まれる前記金属の体積よりも大きいことを特徴とする静電チャックである。
この静電チャックによれば、第１電極層に含まれる金属の体積を第２電極層に含まれる金属の体積よりも大きくすることで、例えば、高周波電源から電圧が印加される第１電極層の電気抵抗をより小さくすることができ、プラズマ密度の面内均一性及びＲＦ応答性を高めることができる。
第１４の発明は、第８〜第１３のいずれか１つの発明において、前記第１電極層と前記第２電極層との間の前記Ｚ軸方向に沿う距離は、前記第１主面と前記第２電極層との間の前記Ｚ軸方向に沿う距離よりも大きいことを特徴とする静電チャックである。
この静電チャックによれば、第１電極層と第２電極層との間のＺ軸に沿う距離を第１主面と第２電極層との間のＺ軸に沿う距離よりも大きくすることで、高周波電源から電圧が印加された場合でも第１電極層と第２電極層との間の短絡や絶縁破壊などの不具合の発生をより効果的に抑制することができる。
第１５の発明は、第１〜第７のいずれか１つの発明において、前記第１電極層は、吸着用電源と接続されることを特徴とする静電チャックである。
このように、実施形態に係る静電チャックによれば、ＲＦ応答性を高めつつ、プラズマを発生させるための下部電極である電極層を、対象物を吸着させるための吸着電極としても使用することができる。
第１６の発明は、第２の発明において、前記端部の幅は、前記第１電極層の前記中央部における前記第２面と前記第１面との間の前記Ｚ軸方向に沿う距離よりも大きいことを特徴とする静電チャックである。
この静電チャックによれば、第１電極層の端部の幅を第１電極層の中央部における第２面と第１面との間のＺ軸方向に沿う距離（すなわち、第１電極層の中央部における厚さ）よりも大きくすることで、給電距離を短くすることができる。これにより、ＲＦ出力の変更などの制御に対する応答性（ＲＦ応答性）をより高めることができる。
本発明の態様によれば、プラズマ密度の面内均一性を高めることができる静電チャックが提供される。
実施形態に係る静電チャックを模式的に表す断面図である。 実施形態に係る静電チャックの一部を拡大して模式的に表す断面図である。 図３（ａ）〜図３（ｃ）は、実施形態に係る静電チャックの第１電極層の変形例を模式的に表す断面図である。 図４（ａ）及び図４（ｂ）は、実施形態に係る静電チャックの一部を模式的に表す平面図である。 図５（ａ）及び図５（ｂ）は、実施形態に係る静電チャックの一部を模式的に表す平面図である。 図６（ａ）及び図６（ｂ）は、実施形態に係る静電チャックの一部を模式的に表す平面図である。 実施形態に係る静電チャックを備えたウェーハ処理装置を模式的に表す断面図である。 実施形態に係る別の静電チャックを模式的に表す断面図である。 実施形態に係る別の静電チャックの一部を拡大して模式的に表す断面図である。 図１０（ａ）及び図１０（ｂ）は、実施形態に係る別の静電チャックの一部を模式的に表す平面図である。 実施形態に係る別の静電チャックを備えたウェーハ処理装置を模式的に表す断面図である。 図１２（ａ）〜図１２（ｄ）は、実施形態に係る第１電極層の端部を拡大して模式的に表す断面図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施形態に係る静電チャックを例示する模式的断面図である。
図１に表したように、静電チャック１００は、セラミック誘電体基板１０と、第１電極層１１と、ベースプレート５０と、を備える。
セラミック誘電体基板１０は、例えば焼結セラミックによる平板状の基材である。例えば、セラミック誘電体基板１０は、酸化アルミニウム（アルミナ：Ａｌ２Ｏ３）を含む。例えば、セラミック誘電体基板１０は、高純度の酸化アルミニウムで形成される。セラミック誘電体基板１０における酸化アルミニウムの濃度は、例えば、９０質量パーセント（ｍａｓｓ％）以上１００ｍａｓｓ％以下、好ましくは、９５質量パーセント（ｍａｓｓ％）以上１００ｍａｓｓ％以下、より好ましくは、９９質量パーセント（ｍａｓｓ％）以上１００ｍａｓｓ％以下である。高純度の酸化アルミニウムを用いることで、セラミック誘電体基板１０の耐プラズマ性を向上させることができる。なお、酸化アルミニウムの濃度は、蛍光Ｘ線分析などにより測定することができる。
セラミック誘電体基板１０は、第１主面１０ａと、第２主面１０ｂと、を有する。第１主面１０ａは、吸着の対象物Ｗが載置される面である。第２主面１０ｂは、第１主面１０ａとは反対側の面である。吸着の対象物Ｗは、例えば、シリコンウェーハなどの半導体基板である。
なお、本願明細書において、ベースプレート５０からセラミック誘電体基板１０に向かう方向をＺ軸方向とする。Ｚ軸方向は、例えば、各図に例示する通り、第１主面１０ａと第２主面１０ｂとを結ぶ方向である。Ｚ軸方向は、例えば、第１主面１０ａ及び第２主面１０ｂに対して略垂直な方向である。Ｚ軸方向と直交する方向の１つをＸ軸方向、Ｚ軸方向及びＸ軸方向に直交する方向をＹ軸方向ということにする。本願明細書において、「面内」とは、例えばＸ−Ｙ平面内である。
セラミック誘電体基板１０の内部には、第１電極層１１が設けられる。第１電極層１１は、第１主面１０ａと、第２主面１０ｂと、の間に設けられる。すなわち、第１電極層１１は、セラミック誘電体基板１０の中に挿入されるように設けられる。第１電極層１１は、例えば、セラミック誘電体基板１０に一体焼結されることで内蔵されてもよい。
このように、第１電極層１１をセラミック誘電体基板１０の内部に設けることで、静電チャック１００よりも上方に設けられる上部電極（図７の上部電極５１０）と第１電極層１１（下部電極）との間の距離を短くすることができる。これにより、例えば、ベースプレート５０を下部電極とする場合などに比べて、低い電力でプラズマ密度を高めることができる。換言すれば、高いプラズマ密度を得るために必要となる電力を低減させることができる。
第１電極層１１の形状は、セラミック誘電体基板１０の第１主面１０ａ及び第２主面１０ｂに沿った薄膜状である。第１電極層１１の断面形状については、後述する。
第１電極層１１は、高周波電源（図７の高周波電源５０４）と接続される。上部電極（図７の上部電極５１０）及び第１電極層１１に高周波電源から電圧（高周波電圧）が印加されることで、処理容器５０１内部においてプラズマが発生する。第１電極層１１は、換言すれば、プラズマを発生させるための下部電極である。高周波電源は、高周波のＡＣ（交流）電流を第１電極層１１に供給する。ここでいう「高周波」は、例えば、２００ｋＨｚ以上である。
第１電極層１１は、例えば、金属製である。第１電極層１１は、例えば、Ａｇ、Ｐｄ、及びＰｔの少なくともいずれかを含む。第１電極層１１は、例えば、金属とセラミックスとを含んでいてもよい。第１電極層１１は、例えば、金属とセラミックスとのサーメットからなるものであってもよい。サーメットは、金属とセラミックス（酸化物、炭化物など）とを含む複合材料である。第１電極層１１をサーメットで形成することで、第１電極層１１とセラミック誘電体基板１０との密着性を高めることができる。また、第１電極層１１の強度を高めることができる。
サーメットに含まれる金属は、例えば、Ａｇ、Ｐｄ、及びＰｔの少なくともいずれかを含む。また、サーメットに含まれるセラミックスは、例えば、セラミック誘電体基板１０に含まれるセラミックスと同じ元素を含む。第１電極層１１を、セラミック誘電体基板１０に含まれるセラミックスと同じ元素を含むセラミックスのサーメットで形成することで、第１電極層１１の熱膨張率とセラミック誘電体基板１０の熱膨張率との差を小さくすることができる。これにより、第１電極層１１とセラミック誘電体基板１０との密着性を高め、剥離等の不具合を抑制できる。なお、サーメットに含まれるセラミックスは、セラミック誘電体基板１０に含まれるセラミックスとは異なる元素を含んでもよい。
また、この例では、第１電極層１１は、吸着用電源（図７の吸着用電源５０５）と接続される。静電チャック１００は、吸着用電源から第１電極層１１に電圧（吸着用電圧）を印加することによって、第１電極層１１の第１主面１０ａ側に電荷を発生させ、静電力によって対象物Ｗを吸着保持する。換言すれば、第１電極層１１は、対象物Ｗを吸着させるための吸着電極である。実施形態によれば、このように、プラズマを発生させるための下部電極である第１電極層１１を、対象物を吸着させるための吸着電極としても使用することができる。吸着用電源は、直流（ＤＣ）電流またはＡＣ電流を第１電極層１１に供給する。吸着用電源は、例えば、ＤＣ電源である。吸着用電源は、例えば、ＡＣ電源であってもよい。
第１電極層１１には、セラミック誘電体基板１０の第２主面１０ｂ側に延びる接続部２０が設けられている。接続部２０は、例えば、第１電極層１１と導通するビア（中実型）やビアホール（中空型）である。接続部２０は、ロウ付けなどの適切な方法によって接続された金属端子でもよい。
ベースプレート５０は、セラミック誘電体基板１０を支持する部材である。セラミック誘電体基板１０は、接着部材６０によってベースプレート５０の上に固定される。接着部材６０としては、例えばシリコーン接着剤が用いられる。
ベースプレート５０は、例えば、アルミニウムなどの金属製である。ベースプレート５０は、例えば、セラミック製であってもよい。ベースプレート５０は、例えば、上部５０ａと下部５０ｂとに分けられており、上部５０ａと下部５０ｂとの間に連通路５５が設けられている。連通路５５の一端側は、入力路５１に接続され、連通路５５の他端側は、出力路５２に接続される。
ベースプレート５０は、静電チャック１００の温度調整を行う役目も果たす。例えば、静電チャック１００を冷却する場合には、入力路５１からヘリウムガスなどの冷却媒体を流入し、連通路５５を通過させ、出力路５２から流出させる。これにより、冷却媒体によってベースプレート５０の熱を吸収し、その上に取り付けられたセラミック誘電体基板１０を冷却することができる。一方、静電チャック１００を保温する場合には、連通路５５内に保温媒体を入れることも可能である。セラミック誘電体基板１０やベースプレート５０に発熱体を内蔵させることも可能である。ベースプレート５０やセラミック誘電体基板１０の温度を調整することで、静電チャック１００によって吸着保持される対象物Ｗの温度を調整することができる。
この例では、セラミック誘電体基板１０の第１主面１０ａ側に、溝１４が設けられている。溝１４は、第１主面１０ａから第２主面１０ｂに向かう方向（Ｚ軸方向）に窪み、Ｘ−Ｙ平面内において連続して延びている。溝１４が設けられていない部分を凸部１３とすると、対象物Ｗは、凸部１３に載置される。第１主面１０ａは、対象物Ｗの裏面と接する面である。すなわち、第１主面１０ａは、凸部１３の上面を含む平面である。静電チャック１００に載置された対象物Ｗの裏面と溝１４との間に空間が形成される。
セラミック誘電体基板１０は、溝１４と接続された貫通孔１５を有する。貫通孔１５は、第２主面１０ｂから第１主面１０ａにかけて設けられる。すなわち、貫通孔１５は、第２主面１０ｂから第１主面１０ａまでＺ軸方向に延び、セラミック誘電体基板１０を貫通する。
凸部１３の高さ（溝１４の深さ）、凸部１３及び溝１４の面積比率、形状等を適宜選択することで、対象物Ｗの温度や対象物Ｗに付着するパーティクルを好ましい状態にコントロールすることができる。
ベースプレート５０には、ガス導入路５３が設けられる。ガス導入路５３は、例えば、ベースプレート５０を貫通するように設けられる。ガス導入路５３は、ベースプレート５０を貫通せず、他のガス導入路５３の途中から分岐してセラミック誘電体基板１０側まで設けられていてもよい。また、ガス導入路５３は、ベースプレート５０の複数箇所に設けられてもよい。
ガス導入路５３は、貫通孔１５と連通する。すなわち、ガス導入路５３に流入した伝達ガス（ヘリウム（Ｈｅ）等）は、ガス導入路５３を通過した後に、貫通孔１５に流入する。
貫通孔１５に流入した伝達ガスは、貫通孔１５を通過した後に、対象物Ｗと溝１４との間に設けられた空間に流入する。これにより、対象物Ｗを伝達ガスによって直接冷却することができる。
図２は、実施形態に係る静電チャックの一部を拡大して模式的に表す断面図である。
図３（ａ）〜図３（ｃ）は、実施形態に係る静電チャックの第１電極層の変形例を模式的に表す断面図である。
図２は、図１に示す領域Ｒ１を拡大して示す。
図２に表したように、第１電極層１１は、第１面１１ａと、第２面１１ｂと、を有する。第１面１１ａは、第１主面１０ａ側の面である。第２面１１ｂは、第１面１１ａとは反対側の面である。第１面１１ａは、換言すれば、第１主面１０ａと対向する面である。第２面１１ｂは、換言すれば、第２主面１０ｂと対向する面である。
第１電極層１１において、第２面１１ｂの表面粗さＲａ２は、第１面１１ａの表面粗さＲａ１よりも大きい。なお、本願明細書において、表面粗さは、例えば、算術平均粗さ（Ｒａ）を意味し、下記の方法で算出することが可能である。
静電チャック１００から第１電極層１１を含めるように切り出し、樹脂埋めしたものを研磨した後、ＳＥＭ（Scanning Electron Microscope）を用い観察する。１００〜１０００倍で撮影したＳＥＭ画像からＪＩＳ Ｂ ０６０１：２０１３に準拠した方法にて、算術平均粗さＲａを算出する。なお、第１面１１ａの表面粗さＲａ１は、第１電極層１１の第１面１１ａとセラミック誘電体基板１０またはボイド（空孔）との界面をなぞった輪郭曲線を用いて算出する。第２面１１ｂの表面粗さＲａ２は、第１電極層１１の第２面１１ｂとセラミック誘電体基板１０またはボイド（空孔）との界面をなぞった輪郭曲線を用いて算出する。
本発明者らは、高周波電源と接続される第１電極層１１をセラミック誘電体基板１０の内部に設け、さらに、プラズマ密度を高めるために第１電極層１１に印加される高周波電源をハイパワー化する場合には特に、第１電極層１１が発熱して、チャンバ（図８の処理容器５０１）内環境が変化し、プラズマ密度の面内均一性に悪影響が出るという新たな課題を見出した。
これに対し、実施形態によれば、第２面１１ｂの表面粗さＲａ２を第１面１１ａの表面粗さＲａ１よりも大きくすることで、第１電極層１１の冷却機能を有するベースプレート５０側の面である第２面１１ｂとセラミック誘電体基板１０との接触面積を大きくすることができる。これにより、第１電極層１１（下部電極）からの放熱性を高めることができ、プラズマ密度の面内均一性を高めることができる。
第１面１１ａの表面粗さＲａ１は、例えば、０．１μｍ以上１０μｍ以下である。第２面１１ｂの表面粗さＲａ２は、例えば、０．２μｍ以上２０μｍ以下である。
実施形態において、第１面１１ａと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１は、例えば、一定である。距離Ｄ１は、換言すれば、第１主面１０ａから第１電極層１１の上面（第１面１１ａ）までの距離である。ここで、「一定」とは、例えば第１面１１ａのうねりなどを含むことができる。例えば、静電チャック１００の断面を走査型電子顕微鏡（ＳＥＭ）等で低倍率（例えば１００倍程度）で観察したときに、距離Ｄ１が概ね一定であればよい。例えば、第１電極層１１の中央部１１ｃにおける距離Ｄ１ｃと第１電極層１１の端部１１ｄにおける距離Ｄ１ｄとの差は０±１５０μｍである。距離Ｄ１（距離Ｄ１ｃ及び距離Ｄ１ｄ）は、例えば、３００μｍ程度である。第１面１１ａは、例えば、第１主面１０ａに対して、平行な面である。
図２に表したように、第１電極層１１の端部（end portion）１１ｄは、第１電極層１１のＸ−Ｙ平面における縁部（edge）１１ｅを含む領域である。第１電極層１１の縁部１１ｅとは、第１面１１ａに位置し、Ｚ軸方向からみたときの第１電極層１１とセラミック誘電体基板１０との界面を指す。第１電極層１１の中央部１１ｃは、Ｘ−Ｙ平面において、２つの端部１１ｄの間に位置する領域である。第１電極層１１の中央部１１ｃ及び端部１１ｄについては、後述する。
このように、第１面１１ａと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１を一定とすることで、上部電極（図７の上部電極５１０）と第１電極層１１（下部電極）との間の距離を一定とすることができる。これにより、例えば、第１面１１ａと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１が一定でない場合などに比べて、プラズマ密度の面内均一性を向上させることができる。例えば、第１電極層１１の断面形状が上に凸である場合など、端部１１ｄにおける第１面１１ａと第１主面１０ａとの間のＺ軸方向に沿う距離が、中央部１１ｃにおける第１面１１ａと第１主面１０ａとの間のＺ軸方向に沿う距離とは異なる場合に比べて、プラズマ密度の面内均一性を向上させることができる。
第１電極層１１の端部１１ｄにおける第２面１１ｂと第１面１１ａとの間のＺ軸方向に沿う距離Ｄ２ｄは、例えば、第１電極層１１の中央部１１ｃにおける第２面１１ｂと第１面１１ａとの間のＺ軸方向に沿う距離Ｄ２ｃと実質的に同じである。距離Ｄ２ｃは、換言すれば、中央部１１ｃにおける第１電極層１１の厚さである。距離Ｄ２ｄは、換言すれば、端部１１ｄにおける第１電極層１１の厚さである。つまり、端部１１ｄにおける第１電極層１１の厚さは、中央部１１ｃにおける第１電極層１１の厚さと実質的に同じである。第１電極層１１の厚さは、例えば、一定である。
第１電極層１１の断面形状は、これに限定されない。図３（ａ）〜図３（ｃ）に表したように、第１電極層１１の断面形状は、好ましくは、下に凸である。より具体的には、第１電極層１１の端部１１ｄにおける第２面１１ｂと第１面１１ａとの間のＺ軸方向に沿う距離Ｄ２ｄは、第１電極層１１の中央部１１ｃにおける第２面１１ｂと第１面１１ａとの間のＺ軸方向に沿う距離Ｄ２ｃよりも小さい。つまり、これらの例では、端部１１ｄにおける第１電極層１１の厚さは、中央部１１ｃにおける第１電極層１１の厚さよりも小さい。例えば、第１電極層１１の厚さは、中央部１１ｃから端部１１ｄに向かうにつれて小さくなる。第１電極層１１は、第２面１１ｂ側に凸の形状である。
距離Ｄ２ｃは、例えば、１μｍ以上５００μｍ以下、好ましくは、１０μｍ以上１００μｍ以下、より好ましくは、２０μｍ以上７０μｍ以下である。中央部１１ｃにおける第１電極層１１の厚さ（距離Ｄ２ｃ）をこの範囲とすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性をさらに高めることができる。距離Ｄ２ｃは、例えば、第１電極層１１の断面ＳＥＭ（Scanning Electron Microscope）画像における中央部１１ｃにおける３点の厚さの平均値として求めることができる。本願明細書においては、この平均値を距離Ｄ２ｃと定義する。
第１電極層１１には、第２面１１ｂ側から高周波電流が給電される。通常、ＡＣ電流が電極層を流れるときには、電流密度が電極層の表面で高く、表面から離れると低くなる表皮効果が生じる。また、流れるＡＣ電流が高周波であるほど、電流の表面集中は顕著となる。つまり、第２面１１ｂ側から第１電極層１１に流れ込む高周波のＡＣ電流は、第１電極層１１の第２面１１ｂを伝って第１面１１ａに流れ込むこととなる。
実施形態においては、第１電極層１１の端部１１ｄにおける第２面１１ｂと第１面１１ａとの間のＺ軸方向に沿う距離Ｄ２ｄを、第１電極層１１の中央部１１ｃにおける第２面１１ｂと第１面１１ａとの間のＺ軸方向に沿う距離Ｄ２ｃよりも小さくすることで、給電される第２面１１ｂから第１面１１ａまでの給電距離を短くすることができる。これにより、ＲＦ出力の変更などの制御に対する応答性（ＲＦ応答性）をより高めることができる。
また、実施形態によれば、第１電極層１１の端部１１ｄにおける第２面１１ｂと第１面１１ａとの間のＺ軸方向に沿う距離Ｄ２ｄを、第１電極層１１の中央部１１ｃにおける第２面１１ｂと第１面１１ａとの間のＺ軸方向に沿う距離Ｄ２ｃよりも小さくする。例えば、第１電極層１１を第２面１１ｂ側（すなわち、ベースプレート５０側）に凸の形状とすることで、第１電極層１１の冷却機能を有するベースプレート５０側の面である第２面１１ｂの表面積を相対的に大きくすることができる。これにより、第１電極層１１をより効果的に放熱させることができ、プラズマ密度の面内均一性をより高めることができる。
なお、図３（ａ）の例では、中央部１１ｃにおいて、第１電極層１１の厚さは、略一定である。換言すれば、中央部１１ｃにおいて、第２面１１ｂは、第１面１１ａに対して、略平行である。一方、端部１１ｄにおいて、第１電極層１１の厚さは、中央部１１ｃ側から縁部１１ｅに向かって小さくなる。換言すれば、端部１１ｄにおいて、第２面１１ｂは、中央部１１ｃ側から縁部１１ｅに向かって上方に傾斜する傾斜面を有する。この例では、傾斜面は、平面状である。傾斜面は、図３（ｂ）に表したように、曲面状であってもよい。
また、例えば、図３（ｃ）に表したように、第２面１１ｂは、第２面１１ｂのＸ−Ｙ平面における中心から縁部１１ｅに向かって上方に傾斜する傾斜面を有していてもよい。換言すれば、中央部１１ｃにおいて、第１電極層１１の厚さは、一定でなくてもよい。換言すれば、中央部１１ｃにおいて、第２面１１ｂは、第１面１１ａに対して、平行でなくてもよい。また、このとき、傾斜面は、図３（ｃ）に表したように、曲面状であってもよい。
図４（ａ）、図４（ｂ）、図５（ａ）、図５（ｂ）、図６（ａ）、及び図６（ｂ）は、実施形態に係る静電チャックの一部を模式的に表す平面図である。
これらの図は、静電チャック１００において、セラミック誘電体基板１０のうち第１電極層１１（第２面１１ｂ）よりもベースプレート５０側（下側）に位置する部分、及び、ベースプレート５０などを省略した状態で、第２面１１ｂ側（下側）から第１電極層１１を見た平面図である。
図４（ａ）、図４（ｂ）、図５（ａ）、図５（ｂ）、図６（ａ）、及び図６（ｂ）に表したように、静電チャック１００には、例えば、Ｘ−Ｙ平面に沿って拡がる少なくとも１つの第１電極層１１が設けられる。第１電極層１１の数は、例えば、図４（ａ）及び図４（ｂ）に表したように１つでもよいし、図５（ａ）及び図５（ｂ）に表したように２つでもよいし、図６（ａ）及び図６（ｂ）に表したように３つ以上（この例では、４つ）でもよい。複数の第１電極層１１が設けられる場合、第１電極層１１のそれぞれは、例えば、同一平面上に位置してもよいし、Ｚ軸方向において異なる平面上に位置してもよい。
図４（ａ）及び図４（ｂ）に示した例では、Ｚ軸方向に沿って見たときに円形である第１電極層１１が、例えば、第１電極層１１の中心とセラミック誘電体基板１０の中心とが重なるように配置されている。第１電極層１１の縁部１１ｅは、例えば、セラミック誘電体基板１０の縁部に対して同心円状である。この例において、第１電極層１１の端部１１ｄは、セラミック誘電体基板１０の外周側に環状に配置される。
図５（ａ）及び図５（ｂ）に示した例では、例えば、内側の第１電極層１１Ａと外側の第１電極層１１Ｂとが同心円状に設けられている。内側の第１電極層１１Ａは、例えば、Ｚ軸方向に沿って見たときに円形である。外側の第１電極層１１Ｂは、例えば、Ｚ軸方向に沿って見たときに内側の第１電極層１１Ａを囲む円環形である。内側の第１電極層１１Ａ及び外側の第１電極層１１Ｂのそれぞれは、例えば、内側の第１電極層１１Ａの中心とセラミック誘電体基板１０の中心とが重なる同心円状に配置される。この例において、外側の第１電極層１１Ｂの端部１１ｄは、セラミック誘電体基板１０の中心側、及び、セラミック誘電体基板１０の外周側に、それぞれ環状に配置される。また、内側の第１電極層１１Ａの端部１１ｄは、セラミック誘電体基板の外周側に環状に配置される。なお、第１電極層１１の数は、２つに限定されず、３つ以上の第１電極層１１が、同心円状に配置されてもよい。
図６（ａ）及び図６（ｂ）に示した例では、Ｚ軸方向に沿って見たときに円形である複数の第１電極層１１が、それぞれ、例えば、セラミック誘電体基板１０の中心に対して、点対称となる位置に配置されている。なお、第１電極層１１の１つが、この第１電極層１１の中心とセラミック誘電体基板１０の中心とが重なるように配置されてもよい。換言すれば、第１電極層１１の１つが、セラミック誘電体基板１０の中央に配置されてもよい。この例において、各第１電極層１１の端部１１ｄは、各第１電極層１１の外周側に環状に配置される。
また、図４（ｂ）、図５（ｂ）、及び図６（ｂ）に表したように、第１電極層１１には、Ｚ軸方向において第１電極層１１を貫通する孔１１ｐが設けられてもよい。孔１１ｐが設けられる場合、孔１１ｐの外周付近にも端部１１ｄが配置される。
実施形態においては、これら端部１１ｄのいずれの箇所においても、端部１１ｄにおける第１面１１ａと第２面１１ｂとの間の距離Ｄ２ｄと、中央部１１ｃにおける第１面１１ａと第２面１１ｂとの間の距離Ｄ２ｃとの関係がＤ２ｄ＜Ｄ２ｃを満たしていてもよい。一方で、本発明の効果を奏す範囲において、Ｄ２ｄ＜Ｄ２ｃを満たさない箇所を含むことを排除しない。換言すれば、実施形態においては、上記のような端部１１ｄの少なくとも一部において、Ｄ２ｄ＜Ｄ２ｃが満たされていることが好ましい。例えば、端部１１ｄのうち、Ｄ２ｄ＜Ｄ２ｃを満たす箇所が多いと、ＲＦ応答性をさらに高めることができる。
上述のように、第１電極層１１の中央部１１ｃは、Ｘ−Ｙ平面において、２つの端部１１ｄの間に位置する領域である。例えば、第１電極層１１において、端部１１ｄ以外のすべての領域を中央部１１ｃとみなしてもよい。換言すれば、第１電極層１１において、例えば、縁部１１ｅの近傍を端部１１ｄとし、それ以外を中央部１１ｃとみなすことができる。
以下、第１電極層１１が内部に設けられたセラミック誘電体基板１０の作製方法について説明する。
第１電極層１１が内部に設けられたセラミック誘電体基板１０は、例えば、第１主面１０ａ側を下にした状態で各層を積層して、積層体を焼結することで作製することができる。より具体的には、例えば、第１主面１０ａを含むセラミックス層となる第１層の上に、第１電極層１１を積層させる。第１電極層１１の上に、第２主面１０ｂを含むセラミックス層となる第２層を積層させる。そして、この積層体を焼結させる。
第１電極層１１は、例えば、スクリーン印刷、ペーストの塗布（スピンコート、コーター、インクジェット、ディスペンサーなど）及び蒸着などにより形成される。例えば、第１主面１０ａを下にした状態で、複数回に分けて各層を積層させて第１電極層１１を形成することができる。このとき、例えば積層条件の調整などにより、第１電極層１１の第２面１１ｂの表面粗さＲａ２と第１面１１ａの表面粗さＲａ１との関係がＲａ１＜Ｒａ２を満たすようにすることができる。
図７は、実施形態に係る静電チャックを備えたウェーハ処理装置を模式的に表す断面図である。
図７に表したように、ウェーハ処理装置５００は、処理容器５０１と、高周波電源５０４と、吸着用電源５０５と、上部電極５１０と、静電チャック１００と、を備えている。処理容器５０１の天井には、処理ガスを内部に導入するための処理ガス導入口５０２、及び、上部電極５１０が設けられている。処理容器５０１の底板には、内部を減圧排気するための排気口５０３が設けられている。静電チャック１００は、処理容器５０１の内部において、上部電極５１０の下に配置されている。静電チャック１００の第１電極層１１及び上部電極５１０は、高周波電源５０４と接続されている。また、この例では、静電チャック１００の第１電極層１１は、吸着用電源５０５と接続されている。
第１電極層１１と上部電極５１０とは、互いに所定の間隔を隔てて略平行に設けられている。より具体的には、第１電極層１１の第１面１１ａは、上部電極５１０の下面５１０ａに対して略平行である。また、セラミック誘電体基板１０の第１主面１０ａは、上部電極５１０の下面５１０ａに対して略平行である。対象物Ｗは、第１電極層１１と上部電極５１０との間に位置する第１主面１０ａに載置される。
高周波電源５０４から第１電極層１１及び上部電極５１０に電圧（高周波電圧）が印加されると、高周波放電が起こり処理容器５０１内に導入された処理ガスがプラズマにより励起、活性化されて、対象物Ｗが処理される。
吸着用電源５０５から第１電極層１１に電圧（吸着用電圧）が印加されると、第１電極層１１の第１主面１０ａ側に電荷が発生し、静電力によって対象物Ｗが静電チャック１００に吸着保持される。
図８は、実施形態に係る別の静電チャックを模式的に表す断面図である。
図９は、実施形態に係る別の静電チャックの一部を拡大して模式的に表す断面図である。
図９は、図８に示す領域Ｒ２を拡大して示す。
図８及び図９に表したように、静電チャック１００Ａにおいて、セラミック誘電体基板１０の内部には、第１電極層１１に加えて、第２電極層１２が設けられる。第２電極層１２は、Ｚ軸方向において、第１主面１０ａと第１電極層１１との間に位置する。換言すれば、第１電極層１１は、Ｚ軸方向において、第２電極層１２と第２主面１０ｂとの間に位置する。第２電極層１２は、例えば、セラミック誘電体基板１０に一体焼結される。
第２電極層１２の形状は、セラミック誘電体基板１０の第１主面１０ａ及び第２主面１０ｂに沿った薄膜状である。第２電極層１２は、例えば、金属製である。第２電極層１２は、例えば、Ａｇ、Ｐｄ、Ｐｔ、Ｍｏ、及びＷの少なくともいずれかを含む。第２電極層１２は、例えば、金属とセラミックスとを含んでいてもよい。
第１電極層１１が金属とセラミックスとを含み、第２電極層１２が金属とセラミックスとを含む場合、第１電極層１１に含まれる金属の体積とセラミックスの体積との合計に対する金属の体積の割合は、第２電極層１２に含まれる金属の体積とセラミックスの体積との合計に対する金属の体積の割合よりも大きいことが好ましい。
このように、第１電極層１１に含まれる金属の割合を第２電極層１２に含まれる金属の割合よりも大きくすることで、例えば、高周波電源から電圧が印加される第１電極層１１の電気抵抗をより小さくすることができ、プラズマ密度の面内均一性及びＲＦ応答性を高めることができる。
実施形態において、金属の体積とセラミックスの体積との合計に対する金属の体積の割合は、ＳＥＭ−ＥＤＸ（Energy Dispersive X-ray Spectroscopy）により第１電極層１１及び第２電極層１２の断面を観察し、画像解析により求めることができる。より具体的には、第１電極層１１及び第２電極層１２の断面ＳＥＭ−ＥＤＸ画像を取得し、ＥＤＸ成分分析によってセラミックスと金属とに分類し、セラミックスと金属との面積比率を画像解析により求めることで、金属の体積とセラミックスの体積との合計に対する金属の体積の割合を算出することができる。
第１電極層１１が金属とセラミックスとを含み、第２電極層１２が金属とセラミックスとを含む場合、第１電極層１１に含まれる金属の体積は、第２電極層１２に含まれる金属の体積よりも大きいことも好ましい。
このように、第１電極層１１に含まれる金属の体積を第２電極層１２に含まれる金属の体積よりも大きくすることで、例えば、高周波電源から電圧が印加される第１電極層１１の電気抵抗をより小さくすることができ、プラズマ密度の面内均一性及びＲＦ応答性を高めることができる。
第２電極層１２は、吸着用電源（図１１の吸着用電源５０５）と接続される。静電チャック１００Ａは、吸着用電源から第２電極層１２に電圧（吸着用電圧）を印加することによって、第２電極層１２の第１主面１０ａ側に電荷を発生させ、静電力によって対象物Ｗを吸着保持する。換言すれば、第２電極層１２は、対象物Ｗを吸着させるための吸着電極である。吸着用電源は、直流（ＤＣ）電流またはＡＣ電流を第２電極層１２に供給する。このように、実施形態によれば、プラズマを発生させるための下部電極である第１電極層１１とは別に、対象物を吸着させるための吸着電極である第２電極層１２を設けることができる。
この例では、第２電極層１２には、セラミック誘電体基板１０の第２主面１０ｂ側に延びる接続部２０が設けられている。接続部２０は、例えば、第２電極層１２と導通するビア（中実型）やビアホール（中空型）である。接続部２０は、ロウ付けなどの適切な方法によって接続された金属端子でもよい。
図９に表したように、第２電極層１２は、第１主面１０ａ側の第３面１２ａと、第３面１２ａとは反対側の第４面１２ｂと、を有する。第４面１２ｂは、換言すれば、第１電極層１１と対向する面である。第４面１２ｂは、換言すれば、第１電極層１１の第１面１１ａと対向する面である。
第３面１２ａは、第１主面１０ａに対して、平行な面であってもよい。第３面１２ａと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ３は、例えば一定である。距離Ｄ３は、換言すれば、第１主面１０ａから第２電極層１２の上面（第３面１２ａ）までの距離である。
第４面１２ｂは、第３面１２ａに対して、平行な面であることも好ましい。第４面１２ｂは、第１主面１０ａに対して、平行な面であることも好ましい。より具体的には、第４面１２ｂと第３面１２ａとの間のＺ軸方向に沿う距離Ｄ４は、一定であることも好ましい。距離Ｄ４は、換言すれば、第２電極層１２の厚さである。第２電極層１２の平均厚さは、例えば、第２電極層１２の断面ＳＥＭ画像における３点の厚さの平均値として求めることができる。
第１電極層１１の平均厚さは、例えば、第２電極層１２の平均厚さよりも大きい。第１電極層１１の平均厚さを、第２電極層１２の平均厚さよりも大きくすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性をさらに高めることができる。
第１電極層１１と第２電極層１２との間のＺ軸方向に沿う距離（すなわち、第１面１１ａと第４面１２ｂとの間のＺ軸方向に沿う距離）Ｄ５は、例えば、第１主面１０ａと第２電極層１２との間のＺ軸方向に沿う距離（すなわち、第３面１２ａと第１主面１０ａとの間のＺ軸方向に沿う距離）Ｄ３よりも大きい。
このように、距離Ｄ５を距離Ｄ３よりも大きくすることで、高周波電源から電圧が印加された場合でも第１電極層１１と第２電極層１２との間の短絡や絶縁破壊などの不具合の発生をより効果的に抑制することができる。
図１０（ａ）及び図１０（ｂ）は、実施形態に係る別の静電チャックの一部を模式的に表す平面図である。
これらの図は、静電チャック１００Ａにおいて、セラミック誘電体基板１０のうち第２電極層１２（第３面１２ａ）よりも第１主面１０ａ側（上側）に位置する部分を省略した状態で、第３面１２ａ側（上側）から第２電極層１２を見た平面図である。
図１０（ａ）及び図１０（ｂ）に表したように、第２電極層１２は、単極型でも双極型でもよい。第２電極層１２が単極型の場合、図１０（ａ）に表したように、Ｘ−Ｙ平面に沿って拡がる１つの第２電極層１２が設けられる。第２電極層１２は、例えば、Ｚ軸方向に沿って見たときに略円形である。一方、第２電極層１２が双極型の場合、図１０（ｂ）に表したように、Ｘ−Ｙ平面に沿って拡がり、同一平面状に位置する２つの第２電極層１２が設けられる。第２電極層１２は、それぞれ、例えば、Ｚ軸方向に沿って見たときに略半円形である。第２電極層１２は、例えば、Ｘ−Ｙ平面に沿って拡がるパターンを有していてもよい。
Ｚ軸方向において、第１電極層１１の一部は、例えば、第２電極層１２と重ならない。また、第１電極層１１の第１面１１ａ（第１主面１０ａ側の面）の面積の合計は、例えば、第２電極層１２の第３面１２ａ（第１主面１０ａ側の面）の面積の合計よりも大きい。換言すれば、Ｚ軸方向に沿って見たときに、第１電極層１１の面積の合計は、第２電極層１２の面積の合計よりも大きい。これにより、プラズマ密度の面内均一性をさらに高めることができる。
図１１は、実施形態に係る別の静電チャックを備えたウェーハ処理装置を模式的に表す断面図である。
図１１に表したように、ウェーハ処理装置５００Ａは、静電チャック１００を図８に表した静電チャック１００Ａに変更する以外は、図７に表したウェーハ処理装置５００と実質的に同じである。
ウェーハ処理装置５００Ａにおいて、吸着用電源５０５は、静電チャック１００Ａの第１電極層１１ではなく、静電チャック１００Ａの第２電極層１２と接続されている。吸着用電源５０５から第２電極層１２に電圧（吸着用電圧）が印加されると、第２電極層１２の第１主面１０ａ側に電荷が発生し、静電力によって対象物Ｗが静電チャック１００Ａに吸着保持される。
図１２（ａ）〜図１２（ｄ）は、実施形態に係る第１電極層の端部を拡大して模式的に表す断面図である。
図１２（ａ）〜図１２（ｄ）に表したように、断面視における第１電極層１１の端部１１ｄのＸ軸方向の長さである幅ｔは、例えば、第１電極層１１の中央部１１ｃにおける厚さＤ２ｃよりも大きい（厚さＤ２ｃ＜幅ｔ）。端部１１ｄの幅ｔは、換言すれば、第２面１１ｂの傾斜面の幅である。つまり、幅ｔは、第２面１１ｂの傾斜面の下端Ｐ（傾斜が終わるところ）と縁部１１ｅとの間のＸ軸方向の長さである。このように、端部１１ｄの幅ｔを第１電極層１１の中央部１１ｃにおける厚さＤ２ｃよりも大きくすることで、給電距離を短くすることができる。これにより、ＲＦ出力の変更などの制御に対する応答性（ＲＦ応答性）をより高めることができる。
傾斜面の下端Ｐは、第１電極層１１を含むように切断したサンプルの断面画像から求めることができる。実施形態においては、例えば、サンプルのうち少なくとも１か所が上記の関係(厚さＤ２ｃ＜幅ｔ)を満たす。実施形態においては、サンプルのうち複数個所が上記の関係(厚さＤ２ｃ＜幅ｔ)を満たすことがより好ましい。
また、第２面１１ｂの傾斜面の角度θは、例えば、１０度以上８０度以下、好ましくは２０度以上６０度以下である。角度θは、縁部１１ｅと第２面１１ｂの傾斜面の下端Ｐ（傾斜が終わるところ）とを結ぶ直線を線Ｌとしたときに、第１面１１ａと線Ｌとのなす角度（劣角）で表すことができる。角度θを小さくすることで、給電距離を短くすることができる。これにより、ＲＦ出力の変更などの制御に対する応答性（ＲＦ応答性）をより高めることができる。
なお、これらの図では下端Ｐと縁部１１ｅの間が曲線状の断面形状を示しているが、下端Ｐと縁部１１ｅの間は、これに限らず、直線状の断面形状でも良い。直線状とすることで、例えば給電距離をより短くすることができる。
以上、説明したように、実施形態によれば、ＲＦ応答性を高めつつ、プラズマ密度の面内均一性を高めることができる静電チャックを提供することができる。
以上、本発明の実施の形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、静電チャックが備える各要素の形状、寸法、材質、配置、設置形態などは、例示したものに限定されるわけではなく適宜変更することができる。また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１０ セラミック誘電体基板、 １０ａ 第１主面、 １０ｂ 第２主面、 １１、１１Ａ、１１Ｂ 第１電極層、 １１ａ 第１面、 １１ｂ 第２面、 １１ｃ 中央部、 １１ｄ 端部、 １１ｅ 縁部、 １１ｐ 孔、 １２ 第２電極層、 １２ａ 第３面、 １２ｂ 第４面、 １３ 凸部、 １４ 溝、 １５ 貫通孔、 ２０ 接続部、 ５０ ベースプレート、 ５０ａ 上部、 ５０ｂ 下部、 ５１ 入力路、 ５２ 出力路、 ５３ ガス導入路、 ５５ 連通路、 ６０ 接着部材、 １００、１００Ａ 静電チャック、 ５００、５００Ａ ウェーハ処理装置、 ５０１ 処理容器、 ５０２ 処理ガス導入口、 ５０３ 排気口、 ５０４ 高周波電源、 ５０５ 吸着用電源、 ５１０ 上部電極、 ５１０ａ 下面、 Ｄ１、Ｄ１ｃ、Ｄ１ｄ、Ｄ２ｃ、Ｄ２ｄ、Ｄ３、Ｄ４ 距離、 Ｐ 下端、 Ｒ１、Ｒ２ 領域、 ｔ 幅、 Ｗ 対象物

Claims (16)

  1. 吸着の対象物が載置される第１主面と、前記第１主面とは反対側の第２主面と、を有するセラミック誘電体基板と、
    前記セラミック誘電体基板を支持するベースプレートと、
    前記セラミック誘電体基板の内部に設けられ、高周波電源と接続される少なくとも１つの第１電極層と、
    を備え、
    前記第１電極層は、前記ベースプレートから前記セラミック誘電体基板に向かうＺ軸方向において、前記第１主面と前記第２主面との間に設けられ、
    前記第１電極層は、前記第１主面側の第１面と、前記第１面とは反対側の第２面と、を有し、
    前記第２面の表面粗さは、前記第１面の表面粗さよりも大きいことを特徴とする静電チャック。
  2. 前記第１電極層は、前記第２面側から給電され、
    前記第１面と前記第１主面との間の前記Ｚ軸方向に沿う距離は一定であり、
    前記第１電極層の端部における前記第２面と前記第１面との間の前記Ｚ軸方向に沿う距離は、前記第１電極層の中央部における前記第２面と前記第１面との間の前記Ｚ軸方向に沿う距離よりも小さいことを特徴とする請求項１記載の静電チャック。
  3. 前記第１電極層は、Ａｇ、Ｐｄ、及びＰｔの少なくともいずれかを含むことを特徴とする請求項１または２に記載の静電チャック。
  4. 前記第１電極層は、金属とセラミックスとのサーメットからなることを特徴とする請求項１〜３のいずれか１つに記載の静電チャック。
  5. 前記第１電極層の中央部における前記第２面と前記第１面との間の前記Ｚ軸方向に沿う距離は、１μｍ以上５００μｍ以下であることを特徴とする請求項１〜４のいずれか１つに記載の静電チャック。
  6. 前記第１電極層の中央部における前記第２面と前記第１面との間の前記Ｚ軸方向に沿う距離は、１０μｍ以上１００μｍ以下であることを特徴とする請求項５記載の静電チャック。
  7. 前記セラミック誘電体基板は、酸化アルミニウムを含み、
    前記セラミック誘電体基板における前記酸化アルミニウムの濃度は、９０質量％以上であることを特徴とする請求項１〜６のいずれか１つに記載の静電チャック。
  8. 前記セラミック誘電体基板の内部に設けられ、吸着用電源と接続される少なくとも１つの第２電極層をさらに備え、
    前記第２電極層は、前記Ｚ軸方向において、前記第１電極層と前記第１主面との間に設けられることを特徴とする請求項１〜７のいずれか１つに記載の静電チャック。
  9. 前記第１電極層の前記第１面の面積の合計は、前記第２電極層の前記第１主面側の面の面積の合計よりも大きいことを特徴とする請求項８記載の静電チャック。
  10. 前記第１電極層の厚さは、前記第２電極層の厚さよりも大きいことを特徴とする請求項８または９に記載の静電チャック。
  11. 前記Ｚ軸方向において、前記第１電極層の一部は、前記第２電極層と重ならないことを特徴とする請求項８〜１０のいずれか１つに記載の静電チャック。
  12. 前記第１電極層は、金属とセラミックスとを含み、
    前記第２電極層は、金属とセラミックスとを含み、
    前記第１電極層に含まれる前記金属の体積と前記セラミックスの体積との合計に対する前記金属の体積の割合は、前記第２電極層に含まれる前記金属の体積と前記セラミックスの体積との合計に対する前記金属の体積の割合よりも大きいことを特徴とする請求項８〜１１のいずれか１つに記載の静電チャック。
  13. 前記第１電極層は、金属とセラミックスとを含み、
    前記第２電極層は、金属とセラミックスとを含み、
    前記第１電極層に含まれる前記金属の体積は、前記第２電極層に含まれる前記金属の体積よりも大きいことを特徴とする請求項８〜１１のいずれか１つに記載の静電チャック。
  14. 前記第１電極層と前記第２電極層との間の前記Ｚ軸方向に沿う距離は、前記第１主面と前記第２電極層との間の前記Ｚ軸方向に沿う距離よりも大きいことを特徴とする請求項８〜１３のいずれか１つに記載の静電チャック。
  15. 前記第１電極層は、吸着用電源と接続されることを特徴とする請求項１〜７のいずれか１つに記載の静電チャック。
  16. 前記端部の幅は、前記第１電極層の前記中央部における前記第２面と前記第１面との間の前記Ｚ軸方向に沿う距離よりも大きいことを特徴とする請求項２記載の静電チャック。
JP2019086029A 2018-07-30 2019-04-26 静電チャック Active JP6587223B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201910644993.9A CN110783251A (zh) 2018-07-30 2019-07-17 静电吸盘
TW109137450A TWI739642B (zh) 2018-07-30 2019-07-24 靜電吸盤
TW108126103A TW202008502A (zh) 2018-07-30 2019-07-24 靜電吸盤
US16/523,745 US11328907B2 (en) 2018-07-30 2019-07-26 Electrostatic chuck
KR1020190091516A KR102203465B1 (ko) 2018-07-30 2019-07-29 정전 척

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018142896 2018-07-30
JP2018142896 2018-07-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019165466A Division JP2020025101A (ja) 2018-07-30 2019-09-11 静電チャック

Publications (2)

Publication Number Publication Date
JP6587223B1 true JP6587223B1 (ja) 2019-10-09
JP2020025073A JP2020025073A (ja) 2020-02-13

Family

ID=68159667

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019086029A Active JP6587223B1 (ja) 2018-07-30 2019-04-26 静電チャック
JP2019165466A Pending JP2020025101A (ja) 2018-07-30 2019-09-11 静電チャック

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019165466A Pending JP2020025101A (ja) 2018-07-30 2019-09-11 静電チャック

Country Status (5)

Country Link
US (1) US11328907B2 (ja)
JP (2) JP6587223B1 (ja)
KR (1) KR102203465B1 (ja)
CN (1) CN110783251A (ja)
TW (2) TW202008502A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020025101A (ja) * 2018-07-30 2020-02-13 Toto株式会社 静電チャック

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7312712B2 (ja) * 2020-02-07 2023-07-21 新光電気工業株式会社 セラミックス基板、静電チャック、静電チャックの製造方法
JP2022148714A (ja) * 2021-03-24 2022-10-06 新光電気工業株式会社 静電チャック、基板固定装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307377A (ja) * 1993-12-27 1995-11-21 Shin Etsu Chem Co Ltd 静電チャック付セラミックスヒーター
JP2659919B2 (ja) * 1994-01-13 1997-09-30 インターナショナル・ビジネス・マシーンズ・コーポレイション プラズマの不均一性を補正するプラズマ装置
US5801915A (en) * 1994-01-31 1998-09-01 Applied Materials, Inc. Electrostatic chuck having a unidirectionally conducting coupler layer
WO1995020838A1 (en) * 1994-01-31 1995-08-03 Applied Materials, Inc. Electrostatic chuck with conformal insulator film
JPH09293775A (ja) * 1996-04-26 1997-11-11 Sony Corp 静電チャック
US6483690B1 (en) 2001-06-28 2002-11-19 Lam Research Corporation Ceramic electrostatic chuck assembly and method of making
JP4066329B2 (ja) 2002-09-05 2008-03-26 太平洋セメント株式会社 静電チャックの製造方法およびそれを用いて得られた静電チャック
WO2006009030A1 (ja) 2004-07-15 2006-01-26 Dai Nippon Printing Co., Ltd. 半導体装置及び半導体装置製造用基板並びにそれらの製造方法
JP2007281161A (ja) * 2006-04-06 2007-10-25 Sumitomo Electric Ind Ltd 半導体製造装置用ウエハ保持体及び半導体製造装置
JP5056029B2 (ja) * 2007-01-26 2012-10-24 住友電気工業株式会社 半導体製造装置用ウェハ保持体、その製造方法およびそれを搭載した半導体製造装置
US7674723B2 (en) * 2008-02-06 2010-03-09 Applied Materials, Inc. Plasma immersion ion implantation using an electrode with edge-effect suppression by a downwardly curving edge
JP4450106B1 (ja) * 2008-03-11 2010-04-14 東京エレクトロン株式会社 載置台構造及び処理装置
JP5960384B2 (ja) * 2009-10-26 2016-08-02 新光電気工業株式会社 静電チャック用基板及び静電チャック
JP5494064B2 (ja) * 2010-03-17 2014-05-14 富士電機株式会社 高周波通電用導体
JP2011256072A (ja) * 2010-06-09 2011-12-22 Ngk Spark Plug Co Ltd 発熱体を有するセラミック基板及びその製造方法
JP2014138164A (ja) * 2013-01-18 2014-07-28 Sumitomo Osaka Cement Co Ltd 静電チャック装置
US10593521B2 (en) * 2013-03-12 2020-03-17 Applied Materials, Inc. Substrate support for plasma etch operations
CN105225997B (zh) * 2014-06-12 2018-01-23 中微半导体设备(上海)有限公司 一种静电夹盘及静电夹盘的制造方法
JP6441733B2 (ja) * 2015-04-08 2018-12-19 京セラ株式会社 試料保持具
KR101605704B1 (ko) * 2015-06-05 2016-03-23 (주)제니스월드 대면적 바이폴라 정전척의 제조방법 및 이에 의해 제조된 대면적 바이폴라 정전척
JP6238098B1 (ja) * 2016-07-20 2017-11-29 Toto株式会社 静電チャック
CN108346611B (zh) * 2017-01-24 2021-05-18 中微半导体设备(上海)股份有限公司 静电吸盘及其制作方法与等离子体处理装置
JP6587223B1 (ja) * 2018-07-30 2019-10-09 Toto株式会社 静電チャック

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020025101A (ja) * 2018-07-30 2020-02-13 Toto株式会社 静電チャック

Also Published As

Publication number Publication date
US11328907B2 (en) 2022-05-10
KR102203465B1 (ko) 2021-01-15
TW202008502A (zh) 2020-02-16
TW202109736A (zh) 2021-03-01
JP2020025101A (ja) 2020-02-13
TWI739642B (zh) 2021-09-11
JP2020025073A (ja) 2020-02-13
KR20200013612A (ko) 2020-02-07
CN110783251A (zh) 2020-02-11
US20200035469A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
JP6587223B1 (ja) 静電チャック
US20210074521A1 (en) Electrostatic chuck
TWI735364B (zh) 靜電吸盤
US10943809B2 (en) Electrostatic chuck including ceramic dielectric substrate
JP7373111B2 (ja) 静電チャック
US11302560B2 (en) Electrostatic chuck
JP7232404B2 (ja) 静電チャック
US11328906B2 (en) Electrostatic chuck
JP6641608B1 (ja) 静電チャック
KR102292977B1 (ko) 정전 척
US11410867B2 (en) Electrostatic chuck
US11302559B2 (en) Electrostatic chuck
JP7362030B2 (ja) 静電チャック

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190507

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190508

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190901

R150 Certificate of patent or registration of utility model

Ref document number: 6587223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150