KR102203465B1 - 정전 척 - Google Patents

정전 척 Download PDF

Info

Publication number
KR102203465B1
KR102203465B1 KR1020190091516A KR20190091516A KR102203465B1 KR 102203465 B1 KR102203465 B1 KR 102203465B1 KR 1020190091516 A KR1020190091516 A KR 1020190091516A KR 20190091516 A KR20190091516 A KR 20190091516A KR 102203465 B1 KR102203465 B1 KR 102203465B1
Authority
KR
South Korea
Prior art keywords
electrode layer
electrostatic chuck
axis direction
dielectric substrate
ceramic dielectric
Prior art date
Application number
KR1020190091516A
Other languages
English (en)
Other versions
KR20200013612A (ko
Inventor
유타카 모미야마
히토시 사사키
Original Assignee
토토 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토토 가부시키가이샤 filed Critical 토토 가부시키가이샤
Publication of KR20200013612A publication Critical patent/KR20200013612A/ko
Application granted granted Critical
Publication of KR102203465B1 publication Critical patent/KR102203465B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(과제) RF 응답성을 높이면서, 플라즈마 밀도의 면내 균일성을 높일 수 있는 정전 척을 제공한다.
(해결수단) 흡착의 대상물이 적재되는 제1주면과, 상기 제1주면과는 반대측의 제2주면을 갖는 세라믹 유전체 기판과, 세라믹 유전체 기판을 지지하는 베이스 플레이트와, 세라믹 유전체 기판의 내부에 형성되고, 고주파 전원과 접속되는 적어도 1개의 제1전극층을 구비하고, 제1전극층은 베이스 플레이트로부터 세라믹 유전체 기판을 향하는 Z축 방향에 있어서, 제1주면과 제2주면 사이에 형성되고, 제1전극층은 제1주면측의 제1면과, 제1면과는 반대측의 제2면을 갖고, 제2면의 표면 거칠기는 제1면의 표면 거칠기보다 큰 것을 특징으로 하는 정전 척.

Description

정전 척{ELECTROSTATIC CHUCK}
본 발명의 양태는 일반적으로 정전 척에 관한 것이다.
에칭, CVD(Chemical Vapor Deposition), 스퍼터링, 이온주입, 애싱 등을 행하는 플라즈마 처리 챔버내에서는 반도체 웨이퍼나 유리 기판 등의 처리 대상물을 흡착 유지하는 수단으로서, 정전 척이 사용되고 있다. 정전 척은 내장하는 전극에 정전 흡착용 전력을 인가하고, 실리콘 웨이퍼 등의 기판을 정전력에 의해 흡착하는 것이다.
플라즈마 처리를 행할 때는 예를 들면, 챔버내의 상부에 형성된 상부 전극과, 상부 전극보다 하방에 형성된 하부 전극에 RF(Radio Frequency) 전원(고주파 전원)으로부터 전압을 인가하고, 플라즈마를 발생시킨다.
종래의 정전 척에서는 정전 척의 하부에 형성되는 베이스 플레이트를 하부 전극으로 해서 플라즈마를 발생시키고 있었다. 그러나, 적절한 주파수를 선택해서 플라즈마 밀도의 웨이퍼 면내 분포의 추가적인 제어가 요구되는 상황에서는 이러한 구성에서의 플라즈마 제어에는 한계가 있다.
그래서, 최근, 베이스 플레이트 상에 형성되는 유전체층에 플라즈마 발생용의 하부 전극을 내장시켜서, 플라즈마 제어성을 높이는 시도가 이루어지고 있다. 그러나, 유전체층에 하부 전극을 내장시키는 것만으로는 플라즈마 밀도의 면내 균일성을 충분히 얻을 수 없는 경우가 있다고 하는 문제가 있다.
또한 최근, 플라즈마 밀도의 면내 균일성의 향상에 추가해서, RF 출력의 변경 등의 제어에 대한 응답성(RF 응답성)을 보다 높이는 것이 요구되고 있다.
일본 특허공개 2008-277847호 공보 일본 특허공개 2011-119654호 공보 일본 특허공개 2004-103648호 공보 일본 특허공개 2016-201411호 공보
본 발명자들은 고주파 전원과 접속되는 전극층을 세라믹 유전체 기판의 내부에 형성하고, 또한, 플라즈마 밀도를 높이기 위해서 전극층에 인가되는 전원을 하이파워화할 경우에는 특히, 전극층의 발열에 의해 챔버내 환경이 변화되고, 플라즈마 밀도의 면내 균일성에 악영향이 나온다고 하는 새로운 과제를 찾아냈다.
본 발명은 이러한 과제의 인식에 의거하여 이루어진 것이며, RF 응답성을 높이면서, 플라즈마 밀도의 면내 균일성을 높일 수 있는 정전 척을 제공하는 것을 목적으로 한다.
제1발명은 흡착의 대상물이 적재되는 제1주면과, 상기 제1주면과는 반대측의 제2주면을 갖는 세라믹 유전체 기판과, 상기 세라믹 유전체 기판을 지지하는 베이스 플레이트와, 상기 세라믹 유전체 기판의 내부에 형성되고, 고주파 전원과 접속되는 적어도 1개의 제1전극층을 구비하고, 상기 제1전극층은 상기 베이스 플레이트로부터 상기 세라믹 유전체 기판을 향하는 Z축 방향에 있어서, 상기 제1주면과 상기 제2주면 사이에 형성되고, 상기 제1전극층은 상기 제1주면측의 제1면과, 상기 제1면과는 반대측의 제2면을 갖고, 상기 제2면의 표면 거칠기는 상기 제1면의 표면 거칠기보다 큰 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, 고주파 전원과 접속되는 제1전극층을 세라믹 유전체 기판의 내부에 형성함으로써, 예를 들면, 정전 척보다 상방에 형성되는 플라즈마 발생용의 상부 전극과 제1전극층(하부 전극) 사이의 거리를 짧게 할 수 있다. 이것에 의해, 예를 들면, 베이스 플레이트를 플라즈마 발생용의 하부 전극으로 하는 경우 등과 비교해서 낮은 전력으로 플라즈마 밀도를 높일 수 있다. 또한 이 정전 척에 의하면, 제2면의 표면 거칠기를 제1면의 표면 거칠기보다 크게 함으로써 제1전극층의 냉각 기능을 갖는 베이스 플레이트측의 면인 제2면과 세라믹 유전체 기판의 접촉 면적을 크게 할 수 있다. 이것에 의해, 제1전극층(하부 전극)으로부터의 방열성을 높일 수 있고, RF 응답성을 높이면서, 플라즈마 밀도의 면내 균일성을 높일 수 있다.
제2발명은 제1발명에 있어서, 상기 제1전극층은 상기 제2면측으로부터 급전되고, 상기 제1면과 상기 제1주면 사이의 상기 Z축 방향을 따르는 거리는 일정하며, 상기 제1전극층의 단부에 있어서의 상기 제2면과 상기 제1면 사이의 상기 Z축 방향을 따르는 거리는 상기 제1전극층의 중앙부에 있어서의 상기 제2면과 상기 제1면 사이의 상기 Z축 방향을 따르는 거리보다 작은 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, 제1면과 제1주면 사이의 Z축 방향을 따르는 거리를 일정하게 함으로써 플라즈마 밀도의 면내 균일성을 향상시킬 수 있다.
일반적으로 교류 전류가 전극을 흐르는 경우에는 전류밀도가 전극표면에서 높고, 표면으로부터 떨어지면 낮아지는 표피효과라고 불리는 현상이 생긴다. 교류 전류의 주파수가 높아질수록 전류의 표면에의 집중이 커지는 것이 알려져 있다. 본 발명에서는 제1전극층은 고주파 전원과 접속되므로, 제1전극층에 있어서 표피효과가 생기고, 고주파 전원으로부터 인가된 교류 전류는 제1전극층의 표면을 따라 흐른다고 생각된다. 이 정전 척에 의하면, 제2면측으로부터 고주파 전원과 접속되어 급전되는 제1전극층에 있어서, 제1전극층의 단부에 있어서의 제2면과 제1면 사이의 Z축 방향을 따르는 거리를, 제1전극층의 중앙부에 있어서의 제2면과 제1면 사이의 Z축 방향을 따르는 거리보다 작게 하고 있다. 그 때문에 제2면으로부터 제1면까지의 급전 거리를 짧게 할 수 있다. 이것에 의해, RF 출력의 변경 등의 제어에 대한 응답성(RF 응답성)을 보다 높일 수 있다.
또한 이 정전 척에 의하면, 제1전극층의 단부에 있어서의 제2면과 제1면 사이의 Z축 방향을 따르는 거리를, 제1전극층의 중앙부에 있어서의 제2면과 제1면 사이의 Z축 방향을 따르는 거리보다 작게 함으로써 냉각 기능을 갖는 베이스 플레이트측에 위치하는 제1전극층의 제2면의 표면적을 상대적으로 크게 할 수 있다. 이것에 의해, 제1전극층을 보다 효과적으로 방열시킬 수 있고, 플라즈마 밀도의 면내 균일성을 보다 높일 수 있다.
제3발명은 제1 또는 제2발명에 있어서, 상기 제1전극층은 Ag, Pd, 및 Pt 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 정전 척이다.
이렇게, 실시형태에 따른 정전 척에 의하면, 예를 들면, Ag, Pd, 및 Pt 등의 금속을 포함하는 제1전극층을 사용할 수 있다.
제4발명은 제1∼제3 중 어느 하나의 발명에 있어서, 상기 제1전극층은 금속과 세라믹스의 서멧으로 이루어지는 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, 제1전극층을 서멧으로 형성함으로써 제1전극층과 세라믹 유전체 기판의 밀착성을 높일 수 있음과 아울러, 제1전극층의 강도를 높일 수 있다.
제5발명은 제1∼제4 중 어느 하나의 발명에 있어서, 상기 제1전극층의 중앙부에 있어서의 상기 제2면과 상기 제1면 사이의 상기 Z축 방향을 따르는 거리는 1㎛ 이상 500㎛ 이하인 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, 제1전극층의 중앙부에 있어서의 제2면과 제1면 사이의 Z축 방향을 따르는 거리(중앙부에 있어서의 제1전극층의 두께)를 이 범위로 함으로써 표피효과의 영향을 저감하고, 플라즈마 밀도의 면내 균일성을 더욱 높임과 아울러, RF 응답성의 저하를 억제할 수 있다.
제6발명은 제5발명에 있어서, 상기 제1전극층의 중앙부에 있어서의 상기 제2면과 상기 제1면 사이의 상기 Z축 방향을 따르는 거리는 10㎛ 이상 100㎛ 이하인 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, 제1전극층의 중앙부에 있어서의 제2면과 제1면 사이의 Z축 방향을 따르는 거리(중앙부에 있어서의 제1전극층의 두께)를 이 범위로 함으로써 표피효과의 영향을 저감하고, 플라즈마 밀도의 면내 균일성을 보다 한층 높임과 아울러, RF 응답성의 저하를 억제할 수 있다.
제7발명은 제1∼제6 중 어느 하나의 발명에 있어서, 상기 세라믹 유전체 기판은 산화알루미늄을 포함하고, 상기 세라믹 유전체 기판에 있어서의 상기 산화알루미늄의 농도는 90질량% 이상인 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, 고순도의 산화알루미늄을 사용함으로써 세라믹 유전체 기판의 내플라즈마성을 향상시킬 수 있다.
제8발명은 제1∼제7 중 어느 하나의 발명에 있어서, 상기 세라믹 유전체 기판의 내부에 형성되고, 흡착용 전원과 접속되는 적어도 1개의 제2전극층을 더 구비하고, 상기 제2전극층은 상기 Z축 방향에 있어서, 상기 제1전극층과 상기 제1주면 사이에 형성되는 것을 특징으로 하는 정전 척이다.
이렇게, 실시형태에 따른 정전 척에 의하면, 플라즈마를 발생시키기 위한 하부 전극인 제1전극층과는 별도로, 대상물을 흡착시키기 위한 흡착 전극인 제2전극층을 형성할 수 있다.
제9발명은 제8발명에 있어서, 상기 제1전극층의 상기 제1면의 면적의 합계는 상기 제2전극층의 상기 제1주면측의 면의 면적의 합계보다 큰 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, 제1전극층의 제1면의 면적의 합계를 제2전극층의 제1주면측의 면의 면적의 합계보다 크게 함으로써 플라즈마 밀도의 면내 균일성을 더욱 높일 수 있다.
제10발명은 제8 또는 제9발명에 있어서, 상기 제1전극층의 두께는 상기 제2전극층의 두께보다 큰 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, 제1전극층의 두께를 제2전극층의 두께보다 크게 함으로써 표피효과의 영향을 저감하고, 플라즈마 밀도의 면내 균일성을 더욱 높일 수 있다.
제11발명은 제8∼제10 중 어느 하나의 발명에 있어서, 상기 Z축 방향에 있어서, 상기 제1전극층의 일부는 상기 제2전극층과 겹치지 않는 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, Z축 방향에 있어서, 제1전극층의 일부가 제2전극층과 겹치지 않도록 함으로써 플라즈마 밀도의 면내 균일성을 더욱 높일 수 있다.
제12발명은 제8∼제11 중 어느 하나의 발명에 있어서, 상기 제1전극층은 금속과 세라믹스를 포함하고, 상기 제2전극층은 금속과 세라믹스를 포함하고, 상기 제1전극층에 포함되는 상기 금속의 체적과 상기 세라믹스의 체적의 합계에 대한 상기 금속의 체적의 비율은 상기 제2전극층에 포함되는 상기 금속의 체적과 상기 세라믹스의 체적의 합계에 대한 상기 금속의 체적의 비율보다 큰 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, 제1전극층에 포함되는 금속의 비율을 제2전극층에 포함되는 금속의 비율보다 크게 함으로써 예를 들면, 고주파 전원으로부터 전압이 인가되는 제1전극층의 전기저항을 보다 작게 할 수 있고, 플라즈마 밀도의 면내 균일성 및 RF 응답성을 높일 수 있다.
제13발명은 제8∼제11 중 어느 하나의 발명에 있어서, 상기 제1전극층은 금속과 세라믹스를 포함하고, 상기 제2전극층은 금속과 세라믹스를 포함하고, 상기 제1전극층에 포함되는 상기 금속의 체적은 상기 제2전극층에 포함되는 상기 금속의 체적보다 큰 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, 제1전극층에 포함되는 금속의 체적을 제2전극층에 포함되는 금속의 체적보다 크게 함으로써 예를 들면, 고주파 전원으로부터 전압이 인가되는 제1전극층의 전기저항을 보다 작게 할 수 있고, 플라즈마 밀도의 면내 균일성 및 RF 응답성을 높일 수 있다.
제14발명은 제8∼제13 중 어느 하나의 발명에 있어서, 상기 제1전극층과 상기 제2전극층 사이의 상기 Z축 방향을 따르는 거리는 상기 제1주면과 상기 제2전극층 사이의 상기 Z축 방향을 따르는 거리보다 큰 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, 제1전극층과 제2전극층 사이의 Z축을 따르는 거리를 제1주면과 제2전극층 사이의 Z축을 따르는 거리보다 크게 함으로써 고주파 전원으로부터 전압이 인가된 경우에도 제1전극층과 제2전극층 사이의 단락이나 절연파괴 등의 문제의 발생을 보다 효과적으로 억제할 수 있다.
제15발명은 제1∼제7 중 어느 하나의 발명에 있어서, 상기 제1전극층은 흡착용 전원과 접속되는 것을 특징으로 하는 정전 척이다.
이렇게, 실시형태에 따른 정전 척에 의하면, RF 응답성을 높이면서, 플라즈마를 발생시키기 위한 하부 전극인 전극층을, 대상물을 흡착시키기 위한 흡착 전극으로서도 사용할 수 있다.
제16발명은 제2발명에 있어서, 상기 단부의 폭은 상기 제1전극층의 상기 중앙부에 있어서의 상기 제2면과 상기 제1면 사이의 상기 Z축 방향을 따르는 거리보다 큰 것을 특징으로 하는 정전 척이다.
이 정전 척에 의하면, 제1전극층의 단부의 폭을 제1전극층의 중앙부에 있어서의 제2면과 제1면 사이의 Z축 방향을 따르는 거리(즉, 제1전극층의 중앙부에 있어서의 두께)보다 크게 함으로써 급전 거리를 짧게 할 수 있다. 이것에 의해, RF 출력의 변경 등의 제어에 대한 응답성(RF 응답성)을 보다 높일 수 있다.
(발명의 효과)
본 발명의 형태에 의하면, 플라즈마 밀도의 면내 균일성을 높일 수 있는 정전 척이 제공된다.
도 1은 실시형태에 따른 정전 척을 모식적으로 나타내는 단면도이다.
도 2는 실시형태에 따른 정전 척의 일부를 확대해서 모식적으로 나타내는 단면도이다.
도 3(a)∼도 3(c)는 실시형태에 따른 정전 척의 제1전극층의 변형예를 모식적으로 나타내는 단면도이다.
도 4(a) 및 도 4(b)는 실시형태에 따른 정전 척의 일부를 모식적으로 나타내는 평면도이다.
도 5(a) 및 도 5(b)는 실시형태에 따른 정전 척의 일부를 모식적으로 나타내는 평면도이다.
도 6(a) 및 도 6(b)는 실시형태에 따른 정전 척의 일부를 모식적으로 나타내는 평면도이다.
도 7은 실시형태에 따른 정전 척을 구비한 웨이퍼 처리 장치를 모식적으로 나타내는 단면도이다.
도 8은 실시형태에 따른 다른 정전 척을 모식적으로 나타내는 단면도이다.
도 9는 실시형태에 따른 다른 정전 척의 일부를 확대해서 모식적으로 나타내는 단면도이다.
도 10(a) 및 도 10(b)는 실시형태에 따른 다른 정전 척의 일부를 모식적으로 나타내는 평면도이다.
도 11은 실시형태에 따른 다른 정전 척을 구비한 웨이퍼 처리 장치를 모식적으로 나타내는 단면도이다.
도 12(a)∼도 12(d)는 실시형태에 따른 제1전극층의 단부를 확대해서 모식적으로 나타내는 단면도이다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다. 또, 각 도면 중, 같은 구성요소에는 동일한 부호를 붙여서 상세한 설명은 적당하게 생략한다.
도 1은 실시형태에 따른 정전 척을 예시하는 모식적인 단면도이다.
도 1에 나타낸 바와 같이, 정전 척(100)은 세라믹 유전체 기판(10)과, 제1전극층(11)과, 베이스 플레이트(50)를 구비한다.
세라믹 유전체 기판(10)은 예를 들면, 소결 세라믹에 의한 평판상의 기재이다. 예를 들면, 세라믹 유전체 기판(10)은 산화알루미늄(알루미나:Al2O3)을 포함한다. 예를 들면, 세라믹 유전체 기판(10)은 고순도의 산화알루미늄으로 형성된다. 세라믹 유전체 기판(10)에 있어서의 산화알루미늄의 농도는 예를 들면, 90질량%(mass%) 이상 100mass% 이하, 바람직하게는 95질량%(mass%) 이상 100mass% 이하, 보다 바람직하게는 99질량%(mass%) 이상 100mass% 이하이다. 고순도의 산화알루미늄을 사용함으로써 세라믹 유전체 기판(10)의 내플라즈마성을 향상시킬 수 있다. 또, 산화알루미늄의 농도는 형광 X선 분석 등에 의해 측정할 수 있다.
세라믹 유전체 기판(10)은 제1주면(10a)과, 제2주면(10b)을 갖는다. 제1주면(10a)은 흡착의 대상물(W)이 적재되는 면이다. 제2주면(10b)은 제1주면(10a)과는 반대측의 면이다. 흡착의 대상물(W)은 예를 들면, 실리콘 웨이퍼 등의 반도체 기판이다.
또, 본원 명세서에 있어서, 베이스 플레이트(50)로부터 세라믹 유전체 기판(10)을 향하는 방향을 Z축 방향으로 한다. Z축 방향은 예를 들면, 각 도면에 예시하는 대로, 제1주면(10a)과 제2주면(10b)을 연결하는 방향이다. Z축 방향은 예를 들면, 제1주면(10a) 및 제2주면(10b)에 대해서 대략 수직인 방향이다. Z축 방향에 직교하는 방향의 1개를 X축 방향, Z축 방향 및 X축 방향에 직교하는 방향을 Y축 방향이라고 하기로 한다. 본원 명세서에 있어서, 「면내」란 예를 들면, X-Y 평면내이다.
세라믹 유전체 기판(10)의 내부에는 제1전극층(11)이 형성된다. 제1전극층(11)은 제1주면(10a)과 제2주면(10b) 사이에 형성된다. 즉, 제1전극층(11)은 세라믹 유전체 기판(10) 안에 삽입되도록 형성된다. 제1전극층(11)은 예를 들면, 세라믹 유전체 기판(10)에 일체 소결됨으로써 내장되어도 좋다.
이렇게, 제1전극층(11)을 세라믹 유전체 기판(10)의 내부에 형성함으로써, 정전 척(100)보다 상방에 형성되는 상부 전극(도 7의 상부 전극(510))과 제1전극층(11)(하부 전극) 사이의 거리를 짧게 할 수 있다. 이것에 의해, 예를 들면, 베이스 플레이트(50)를 하부 전극으로 하는 경우 등과 비교해서 낮은 전력으로 플라즈마 밀도를 높일 수 있다. 바꾸어 말하면, 높은 플라즈마 밀도를 얻기 위해서 필요로 되는 전력을 저감시킬 수 있다.
제1전극층(11)의 형상은 세라믹 유전체 기판(10)의 제1주면(10a) 및 제2주면(10b)을 따른 박막상이다. 제1전극층(11)의 단면형상에 대해서는 후술한다.
제1전극층(11)은 고주파 전원(도 7의 고주파 전원(504))과 접속된다. 상부 전극(도 7의 상부 전극(510)) 및 제1전극층(11)에 고주파 전원으로부터 전압(고주파 전압)이 인가됨으로써, 처리 용기(501) 내부에 있어서 플라즈마가 발생한다. 제1전극층(11)은 바꾸어 말하면, 플라즈마를 발생시키기 위한 하부 전극이다. 고주파 전원은 고주파의 AC(교류) 전류를 제1전극층(11)에 공급한다. 여기에서 말하는 「고주파」는 예를 들면, 200kHz 이상이다.
제1전극층(11)은 예를 들면, 금속제이다. 제1전극층(11)은 예를 들면, Ag, Pd, 및 Pt 중 적어도 어느 하나를 포함한다. 제1전극층(11)은 예를 들면, 금속과 세라믹스를 포함하고 있어도 좋다. 제1전극층(11)은 예를 들면, 금속과 세라믹스의 서멧으로 이루어지는 것이어도 좋다. 서멧은 금속과 세라믹스(산화물, 탄화물 등)를 포함하는 복합재료이다. 제1전극층(11)을 서멧으로 형성함으로써 제1전극층(11)과 세라믹 유전체 기판(10)의 밀착성을 높일 수 있다. 또한 제1전극층(11)의 강도를 높일 수 있다.
서멧에 포함되는 금속은 예를 들면, Ag, Pd, 및 Pt 중 적어도 어느 하나를 포함한다. 또한 서멧에 포함되는 세라믹스는 예를 들면, 세라믹 유전체 기판(10)에 포함되는 세라믹스와 같은 원소를 포함한다. 제1전극층(11)을, 세라믹 유전체 기판(10)에 포함되는 세라믹스와 같은 원소를 포함하는 세라믹스의 서멧으로 형성함으로써 제1전극층(11)의 열팽창률과 세라믹 유전체 기판(10)의 열팽창률의 차를 작게 할 수 있다. 이것에 의해, 제1전극층(11)과 세라믹 유전체 기판(10)의 밀착성을 높이고, 박리 등의 문제를 억제할 수 있다. 또, 서멧에 포함되는 세라믹스는 세라믹 유전체 기판(10)에 포함되는 세라믹스와는 다른 원소를 포함해도 좋다.
또한 이 예에서는 제1전극층(11)은 흡착용 전원(도 7의 흡착용 전원(505))과 접속된다. 정전 척(100)은 흡착용 전원으로부터 제1전극층(11)에 전압(흡착용 전압)을 인가함으로써, 제1전극층(11)의 제1주면(10a)측에 전하를 발생시켜서 정전력에 의해 대상물(W)을 흡착 유지한다. 바꾸어 말하면, 제1전극층(11)은 대상물(W)을 흡착시키기 위한 흡착 전극이다. 실시형태에 의하면, 이렇게, 플라즈마를 발생시키기 위한 하부 전극인 제1전극층(11)을, 대상물을 흡착시키기 위한 흡착 전극으로서도 사용할 수 있다. 흡착용 전원은 직류(DC) 전류 또는 AC 전류를 제1전극층(11)에 공급한다. 흡착용 전원은 예를 들면, DC 전원이다. 흡착용 전원은 예를 들면, AC 전원이어도 좋다.
제1전극층(11)에는 세라믹 유전체 기판(10)의 제2주면(10b)측으로 연장되는 접속부(20)가 형성되어 있다. 접속부(20)는 예를 들면, 제1전극층(11)과 도통하는 비아(중실형)나 비아 홀(중공형)이다. 접속부(20)는 납땜 등의 적절한 방법에 의해 접속된 금속단자이어도 좋다.
베이스 플레이트(50)는 세라믹 유전체 기판(10)을 지지하는 부재이다. 세라믹 유전체 기판(10)은 접착부재(60)에 의해 베이스 플레이트(50) 위에 고정된다. 접착부재(60)로서는 예를 들면, 실리콘 접착제가 사용된다.
베이스 플레이트(50)는 예를 들면, 알루미늄 등의 금속제이다. 베이스 플레이트(50)는 예를 들면, 세라믹제이어도 좋다. 베이스 플레이트(50)는 예를 들면, 상부(50a)와 하부(50b)로 나뉘어져 있고, 상부(50a)와 하부(50b) 사이에 연통로(55)가 형성되어 있다. 연통로(55)의 일단측은 입력로(51)에 접속되고, 연통로(55)의 타단측은 출력로(52)에 접속된다.
베이스 플레이트(50)는 정전 척(100)의 온도조정을 행하는 역할도 한다. 예를 들면, 정전 척(100)을 냉각할 경우에는 입력로(51)로부터 헬륨 가스 등의 냉각 매체를 유입하고, 연통로(55)를 통과시켜서 출력로(52)로부터 유출시킨다. 이것에 의해, 냉각 매체에 의해 베이스 플레이트(50)의 열을 흡수하고, 그 위에 부착된 세라믹 유전체 기판(10)을 냉각할 수 있다. 한편, 정전 척(100)을 보온하는 경우에는 연통로(55) 내에 보온 매체를 넣는 것도 가능하다. 세라믹 유전체 기판(10)이나 베이스 플레이트(50)에 발열체를 내장시키는 것도 가능하다. 베이스 플레이트(50)나 세라믹 유전체 기판(10)의 온도를 조정함으로써 정전 척(100)에 의해 흡착 유지되는 대상물(W)의 온도를 조정할 수 있다.
이 예에서는 세라믹 유전체 기판(10)의 제1주면(10a)측에 홈(14)이 형성되어 있다. 홈(14)은 제1주면(10a)으로부터 제2주면(10b)을 향하는 방향(Z축 방향)으로 움푹 패이고, X-Y 평면내에 있어서 연속해서 연장되어 있다. 홈(14)이 형성되어 있지 않은 부분을 볼록부(13)로 하면, 대상물(W)은 볼록부(13)에 적재된다. 제1주면(10a)은 대상물(W)의 이면과 접하는 면이다. 즉, 제1주면(10a)은 볼록부(13)의 상면을 포함하는 평면이다. 정전 척(100)에 적재된 대상물(W)의 이면과 홈(14) 사이에 공간이 형성된다.
세라믹 유전체 기판(10)은 홈(14)과 접속된 관통구멍(15)을 갖는다. 관통구멍(15)은 제2주면(10b)으로부터 제1주면(10a)에 걸쳐서 형성된다. 즉, 관통구멍(15)은 제2주면(10b)으로부터 제1주면(10a)까지 Z축 방향으로 연장되고, 세라믹 유전체 기판(10)을 관통한다.
볼록부(13)의 높이(홈(14)의 깊이), 볼록부(13) 및 홈(14)의 면적비율, 형상 등을 적당하게 선택함으로써 대상물(W)의 온도나 대상물(W)에 부착되는 파티클을 바람직한 상태로 컨트롤할 수 있다.
베이스 플레이트(50)에는 가스 도입로(53)가 형성된다. 가스 도입로(53)는 예를 들면, 베이스 플레이트(50)를 관통하도록 형성된다. 가스 도입로(53)는 베이스 플레이트(50)를 관통하지 않고, 다른 가스 도입로(53)의 도중으로부터 분기되어서 세라믹 유전체 기판(10)측까지 형성되어 있어도 좋다. 또한 가스 도입로(53)는 베이스 플레이트(50)의 복수 개소에 형성되어도 좋다.
가스 도입로(53)는 관통구멍(15)과 연통한다. 즉, 가스 도입로(53)에 유입한 전달 가스(헬륨(He) 등)는 가스 도입로(53)를 통과한 후에, 관통구멍(15)에 유입한다.
관통구멍(15)에 유입한 전달 가스는 관통구멍(15)을 통과한 후에, 대상물(W)과 홈(14) 사이에 형성된 공간에 유입한다. 이것에 의해, 대상물(W)을 전달 가스에 의해 직접 냉각할 수 있다.
도 2는 실시형태에 따른 정전 척의 일부를 확대해서 모식적으로 나타내는 단면도이다.
도 3(a)∼도 3(c)는 실시형태에 따른 정전 척의 제1전극층의 변형예를 모식적으로 나타내는 단면도이다.
도 2는 도 1에 나타내는 영역(R1)을 확대해서 나타낸다.
도 2에 나타낸 바와 같이, 제1전극층(11)은 제1면(11a)과, 제2면(11b)을 갖는다. 제1면(11a)은 제1주면(10a)측의 면이다. 제2면(11b)은 제1면(11a)과는 반대측의 면이다. 제1면(11a)은 바꾸어 말하면, 제1주면(10a)과 대향하는 면이다. 제2면(11b)은 바꾸어 말하면, 제2주면(10b)과 대향하는 면이다.
제1전극층(11)에 있어서, 제2면(11b)의 표면 거칠기(Ra2)는 제1면(11a)의 표면 거칠기(Ra1)보다 크다. 또, 본원 명세서에 있어서, 표면 거칠기는 예를 들면, 산술 평균 거칠기(Ra)를 의미하고, 하기 방법으로 산출하는 것이 가능하다.
정전 척(100)으로부터 제1전극층(11)을 포함하도록 잘라내고, 수지로 채운 것을 연마한 후, SEM(Scanning Electron Microscope)을 사용해서 관찰한다. 100∼1000배로 촬영한 SEM 화상으로부터 JIS B 0601:2013에 준거한 방법으로 산술 평균 거칠기(Ra)를 산출한다. 또, 제1면(11a)의 표면 거칠기(Ra1)는 제1전극층(11)의 제1면(11a)과 세라믹 유전체 기판(10) 또는 보이드(중공)의 계면을 따른 윤곽곡선을 이용하여 산출한다. 제2면(11b)의 표면 거칠기(Ra2)는 제1전극층(11)의 제2면(11b)과 세라믹 유전체 기판(10) 또는 보이드(중공)의 계면을 따른 윤곽곡선을 이용하여 산출한다.
본 발명자들은 고주파 전원과 접속되는 제1전극층(11)을 세라믹 유전체 기판(10)의 내부에 형성하고, 또한, 플라즈마 밀도를 높이기 위해서 제1전극층(11)에 인가되는 고주파 전원을 하이파워화할 경우에는 특히, 제1전극층(11)이 발열하고, 챔버(도 8의 처리 용기(501))내 환경이 변화되고, 플라즈마 밀도의 면내 균일성에 악영향이 나온다고 하는 새로운 과제를 찾아냈다.
이에 대해서 실시형태에 의하면, 제2면(11b)의 표면 거칠기(Ra2)를 제1면(11a)의 표면 거칠기(Ra1)보다 크게 함으로써 제1전극층(11)의 냉각 기능을 갖는 베이스 플레이트(50)측의 면인 제2면(11b)과 세라믹 유전체 기판(10)의 접촉 면적을 크게 할 수 있다. 이것에 의해, 제1전극층(11)(하부 전극)으로부터의 방열성을 높일 수 있고, 플라즈마 밀도의 면내 균일성을 높일 수 있다.
제1면(11a)의 표면 거칠기(Ra1)는 예를 들면, 0.1㎛ 이상 10㎛ 이하이다. 제2면(11b)의 표면 거칠기(Ra2)는 예를 들면, 0.2㎛ 이상 20㎛ 이하이다.
실시형태에 있어서, 제1면(11a)과 제1주면(10a) 사이의 Z축 방향을 따르는 거리(D1)는 예를 들면, 일정하다. 거리(D1)는 바꾸어 말하면, 제1주면(10a)으로부터 제1전극층(11)의 상면(제1면(11a))까지의 거리이다. 여기에서, 「일정」이란 예를 들면, 제1면(11a)의 웨이브 등을 포함할 수 있다. 예를 들면, 정전 척(100)의 단면을 주사형전자현미경(SEM) 등으로 저배율(예를 들면, 100배 정도)로 관찰했을 때에, 거리(D1)가 대략 일정하면 된다. 예를 들면, 제1전극층(11)의 중앙부(11c)에 있어서의 거리(D1c)와 제1전극층(11)의 단부(11d)에 있어서의 거리(D1d)의 차는 0±150㎛이다. 거리(D1)(거리(D1c) 및 거리(D1d))는 예를 들면, 300㎛ 정도이다. 제1면(11a)은 예를 들면, 제1주면(10a)에 대해서 평행한 면이다.
도 2에 나타낸 바와 같이, 제1전극층(11)의 단부(end portion)(11d)는 제1전극층(11)의 X-Y 평면에 있어서의 가장자리부(edge)(11e)를 포함하는 영역이다. 제1전극층(11)의 가장자리부(11e)란 제1면(11a)에 위치하고, Z축 방향으로부터 보았을 때의 제1전극층(11)과 세라믹 유전체 기판(10)의 계면을 가리킨다. 제1전극층(11)의 중앙부(11c)는 X-Y 평면에 있어서, 2개의 단부(11d) 사이에 위치하는 영역이다. 제1전극층(11)의 중앙부(11c) 및 단부(11d)에 대해서는 후술한다.
이렇게, 제1면(11a)과 제1주면(10a) 사이의 Z축 방향을 따르는 거리(D1)를 일정하게 함으로써 상부 전극(도 7의 상부 전극(510))과 제1전극층(11)(하부 전극) 사이의 거리를 일정하게 할 수 있다. 이것에 의해, 예를 들면, 제1면(11a)과 제1주면(10a) 사이의 Z축 방향을 따르는 거리(D1)가 일정하지 않은 경우 등과 비교해서 플라즈마 밀도의 면내 균일성을 향상시킬 수 있다. 예를 들면, 제1전극층(11)의 단면형상이 위로 볼록한 경우 등, 단부(11d)에 있어서의 제1면(11a)과 제1주면(10a) 사이의 Z축 방향을 따르는 거리가 중앙부(11c)에 있어서의 제1면(11a)과 제1주면(10a) 사이의 Z축 방향을 따르는 거리와는 다른 경우에 비해서 플라즈마 밀도의 면내 균일성을 향상시킬 수 있다.
제1전극층(11)의 단부(11d)에 있어서의 제2면(11b)과 제1면(11a) 사이의 Z축 방향을 따르는 거리(D2d)는 예를 들면, 제1전극층(11)의 중앙부(11c)에 있어서의 제2면(11b)과 제1면(11a) 사이의 Z축 방향을 따르는 거리(D2c)와 실질적으로 같다. 거리(D2c)는 바꾸어 말하면, 중앙부(11c)에 있어서의 제1전극층(11)의 두께이다. 거리(D2d)는 바꾸어 말하면, 단부(11d)에 있어서의 제1전극층(11)의 두께이다. 즉, 단부(11d)에 있어서의 제1전극층(11)의 두께는 중앙부(11c)에 있어서의 제1전극층(11)의 두께와 실질적으로 같다. 제1전극층(11)의 두께는 예를 들면, 일정하다.
제1전극층(11)의 단면형상은 이것에 한정되지 않는다. 도 3(a)∼도 3(c)에 나타낸 바와 같이, 제1전극층(11)의 단면형상은 바람직하게는 아래로 볼록하다. 보다 구체적으로는 제1전극층(11)의 단부(11d)에 있어서의 제2면(11b)과 제1면(11a) 사이의 Z축 방향을 따르는 거리(D2d)는 제1전극층(11)의 중앙부(11c)에 있어서의 제2면(11b)과 제1면(11a) 사이의 Z축 방향을 따르는 거리(D2c)보다 작다. 즉, 이들의 예에서는 단부(11d)에 있어서의 제1전극층(11)의 두께는 중앙부(11c)에 있어서의 제1전극층(11)의 두께보다 작다. 예를 들면, 제1전극층(11)의 두께는 중앙부(11c)로부터 단부(11d)를 향함에 따라서 작아진다. 제1전극층(11)은 제2면(11b)측으로 볼록한 형상이다.
거리(D2c)는 예를 들면, 1㎛ 이상 500㎛ 이하, 바람직하게는 10㎛ 이상 100㎛ 이하, 보다 바람직하게는 20㎛ 이상 70㎛ 이하이다. 중앙부(11c)에 있어서의 제1전극층(11)의 두께(거리(D2c))를 이 범위로 함으로써 표피효과의 영향을 저감하고, 플라즈마 밀도의 면내 균일성을 더욱 높일 수 있다. 거리(D2c)는 예를 들면, 제1전극층(11)의 단면 SEM(Scanning Electron Microscope) 화상에 있어서의 중앙부(11c)에 있어서의 3점의 두께의 평균값으로서 구할 수 있다. 본원 명세서에 있어서는 이 평균값을 거리(D2c)라고 정의한다.
제1전극층(11)에는 제2면(11b)측으로부터 고주파 전류가 급전된다. 통상, AC 전류가 전극층을 흐를 때에는 전류밀도가 전극층의 표면에서 높고, 표면으로부터 떨어지면 낮아지는 표피효과가 생긴다. 또한 흐르는 AC 전류가 고주파일수록 전류의 표면집중은 현저하게 된다. 즉, 제2면(11b)측으로부터 제1전극층(11)으로 흘러 들어오는 고주파의 AC 전류는 제1전극층(11)의 제2면(11b)을 따라 제1면(11a)으로 흘러 들어오게 된다.
실시형태에 있어서는 제1전극층(11)의 단부(11d)에 있어서의 제2면(11b)과 제1면(11a) 사이의 Z축 방향을 따르는 거리(D2d)를, 제1전극층(11)의 중앙부(11c)에 있어서의 제2면(11b)과 제1면(11a) 사이의 Z축 방향을 따르는 거리(D2c)보다 작게 함으로써 급전되는 제2면(11b)으로부터 제1면(11a)까지의 급전 거리를 짧게 할 수 있다. 이것에 의해, RF 출력의 변경 등의 제어에 대한 응답성(RF 응답성)을 보다 높일 수 있다.
또한 실시형태에 의하면, 제1전극층(11)의 단부(11d)에 있어서의 제2면(11b)과 제1면(11a) 사이의 Z축 방향을 따르는 거리(D2d)를, 제1전극층(11)의 중앙부(11c)에 있어서의 제2면(11b)과 제1면(11a) 사이의 Z축 방향을 따르는 거리(D2c)보다 작게 한다. 예를 들면, 제1전극층(11)을 제2면(11b)측(즉, 베이스 플레이트(50)측)으로 볼록한 형상으로 함으로써 제1전극층(11)의 냉각 기능을 갖는 베이스 플레이트(50)측의 면인 제2면(11b)의 표면적을 상대적으로 크게 할 수 있다. 이것에 의해, 제1전극층(11)을 보다 효과적으로 방열시킬 수 있고, 플라즈마 밀도의 면내 균일성을 보다 높일 수 있다.
또, 도 3(a)의 예에서는 중앙부(11c)에 있어서, 제1전극층(11)의 두께는 대략 일정하다. 바꾸어 말하면, 중앙부(11c)에 있어서, 제2면(11b)은 제1면(11a)에 대해서 대략 평행하다. 한편, 단부(11d)에 있어서, 제1전극층(11)의 두께는 중앙부(11c)측으로부터 가장자리부(11e)를 향해서 작아진다. 바꾸어 말하면, 단부(11d)에 있어서, 제2면(11b)은 중앙부(11c)측으로부터 가장자리부(11e)를 향해서 상방으로 경사지는 경사면을 갖는다. 이 예에서는 경사면은 평면상이다. 경사면은 도 3(b)에 나타낸 바와 같이, 곡면상이어도 좋다.
또한 예를 들면, 도 3(c)에 나타낸 바와 같이, 제2면(11b)은 제2면(11b)의 X-Y 평면에 있어서의 중심으로부터 가장자리부(11e)를 향해서 상방으로 경사지는 경사면을 갖고 있어도 좋다. 바꾸어 말하면, 중앙부(11c)에 있어서, 제1전극층(11)의 두께는 일정하지 않아도 좋다. 바꾸어 말하면, 중앙부(11c)에 있어서, 제2면(11b)은 제1면(11a)에 대해서 평행하지 않아도 좋다. 또한 이 때, 경사면은 도 3(c)에 나타낸 바와 같이, 곡면상이어도 좋다.
도 4(a), 도 4(b), 도 5(a), 도 5(b), 도 6(a), 및 도 6(b)는 실시형태에 따른 정전 척의 일부를 모식적으로 나타내는 평면도이다.
이들 도면은 정전 척(100)에 있어서, 세라믹 유전체 기판(10) 중 제1전극층(11)(제2면(11b))보다 베이스 플레이트(50)측(하측)에 위치하는 부분, 및, 베이스 플레이트(50) 등을 생략한 상태에서, 제2면(11b)측(하측)으로부터 제1전극층(11)을 본 평면도이다.
도 4(a), 도 4(b), 도 5(a), 도 5(b), 도 6(a), 및 도 6(b)에 나타낸 바와 같이, 정전 척(100)에는 예를 들면, X-Y 평면을 따라 넓어지는 적어도 1개의 제1전극층(11)이 형성된다. 제1전극층(11)의 수는 예를 들면, 도 4(a) 및 도 4(b)에 나타낸 바와 같이 1개라도 좋고, 도 5(a) 및 도 5(b)에 나타낸 바와 같이 2개라도 좋고, 도 6(a) 및 도 6(b)에 나타낸 바와 같이 3개 이상(이 예에서는 4개)이어도 좋다. 복수의 제1전극층(11)이 형성되는 경우, 제1전극층(11)의 각각은 예를 들면, 동일 평면 상에 위치해도 좋고, Z축 방향에 있어서 다른 평면 상에 위치해도 좋다.
도 4(a) 및 도 4(b)에 나타낸 예에서는 Z축 방향을 따라 보았을 때에 원형인 제1전극층(11)이, 예를 들면, 제1전극층(11)의 중심과 세라믹 유전체 기판(10)의 중심이 겹치도록 배치되어 있다. 제1전극층(11)의 가장자리부(11e)는 예를 들면, 세라믹 유전체 기판(10)의 가장자리부에 대해서 동심원상이다. 이 예에 있어서, 제1전극층(11)의 단부(11d)는 세라믹 유전체 기판(10)의 외주측에 환상으로 배치된다.
도 5(a) 및 도 5(b)에 나타낸 예에서는 예를 들면, 내측의 제1전극층(11A)과 외측의 제1전극층(11B)이 동심원상으로 형성되어 있다. 내측의 제1전극층(11A)은 예를 들면, Z축 방향을 따라 보았을 때에 원형이다. 외측의 제1전극층(11B)은 예를 들면, Z축 방향을 따라 보았을 때에 내측의 제1전극층(11A)을 둘러싸는 원환형이다. 내측의 제1전극층(11A) 및 외측의 제1전극층(11B)의 각각은 예를 들면, 내측의 제1전극층(11A)의 중심과 세라믹 유전체 기판(10)의 중심이 겹치는 동심원상으로 배치된다. 이 예에 있어서, 외측의 제1전극층(11B)의 단부(11d)는 세라믹 유전체 기판(10)의 중심측, 및, 세라믹 유전체 기판(10)의 외주측에, 각각 환상으로 배치된다. 또한 내측의 제1전극층(11A)의 단부(11d)는 세라믹 유전체 기판의 외주측에 환상으로 배치된다. 또, 제1전극층(11)의 수는 2개에 한정되지 않고, 3개 이상의 제1전극층(11)이 동심원상으로 배치되어도 좋다.
도 6(a) 및 도 6(b)에 나타낸 예에서는 Z축 방향을 따라 보았을 때에 원형인 복수의 제1전극층(11)이, 각각, 예를 들면, 세라믹 유전체 기판(10)의 중심에 대해서 점대칭이 되는 위치에 배치되어 있다. 또, 제1전극층(11)의 1개가 이 제1전극층(11)의 중심과 세라믹 유전체 기판(10)의 중심이 겹치도록 배치되어도 좋다. 바꾸어 말하면, 제1전극층(11)의 1개가 세라믹 유전체 기판(10)의 중앙에 배치되어도 좋다. 이 예에 있어서, 각 제1전극층(11)의 단부(11d)는 각 제1전극층(11)의 외주측에 환상으로 배치된다.
또한 도 4(b), 도 5(b), 및 도 6(b)에 나타낸 바와 같이, 제1전극층(11)에는 Z축 방향에 있어서 제1전극층(11)을 관통하는 구멍(11p)이 형성되어도 좋다. 구멍(11p)이 형성되는 경우, 구멍(11p)의 외주 부근에도 단부(11d)가 배치된다.
실시형태에 있어서는 이들 단부(11d)의 어느 개소에 있어서나, 단부(11d)에 있어서의 제1면(11a)과 제2면(11b) 사이의 거리(D2d)와, 중앙부(11c)에 있어서의 제1면(11a)과 제2면(11b) 사이의 거리(D2c)의 관계가 D2d＜D2c를 충족시키고 있어도 좋다. 한편, 본 발명의 효과를 발휘하는 범위에 있어서, D2d＜D2c를 충족시키지 않는 개소를 포함하는 것을 배제하지 않는다. 바꾸어 말하면, 실시형태에 있어서는 상기와 같은 단부(11d)의 적어도 일부에 있어서, D2d＜D2c가 충족되어 있는 것이 바람직하다. 예를 들면, 단부(11d) 중, D2d＜D2c를 충족시키는 개소가 많으면, RF 응답성을 더욱 높일 수 있다.
상술한 바와 같이, 제1전극층(11)의 중앙부(11c)는 X-Y 평면에 있어서, 2개의 단부(11d) 사이에 위치하는 영역이다. 예를 들면, 제1전극층(11)에 있어서, 단부(11d) 이외의 모든 영역을 중앙부(11c)라고 간주해도 좋다. 바꾸어 말하면, 제1전극층(11)에 있어서, 예를 들면, 가장자리부(11e)의 근방을 단부(11d)로 하고, 그 이외를 중앙부(11c)라고 간주할 수 있다.
이하, 제1전극층(11)이 내부에 형성된 세라믹 유전체 기판(10)의 제작 방법에 대해서 설명한다.
제1전극층(11)이 내부에 형성된 세라믹 유전체 기판(10)은 예를 들면, 제1주면(10a)측을 아래로 한 상태에서 각 층을 적층하고, 적층체를 소결함으로써 제작할 수 있다. 보다 구체적으로는 예를 들면, 제1주면(10a)을 포함하는 세라믹스층이 되는 제1층 위에 제1전극층(11)을 적층시킨다. 제1전극층(11) 위에 제2주면(10b)을 포함하는 세라믹스층이 되는 제2층을 적층시킨다. 그리고, 이 적층체를 소결시킨다.
제1전극층(11)은 예를 들면, 스크린 인쇄, 페이스트의 도포(스핀 코트, 코터, 잉크젯, 디스펜서 등) 및 증착 등에 의해 형성된다. 예를 들면, 제1주면(10a)을 아래로 한 상태에서, 복수회로 나누어서 각 층을 적층시켜서 제1전극층(11)을 형성할 수 있다. 이 때, 예를 들면, 적층조건의 조정 등에 의해, 제1전극층(11)의 제2면(11b)의 표면 거칠기(Ra2)와 제1면(11a)의 표면 거칠기(Ra1)의 관계가 Ra1＜Ra2를 충족시키도록 할 수 있다.
도 7은 실시형태에 따른 정전 척을 구비한 웨이퍼 처리 장치를 모식적으로 나타내는 단면도이다.
도 7에 나타낸 바와 같이, 웨이퍼 처리 장치(500)는 처리 용기(501)와, 고주파 전원(504)과, 흡착용 전원(505)과, 상부 전극(510)과, 정전 척(100)을 구비하고 있다. 처리 용기(501)의 천정에는 처리 가스를 내부에 도입하기 위한 처리 가스 도입구(502), 및, 상부 전극(510)이 형성되어 있다. 처리 용기(501)의 저판에는 내부를 감압 배기하기 위한 배기구(503)가 형성되어 있다. 정전 척(100)은 처리 용기(501)의 내부에 있어서, 상부 전극(510)의 아래에 배치되어 있다. 정전 척(100)의 제1전극층(11) 및 상부 전극(510)은 고주파 전원(504)과 접속되어 있다. 또한 이 예에서는 정전 척(100)의 제1전극층(11)은 흡착용 전원(505)과 접속되어 있다.
제1전극층(11)과 상부 전극(510)은 서로 소정의 간격을 두고 대략 평행하게 형성되어 있다. 보다 구체적으로는 제1전극층(11)의 제1면(11a)은 상부 전극(510)의 하면(510a)에 대해서 대략 평행하다. 또한 세라믹 유전체 기판(10)의 제1주면(10a)은 상부 전극(510)의 하면(510a)에 대해서 대략 평행하다. 대상물(W)은 제1전극층(11)과 상부 전극(510) 사이에 위치하는 제1주면(10a)에 적재된다.
고주파 전원(504)으로부터 제1전극층(11) 및 상부 전극(510)에 전압(고주파 전압)이 인가되면, 고주파 방전이 일어나서 처리 용기(501) 내에 도입된 처리 가스가 플라즈마에 의해 여기, 활성화되어서, 대상물(W)이 처리된다.
흡착용 전원(505)으로부터 제1전극층(11)에 전압(흡착용 전압)이 인가되면, 제1전극층(11)의 제1주면(10a)측에 전하가 발생하고, 정전력에 의해 대상물(W)이 정전 척(100)에 흡착 유지된다.
도 8은 실시형태에 따른 다른 정전 척을 모식적으로 나타내는 단면도이다.
도 9는 실시형태에 따른 다른 정전 척의 일부를 확대해서 모식적으로 나타내는 단면도이다.
도 9는 도 8에 나타내는 영역(R2)을 확대해서 나타낸다.
도 8 및 도 9에 나타낸 바와 같이, 정전 척(100A)에 있어서, 세라믹 유전체 기판(10)의 내부에는 제1전극층(11)에 추가해서, 제2전극층(12)이 형성된다. 제2전극층(12)은 Z축 방향에 있어서, 제1주면(10a)과 제1전극층(11) 사이에 위치한다. 바꾸어 말하면, 제1전극층(11)은 Z축 방향에 있어서, 제2전극층(12)과 제2주면(10b) 사이에 위치한다. 제2전극층(12)은 예를 들면, 세라믹 유전체 기판(10)에 일체 소결된다.
제2전극층(12)의 형상은 세라믹 유전체 기판(10)의 제1주면(10a) 및 제2주면(10b)을 따른 박막상이다. 제2전극층(12)은 예를 들면, 금속제이다. 제2전극층(12)은 예를 들면, Ag, Pd, Pt, Mo, 및 W 중 적어도 어느 하나를 포함한다. 제2전극층(12)은 예를 들면, 금속과 세라믹스를 포함하고 있어도 좋다.
제1전극층(11)이 금속과 세라믹스를 포함하고, 제2전극층(12)이 금속과 세라믹스를 포함할 경우, 제1전극층(11)에 포함되는 금속의 체적과 세라믹스의 체적의 합계에 대한 금속의 체적의 비율은 제2전극층(12)에 포함되는 금속의 체적과 세라믹스의 체적의 합계에 대한 금속의 체적의 비율보다 큰 것이 바람직하다.
이렇게, 제1전극층(11)에 포함되는 금속의 비율을 제2전극층(12)에 포함되는 금속의 비율보다 크게 함으로써 예를 들면, 고주파 전원으로부터 전압이 인가되는 제1전극층(11)의 전기저항을 보다 작게 할 수 있고, 플라즈마 밀도의 면내 균일성 및 RF 응답성을 높일 수 있다.
실시형태에 있어서, 금속의 체적과 세라믹스의 체적의 합계에 대한 금속의 체적의 비율은 SEM-EDX(Energy Dispersive X-ray Spectroscopy)에 의해 제1전극층(11) 및 제2전극층(12)의 단면을 관찰하고, 화상해석에 의해 구할 수 있다. 보다 구체적으로는 제1전극층(11) 및 제2전극층(12)의 단면 SEM-EDX 화상을 취득하고, EDX 성분분석에 의해 세라믹스와 금속으로 분류하고, 세라믹스와 금속의 면적비율을 화상해석에 의해 구함으로써 금속의 체적과 세라믹스의 체적의 합계에 대한 금속의 체적의 비율을 산출할 수 있다.
제1전극층(11)이 금속과 세라믹스를 포함하고, 제2전극층(12)이 금속과 세라믹스를 포함할 경우, 제1전극층(11)에 포함되는 금속의 체적은 제2전극층(12)에 포함되는 금속의 체적보다 큰 것도 바람직하다.
이렇게, 제1전극층(11)에 포함되는 금속의 체적을 제2전극층(12)에 포함되는 금속의 체적보다 크게 함으로써 예를 들면, 고주파 전원으로부터 전압이 인가되는 제1전극층(11)의 전기저항을 보다 작게 할 수 있고, 플라즈마 밀도의 면내 균일성 및 RF 응답성을 높일 수 있다.
제2전극층(12)은 흡착용 전원(도 11의 흡착용 전원(505))과 접속된다. 정전 척(100A)은 흡착용 전원으로부터 제2전극층(12)에 전압(흡착용 전압)을 인가함으로써, 제2전극층(12)의 제1주면(10a)측에 전하를 발생시켜서 정전력에 의해 대상물(W)을 흡착 유지한다. 바꾸어 말하면, 제2전극층(12)은 대상물(W)을 흡착시키기 위한 흡착 전극이다. 흡착용 전원은 직류(DC) 전류 또는 AC 전류를 제2전극층(12)에 공급한다. 이렇게, 실시형태에 의하면, 플라즈마를 발생시키기 위한 하부 전극인 제1전극층(11)과는 별도로, 대상물을 흡착시키기 위한 흡착 전극인 제2전극층(12)을 형성할 수 있다.
이 예에서는 제2전극층(12)에는 세라믹 유전체 기판(10)의 제2주면(10b)측으로 연장되는 접속부(20)가 형성되어 있다. 접속부(20)는 예를 들면, 제2전극층(12)과 도통하는 비아(중실형)나 비아 홀(중공형)이다. 접속부(20)는 납땜 등의 적절한 방법에 의해 접속된 금속단자이어도 좋다.
도 9에 나타낸 바와 같이, 제2전극층(12)은 제1주면(10a)측의 제3면(12a)과, 제3면(12a)과는 반대측의 제4면(12b)을 갖는다. 제4면(12b)은 바꾸어 말하면, 제1전극층(11)과 대향하는 면이다. 제4면(12b)은 바꾸어 말하면, 제1전극층(11)의 제1면(11a)과 대향하는 면이다.
제3면(12a)은 제1주면(10a)에 대해서 평행한 면이어도 좋다. 제3면(12a)과 제1주면(10a) 사이의 Z축 방향을 따르는 거리(D3)는 예를 들면, 일정하다. 거리(D3)는 바꾸어 말하면, 제1주면(10a)으로부터 제2전극층(12)의 상면(제3면(12a))까지의 거리이다.
제4면(12b)은 제3면(12a)에 대해서 평행한 면인 것도 바람직하다. 제4면(12b)은 제1주면(10a)에 대해서 평행한 면인 것도 바람직하다. 보다 구체적으로는 제4면(12b)과 제3면(12a) 사이의 Z축 방향을 따르는 거리(D4)는 일정한 것도 바람직하다. 거리(D4)는 바꾸어 말하면, 제2전극층(12)의 두께이다. 제2전극층(12)의 평균 두께는 예를 들면, 제2전극층(12)의 단면 SEM 화상에 있어서의 3점의 두께의 평균값으로서 구할 수 있다.
제1전극층(11)의 평균 두께는 예를 들면, 제2전극층(12)의 평균 두께보다 크다. 제1전극층(11)의 평균 두께를 제2전극층(12)의 평균 두께보다 크게 함으로써 표피효과의 영향을 저감하고, 플라즈마 밀도의 면내 균일성을 더욱 높일 수 있다.
제1전극층(11)과 제2전극층(12) 사이의 Z축 방향을 따르는 거리(즉, 제1면(11a)과 제4면(12b) 사이의 Z축 방향을 따르는 거리((D5)는 예를 들면, 제1주면(10a)과 제2전극층(12) 사이의 Z축 방향을 따르는 거리(즉, 제3면(12a)과 제1주면(10a) 사이의 Z축 방향을 따르는 거리)(D3)보다 크다.
이렇게, 거리(D5)를 거리(D3)보다 크게 함으로써 고주파 전원으로부터 전압이 인가된 경우라도 제1전극층(11)과 제2전극층(12) 사이의 단락이나 절연파괴 등의 문제의 발생을 보다 효과적으로 억제할 수 있다.
도 10(a) 및 도 10(b)는 실시형태에 따른 다른 정전 척의 일부를 모식적으로 나타내는 평면도이다.
이들 도면은 정전 척(100A)에 있어서, 세라믹 유전체 기판(10) 중 제2전극층(12)(제3면(12a))보다 제1주면(10a)측(상측)에 위치하는 부분을 생략한 상태에서, 제3면(12a)측(상측)으로부터 제2전극층(12)을 본 평면도이다.
도 10(a) 및 도 10(b)에 나타낸 바와 같이, 제2전극층(12)은 단극형이라도 쌍극형이라도 좋다. 제2전극층(12)이 단극형인 경우, 도 10(a)에 나타낸 바와 같이, X-Y 평면을 따라 넓어지는 1개의 제2전극층(12)이 형성된다. 제2전극층(12)은 예를 들면, Z축 방향을 따라 보았을 때에 대략 원형이다. 한편, 제2전극층(12)이 쌍극형인 경우, 도 10(b)에 나타낸 바와 같이, X-Y 평면을 따라 넓어지며, 동일 평면 상에 위치하는 2개의 제2전극층(12)이 형성된다. 제2전극층(12)은 각각, 예를 들면, Z축 방향을 따라 보았을 때에 대략 반원형이다. 제2전극층(12)은 예를 들면, X-Y 평면을 따라 넓어지는 패턴을 갖고 있어도 좋다.
Z축 방향에 있어서, 제1전극층(11)의 일부는 예를 들면, 제2전극층(12)과 겹치지 않는다. 또한 제1전극층(11)의 제1면(11a)(제1주면(10a)측의 면)의 면적의 합계는 예를 들면, 제2전극층(12)의 제3면(12a (제1주면(10a)측의 면)의 면적의 합계보다 크다. 바꾸어 말하면, Z축 방향을 따라 보았을 때에, 제1전극층(11)의 면적의 합계는 제2전극층(12)의 면적의 합계보다 크다. 이것에 의해, 플라즈마 밀도의 면내 균일성을 더욱 높일 수 있다.
도 11은 실시형태에 따른 다른 정전 척을 구비한 웨이퍼 처리 장치를 모식적으로 나타내는 단면도이다.
도 11에 나타낸 바와 같이, 웨이퍼 처리 장치(500A)는 정전 척(100)을 도 8에 나타낸 정전 척(100A)으로 변경하는 이외는 도 7에 나타낸 웨이퍼 처리 장치(500)와 실질적으로 같다.
웨이퍼 처리 장치(500A)에 있어서, 흡착용 전원(505)은 정전 척(100A)의 제1전극층(11)이 아닌 정전 척(100A)의 제2전극층(12)과 접속되어 있다. 흡착용 전원(505)으로부터 제2전극층(12)에 전압(흡착용 전압)이 인가되면, 제2전극층(12)의 제1주면(10a)측에 전하가 발생하고, 정전력에 의해 대상물(W)이 정전 척(100A)에 흡착 유지된다.
도 12(a)∼도 12(d)는 실시형태에 따른 제1전극층의 단부를 확대해서 모식적으로 나타내는 단면도이다.
도 12(a)∼도 12(d)에 나타낸 바와 같이, 단면에서 봤을 때에 있어서의 제1전극층(11)의 단부(11d)의 X축 방향의 길이인 폭(t)은 예를 들면, 제1전극층(11)의 중앙부(11c)에 있어서의 두께(D2c)보다 크다(두께(D2c)＜폭(t)). 단부(11d)의 폭(t)은 바꾸어 말하면, 제2면(11b)의 경사면의 폭이다. 즉, 폭(t)은 제2면(11b)의 경사면의 하단(P)(경사가 끝나는 곳)과 가장자리부(11e) 사이의 X축 방향의 길이이다. 이렇게, 단부(11d)의 폭(t)을 제1전극층(11)의 중앙부(11c)에 있어서의 두께(D2c)보다 크게 함으로써 급전 거리를 짧게 할 수 있다. 이것에 의해, RF 출력의 변경 등의 제어에 대한 응답성(RF 응답성)을 보다 높일 수 있다.
경사면의 하단(P)은 제1전극층(11)을 포함하도록 절단한 샘플의 단면화상으로부터 구할 수 있다. 실시형태에 있어서는 예를 들면, 샘플 중 적어도 1개소가 상기 관계(두께(D2c)＜폭(t))를 만족시킨다. 실시형태에 있어서는 샘플 중 복수 개소가 상기 관계(두께(D2c)＜폭(t))를 만족시키는 것이 보다 바람직하다.
또한 제2면(11b)의 경사면의 각도(θ)는 예를 들면, 10도 이상 80도 이하, 바람직하게는 20도 이상 60도 이하이다. 각도(θ)는 가장자리부(11e)와 제2면(11b)의 경사면의 하단(P)(경사가 끝나는 곳)을 연결하는 직선을 선(L)으로 했을 때에, 제1면(11a)과 선(L)이 이루는 각도(열각)로 나타낼 수 있다. 각도(θ)를 작게 함으로써 급전 거리를 짧게 할 수 있다. 이것에 의해, RF 출력의 변경 등의 제어에 대한 응답성(RF 응답성)을 보다 높일 수 있다.
또, 이들 도면에서는 하단(P)과 가장자리부(11e) 사이가 곡선상의 단면형상을 나타내고 있지만, 하단(P)과 가장자리부(11e) 사이는 이것에 한정되지 않고, 직선상의 단면형상이어도 좋다. 직선상으로 함으로써 예를 들면, 급전 거리를 보다 짧게 할 수 있다.
이상, 설명한 바와 같이, 실시형태에 의하면, RF 응답성을 높이면서, 플라즈마 밀도의 면내 균일성을 높일 수 있는 정전 척을 제공할 수 있다.
이상, 본 발명의 실시형태에 대해서 설명했다. 그러나, 본 발명은 이들의 기술에 한정되는 것은 아니다. 상술의 실시형태에 관해서, 당업자가 적당하게 설계변경을 가한 것도, 본 발명의 특징을 구비하고 있는 한, 본 발명의 범위에 포함된다. 예를 들면, 정전 척이 구비하는 각 요소의 형상, 치수, 재질, 배치, 설치 형태 등은 예시한 것에 한정되는 것은 아니고 적당하게 변경할 수 있다. 또한 상술한 각 실시형태가 구비하는 각 요소는 기술적으로 가능한 한에 있어서 조합할 수 있고, 이들을 조합한 것도 본 발명의 특징을 포함하는 한 본 발명의 범위에 포함된다.
10: 세라믹 유전체 기판
10a: 제1주면
10b: 제2주면
11, 11A, 11B: 제1전극층
11a: 제1면
11b: 제2면
11c: 중앙부
11d: 단부
11e: 가장자리부
11p: 구멍
12: 제2전극층
12a: 제3면
12b: 제4면
13: 볼록부
14: 홈
15: 관통구멍
20: 접속부
50: 베이스 플레이트
50a: 상부
50b: 하부
51: 입력로
52: 출력로
53: 가스 도입로
55: 연통로
60: 접착부재
100, 100A: 정전 척
500, 500A: 웨이퍼 처리 장치
501: 처리 용기
502: 처리 가스 도입구
503: 배기구
504: 고주파 전원
505: 흡착용 전원
510: 상부 전극
510a: 하면
D1, D1c, D1d, D2c, D2d, D3, D4: 거리
P: 하단
R1, R2: 영역
t: 폭
W: 대상물

Claims (16)

  1. 흡착의 대상물이 적재되는 제1주면과, 상기 제1주면과는 반대측의 제2주면을 갖는 세라믹 유전체 기판과,
    상기 세라믹 유전체 기판을 지지하는 베이스 플레이트와,
    상기 세라믹 유전체 기판의 내부에 형성되고, 고주파 전원과 접속되는 적어도 1개의 제1전극층을 구비하고,
    상기 제1전극층은 상기 베이스 플레이트로부터 상기 세라믹 유전체 기판을 향하는 Z축 방향에 있어서, 상기 제1주면과 상기 제2주면 사이에 형성되고,
    상기 제1전극층은 상기 제1주면측의 제1면과, 상기 제1면과는 반대측의 제2면을 갖고,
    상기 제2면의 표면 거칠기는 상기 제1면의 표면 거칠기보다 큰 것을 특징으로 하는 정전 척.
  2. 제 1 항에 있어서,
    상기 제1전극층은 상기 제2면측으로부터 급전되고,
    상기 제1면과 상기 제1주면 사이의 상기 Z축 방향을 따르는 거리는 일정하며,
    상기 제1전극층의 단부에 있어서의 상기 제2면과 상기 제1면 사이의 상기 Z축 방향을 따르는 거리는 상기 제1전극층의 중앙부에 있어서의 상기 제2면과 상기 제1면 사이의 상기 Z축 방향을 따르는 거리보다 작은 것을 특징으로 하는 정전 척.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1전극층은 Ag, Pd, 및 Pt 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 정전 척.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제1전극층은 금속과 세라믹스의 서멧으로 이루어지는 것을 특징으로 하는 정전 척.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제1전극층의 중앙부에 있어서의 상기 제2면과 상기 제1면 사이의 상기 Z축 방향을 따르는 거리는 1㎛ 이상 500㎛ 이하인 것을 특징으로 하는 정전 척.
  6. 제 5 항에 있어서,
    상기 제1전극층의 중앙부에 있어서의 상기 제2면과 상기 제1면 사이의 상기 Z축 방향을 따르는 거리는 10㎛ 이상 100㎛ 이하인 것을 특징으로 하는 정전 척.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 세라믹 유전체 기판은 산화알루미늄을 포함하고,
    상기 세라믹 유전체 기판에 있어서의 상기 산화알루미늄의 농도는 90질량% 이상인 것을 특징으로 하는 정전 척.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 세라믹 유전체 기판의 내부에 형성되고, 흡착용 전원과 접속되는 적어도 1개의 제2전극층을 더 구비하고,
    상기 제2전극층은 상기 Z축 방향에 있어서, 상기 제1전극층과 상기 제1주면 사이에 형성되는 것을 특징으로 하는 정전 척.
  9. 제 8 항에 있어서,
    상기 제1전극층의 상기 제1면의 면적의 합계는 상기 제2전극층의 상기 제1주면측의 면의 면적의 합계보다 큰 것을 특징으로 하는 정전 척.
  10. 제 8 항에 있어서,
    상기 제1전극층의 두께는 상기 제2전극층의 두께보다 큰 것을 특징으로 하는 정전 척.
  11. 제 8 항에 있어서,
    상기 Z축 방향에 있어서, 상기 제1전극층의 일부는 상기 제2전극층과 겹치지 않는 것을 특징으로 하는 정전 척.
  12. 제 8 항에 있어서,
    상기 제1전극층은 금속과 세라믹스를 포함하고,
    상기 제2전극층은 금속과 세라믹스를 포함하고,
    상기 제1전극층에 포함되는 상기 금속의 체적과 상기 세라믹스의 체적의 합계에 대한 상기 금속의 체적의 비율은 상기 제2전극층에 포함되는 상기 금속의 체적과 상기 세라믹스의 체적의 합계에 대한 상기 금속의 체적의 비율보다 큰 것을 특징으로 하는 정전 척.
  13. 제 8 항에 있어서,
    상기 제1전극층은 금속과 세라믹스를 포함하고,
    상기 제2전극층은 금속과 세라믹스를 포함하고,
    상기 제1전극층에 포함되는 상기 금속의 체적은 상기 제2전극층에 포함되는 상기 금속의 체적보다 큰 것을 특징으로 하는 정전 척.
  14. 제 8 항에 있어서,
    상기 제1전극층과 상기 제2전극층 사이의 상기 Z축 방향을 따르는 거리는 상기 제1주면과 상기 제2전극층 사이의 상기 Z축 방향을 따르는 거리보다 큰 것을 특징으로 하는 정전 척.
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 제1전극층은 흡착용 전원과 접속되는 것을 특징으로 하는 정전 척.
  16. 제 2 항에 있어서,
    상기 단부의 폭은 상기 제1전극층의 상기 중앙부에 있어서의 상기 제2면과 상기 제1면 사이의 상기 Z축 방향을 따르는 거리보다 큰 것을 특징으로 하는 정전 척.
KR1020190091516A 2018-07-30 2019-07-29 정전 척 KR102203465B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018142896 2018-07-30
JPJP-P-2018-142896 2018-07-30
JP2019086029A JP6587223B1 (ja) 2018-07-30 2019-04-26 静電チャック
JPJP-P-2019-086029 2019-04-26

Publications (2)

Publication Number Publication Date
KR20200013612A KR20200013612A (ko) 2020-02-07
KR102203465B1 true KR102203465B1 (ko) 2021-01-15

Family

ID=68159667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190091516A KR102203465B1 (ko) 2018-07-30 2019-07-29 정전 척

Country Status (5)

Country Link
US (1) US11328907B2 (ko)
JP (2) JP6587223B1 (ko)
KR (1) KR102203465B1 (ko)
CN (1) CN110783251A (ko)
TW (2) TW202008502A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6587223B1 (ja) * 2018-07-30 2019-10-09 Toto株式会社 静電チャック
JP7312712B2 (ja) * 2020-02-07 2023-07-21 新光電気工業株式会社 セラミックス基板、静電チャック、静電チャックの製造方法
JP2022148714A (ja) * 2021-03-24 2022-10-06 新光電気工業株式会社 静電チャック、基板固定装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006009030A1 (ja) 2004-07-15 2006-01-26 Dai Nippon Printing Co., Ltd. 半導体装置及び半導体装置製造用基板並びにそれらの製造方法
JP2011119654A (ja) 2009-10-26 2011-06-16 Shinko Electric Ind Co Ltd 静電チャック用基板及び静電チャック
JP2011198519A (ja) 2010-03-17 2011-10-06 Fuji Electric Co Ltd 高周波通電用導体
JP2016512393A (ja) 2013-03-12 2016-04-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマエッチング作業工程用の基板支持体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307377A (ja) * 1993-12-27 1995-11-21 Shin Etsu Chem Co Ltd 静電チャック付セラミックスヒーター
JP2659919B2 (ja) * 1994-01-13 1997-09-30 インターナショナル・ビジネス・マシーンズ・コーポレイション プラズマの不均一性を補正するプラズマ装置
WO1995020838A1 (en) * 1994-01-31 1995-08-03 Applied Materials, Inc. Electrostatic chuck with conformal insulator film
US5801915A (en) * 1994-01-31 1998-09-01 Applied Materials, Inc. Electrostatic chuck having a unidirectionally conducting coupler layer
JPH09293775A (ja) * 1996-04-26 1997-11-11 Sony Corp 静電チャック
US6483690B1 (en) 2001-06-28 2002-11-19 Lam Research Corporation Ceramic electrostatic chuck assembly and method of making
JP4066329B2 (ja) 2002-09-05 2008-03-26 太平洋セメント株式会社 静電チャックの製造方法およびそれを用いて得られた静電チャック
JP2007281161A (ja) * 2006-04-06 2007-10-25 Sumitomo Electric Ind Ltd 半導体製造装置用ウエハ保持体及び半導体製造装置
JP5056029B2 (ja) * 2007-01-26 2012-10-24 住友電気工業株式会社 半導体製造装置用ウェハ保持体、その製造方法およびそれを搭載した半導体製造装置
US7674723B2 (en) * 2008-02-06 2010-03-09 Applied Materials, Inc. Plasma immersion ion implantation using an electrode with edge-effect suppression by a downwardly curving edge
JP4450106B1 (ja) * 2008-03-11 2010-04-14 東京エレクトロン株式会社 載置台構造及び処理装置
JP2011256072A (ja) * 2010-06-09 2011-12-22 Ngk Spark Plug Co Ltd 発熱体を有するセラミック基板及びその製造方法
JP2014138164A (ja) * 2013-01-18 2014-07-28 Sumitomo Osaka Cement Co Ltd 静電チャック装置
CN105225997B (zh) * 2014-06-12 2018-01-23 中微半导体设备(上海)有限公司 一种静电夹盘及静电夹盘的制造方法
JP6441733B2 (ja) * 2015-04-08 2018-12-19 京セラ株式会社 試料保持具
KR101605704B1 (ko) * 2015-06-05 2016-03-23 (주)제니스월드 대면적 바이폴라 정전척의 제조방법 및 이에 의해 제조된 대면적 바이폴라 정전척
JP6238098B1 (ja) * 2016-07-20 2017-11-29 Toto株式会社 静電チャック
CN108346611B (zh) * 2017-01-24 2021-05-18 中微半导体设备(上海)股份有限公司 静电吸盘及其制作方法与等离子体处理装置
JP6587223B1 (ja) * 2018-07-30 2019-10-09 Toto株式会社 静電チャック

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006009030A1 (ja) 2004-07-15 2006-01-26 Dai Nippon Printing Co., Ltd. 半導体装置及び半導体装置製造用基板並びにそれらの製造方法
JP2011119654A (ja) 2009-10-26 2011-06-16 Shinko Electric Ind Co Ltd 静電チャック用基板及び静電チャック
JP2011198519A (ja) 2010-03-17 2011-10-06 Fuji Electric Co Ltd 高周波通電用導体
JP2016512393A (ja) 2013-03-12 2016-04-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマエッチング作業工程用の基板支持体

Also Published As

Publication number Publication date
TW202008502A (zh) 2020-02-16
TW202109736A (zh) 2021-03-01
CN110783251A (zh) 2020-02-11
JP6587223B1 (ja) 2019-10-09
US11328907B2 (en) 2022-05-10
JP2020025101A (ja) 2020-02-13
TWI739642B (zh) 2021-09-11
JP2020025073A (ja) 2020-02-13
US20200035469A1 (en) 2020-01-30
KR20200013612A (ko) 2020-02-07

Similar Documents

Publication Publication Date Title
KR102203465B1 (ko) 정전 척
US20210074521A1 (en) Electrostatic chuck
KR102164083B1 (ko) 정전 척
TWI735364B (zh) 靜電吸盤
JP7232404B2 (ja) 静電チャック
JP7373111B2 (ja) 静電チャック
US11302560B2 (en) Electrostatic chuck
US11328906B2 (en) Electrostatic chuck
KR102292977B1 (ko) 정전 척
JP6641608B1 (ja) 静電チャック
US11410867B2 (en) Electrostatic chuck
US11302559B2 (en) Electrostatic chuck
JP7362030B2 (ja) 静電チャック

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant