JPH08264487A - リエントリー形状コンタクト・ホールをコーティングまたは埋めるための堆積プロセス - Google Patents
リエントリー形状コンタクト・ホールをコーティングまたは埋めるための堆積プロセスInfo
- Publication number
- JPH08264487A JPH08264487A JP7325716A JP32571695A JPH08264487A JP H08264487 A JPH08264487 A JP H08264487A JP 7325716 A JP7325716 A JP 7325716A JP 32571695 A JP32571695 A JP 32571695A JP H08264487 A JPH08264487 A JP H08264487A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- deposited
- depositing
- thickness
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011248 coating agent Substances 0.000 title claims description 5
- 238000000576 coating method Methods 0.000 title claims description 5
- 238000009825 accumulation Methods 0.000 title 1
- 239000000463 material Substances 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 238000000034 method Methods 0.000 claims abstract description 74
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims description 93
- 230000008021 deposition Effects 0.000 claims description 63
- 238000004544 sputter deposition Methods 0.000 claims description 54
- 230000001965 increasing effect Effects 0.000 claims description 16
- 230000001427 coherent effect Effects 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000009736 wetting Methods 0.000 claims description 5
- 230000002708 enhancing effect Effects 0.000 claims description 2
- 239000013077 target material Substances 0.000 claims description 2
- 239000000470 constituent Substances 0.000 claims 2
- 230000008569 process Effects 0.000 description 37
- 235000012431 wafers Nutrition 0.000 description 35
- 239000010410 layer Substances 0.000 description 33
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000005137 deposition process Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 230000006911 nucleation Effects 0.000 description 5
- 238000010899 nucleation Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000637 aluminium metallisation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000002826 coolant Substances 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 240000007817 Olea europaea Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000009970 fire resistant effect Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3435—Applying energy to the substrate during sputtering
- C23C14/345—Applying energy to the substrate during sputtering using substrate bias
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
- C23C14/354—Introduction of auxiliary energy into the plasma
- C23C14/358—Inductive energy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3447—Collimators, shutters, apertures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/332—Coating
- H01J2237/3322—Problems associated with coating
- H01J2237/3327—Coating high aspect ratio workpieces
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Analytical Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
材料を堆積させて、半導体基板の表面内のホールをコン
フォーマルにカバーないし埋めるための方法および装
置。好適な方法は、該材料の第１の厚さを基板の表面上
へコヒーレントに堆積するステップと；堆積された材料
を逆スパッタリングして、コンタクト・ホールの側壁を
堆積された材料でコートするステップと；該材料の第１
の厚さが基板の表面上へ堆積された後、該材料の第２の
厚さを基板の表面上へ堆積するステップと；該材料の第
２の厚さを基板の表面上へ堆積しつつ、基板を加熱し
て、堆積されるべき材料のリフローを高めるステップと
を含む。
フォーマルにカバーないし埋めるための方法および装
置。好適な方法は、該材料の第１の厚さを基板の表面上
へコヒーレントに堆積するステップと；堆積された材料
を逆スパッタリングして、コンタクト・ホールの側壁を
堆積された材料でコートするステップと；該材料の第１
の厚さが基板の表面上へ堆積された後、該材料の第２の
厚さを基板の表面上へ堆積するステップと；該材料の第
２の厚さを基板の表面上へ堆積しつつ、基板を加熱し
て、堆積されるべき材料のリフローを高めるステップと
を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板中の高
アスペクト比の、リエントリー形状の（re-entryshaped
）コンタクト・ホール（contact holes ）への材料の
スパッタ堆積のための方法および装置に関する。より詳
しくは、本発明は、このようなホールの壁をコンフォー
マルに（conformally ）堆積された材料でカバーする
か、あるいは該ホールを該材料で埋める（filling ）こ
とに関する。
アスペクト比の、リエントリー形状の（re-entryshaped
）コンタクト・ホール（contact holes ）への材料の
スパッタ堆積のための方法および装置に関する。より詳
しくは、本発明は、このようなホールの壁をコンフォー
マルに（conformally ）堆積された材料でカバーする
か、あるいは該ホールを該材料で埋める（filling ）こ
とに関する。
【０００２】
【従来の技術】半導体素子は、典型的には、半導体ウエ
ハ上に一度に１層づつ（one layer ata time ）作製さ
れた多層（multilayered）の構造である。該多層構造の
層の少なくとも１つはメタライゼーション（metallizat
ion ）層であり、該層はパターニングされて、ウエハ上
に形成されたデバイス（devices ）を電気的に相互に接
続させる導電性の経路（pathways）ないし配線（wires
）を与える。該メタライゼーションは、通常は、下層
の（underlying）デバイスを保護しアイソレーションす
るために先にウエハ表面上に堆積されたパッシベーショ
ン層（例えば、ＳｉＯ2 ）上に堆積される。該メタライ
ゼーション層が、パッシベーション層下の半導体デバイ
スに対する電気的なコンタクトを形成するのを可能にす
るために、コンタクト・ホールないしヴィア（vias）
が、該メタル層の堆積に先立って、パッシベーション層
を通って（through ）エッチングされる。そのメタル
（例えば、Ａｌ）がウエハ上に堆積される際、それはコ
ンタクト・ホールを埋めて、下層のデバイスとのコンタ
クトを形成する。
ハ上に一度に１層づつ（one layer ata time ）作製さ
れた多層（multilayered）の構造である。該多層構造の
層の少なくとも１つはメタライゼーション（metallizat
ion ）層であり、該層はパターニングされて、ウエハ上
に形成されたデバイス（devices ）を電気的に相互に接
続させる導電性の経路（pathways）ないし配線（wires
）を与える。該メタライゼーションは、通常は、下層
の（underlying）デバイスを保護しアイソレーションす
るために先にウエハ表面上に堆積されたパッシベーショ
ン層（例えば、ＳｉＯ2 ）上に堆積される。該メタライ
ゼーション層が、パッシベーション層下の半導体デバイ
スに対する電気的なコンタクトを形成するのを可能にす
るために、コンタクト・ホールないしヴィア（vias）
が、該メタル層の堆積に先立って、パッシベーション層
を通って（through ）エッチングされる。そのメタル
（例えば、Ａｌ）がウエハ上に堆積される際、それはコ
ンタクト・ホールを埋めて、下層のデバイスとのコンタ
クトを形成する。
【０００３】コンタクト・ホールが垂直（vertical）側
壁を有することは、一般的には望ましい。これは特に、
高アスペクト比のコンタクト・ホール（すなわち、高い
「長さ対幅」の比（length-to-width retio ））に対し
て真実であり、そしてこれらのコンタクト・ホールは、
サブミクロン範囲のディメンションを有する半導体デバ
イスを作製するために、現在では一般的に使用されてい
る。しかしながら、コンタクト・ホールを形成するため
に通常に使われるプラズマエッチング・プロセスは制御
することが困難であるため、垂直側壁は常に可能である
わけではない。しばしば生じる場合のように、もしプラ
ズマエッチング・プロセスが安定していないならば、エ
ッチングされるべき層は「アンダーカット」されて、
「リエントリー形状」のホール（図１を参照）を生成す
る可能性がある。「リエントリー形状」のホール２にお
いては、壁４が、理想的なように垂直ではなく、該ホー
ルはむしろ、その頂部（すなわち、その開口）から該ホ
ールの底部に向かって、幅において漸進的に（progress
ively ）増大する。
壁を有することは、一般的には望ましい。これは特に、
高アスペクト比のコンタクト・ホール（すなわち、高い
「長さ対幅」の比（length-to-width retio ））に対し
て真実であり、そしてこれらのコンタクト・ホールは、
サブミクロン範囲のディメンションを有する半導体デバ
イスを作製するために、現在では一般的に使用されてい
る。しかしながら、コンタクト・ホールを形成するため
に通常に使われるプラズマエッチング・プロセスは制御
することが困難であるため、垂直側壁は常に可能である
わけではない。しばしば生じる場合のように、もしプラ
ズマエッチング・プロセスが安定していないならば、エ
ッチングされるべき層は「アンダーカット」されて、
「リエントリー形状」のホール（図１を参照）を生成す
る可能性がある。「リエントリー形状」のホール２にお
いては、壁４が、理想的なように垂直ではなく、該ホー
ルはむしろ、その頂部（すなわち、その開口）から該ホ
ールの底部に向かって、幅において漸進的に（progress
ively ）増大する。
【０００４】理想的に垂直側壁を有するコンタクト・ホ
ールに比べて、リエントリー形状のホールは、メタル６
でコートないし埋めることが相当程度に（considerabl
y）より困難である。該ホールをコートないし埋めるた
めに、もし従来のＡｌスパッタ堆積が使われるならば、
堆積された材料はコンタクト・ホールの上部エッジ近く
まで蓄積（build up）して、オーバーハング８を形成す
る傾向がある。該オーバーハングは、スパッタリングさ
れた材料がコンタクト・ホールの底部まで入ってそこに
到達することを妨げるだろう。非常に小さい、高アスペ
クト比のホールに対しては、この問題は、特に厳しいも
のとなる。
ールに比べて、リエントリー形状のホールは、メタル６
でコートないし埋めることが相当程度に（considerabl
y）より困難である。該ホールをコートないし埋めるた
めに、もし従来のＡｌスパッタ堆積が使われるならば、
堆積された材料はコンタクト・ホールの上部エッジ近く
まで蓄積（build up）して、オーバーハング８を形成す
る傾向がある。該オーバーハングは、スパッタリングさ
れた材料がコンタクト・ホールの底部まで入ってそこに
到達することを妨げるだろう。非常に小さい、高アスペ
クト比のホールに対しては、この問題は、特に厳しいも
のとなる。
【０００５】
【発明が解決しようとする課題】オーバーハングの形成
を防ぐために、コヒ―レント・スパッタ堆積を使うこと
は可能である。コヒ―レント堆積により、そのウエハに
到達するスパッタリングされた材料が、あるメカニズム
によって狭い角度分布に制限される（例えば、該ウエハ
に到達するスパッタリングされた材料の軌道（trajecto
ries）が、該ウエハ表面の垂線（normal）である方向の
近辺（about ）にタイトに分布する）ことを、我々は意
味している。コヒ―レント堆積は、より多くのスパッタ
リングされた材料が、リエントリー形状のコンタクト・
ホールの底部に到達し、そして堆積することを保証す
る。しかしながら、もしリエントラント形状の（re-ent
rant shaped ）側壁の角度があまりに大きいと、しばし
ば、コヒ―レント・スパッタリングでさえ、完全に該ホ
ールの壁をカバーしたり、完全に該ホールを埋めること
ができない。
を防ぐために、コヒ―レント・スパッタ堆積を使うこと
は可能である。コヒ―レント堆積により、そのウエハに
到達するスパッタリングされた材料が、あるメカニズム
によって狭い角度分布に制限される（例えば、該ウエハ
に到達するスパッタリングされた材料の軌道（trajecto
ries）が、該ウエハ表面の垂線（normal）である方向の
近辺（about ）にタイトに分布する）ことを、我々は意
味している。コヒ―レント堆積は、より多くのスパッタ
リングされた材料が、リエントリー形状のコンタクト・
ホールの底部に到達し、そして堆積することを保証す
る。しかしながら、もしリエントラント形状の（re-ent
rant shaped ）側壁の角度があまりに大きいと、しばし
ば、コヒ―レント・スパッタリングでさえ、完全に該ホ
ールの壁をカバーしたり、完全に該ホールを埋めること
ができない。
【０００６】換言すれば、通常使用されるスパッタ堆積
およびリフロー（reflow）・プロセスは、リエントリー
形状のコンタクト・ホールに対しては、よく適合してい
るとは言えない。特に、リエントリー形状のコンタクト
・ホールの存在は、該コンタクト・ホール底部のデバイ
スに対して、乏しいかあるいは存在しない（nonexisten
t ）電気コンタクトに帰着する傾向がある。したがっ
て、もし、コンタクト・ホールをエッチングするための
プロセスが、不注意にも過度のリエントラント形状のホ
ールを生成するならば、ウエハは慣習的には廃棄されね
ばならない。このように、リエントラント形状のホール
の壁をコートするか、あるいは該ホールを埋めて、この
ようなホールを有するウエハが廃棄される必要がなくな
るようにするための、堆積プロセスの必要性が存在す
る。
およびリフロー（reflow）・プロセスは、リエントリー
形状のコンタクト・ホールに対しては、よく適合してい
るとは言えない。特に、リエントリー形状のコンタクト
・ホールの存在は、該コンタクト・ホール底部のデバイ
スに対して、乏しいかあるいは存在しない（nonexisten
t ）電気コンタクトに帰着する傾向がある。したがっ
て、もし、コンタクト・ホールをエッチングするための
プロセスが、不注意にも過度のリエントラント形状のホ
ールを生成するならば、ウエハは慣習的には廃棄されね
ばならない。このように、リエントラント形状のホール
の壁をコートするか、あるいは該ホールを埋めて、この
ようなホールを有するウエハが廃棄される必要がなくな
るようにするための、堆積プロセスの必要性が存在す
る。
【０００７】
【課題を解決するための手段】本発明は、表面がホール
（holes ）を含む半導体基板上に、材料の層を堆積する
ための方法および装置である。本発明は、もし、該ホー
ルのいくらかがリエントラント形状の、すなわち、それ
らの底部（bases ）より小さい開口（apertures ）を有
しているとしても、該ホールの壁をコンフォーマルにカ
バーし、あるいは該ホールを空隙（voids ）がないよう
に完全に埋めるのを容易にする。
（holes ）を含む半導体基板上に、材料の層を堆積する
ための方法および装置である。本発明は、もし、該ホー
ルのいくらかがリエントラント形状の、すなわち、それ
らの底部（bases ）より小さい開口（apertures ）を有
しているとしても、該ホールの壁をコンフォーマルにカ
バーし、あるいは該ホールを空隙（voids ）がないよう
に完全に埋めるのを容易にする。
【０００８】本発明の第１の面（aspect）は、ホールの
壁を材料の層でコンフォーマルにカバーするための方法
である。該方法は、以下のステップを含む：（ａ）該ホ
ールを埋めるために必要とされるより少ない第１の厚さ
まで、該材料をホールの底の上へ堆積させ；そして、
（ｂ）該ホールの側面壁を堆積された材料で完全にコー
トするように、堆積された材料を逆スパッタリング（re
verse sputtering）する。
壁を材料の層でコンフォーマルにカバーするための方法
である。該方法は、以下のステップを含む：（ａ）該ホ
ールを埋めるために必要とされるより少ない第１の厚さ
まで、該材料をホールの底の上へ堆積させ；そして、
（ｂ）該ホールの側面壁を堆積された材料で完全にコー
トするように、堆積された材料を逆スパッタリング（re
verse sputtering）する。
【０００９】逆スパッタリング・ステップ（ｂ）は、堆
積の間、負のバイアス電圧をその基板に印加することに
よって、堆積ステップ（ａ）と同時に（concurrently）
実行することが好ましい。
積の間、負のバイアス電圧をその基板に印加することに
よって、堆積ステップ（ａ）と同時に（concurrently）
実行することが好ましい。
【００１０】堆積ステップ（ａ）は、好ましくは、該材
料を「コヒーレントに」堆積させる、すなわち、基板に
充分に垂直な軌道中で該基板に該材料を向けて、個々の
ホールの開口に入る材料の実質的な部分を、該ホールの
底部（base）上に堆積させることを含む。該コヒ―レン
ト堆積は、好ましくは、該基板をスパッタリング・ター
ゲットから充分な距離に位置決めするか、あるいは、該
基板と該ターゲットとの間にコリメーターを配置するこ
とによって、コヒ―レント・スパッタリング軌道を得つ
つ、スパッタリング・ターゲットからの材料（あるい
は、該材料の前駆体）をスパッタリングすることによっ
て、実行することが好ましい。
料を「コヒーレントに」堆積させる、すなわち、基板に
充分に垂直な軌道中で該基板に該材料を向けて、個々の
ホールの開口に入る材料の実質的な部分を、該ホールの
底部（base）上に堆積させることを含む。該コヒ―レン
ト堆積は、好ましくは、該基板をスパッタリング・ター
ゲットから充分な距離に位置決めするか、あるいは、該
基板と該ターゲットとの間にコリメーターを配置するこ
とによって、コヒ―レント・スパッタリング軌道を得つ
つ、スパッタリング・ターゲットからの材料（あるい
は、該材料の前駆体）をスパッタリングすることによっ
て、実行することが好ましい。
【００１１】本発明の第２の面は、ボイド（voids ）な
しで完全にホールを埋めるための方法である。この方法
は、以下を含む：（ａ）上記した本発明の第１の面に従
って、ホールの壁をコンフォーマルにカバーする第１の
ステップ、（ｃ）堆積されるべき材料のリフロー（refl
ow）を高めるのに充分なように、同時に基板表面を加熱
しつつ、（ｂ）基板表面上へ、該ホールを埋めるのに充
分な材料の第２の厚さを堆積する。ホール埋め（hole-f
illing）堆積中、最初のコンフォーマルなコーティング
は、ホール埋め堆積ステップ中での「濡れ」（wetting
）ないし「核形成」（nucleation）層として機能す
る。したがって、ホール埋め堆積ステップ中、ホール壁
の上部分（upper portion ）上に堆積された材料が、ボ
イドなしで完全に該ホールを埋めるように、該「濡れ」
層上に流れる（flow over ）だろう。このことは、ホー
ル壁の上部分上に堆積された材料が、該ホールを塞ぐオ
ーバーハングを形成して、該ホール内で埋められないボ
イドを残す可能性がある従来の堆積プロセスと対照をな
す。
しで完全にホールを埋めるための方法である。この方法
は、以下を含む：（ａ）上記した本発明の第１の面に従
って、ホールの壁をコンフォーマルにカバーする第１の
ステップ、（ｃ）堆積されるべき材料のリフロー（refl
ow）を高めるのに充分なように、同時に基板表面を加熱
しつつ、（ｂ）基板表面上へ、該ホールを埋めるのに充
分な材料の第２の厚さを堆積する。ホール埋め（hole-f
illing）堆積中、最初のコンフォーマルなコーティング
は、ホール埋め堆積ステップ中での「濡れ」（wetting
）ないし「核形成」（nucleation）層として機能す
る。したがって、ホール埋め堆積ステップ中、ホール壁
の上部分（upper portion ）上に堆積された材料が、ボ
イドなしで完全に該ホールを埋めるように、該「濡れ」
層上に流れる（flow over ）だろう。このことは、ホー
ル壁の上部分上に堆積された材料が、該ホールを塞ぐオ
ーバーハングを形成して、該ホール内で埋められないボ
イドを残す可能性がある従来の堆積プロセスと対照をな
す。
【００１２】加熱のステップは、堆積された材料のリフ
ローを高めるために、該基板の表面を電子で衝撃するこ
とと、抵抗的に加熱されたペデスタルまたは熱放射ラン
プ等の熱源で基板を加熱することとの両方を含むことが
好ましい。電気的な装置が下にある基板の中で作った損
害に関して、衝撃電子は、堆積された材料を加熱するの
に充分大きいエネルギーレベルを有するべきであるが、
下層基板（underlyingsubstrate）中に作製された電子
的デバイスにダメージを与える程度には大きくするべき
ではない。
ローを高めるために、該基板の表面を電子で衝撃するこ
とと、抵抗的に加熱されたペデスタルまたは熱放射ラン
プ等の熱源で基板を加熱することとの両方を含むことが
好ましい。電気的な装置が下にある基板の中で作った損
害に関して、衝撃電子は、堆積された材料を加熱するの
に充分大きいエネルギーレベルを有するべきであるが、
下層基板（underlyingsubstrate）中に作製された電子
的デバイスにダメージを与える程度には大きくするべき
ではない。
【００１３】本発明のホール埋めプロセスは、ホール内
に堆積された材料のみならず、基板の外表面（outer su
rface ）に堆積された材料のリフローをも引き起こすた
め、該プロセスは、ホールを埋めつつ、基板の表面上に
堆積した材料を有利に平坦化（planarize ）する。対照
的に、ホールを埋めるための従来のプロセスは、該ホー
ル・パターンにコンフォーマルに従う「うねり」（undu
lations ）を有する基板の外表面上の層を、しばしば生
成し、そして、これらの「うねり」は、追加の平坦化ス
テップによって除去されねばならない。本発明の１つの
長所は、それが、この追加的な平坦化ステップの必要性
を排除できることである。
に堆積された材料のみならず、基板の外表面（outer su
rface ）に堆積された材料のリフローをも引き起こすた
め、該プロセスは、ホールを埋めつつ、基板の表面上に
堆積した材料を有利に平坦化（planarize ）する。対照
的に、ホールを埋めるための従来のプロセスは、該ホー
ル・パターンにコンフォーマルに従う「うねり」（undu
lations ）を有する基板の外表面上の層を、しばしば生
成し、そして、これらの「うねり」は、追加の平坦化ス
テップによって除去されねばならない。本発明の１つの
長所は、それが、この追加的な平坦化ステップの必要性
を排除できることである。
【００１４】たとえ該ホールがリエントリー形状、すな
わち、底より小さい開口、を有していたとしても、本発
明は高アスペクト比のホールを埋めることを可能とす
る。以前には、ホールを生成するために使われたエッチ
ング・プロセスが意図せずにリエントリー形状のホール
を生産した際、既存の（existing）堆積および平坦化技
術が、該ホールの内でボイドを形成することなく、信頼
性をもってコンタクト・ホールを埋めることができなか
ったため、全てのウエハは廃棄されねばならなかった。
したがって、リエントリー形状のホールの形成を防ぐた
めに、エッチング・プロセスを厳重にコントロールする
ことは、非常に重要であった。本発明に従う新しいメタ
ライゼーション／平坦化プロセスは、先行するエッチン
グ・プロセスにおける変化（variations）に対して、遥
かに大きく寛大である。
わち、底より小さい開口、を有していたとしても、本発
明は高アスペクト比のホールを埋めることを可能とす
る。以前には、ホールを生成するために使われたエッチ
ング・プロセスが意図せずにリエントリー形状のホール
を生産した際、既存の（existing）堆積および平坦化技
術が、該ホールの内でボイドを形成することなく、信頼
性をもってコンタクト・ホールを埋めることができなか
ったため、全てのウエハは廃棄されねばならなかった。
したがって、リエントリー形状のホールの形成を防ぐた
めに、エッチング・プロセスを厳重にコントロールする
ことは、非常に重要であった。本発明に従う新しいメタ
ライゼーション／平坦化プロセスは、先行するエッチン
グ・プロセスにおける変化（variations）に対して、遥
かに大きく寛大である。
【００１５】他の利点および特徴は、以下の好適実施態
様およびクレームから、明らかになるであろう。
様およびクレームから、明らかになるであろう。
【００１６】
（１. ０ システム・ハードウェア）本発明に従うホー
ル埋め・膜平坦化プロセスは、「フェーズ- Ｉ」および
「フェーズ-II 」と称される２つの堆積フェーズ（phas
e ）を包含する。フェーズ-Ｉは、半導体ウエハまたは
基板の表面上のホールの側面壁をコンフォーマルにコー
トあるいはカバーし、次いで、フェーズ-II は該ホール
を埋める。該ホールを埋めることなく、該ホールの壁を
コンフォーマルにカバーすることが好ましいならば、フ
ェーズ- Ｉはフェーズ-II なしで実行されることが可能
である。
ル埋め・膜平坦化プロセスは、「フェーズ- Ｉ」および
「フェーズ-II 」と称される２つの堆積フェーズ（phas
e ）を包含する。フェーズ-Ｉは、半導体ウエハまたは
基板の表面上のホールの側面壁をコンフォーマルにコー
トあるいはカバーし、次いで、フェーズ-II は該ホール
を埋める。該ホールを埋めることなく、該ホールの壁を
コンフォーマルにカバーすることが好ましいならば、フ
ェーズ- Ｉはフェーズ-II なしで実行されることが可能
である。
【００１７】フェーズ- Ｉの間、所定量の材料（例え
ば、Ａｌ）は、加熱されない（unheated）半導体基板ま
たはウエハ上にコヒーレントにスパッタ堆積される。同
時にあるいはその後に、該基板の表面は不活性ガスのイ
オンで衝撃される。
ば、Ａｌ）は、加熱されない（unheated）半導体基板ま
たはウエハ上にコヒーレントにスパッタ堆積される。同
時にあるいはその後に、該基板の表面は不活性ガスのイ
オンで衝撃される。
【００１８】フェーズ-II の間、基板は加熱され、追加
的な材料が、好ましくは該堆積された材料が同時に電子
によって衝撃されつつ、該基板上へ堆積される。フェー
ズ-Ｉとは対照的に、フェーズ-II の堆積プロセスは、
必ずしもコヒーレントでなくともよい。
的な材料が、好ましくは該堆積された材料が同時に電子
によって衝撃されつつ、該基板上へ堆積される。フェー
ズ-Ｉとは対照的に、フェーズ-II の堆積プロセスは、
必ずしもコヒーレントでなくともよい。
【００１９】フェーズ- Ｉおよびフェーズ-II は、１つ
のチャンバーの中で実行されることも可能である。しか
しながら、後述する好適な実施態様においては、フェー
ズ-Ｉおよびフェーズ-II は、別々のチャンバー内で実
行される。図２中に示されるように、フェーズ- Ｉのプ
ロセスは、機械的コリメーターを含むコヒ―レント堆積
チャンバー内で実行されることが好ましい。図３中で示
されるように、フェーズ-II の堆積は、コリメーターな
しの従来の堆積チャンバー内で実行される。個々のフェ
ーズの詳細を記述する前に、本発明の実施に関連する特
徴を参照しつつ、上記した２つの堆積システムについて
述べる。
のチャンバーの中で実行されることも可能である。しか
しながら、後述する好適な実施態様においては、フェー
ズ-Ｉおよびフェーズ-II は、別々のチャンバー内で実
行される。図２中に示されるように、フェーズ- Ｉのプ
ロセスは、機械的コリメーターを含むコヒ―レント堆積
チャンバー内で実行されることが好ましい。図３中で示
されるように、フェーズ-II の堆積は、コリメーターな
しの従来の堆積チャンバー内で実行される。個々のフェ
ーズの詳細を記述する前に、本発明の実施に関連する特
徴を参照しつつ、上記した２つの堆積システムについて
述べる。
【００２０】図２を参照して、その中で平坦化プロセス
のフェーズ- Ｉが実行されるスパッタ堆積システムは、
堆積チャンバー１０と、スパッタ・ターゲット１４がそ
の上にマウントされているソース・アセンブリ１２と、
その上に該ターゲット１４からスパッタされた材料が堆
積されるべき基板１８を保持するための、移動可能な下
方（lower ）ペデスタルないしプラットホーム１６とを
含む。従来のスパッタリング源のいずれもが使用可能で
あるが、上記した実施態様においてはソース・アセンブ
リはマグネトロンである。ソース・アセンブリおよびそ
の上にマウントされたターゲットは、絶縁体（insulato
r ）リング２０によって、該チャンバーの残りの部分か
ら電気的に分離されている。下方プラットホームは、機
械的リフト機構２２によって上昇および下降することが
可能である。リフト機構は、それがクランプ・リング２
４と接触するまで、該基板を上昇させる。基板より直径
がわずかにより小さい中心のアパーチュア２６を有する
クランプ・リングは、プラットホーム上へ基板を保持し
て、処理（processing）の間のプラズマおよび堆積され
た材料からプラットホームを保護する。
のフェーズ- Ｉが実行されるスパッタ堆積システムは、
堆積チャンバー１０と、スパッタ・ターゲット１４がそ
の上にマウントされているソース・アセンブリ１２と、
その上に該ターゲット１４からスパッタされた材料が堆
積されるべき基板１８を保持するための、移動可能な下
方（lower ）ペデスタルないしプラットホーム１６とを
含む。従来のスパッタリング源のいずれもが使用可能で
あるが、上記した実施態様においてはソース・アセンブ
リはマグネトロンである。ソース・アセンブリおよびそ
の上にマウントされたターゲットは、絶縁体（insulato
r ）リング２０によって、該チャンバーの残りの部分か
ら電気的に分離されている。下方プラットホームは、機
械的リフト機構２２によって上昇および下降することが
可能である。リフト機構は、それがクランプ・リング２
４と接触するまで、該基板を上昇させる。基板より直径
がわずかにより小さい中心のアパーチュア２６を有する
クランプ・リングは、プラットホーム上へ基板を保持し
て、処理（processing）の間のプラズマおよび堆積され
た材料からプラットホームを保護する。
【００２１】好ましくはターゲットと基板との中ほどに
（midway）位置決めされる、コリメーションフィルター
４０は、チャンバー１０を上方キャビティ４２と下方キ
ャビティ４４とに分離する。該ターゲットを出たスパッ
タされた材料は、典型的には該ターゲットへの垂直な方
向のまわりに分布する軌道の幅広い範囲を有する。コリ
メーション・フィルターは、予め選択された角度を越え
て垂線方向から逸脱した軌道を有する全てのスパッタリ
ングされた材料をブロックする（すなわち、フィルター
して除く）。コリメーション・フィルターは金属プレー
トであり、好ましくはチタン等の耐火・耐熱材料から形
成される。それは、それを通る穴の配列（array ）を有
しており、該穴は、それらの直径に対する長さの比とし
て定義される、特定のアスペクト比を有する。スループ
ットを最大にするため、該穴は六角形の形状で、ハチの
巣形（honeycomb ）の構造を形成している。粒子がコリ
メーターを通ってブロックされることなく移動できる垂
線からの角度の最大値は、そのコタンジェントが該穴の
アスペクト比である角度にほぼ等しい。例えば、長く、
狭い穴は、より多くのスパッタリング材料をフィルター
除去して、短く、広い穴よりもより狭い角度分布を与え
る。上記の実施態様において、プレートは約０. ９５０
インチの厚さを有し、そして穴は直径が約０. ６２５イ
ンチである。
（midway）位置決めされる、コリメーションフィルター
４０は、チャンバー１０を上方キャビティ４２と下方キ
ャビティ４４とに分離する。該ターゲットを出たスパッ
タされた材料は、典型的には該ターゲットへの垂直な方
向のまわりに分布する軌道の幅広い範囲を有する。コリ
メーション・フィルターは、予め選択された角度を越え
て垂線方向から逸脱した軌道を有する全てのスパッタリ
ングされた材料をブロックする（すなわち、フィルター
して除く）。コリメーション・フィルターは金属プレー
トであり、好ましくはチタン等の耐火・耐熱材料から形
成される。それは、それを通る穴の配列（array ）を有
しており、該穴は、それらの直径に対する長さの比とし
て定義される、特定のアスペクト比を有する。スループ
ットを最大にするため、該穴は六角形の形状で、ハチの
巣形（honeycomb ）の構造を形成している。粒子がコリ
メーターを通ってブロックされることなく移動できる垂
線からの角度の最大値は、そのコタンジェントが該穴の
アスペクト比である角度にほぼ等しい。例えば、長く、
狭い穴は、より多くのスパッタリング材料をフィルター
除去して、短く、広い穴よりもより狭い角度分布を与え
る。上記の実施態様において、プレートは約０. ９５０
インチの厚さを有し、そして穴は直径が約０. ６２５イ
ンチである。
【００２２】コリメーション・フィルターは、接地（gr
ound）に接続されて、このように、上記した２つのキャ
ビティを分離する接地面（ground plane）を形成する。
上方キャビティ内で、その内部の境界線（perimeter ）
のまわりでは、材料がチャンバーの壁上に堆積されるの
を妨ぐ円筒状シールド４６がある。同様に、下方キャビ
ティも、同様の目的を達成する他の円筒状シールド４８
を含んでいる。両方のシールドは、接地電位（ground p
otential）に接続されている。
ound）に接続されて、このように、上記した２つのキャ
ビティを分離する接地面（ground plane）を形成する。
上方キャビティ内で、その内部の境界線（perimeter ）
のまわりでは、材料がチャンバーの壁上に堆積されるの
を妨ぐ円筒状シールド４６がある。同様に、下方キャビ
ティも、同様の目的を達成する他の円筒状シールド４８
を含んでいる。両方のシールドは、接地電位（ground p
otential）に接続されている。
【００２３】真空ライン３０を介してチャンバーに接続
された真空ポンプ２８は、プロセス実行（run ）の当初
に適当な真空を確立するために、該チャンバーを排気す
るために用いられる。ガス制御回路構成（circuitry ）
３２は、処理の間、チャンバー内への不活性スパッタリ
ング・ガス（例えば、Ａｒ）の流れを制御する。直流電
源３４は、該ターゲットに電力を供給して、プラズマ堆
積プロセスを開始させ、且つ維持する。直流電源の負タ
ーミナルはターゲットに接続され、該直流電源の正ター
ミナルはチャンバーの電気的に接地された壁に接続され
る。第２の直流電源５０は、基板を含むプラットホーム
をバイアスして、コリメーションフィルターとチャンバ
ー壁に対して相対的に負にする。
された真空ポンプ２８は、プロセス実行（run ）の当初
に適当な真空を確立するために、該チャンバーを排気す
るために用いられる。ガス制御回路構成（circuitry ）
３２は、処理の間、チャンバー内への不活性スパッタリ
ング・ガス（例えば、Ａｒ）の流れを制御する。直流電
源３４は、該ターゲットに電力を供給して、プラズマ堆
積プロセスを開始させ、且つ維持する。直流電源の負タ
ーミナルはターゲットに接続され、該直流電源の正ター
ミナルはチャンバーの電気的に接地された壁に接続され
る。第２の直流電源５０は、基板を含むプラットホーム
をバイアスして、コリメーションフィルターとチャンバ
ー壁に対して相対的に負にする。
【００２４】プラットホーム１６は、それを通って外部
ポンプ（図示せず）が冷却剤（例えば２３℃の水）を循
環させて、処理の間該プラットホームを冷却するための
冷却剤通路のネットワーク５２を含む。
ポンプ（図示せず）が冷却剤（例えば２３℃の水）を循
環させて、処理の間該プラットホームを冷却するための
冷却剤通路のネットワーク５２を含む。
【００２５】記述された堆積チャンバーは、基板を負に
バイアスするための第２の直流電源５０の包含を除い
て、全く従来のものである。後述するように、負の基板
バイアスは、基板上に堆積されるべき材料（例えば、Ｔ
ｉＮ）の逆スパッタリング（reverse sputtering）を引
き起こすだろう。
バイアスするための第２の直流電源５０の包含を除い
て、全く従来のものである。後述するように、負の基板
バイアスは、基板上に堆積されるべき材料（例えば、Ｔ
ｉＮ）の逆スパッタリング（reverse sputtering）を引
き起こすだろう。
【００２６】フェーズ-II の堆積を実行するために適し
た堆積チャンバーを、図３に示す。このチャンバーは、
図２に示したものと殆ど同様の要素を有する（図中で、
同様に番号をつけられた構成要素によって示される）。
１つの主要な差異は、コリメーション・フィルターがな
いことにある。後述するように、フェーズ-II の堆積
は、堆積された材料のリフローを促進する条件の下で行
われる。具体的には、フェーズ- Ｉで堆積された核形成
層によってホールは既にコートされており、且つ、該基
板の表面はリフローを誘起するのに充分に加熱されてい
るため、フェーズ-II 中でリフローが起こる。それがフ
ェーズ-ll の間に堆積される一方で、該材料のリフロー
は、もし材料がコヒーレントでないか、またはコリメー
トされていないとしても、ホール壁の上方部分に堆積さ
れた材料によってホールが塞がれること防止する。
た堆積チャンバーを、図３に示す。このチャンバーは、
図２に示したものと殆ど同様の要素を有する（図中で、
同様に番号をつけられた構成要素によって示される）。
１つの主要な差異は、コリメーション・フィルターがな
いことにある。後述するように、フェーズ-II の堆積
は、堆積された材料のリフローを促進する条件の下で行
われる。具体的には、フェーズ- Ｉで堆積された核形成
層によってホールは既にコートされており、且つ、該基
板の表面はリフローを誘起するのに充分に加熱されてい
るため、フェーズ-II 中でリフローが起こる。それがフ
ェーズ-ll の間に堆積される一方で、該材料のリフロー
は、もし材料がコヒーレントでないか、またはコリメー
トされていないとしても、ホール壁の上方部分に堆積さ
れた材料によってホールが塞がれること防止する。
【００２７】コリメーターはフェーズ-II の間には必要
でないため、コリメーターがいくらかのスパッタリング
材料を基板に到達することからブロックして、高価なタ
ーゲット材料を必要もなく浪費する可能性があるため、
それは省略されることが有利である。コリメーターがな
い場合、コリメーターを有するチャンバーと比較して、
与えられた堆積速度は低減されたターゲット・スパッタ
リング速度で達成することができ、これによって該ター
ゲットの寿命が延びる。もちろん、フェーズII堆積チャ
ンバーはコリメーション・フィルターを有しないため、
それが、ターゲット近くからプラットホーム方向へ延び
るただ１つの円筒状シールド６８を必要とする。
でないため、コリメーターがいくらかのスパッタリング
材料を基板に到達することからブロックして、高価なタ
ーゲット材料を必要もなく浪費する可能性があるため、
それは省略されることが有利である。コリメーターがな
い場合、コリメーターを有するチャンバーと比較して、
与えられた堆積速度は低減されたターゲット・スパッタ
リング速度で達成することができ、これによって該ター
ゲットの寿命が延びる。もちろん、フェーズII堆積チャ
ンバーはコリメーション・フィルターを有しないため、
それが、ターゲット近くからプラットホーム方向へ延び
るただ１つの円筒状シールド６８を必要とする。
【００２８】フェーズ- ＩおよびIIに使用されるチャン
バー間の他の主な差異は、フェーズ-II チャンバー中の
プラットホーム１６が、ヒータ制御回路７２によって操
作されて該プラットホームをユーザー設定が可能な（us
er setable）温度（例えば、Ａｌ堆積のための５２０
℃）まで加熱する抵抗ヒータ７０を含むことである。図
２に示したチャンバーにおいて可能であったように、基
板をバイアスするために直流電源７３がプラットホーム
１６に接続されている。しかしながら、この場合、コヒ
―レント堆積チャンバーの場合のように負の電圧とする
よりも、チャンバー壁に対して正の電圧に基板をバイア
スするために、該直流電源は接続される。
バー間の他の主な差異は、フェーズ-II チャンバー中の
プラットホーム１６が、ヒータ制御回路７２によって操
作されて該プラットホームをユーザー設定が可能な（us
er setable）温度（例えば、Ａｌ堆積のための５２０
℃）まで加熱する抵抗ヒータ７０を含むことである。図
２に示したチャンバーにおいて可能であったように、基
板をバイアスするために直流電源７３がプラットホーム
１６に接続されている。しかしながら、この場合、コヒ
―レント堆積チャンバーの場合のように負の電圧とする
よりも、チャンバー壁に対して正の電圧に基板をバイア
スするために、該直流電源は接続される。
【００２９】上記の直流電源、ガス制御、リフト機構、
および該システム中の他の電子的な要素は、図２および
３中で示される制御モジュール７１により従来のやり方
で制御される。該制御モジュールは、本明細書に記載さ
れるような操作シーケンスを自動的に実行するようにプ
ログラムされ、このようにしてオペレーター関与の必要
性を最小限にしている。
および該システム中の他の電子的な要素は、図２および
３中で示される制御モジュール７１により従来のやり方
で制御される。該制御モジュールは、本明細書に記載さ
れるような操作シーケンスを自動的に実行するようにプ
ログラムされ、このようにしてオペレーター関与の必要
性を最小限にしている。
【００３０】（２. ０ 平坦化プロセス）フェーズ- Ｉ
およびおよびフェーズ-II 堆積のステップは、以下の図
４中に示される。
およびおよびフェーズ-II 堆積のステップは、以下の図
４中に示される。
【００３１】（２. １ フェーズ- Ｉ）好適な実施態様
において、アルミニウムのフェーズ- Ｉのコンフォーマ
ル堆積は、アルゴン雰囲気を用いる図１で示されたチャ
ンバー内で実行される。フェーズ- Ｉの堆積と再スパッ
タリング（resputtering）プロセスとを同時に実行する
ために、ターゲット１４およびウエハ支持プラットホー
ム１６（ゆえに、半導体ウエハ１８）の双方とも負電圧
にバイアスされて、該ターゲットおよび基板がプラズマ
からイオンによって衝撃される。コリメーター４０は、
電気的に接地される。加えて、充分な電気的パワーが、
プラズマを生成するアルゴン・ガスに結合される（coup
led ）。該パワーの源は、ターゲット上のバイアス電圧
であってもよく、または、それは別個の従来型のプラズ
マ励起源であってもよい。上方キャビティ・プラズマ生
成からのＡｒ+ イオンは、負にバイアスされたＡｌター
ゲットを充分なエネルギーで衝撃して、該ターゲットか
ら基板の方向へＡｌ原子をスパッタリングする（ステッ
プ１０２）。
において、アルミニウムのフェーズ- Ｉのコンフォーマ
ル堆積は、アルゴン雰囲気を用いる図１で示されたチャ
ンバー内で実行される。フェーズ- Ｉの堆積と再スパッ
タリング（resputtering）プロセスとを同時に実行する
ために、ターゲット１４およびウエハ支持プラットホー
ム１６（ゆえに、半導体ウエハ１８）の双方とも負電圧
にバイアスされて、該ターゲットおよび基板がプラズマ
からイオンによって衝撃される。コリメーター４０は、
電気的に接地される。加えて、充分な電気的パワーが、
プラズマを生成するアルゴン・ガスに結合される（coup
led ）。該パワーの源は、ターゲット上のバイアス電圧
であってもよく、または、それは別個の従来型のプラズ
マ励起源であってもよい。上方キャビティ・プラズマ生
成からのＡｒ+ イオンは、負にバイアスされたＡｌター
ゲットを充分なエネルギーで衝撃して、該ターゲットか
ら基板の方向へＡｌ原子をスパッタリングする（ステッ
プ１０２）。
【００３２】「発明の要約」中で述べたように、フェー
ズ- Ｉの堆積および再スパッタリングプロセスは、同時
よりはむしろシーケンシャルに実行されることができる
（しかしながら、この代替法は、好ましさの程度が小さ
いと考えられている）。この代替法において、堆積プロ
セスの間だけ、ターゲットは負にバイアスされるだろ
う、そして、該基板はこれに続く再スパッタリングプロ
セスの間だけ、負にバイアスされるだろう。
ズ- Ｉの堆積および再スパッタリングプロセスは、同時
よりはむしろシーケンシャルに実行されることができる
（しかしながら、この代替法は、好ましさの程度が小さ
いと考えられている）。この代替法において、堆積プロ
セスの間だけ、ターゲットは負にバイアスされるだろ
う、そして、該基板はこれに続く再スパッタリングプロ
セスの間だけ、負にバイアスされるだろう。
【００３３】再スパッタリングプロセスにおいては、同
時に実行されるか堆積の後に実行されるかのいずれにせ
よ、ウエハ支持ペデスタルまたはプラットホーム１６に
印加されたバイアスは、下方キャビティの中で第２のプ
ラズマを生成する。このプラズマは、（上方キャビティ
の中で生成されたプラズマと同様に）Ａｒ+ イオンを生
成する。しかし、プラットホーム１６上の負バイアスの
ため、下方キャビティの中で生成されたＡｒ+ イオンは
基板表面方向へ加速されてこれを衝撃し、一方、ターゲ
ットからスパッタリングで出された（sputtered off ）
Ａｌもまた、そこに堆積される（ステップ１０４）。該
衝撃Ａｒ+ イオンは、コンタクト・ホールの底の堆積さ
れた材料をリエントリー形状のホールの側面壁の上に再
スパッタリングし、これにより、それらの側壁表面上に
核形成層ないし「濡れ」層を形成するように機能する。
時に実行されるか堆積の後に実行されるかのいずれにせ
よ、ウエハ支持ペデスタルまたはプラットホーム１６に
印加されたバイアスは、下方キャビティの中で第２のプ
ラズマを生成する。このプラズマは、（上方キャビティ
の中で生成されたプラズマと同様に）Ａｒ+ イオンを生
成する。しかし、プラットホーム１６上の負バイアスの
ため、下方キャビティの中で生成されたＡｒ+ イオンは
基板表面方向へ加速されてこれを衝撃し、一方、ターゲ
ットからスパッタリングで出された（sputtered off ）
Ａｌもまた、そこに堆積される（ステップ１０４）。該
衝撃Ａｒ+ イオンは、コンタクト・ホールの底の堆積さ
れた材料をリエントリー形状のホールの側面壁の上に再
スパッタリングし、これにより、それらの側壁表面上に
核形成層ないし「濡れ」層を形成するように機能する。
【００３４】プラットホーム上の負バイアス電圧を増大
させることは、衝撃Ａｒ+ イオンのエネルギーを比例的
に増大させ、これは、イオンがコンタクト・ホールの底
の材料をスパッタリングする速度を増大させる。バイア
ス電圧は、コンタクト・ホール底上に堆積されたＡｌ材
料のいくらかを再スパッタリングするのに充分であるべ
きである（すなわち、約２０〜３０ｅＶより上）が、コ
ンタクト・ホール底上に堆積されるべき材料の全てを除
去する程には高くあるべきではなく、衝撃Ａｒ+ イオン
が下層基板中でいかなる電気デバイスにダメージを与え
る程には高くあるべきではない。我々は、直流電源７３
を用いて−４５０ボルトのバイアスをウエハ支持プラッ
トホーム１６に印加することにより、本発明のテストを
成功させることができた。アルミニウム以外の材料を堆
積するためには、該材料のスパッタリング収率に比例し
て、適当なバイアス電圧を調節するべきである。衝撃イ
オンのエネルギー（ゆえに、プラットホーム・バイアス
電圧）の関数としての、種々の材料のスパッタリング収
率は広く発表されているため、該バイアス電圧は、アル
ミニウム以外の材料を堆積するために容易に調節するこ
とができる。
させることは、衝撃Ａｒ+ イオンのエネルギーを比例的
に増大させ、これは、イオンがコンタクト・ホールの底
の材料をスパッタリングする速度を増大させる。バイア
ス電圧は、コンタクト・ホール底上に堆積されたＡｌ材
料のいくらかを再スパッタリングするのに充分であるべ
きである（すなわち、約２０〜３０ｅＶより上）が、コ
ンタクト・ホール底上に堆積されるべき材料の全てを除
去する程には高くあるべきではなく、衝撃Ａｒ+ イオン
が下層基板中でいかなる電気デバイスにダメージを与え
る程には高くあるべきではない。我々は、直流電源７３
を用いて−４５０ボルトのバイアスをウエハ支持プラッ
トホーム１６に印加することにより、本発明のテストを
成功させることができた。アルミニウム以外の材料を堆
積するためには、該材料のスパッタリング収率に比例し
て、適当なバイアス電圧を調節するべきである。衝撃イ
オンのエネルギー（ゆえに、プラットホーム・バイアス
電圧）の関数としての、種々の材料のスパッタリング収
率は広く発表されているため、該バイアス電圧は、アル
ミニウム以外の材料を堆積するために容易に調節するこ
とができる。
【００３５】比較的冷めた温度で基板が維持されるよう
に、該基板は再スパッタリングプロセスの間加熱されな
いことが好ましい。具体的には、２つの好ましくない結
果を避けるのに充分に低いように、基板温度は維持され
るべきである。第１に、該温度は、該ホールの底部から
再スパッタリングされた材料が、そこで堆積するよりむ
しろ既に側面壁上に堆積した材料のいかなる実質的な量
も再スパッタリングすることを防ぐのに充分低くあるべ
きである。第２に、該温度は、側面壁上に堆積された材
料が「脱濡れ（de-wetting）」、すなわち側壁表面のい
くらかが堆積された材料によって脱カバーされた（unco
vered ）ままで置かれるのを防ぐのに充分に低くあるべ
きである。好ましくは、これは該基板を温度約１５０℃
以下で維持することによって達成される。この好適な実
施態様において、プラットホーム１６は、フェーズ- Ｉ
中で水冷され、該基板を約５０℃未満に維持する（ステ
ップ１００）。
に、該基板は再スパッタリングプロセスの間加熱されな
いことが好ましい。具体的には、２つの好ましくない結
果を避けるのに充分に低いように、基板温度は維持され
るべきである。第１に、該温度は、該ホールの底部から
再スパッタリングされた材料が、そこで堆積するよりむ
しろ既に側面壁上に堆積した材料のいかなる実質的な量
も再スパッタリングすることを防ぐのに充分低くあるべ
きである。第２に、該温度は、側面壁上に堆積された材
料が「脱濡れ（de-wetting）」、すなわち側壁表面のい
くらかが堆積された材料によって脱カバーされた（unco
vered ）ままで置かれるのを防ぐのに充分に低くあるべ
きである。好ましくは、これは該基板を温度約１５０℃
以下で維持することによって達成される。この好適な実
施態様において、プラットホーム１６は、フェーズ- Ｉ
中で水冷され、該基板を約５０℃未満に維持する（ステ
ップ１００）。
【００３６】フェーズ- Ｉ堆積プロセスの間、機械的コ
リメーターを使用する代わりに、同様の結果はターゲッ
ト−基板間の間隔（「スパッタリング間隔（sputtering
distance ）」）を増大させ、それによってスパッタリ
ング材料のコヒーレンシーを増大させる（すなわち、最
大軌道角度（maximum trajectory angle）を低減させ
る）ることによって、同様の結果を達成することができ
る。スパッタリング材料のコヒーレンシーがコリメータ
ーあるいは長いスパッタリング間隔のいずれによって達
成されるにせよ、該コヒーレンシーは、実質的な量の材
料を個々のホールの底に堆積させるのに充分でなければ
ならない。個々のホールの底部上に堆積された材料は、
該ホールの側壁上へ（再スパッタリングプロセスによっ
て）再スパッタリングされ、該材料によるホール壁の完
全、コンフォーマルなカバーレージを達成する。もし、
スパッタリング材料が過度にインコヒーレントである
（すなわち、該材料の過度の部分が基板表面に対して斜
めの軌道（oblique trajectories）を有している）なら
ば、個々のホールの底部上に堆積された材料の量は、そ
れが再スパッタリングした際に、側壁を完全にカバーす
るのに不充分となるであろう。もし、図２中で示された
好適な実施態様におけるように、穴あき板（perfrated
plate ）コリメーター４０がコヒーレンシーを達成する
ために使われるならば、該穴あき（perforations）の幅
に対する長さの割合を増大させることによって、該コヒ
ーレンシーは増大される。もし、コヒーレンシーが長い
スパッタリング間隔によって達成されるならば、該間隔
を増大させることが該コヒーレンシーを増大させる。
リメーターを使用する代わりに、同様の結果はターゲッ
ト−基板間の間隔（「スパッタリング間隔（sputtering
distance ）」）を増大させ、それによってスパッタリ
ング材料のコヒーレンシーを増大させる（すなわち、最
大軌道角度（maximum trajectory angle）を低減させ
る）ることによって、同様の結果を達成することができ
る。スパッタリング材料のコヒーレンシーがコリメータ
ーあるいは長いスパッタリング間隔のいずれによって達
成されるにせよ、該コヒーレンシーは、実質的な量の材
料を個々のホールの底に堆積させるのに充分でなければ
ならない。個々のホールの底部上に堆積された材料は、
該ホールの側壁上へ（再スパッタリングプロセスによっ
て）再スパッタリングされ、該材料によるホール壁の完
全、コンフォーマルなカバーレージを達成する。もし、
スパッタリング材料が過度にインコヒーレントである
（すなわち、該材料の過度の部分が基板表面に対して斜
めの軌道（oblique trajectories）を有している）なら
ば、個々のホールの底部上に堆積された材料の量は、そ
れが再スパッタリングした際に、側壁を完全にカバーす
るのに不充分となるであろう。もし、図２中で示された
好適な実施態様におけるように、穴あき板（perfrated
plate ）コリメーター４０がコヒーレンシーを達成する
ために使われるならば、該穴あき（perforations）の幅
に対する長さの割合を増大させることによって、該コヒ
ーレンシーは増大される。もし、コヒーレンシーが長い
スパッタリング間隔によって達成されるならば、該間隔
を増大させることが該コヒーレンシーを増大させる。
【００３７】テストされた実施態様において、最終的に
望ましいメタライゼーション厚さは約１０, ０００オン
グストロームであった、そして、フェーズ- Ｉ堆積は、
基板の頂部表面（top surface ）上に約４０００オング
ストローム堆積するまで続けられた（ステップ１０
６）。これは、個々のホールの底部上に堆積された充分
な材料に帰着し、再スパッタリングの際には側壁を完全
にカバーした。もちろん、元々ホールの底部上に堆積し
た材料のいくらかは、該ホールの側壁上へ再スパッタリ
ングされたであろうから、再スパッタリングの後に個々
のホールの底部上に残っている材料の厚さは、該基板の
頂部表面上の厚さより小さいだろう。約３:１のアスペ
クト比を有する０. ３５ミクロン幅のホールを使用した
我々のテストにおいて、該ホールの底に堆積されたアル
ミニウムの厚さは、該基板の頂部表面上に堆積された
量、すなわち約１６００オングストロームの約４０％で
あった。
望ましいメタライゼーション厚さは約１０, ０００オン
グストロームであった、そして、フェーズ- Ｉ堆積は、
基板の頂部表面（top surface ）上に約４０００オング
ストローム堆積するまで続けられた（ステップ１０
６）。これは、個々のホールの底部上に堆積された充分
な材料に帰着し、再スパッタリングの際には側壁を完全
にカバーした。もちろん、元々ホールの底部上に堆積し
た材料のいくらかは、該ホールの側壁上へ再スパッタリ
ングされたであろうから、再スパッタリングの後に個々
のホールの底部上に残っている材料の厚さは、該基板の
頂部表面上の厚さより小さいだろう。約３:１のアスペ
クト比を有する０. ３５ミクロン幅のホールを使用した
我々のテストにおいて、該ホールの底に堆積されたアル
ミニウムの厚さは、該基板の頂部表面上に堆積された
量、すなわち約１６００オングストロームの約４０％で
あった。
【００３８】（２. ２ フェーズ-II ）フェーズ-II の
堆積を実行するために、好ましくはコリメーターを含ま
ないいずれかの従来設計の、図２に示すような第２のス
パッタ堆積チャンバーへ、該基板は移動される（transf
erred ）。該基板上に堆積された層を、酸化および汚染
か保護するために、第１のチャンバーから第２のチャン
バーへ移動されている間、該基板は清浄な真空エンクロ
ージャ中に維持されることが好ましい。
堆積を実行するために、好ましくはコリメーターを含ま
ないいずれかの従来設計の、図２に示すような第２のス
パッタ堆積チャンバーへ、該基板は移動される（transf
erred ）。該基板上に堆積された層を、酸化および汚染
か保護するために、第１のチャンバーから第２のチャン
バーへ移動されている間、該基板は清浄な真空エンクロ
ージャ中に維持されることが好ましい。
【００３９】第２のＡｌスパッタ堆積は、第２のチャン
バー中で実行され（ステップ１０８）、ホールの埋めを
完了する。従来のいかなるスパッタリングプロセス中に
おけるように、該ターゲットは負の電圧にバイアスさ
れ、プラズマからのアルゴン・イオンが、該ターゲット
を衝撃して、該ターゲットから基板上まで材料をスパッ
タリングする。
バー中で実行され（ステップ１０８）、ホールの埋めを
完了する。従来のいかなるスパッタリングプロセス中に
おけるように、該ターゲットは負の電圧にバイアスさ
れ、プラズマからのアルゴン・イオンが、該ターゲット
を衝撃して、該ターゲットから基板上まで材料をスパッ
タリングする。
【００４０】フェーズ-II の間、プラットホームは、堆
積された金属をリフローさせるのに充分に高い温度まで
加熱される（ステップ１１２）。フェーズ-II 堆積は、
堆積された層が望ましい厚さを有するまで続けられる
（ステップ１１４）。
積された金属をリフローさせるのに充分に高い温度まで
加熱される（ステップ１１２）。フェーズ-II 堆積は、
堆積された層が望ましい厚さを有するまで続けられる
（ステップ１１４）。
【００４１】好ましくは、フェーズ-II の間、堆積され
た金属のリフローは、正のバイアス電圧をプラットホー
ム１６に印加することによって高められる。基板上の正
バイアスは、Ａｌを同時に基板上へスパッタ堆積しつ
つ、プラズマの中で生成された自由電子（free electro
ns）を基板表面の方へ加速して該表面を衝撃させる（ス
テップ１１０）。該基板上の正バイアスは、衝撃電子が
堆積Ａｌ材料を加熱して、それにより該材料のリフロー
を高めさせるのに充分に高く設定される。
た金属のリフローは、正のバイアス電圧をプラットホー
ム１６に印加することによって高められる。基板上の正
バイアスは、Ａｌを同時に基板上へスパッタ堆積しつ
つ、プラズマの中で生成された自由電子（free electro
ns）を基板表面の方へ加速して該表面を衝撃させる（ス
テップ１１０）。該基板上の正バイアスは、衝撃電子が
堆積Ａｌ材料を加熱して、それにより該材料のリフロー
を高めさせるのに充分に高く設定される。
【００４２】好適な実施態様において、堆積されたアル
ミニウム層は約６００℃に加熱されてリフローを高め
る。電子が該基板を衝撃し、それにより堆積されたＡｌ
材料を加熱するため、堆積されたＡｌ層は、該基板より
高い温度にあるだろう。したがって、基板温度は、電子
衝撃がない時にリフローを達成するために要求されるで
あろうところのものと、同じくらいに高くする必要はな
い。好適な実施態様において、基板はほんの４５０℃に
加熱されると、約６００℃のＡｌ層温度を与える。した
がって、堆積の間、基板を電子で衝撃することの長所
は、それが従来のリフロー・プロセスと比べて、堆積さ
れた材料のリフローに必要な基板温度を低減することに
ある。（テストされた実施態様においては、基板−プラ
ットホーム間の不完全な熱伝導のため、基板温度をこの
４５０℃レベルまで上げるために、該プラットホームは
５２０℃に加熱される。） 衝撃電子のエネルギーは、堆積された材料の層を加熱す
るのに充分でなければならないが、堆積金属を通って、
それらがダメージを引き起こす可能性のある下層デバイ
スにまで貫く程度にまでは高くあるべきではない。一般
に、高いパワーをプラズマに印加してプラズマ密度を最
大にすることによって電子密度を最大にすることは望ま
しい、そして、低いバイアス電圧をプラットホームに印
加することによって電子エネルギーを最小にすることは
望ましい。
ミニウム層は約６００℃に加熱されてリフローを高め
る。電子が該基板を衝撃し、それにより堆積されたＡｌ
材料を加熱するため、堆積されたＡｌ層は、該基板より
高い温度にあるだろう。したがって、基板温度は、電子
衝撃がない時にリフローを達成するために要求されるで
あろうところのものと、同じくらいに高くする必要はな
い。好適な実施態様において、基板はほんの４５０℃に
加熱されると、約６００℃のＡｌ層温度を与える。した
がって、堆積の間、基板を電子で衝撃することの長所
は、それが従来のリフロー・プロセスと比べて、堆積さ
れた材料のリフローに必要な基板温度を低減することに
ある。（テストされた実施態様においては、基板−プラ
ットホーム間の不完全な熱伝導のため、基板温度をこの
４５０℃レベルまで上げるために、該プラットホームは
５２０℃に加熱される。） 衝撃電子のエネルギーは、堆積された材料の層を加熱す
るのに充分でなければならないが、堆積金属を通って、
それらがダメージを引き起こす可能性のある下層デバイ
スにまで貫く程度にまでは高くあるべきではない。一般
に、高いパワーをプラズマに印加してプラズマ密度を最
大にすることによって電子密度を最大にすることは望ま
しい、そして、低いバイアス電圧をプラットホームに印
加することによって電子エネルギーを最小にすることは
望ましい。
【００４３】コンタクト・ホールの側壁は、フェーズ-
Ｉで起こる逆スパッタリングによって「濡らされてい
る」（すなわち、堆積されるべき材料の「核形成層」に
よってコートされている）ため、フェーズ-II 堆積の
間、リフローされた金属は、より容易にコンタクト・ホ
ール内に流れ込み、該ホールを埋めるであろう。対照的
に、該側壁が「濡らされて」いない従来技術プロセスに
おいては、堆積された材料は、より容易にコンタクト・
ホールの開口にかかるブリッジを形成して、該ブリッジ
の下に埋められないホールを残す可能性がある。
Ｉで起こる逆スパッタリングによって「濡らされてい
る」（すなわち、堆積されるべき材料の「核形成層」に
よってコートされている）ため、フェーズ-II 堆積の
間、リフローされた金属は、より容易にコンタクト・ホ
ール内に流れ込み、該ホールを埋めるであろう。対照的
に、該側壁が「濡らされて」いない従来技術プロセスに
おいては、堆積された材料は、より容易にコンタクト・
ホールの開口にかかるブリッジを形成して、該ブリッジ
の下に埋められないホールを残す可能性がある。
【００４４】上述した態様において、フェーズ-II 堆積
の間、ターゲット電圧はフェーズ-Ｉで用いられた−５
００ボルトと同様のレベルに維持されるが、ターゲット
電力は、約２, ０００ワットまで低減され、プラットホ
ームに印加されるバイアスは、約＋１００から＋２００
ボルトに設定される。結果として生ずる堆積速度は、フ
ェーズ- Ｉ堆積と比べて低減される。この低減された堆
積速度は、堆積された材料がそれ自身で再分布（redist
ribute）して、該堆積の間にコンタクト・ホールを埋め
るための充分な時間を与える。もし、ターゲット電力が
あまりに高く設定されるならば、該堆積速度も非常に高
くなって、堆積された材料が、小さいコンタクト・ホー
ル上のブリッジ架けを防ぐのに充分に速く流れる（すな
わち、再分布する）ことができなくなる。
の間、ターゲット電圧はフェーズ-Ｉで用いられた−５
００ボルトと同様のレベルに維持されるが、ターゲット
電力は、約２, ０００ワットまで低減され、プラットホ
ームに印加されるバイアスは、約＋１００から＋２００
ボルトに設定される。結果として生ずる堆積速度は、フ
ェーズ- Ｉ堆積と比べて低減される。この低減された堆
積速度は、堆積された材料がそれ自身で再分布（redist
ribute）して、該堆積の間にコンタクト・ホールを埋め
るための充分な時間を与える。もし、ターゲット電力が
あまりに高く設定されるならば、該堆積速度も非常に高
くなって、堆積された材料が、小さいコンタクト・ホー
ル上のブリッジ架けを防ぐのに充分に速く流れる（すな
わち、再分布する）ことができなくなる。
【００４５】上記で示したように、基板が第１のチャン
バーから第２のチャンバーに真空条件下で移動されるこ
とは好ましい。これは、フェーズ- Ｉからフェーズ-II
への移行の間に、新たに堆積された層の表面に付着す
る、いかなる種類の汚染をも避けることである。もし、
Ｏ2 、Ｎ2 等のガス分子が新たな表面に付着するのを許
容されるならば、それらは次のフェーズ-II 堆積中での
堆積された材料の付着（ashesion）およびリフローに、
負の影響を与える（negatively impact ）可能性があ
る。
バーから第２のチャンバーに真空条件下で移動されるこ
とは好ましい。これは、フェーズ- Ｉからフェーズ-II
への移行の間に、新たに堆積された層の表面に付着す
る、いかなる種類の汚染をも避けることである。もし、
Ｏ2 、Ｎ2 等のガス分子が新たな表面に付着するのを許
容されるならば、それらは次のフェーズ-II 堆積中での
堆積された材料の付着（ashesion）およびリフローに、
負の影響を与える（negatively impact ）可能性があ
る。
【００４６】真空下での移送は、従来設計の商業的に入
手可能な堆積システム、例えば、カリフォルニア、サン
タクララのアプライド マテリアルズ社から販売されて
いるセンチュラ（Centura ）５２００ ＰＶＤクラスタ
ー・ツール内で容易に行うことができる。図５は、代表
的なクラスター・ツールの模式図である。典型的には、
それは、その上に１以上のプロセス・チャンバー、例え
ば堆積チャンバー８２（すなわち、上記フェーズ- Ｉの
チャンバー）およびリフローチャンバー８４（すなわ
ち、上記フェーズ-II のチャンバー）、をボルトで留め
ることが可能な中央移送チャンバー８０を含む。該プロ
セス・チャンバーと移送チャンバーとは、スリットバル
ブ開口によって互いに分離され、そしてそれは開けられ
て基板の出入の移送を許容し、且つ、閉じられて接続さ
れたチャンバーを互いに分離する。このようにして、個
々のチャンバーは、他のチャンバーとは独立に、それ自
身の真空圧力および雰囲気に維持されることができる。
加えて、移送チャンバーは、異なるプロセス・チャンバ
ーから基板を出し入れしたり、一方のチャンバーから他
方のチャンバーへと移動させるためのロボット機構８６
を含む。個々のチャンバー中の望ましい真空とプロセス
雰囲気とを与えるために、別々の真空ポンプおよびガス
供給システム（図示せず）が使用される。
手可能な堆積システム、例えば、カリフォルニア、サン
タクララのアプライド マテリアルズ社から販売されて
いるセンチュラ（Centura ）５２００ ＰＶＤクラスタ
ー・ツール内で容易に行うことができる。図５は、代表
的なクラスター・ツールの模式図である。典型的には、
それは、その上に１以上のプロセス・チャンバー、例え
ば堆積チャンバー８２（すなわち、上記フェーズ- Ｉの
チャンバー）およびリフローチャンバー８４（すなわ
ち、上記フェーズ-II のチャンバー）、をボルトで留め
ることが可能な中央移送チャンバー８０を含む。該プロ
セス・チャンバーと移送チャンバーとは、スリットバル
ブ開口によって互いに分離され、そしてそれは開けられ
て基板の出入の移送を許容し、且つ、閉じられて接続さ
れたチャンバーを互いに分離する。このようにして、個
々のチャンバーは、他のチャンバーとは独立に、それ自
身の真空圧力および雰囲気に維持されることができる。
加えて、移送チャンバーは、異なるプロセス・チャンバ
ーから基板を出し入れしたり、一方のチャンバーから他
方のチャンバーへと移動させるためのロボット機構８６
を含む。個々のチャンバー中の望ましい真空とプロセス
雰囲気とを与えるために、別々の真空ポンプおよびガス
供給システム（図示せず）が使用される。
【００４７】両方のフェーズは、もちろん、２つの異な
るチャンバーというよりはむしろ同じチャンバー内で実
行されることも可能である。この場合、堆積チャンバー
は、図２および３の中で示されたチャンバーの組み合わ
された特徴を有するだろう。例えば、プラットホームは
その中に、フェーズ- Ｉ堆積の間に冷めた温度に基板を
維持する冷却剤を循環させるための冷却チャネルを有す
るであろうし、且つ、フェーズ-II 堆積の間に基板を加
熱するための抵抗性ヒータをも有するであろう。さら
に、プラットホームに接続されたパワー源が、フェーズ
- Ｉ堆積からフェーズ-II 堆積に移行する際に、該プラ
ットホームへのバイアスの極性が容易に逆転できるよう
に、切り換え可能（switchable）であることが好まし
い。
るチャンバーというよりはむしろ同じチャンバー内で実
行されることも可能である。この場合、堆積チャンバー
は、図２および３の中で示されたチャンバーの組み合わ
された特徴を有するだろう。例えば、プラットホームは
その中に、フェーズ- Ｉ堆積の間に冷めた温度に基板を
維持する冷却剤を循環させるための冷却チャネルを有す
るであろうし、且つ、フェーズ-II 堆積の間に基板を加
熱するための抵抗性ヒータをも有するであろう。さら
に、プラットホームに接続されたパワー源が、フェーズ
- Ｉ堆積からフェーズ-II 堆積に移行する際に、該プラ
ットホームへのバイアスの極性が容易に逆転できるよう
に、切り換え可能（switchable）であることが好まし
い。
【００４８】加えて、上方キャビティ・プラズマからプ
ラットホームへの電子の流れをブロックする、フェーズ
-II 中のコリメーション・フィルターの存在は、衝撃電
子の源を与えるための、下方キャビティ中での第２のプ
ラズマ形成を要求するだろう。該第２のプラズマは、よ
り大きいバイアス電圧をプラットホームに印加すること
により、または、基板より上の（above ）プラズマを励
起させる電気パワーの別の源を設けることによって、生
成することができる。あるいは、フェーズ-IIの間、該
ターゲットと基板との間からコリメータを動かして外し
ておくことも可能であろう。
ラットホームへの電子の流れをブロックする、フェーズ
-II 中のコリメーション・フィルターの存在は、衝撃電
子の源を与えるための、下方キャビティ中での第２のプ
ラズマ形成を要求するだろう。該第２のプラズマは、よ
り大きいバイアス電圧をプラットホームに印加すること
により、または、基板より上の（above ）プラズマを励
起させる電気パワーの別の源を設けることによって、生
成することができる。あるいは、フェーズ-IIの間、該
ターゲットと基板との間からコリメータを動かして外し
ておくことも可能であろう。
【００４９】フェーズ- Ｉの記載において述べたよう
に、フェーズ- Ｉにおいて機械的コリメーターを使用す
る代わりに、ターゲット−基板間の距離（スパッタリン
グ距離）を増大させて、それによりスパッタリング材料
のコヒーレンシーを増大させる（すなわち、最大軌跡角
度を低減する）ことによって、同様な結果が達成され
る。もし、機械的コリメーターが使用されないならば、
フェーズ- Ｉおよびフェーズ-II の両方のは、１つの堆
積チャンバー内で容易に実行されることができる。この
場合、より大きい間隔は、一般にチャンバー壁上への堆
積によって浪費されるスパッタリング材料をより多くす
るため、ターゲット−基板間の間隔は、フェーズ-II の
間は低減されることが好ましい。
に、フェーズ- Ｉにおいて機械的コリメーターを使用す
る代わりに、ターゲット−基板間の距離（スパッタリン
グ距離）を増大させて、それによりスパッタリング材料
のコヒーレンシーを増大させる（すなわち、最大軌跡角
度を低減する）ことによって、同様な結果が達成され
る。もし、機械的コリメーターが使用されないならば、
フェーズ- Ｉおよびフェーズ-II の両方のは、１つの堆
積チャンバー内で容易に実行されることができる。この
場合、より大きい間隔は、一般にチャンバー壁上への堆
積によって浪費されるスパッタリング材料をより多くす
るため、ターゲット−基板間の間隔は、フェーズ-II の
間は低減されることが好ましい。
【００５０】（３. ０ 実験結果）フェーズ- Ｉ堆積に
続くフェーズ-II 堆積の利点は、我々が実行した２つの
アルミニウム・メタライゼーションの以下の実験例によ
って説明される。２−フェーズ・プロセスが、２つのウ
エハ上で実行され、それらの個々は、アスペクト比が約
３：１で、トップ開口が約０. ３のミクロンのリエント
リー形状のコンタクト・ホール配列（array ）を含むオ
キサイド層を有していた。フェーズ- Ｉおよびフェーズ
-II 型の堆積を実施するための適当なバイアスが、一方
のウエハのためのプラットホームに印加されて、他方に
印加されなかった以外は、両方のプロセスは同一であっ
た。
続くフェーズ-II 堆積の利点は、我々が実行した２つの
アルミニウム・メタライゼーションの以下の実験例によ
って説明される。２−フェーズ・プロセスが、２つのウ
エハ上で実行され、それらの個々は、アスペクト比が約
３：１で、トップ開口が約０. ３のミクロンのリエント
リー形状のコンタクト・ホール配列（array ）を含むオ
キサイド層を有していた。フェーズ- Ｉおよびフェーズ
-II 型の堆積を実施するための適当なバイアスが、一方
のウエハのためのプラットホームに印加されて、他方に
印加されなかった以外は、両方のプロセスは同一であっ
た。
【００５１】両方のウエハは、最初に２００オングスト
ロームのプレクリーン・エッチングにより、アルミニウ
ム・メタライゼーションに供され、オキサイド上の清浄
な表面を与え、堆積されるべきコンタクトの接触抵抗
（contact resistance）を改善した。それから、コヒ―
レント堆積プロセスを使用して、Ｔｉの２００オングス
トロームの層、次いでＴｉＮの７００オングストローム
の層が堆積された。Ｔｉ堆積は、次のＴｉＮ堆積のため
の核形成ないし「濡れ」層を確立する。ＴｉＮ層は、基
板が後にリフロー・プロセス中で加熱される際、Ａｌが
シリコン中に拡散するの防ぐためのバリアーを確立す
る。該バリヤー層が堆積された後、ウエハが別の金属ア
ニール・チャンバー中、Ｏ2 およびＮ2 雰囲気下で６５
０℃に加熱される。次いで、Ｔｉの５００オングストロ
ームの層がウエハ上へコヒーレントに堆積されて、アル
ミニウムが付着できる「接着剤（glue）」層を与える。
この最後の堆積で、該ウエハは、メタライゼーションの
ための準備ができる。
ロームのプレクリーン・エッチングにより、アルミニウ
ム・メタライゼーションに供され、オキサイド上の清浄
な表面を与え、堆積されるべきコンタクトの接触抵抗
（contact resistance）を改善した。それから、コヒ―
レント堆積プロセスを使用して、Ｔｉの２００オングス
トロームの層、次いでＴｉＮの７００オングストローム
の層が堆積された。Ｔｉ堆積は、次のＴｉＮ堆積のため
の核形成ないし「濡れ」層を確立する。ＴｉＮ層は、基
板が後にリフロー・プロセス中で加熱される際、Ａｌが
シリコン中に拡散するの防ぐためのバリアーを確立す
る。該バリヤー層が堆積された後、ウエハが別の金属ア
ニール・チャンバー中、Ｏ2 およびＮ2 雰囲気下で６５
０℃に加熱される。次いで、Ｔｉの５００オングストロ
ームの層がウエハ上へコヒーレントに堆積されて、アル
ミニウムが付着できる「接着剤（glue）」層を与える。
この最後の堆積で、該ウエハは、メタライゼーションの
ための準備ができる。
【００５２】両方のウエハに対して、アルミニウムは該
ウエハ上に２ステップで堆積された。第１のステップの
間、４０００オングストロームのＡｌ／０. ５％Ｃｕが
冷えた（すなわち、５０℃）ウエハ上へコヒーレントに
堆積された。第２のステップ中は、第１のステップのた
めに用いた他の堆積チャンバーを使用して、Ａｌ/ ０.
５％Ｃｕの６０００オングストロームの層が（コヒーレ
ントでなく）加熱されたウエハ（５２０℃）上に堆積さ
れた。プロセス条件は、４５０ボルトの直流負バイアス
が第２のウエハを保持するプラットホームに印加され、
第１のウエハを保持するプラットホームに印加されなか
った以外は、第１のステップ中におけるのと同一であっ
た。第２のステップ中、２３０ボルトの正バイアス（１
３アンペアに制限された電流）が第２のウエハを保持す
るプラットホームに印加され、第１のウエハを保持する
プラットホームに印加されなかった以外は、再び、プロ
セス条件は同一であった。
ウエハ上に２ステップで堆積された。第１のステップの
間、４０００オングストロームのＡｌ／０. ５％Ｃｕが
冷えた（すなわち、５０℃）ウエハ上へコヒーレントに
堆積された。第２のステップ中は、第１のステップのた
めに用いた他の堆積チャンバーを使用して、Ａｌ/ ０.
５％Ｃｕの６０００オングストロームの層が（コヒーレ
ントでなく）加熱されたウエハ（５２０℃）上に堆積さ
れた。プロセス条件は、４５０ボルトの直流負バイアス
が第２のウエハを保持するプラットホームに印加され、
第１のウエハを保持するプラットホームに印加されなか
った以外は、第１のステップ中におけるのと同一であっ
た。第２のステップ中、２３０ボルトの正バイアス（１
３アンペアに制限された電流）が第２のウエハを保持す
るプラットホームに印加され、第１のウエハを保持する
プラットホームに印加されなかった以外は、再び、プロ
セス条件は同一であった。
【００５３】この結果は、処理されたウエハを切断（cr
oss-sectioning）し、倍率が約４０, ０００の走査型電
子顕微鏡の下でそれらを観察することよって、調べられ
た。第１のウエハ（すなわち、従来技術を使用して処理
されたウエハ）の場合、堆積金属は、リエントリー形状
のコンタクト・ホールの頂部上に橋架けられ、そして、
金属は該ホールに流れ込まなかった。対照的に、本発明
に従って処理された第２のウエハの場合、堆積された金
属は、リエントリー形状のコンタクト・ホールに流れ込
み、それらを完全に埋めた。
oss-sectioning）し、倍率が約４０, ０００の走査型電
子顕微鏡の下でそれらを観察することよって、調べられ
た。第１のウエハ（すなわち、従来技術を使用して処理
されたウエハ）の場合、堆積金属は、リエントリー形状
のコンタクト・ホールの頂部上に橋架けられ、そして、
金属は該ホールに流れ込まなかった。対照的に、本発明
に従って処理された第２のウエハの場合、堆積された金
属は、リエントリー形状のコンタクト・ホールに流れ込
み、それらを完全に埋めた。
【００５４】上述した技術が、如何なる堆積された材料
のための側壁カバーレージを改善するためにも使用可能
である点に留意すべきである。例えば、Ａｌメタライゼ
ーションの前に堆積される上記Ｔｉ接着剤層の側壁カバ
ーレージを得るために、上記技術を使うことができる。
のための側壁カバーレージを改善するためにも使用可能
である点に留意すべきである。例えば、Ａｌメタライゼ
ーションの前に堆積される上記Ｔｉ接着剤層の側壁カバ
ーレージを得るために、上記技術を使うことができる。
【００５５】（４. ０ 他の実施態様）上述したよう
に、プラズマ密度を増大させることは、スパッタリング
速度を増大させる、および／又はバイアス電圧を低減し
て基板上の電気デバイスへのダメージの危険を低減する
ことを許容する。上記した好適な実施態様において用い
られたマグネトロン源等の容量結合型の（capacitively
coupled）プラズマ源は、一般に誘導結合の（inductiv
ely coupled ）プラズマ源と同じくらいに高いプラズマ
密度を達成することができない。アンテナを使用してよ
り多い（migher）量の高周波電力をプラズマに結合させ
て、プラズマ密度を増大させる適切な設計は、本明細書
にレファレンスとして組込まれたところの、「スパッタ
および／又はキャビティ・イオン生成効率を高めるため
の高周波バイアス・リングを有するコリメーション・ハ
ードウェア」と題された、米国特許出願シリアル番号０
８／１４５, ７４４中に記載されている。この設計は、
下方キャビティ中でプラズマ密度を増大させ、上方キャ
ビティ中でスパッタリング効率を増大させ、および／又
はフェーズ- Ｉでの逆スパッタリング速度を制御するこ
とができる。
に、プラズマ密度を増大させることは、スパッタリング
速度を増大させる、および／又はバイアス電圧を低減し
て基板上の電気デバイスへのダメージの危険を低減する
ことを許容する。上記した好適な実施態様において用い
られたマグネトロン源等の容量結合型の（capacitively
coupled）プラズマ源は、一般に誘導結合の（inductiv
ely coupled ）プラズマ源と同じくらいに高いプラズマ
密度を達成することができない。アンテナを使用してよ
り多い（migher）量の高周波電力をプラズマに結合させ
て、プラズマ密度を増大させる適切な設計は、本明細書
にレファレンスとして組込まれたところの、「スパッタ
および／又はキャビティ・イオン生成効率を高めるため
の高周波バイアス・リングを有するコリメーション・ハ
ードウェア」と題された、米国特許出願シリアル番号０
８／１４５, ７４４中に記載されている。この設計は、
下方キャビティ中でプラズマ密度を増大させ、上方キャ
ビティ中でスパッタリング効率を増大させ、および／又
はフェーズ- Ｉでの逆スパッタリング速度を制御するこ
とができる。
【００５６】図２を参照して、該変形は、上方の内側に
配置されたリングアンテナ５１、および／又は下方キャ
ビティの内側に配置されたリングアンテナ５３を使用す
ることを含む。該リング・アンテナは、追加のパワーを
プラズマにポンピングして、それにより該プロセスの効
率を増大させるために使われる。例えば、上方のアンテ
ナは、スパッタリング効率を増大させる機能を有する。
一方、下方のアンテナは、電子プラズマ密度を増大さ
せ、および／又は逆スパッタリングプロセス上でより大
きい制御を得る機能を有する。
配置されたリングアンテナ５１、および／又は下方キャ
ビティの内側に配置されたリングアンテナ５３を使用す
ることを含む。該リング・アンテナは、追加のパワーを
プラズマにポンピングして、それにより該プロセスの効
率を増大させるために使われる。例えば、上方のアンテ
ナは、スパッタリング効率を増大させる機能を有する。
一方、下方のアンテナは、電子プラズマ密度を増大さ
せ、および／又は逆スパッタリングプロセス上でより大
きい制御を得る機能を有する。
【００５７】アンテナ５１および５３の両方は、１つ以
上の巻（turns ）を有するコイルである。高周波マッチ
ング・ネットワーク５９を介して、上方のリングアンテ
ナ５１に結合された高周波発生器６１は、上方のリング
アンテナに高周波電力を与える。高周波マッチング・ネ
ットワーク５５を介して、下方のリングアンテナ５３に
結合された第２の高周波発生器５７は、下方のリングア
ンテナに高周波電力を与える。両方のケースにおいて、
電気的接続はチャンバー壁内のフィードスルーを介して
該アンテナまで形成され、該アンテナの他の側は、チャ
ンバー壁内の他のフィードスルーを介して接地に電気的
に接続している。
上の巻（turns ）を有するコイルである。高周波マッチ
ング・ネットワーク５９を介して、上方のリングアンテ
ナ５１に結合された高周波発生器６１は、上方のリング
アンテナに高周波電力を与える。高周波マッチング・ネ
ットワーク５５を介して、下方のリングアンテナ５３に
結合された第２の高周波発生器５７は、下方のリングア
ンテナに高周波電力を与える。両方のケースにおいて、
電気的接続はチャンバー壁内のフィードスルーを介して
該アンテナまで形成され、該アンテナの他の側は、チャ
ンバー壁内の他のフィードスルーを介して接地に電気的
に接続している。
【００５８】下方アンテナを介して高周波電力を供給す
ることは、ターゲットのスパッタ速度に影響を及ぼさな
いが、それは、該ウエハ上へのスパッタリングされた化
学種（species ）の衝撃エネルギーおよびイオン化を増
大させることに留意すべきである。このように、下方ア
ンテナは、衝撃エネルギーを最適化して、堆積された材
料の特性およびバリヤー特性を制御するためにも使用可
能である。
ることは、ターゲットのスパッタ速度に影響を及ぼさな
いが、それは、該ウエハ上へのスパッタリングされた化
学種（species ）の衝撃エネルギーおよびイオン化を増
大させることに留意すべきである。このように、下方ア
ンテナは、衝撃エネルギーを最適化して、堆積された材
料の特性およびバリヤー特性を制御するためにも使用可
能である。
【００５９】パワー発生器が直流電源として記述された
けれども、これは単なる例示としてのものである。本発
明は、それらの電源を使用するだけに限られず、他のパ
ワー発生器をも包含する。例えば、プラットホーム上に
バイアスを生成するための高周波電源を使用すること
は、望ましいでもあろう。高周波電源の１つの長所は、
それが直流源に伴う傾向があるアーク発生を生成する可
能性が低いということである。加えて、もし下方アンテ
ナが電力を下方チャンバー・キャビティに供給するため
に使用されるならば、該プラットホームを別個にバイア
スすることは必要ではなくなるだろう。下方アンテナに
よって形成されるプラズマは、該プラットホーム上に正
バイアスを生成するだろう。
けれども、これは単なる例示としてのものである。本発
明は、それらの電源を使用するだけに限られず、他のパ
ワー発生器をも包含する。例えば、プラットホーム上に
バイアスを生成するための高周波電源を使用すること
は、望ましいでもあろう。高周波電源の１つの長所は、
それが直流源に伴う傾向があるアーク発生を生成する可
能性が低いということである。加えて、もし下方アンテ
ナが電力を下方チャンバー・キャビティに供給するため
に使用されるならば、該プラットホームを別個にバイア
スすることは必要ではなくなるだろう。下方アンテナに
よって形成されるプラズマは、該プラットホーム上に正
バイアスを生成するだろう。
【００６０】他の実施態様も、クレームの範囲の内とな
る。
る。
【図１】従来のリエントリー形状のコンタクト・ホール
を示す図である。
を示す図である。
【図２】コンフォーマルな堆積プロセスが実行可能なス
パッタリング堆積チャンバーの図である。
パッタリング堆積チャンバーの図である。
【図３】ホール埋め・平坦化プロセスが実行可能なスパ
ッタリング堆積チャンバーの図である。
ッタリング堆積チャンバーの図である。
【図４】ホール埋め・平坦化を含む完全なメタライゼー
ション・プロセスのフローチャートである。
ション・プロセスのフローチャートである。
【図５】従来のクラスター・ツール（clusteｒ tool ）
の図である。
の図である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年５月２４日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ホア ケウ アメリカ合衆国， カリフォルニア州 94086， サニーヴェール， ウェスト オリーブ 215
Claims (21)
- 【請求項１】 半導体基板の表面の内に形成されたコン
タクト・ホール内へ材料を堆積させる方法であって、 該材料の第１の厚さを該基板の表面上へ堆積させて、該
ホールを部分的に埋めるステップと；堆積された材料を
逆スパッタリング（reverse sputtering）して、コンタ
クト・ホールの側壁を該堆積された材料でコートするス
テップと；前記材料の第１の厚さを基板の表面上へ堆積
させた後、前記材料の第２の厚さを基板の表面上へ堆積
させるステップと；前記材料の第２の厚さを基板の表面
上へ堆積させつつ、該基板を加熱して、堆積されるべき
材料（material being deposited）のリフローを高める
ステップと、を含むことを特徴とする方法。 - 【請求項２】 前記材料の第１の厚さをコヒーレントに
堆積するステップと並列で（concurrently）、前記逆ス
パッタリングのステップが実行される請求項１記載の方
法。 - 【請求項３】 基板の表面上へ前記材料の第１の厚さを
堆積するステップが、側壁上へ再スパッタリングされた
（resputtered ）材料の「脱濡れ（de-wetting）」を防
ぐのに充分に低く、基板の温度を維持することを含む、
請求項１記載の方法。 - 【請求項４】 基板の表面上へ前記材料の第１の厚さを
堆積するステップが、基板に実質的に垂直な軌道で前記
材料を基板に堆積させることを含む、請求項１記載の方
法。 - 【請求項５】 前記加熱するステップが、基板の表面を
電子で衝撃して、堆積された材料のリフローを高めるこ
とを含む、請求項１記載の方法。 - 【請求項６】 前記基板を電子で衝撃するステップが、
該基板に正の電圧を印加することを含む、請求項５記載
の方法。 - 【請求項７】 前記衝撃電子が、堆積された材料を加熱
するのに充分に大きく、且つ、該基板上の如何なる電気
デバイスにダメージを与えるほどには大きくない程度
の、エネルギーを有する請求項６記載の方法。 - 【請求項８】 前記加熱するステップが、その上に基板
が支持されるべきプラットホームを加熱することを更に
含む、請求項５記載の方法。 - 【請求項９】 その上に材料の前記第２の厚さが堆積さ
れるべき基板の側に（on the side of）配置された熱源
から基板の表面を加熱して、それにより堆積されるべき
材料のリフローを高めることを含む、請求項１記載の方
法。 - 【請求項１０】 前記第１の厚さを堆積するステップ
が、材料の第１の厚さをコヒーレントに堆積して、材料
の実質的な量が個々のホールのベース（base）上に堆積
することを保証する、請求項１記載の方法。 - 【請求項１１】 前記第１の厚さを堆積するステップ
が、基板上に堆積されるべき材料が構成成分であるター
ゲット材料からなるターゲットをスパッタリングするこ
とを含む、請求項１記載の方法。 - 【請求項１２】 前記第１の厚さ堆積するステップが、
基板とターゲットとの間にコリメーターを位置決め（po
sitioning ）して、コヒ―レントなスパッタ堆積を生成
することを更に含む、請求項１１記載の方法。 - 【請求項１３】 前記逆スパッタリングのステップが、
前記第１の厚さの材料を基板上へスパッタ堆積させつ
つ、該コリメーターに対して負の電圧を基板に印加して
することを含み、それにより、前記第１の厚さを堆積す
るステップと、逆スパッタリングのステップとが同時に
実行される、請求項１２記載の方法。 - 【請求項１４】 前記コヒーレントに堆積するステップ
が第１の堆積チャンバー内で実行され、前記材料を第２
の厚さに堆積するステップが第２の堆積チャンバー内で
実行され、且つ、逆スパッタリング・ステップと第２の
厚さの堆積との間で、基板が第１のチャンバーから第２
のチャンバーへ真空下で移動される、請求項１２記載の
方法。 - 【請求項１５】 前記逆スパッタリングのステップが、
基板をイオンで衝撃することを含む、請求項１記載の方
法。 - 【請求項１６】 逆スパッタリングのステップが、第１
の厚さを堆積するステップの間、正のバイアス電圧を基
板に印加することを含み、それにより、該正の電圧がイ
オンを引き付けて（attracts）、第１の厚さの堆積の
間、基板を衝撃して逆スパッタリングする、請求項２記
載の方法。 - 【請求項１７】 衝撃イオンが、ホールの底上に堆積さ
れた材料を逆スパッタリングするのに充分大きく、且
つ、該堆積された材料の全てを該ホールの底から除去す
るほどには大きくない、請求項１６記載の方法。 - 【請求項１８】 再スパッタリング・ステップ中、基板
が充分に低く維持されて、再スパッタリングされた材料
の側面壁上へのコーティングが連続的に（continuous）
なる、請求項１記載の方法。 - 【請求項１９】 基板の表面内に形成されたコンタクト
・ホールを含む基板上に、材料の平坦化された層を形成
するための方法であって、 該材料の第１の厚さを、基板の前記表面上へコヒーレン
トに堆積するステップと；前記コヒーレントに堆積する
ステップと同時に、堆積された材料を逆スパッタリング
して、コンタクト・ホールの側壁を堆積された材料で完
全且つ連続的にコートするステップと；堆積された材料
を逆スパッタリングしつつ、該コーティングが不連続
（discontinuous ）になることを防ぐのに充分に低く、
基板温度を維持するステップと；基板の表面上に前記材
料の第１の厚さを堆積した後、前記材料の第２の厚さを
該基板の表面上へ堆積するステップとて；前記材料の第
２の厚さを基板の表面上へ堆積しつつ、基板上方（abov
e ）に配置された熱源から該表面を加熱して、堆積され
るべき材料のリフローを高めるステップと；を有するこ
とを特徴とする方法。 - 【請求項２０】 基板の表面内に形成されたコンタクト
・ホールを含む基板上に、材料の平坦化された層を形成
するための装置；該装置は以下を含む：堆積チャンバー
と；前記材料を構成要素（constituent ）として形成さ
れたスパッタ・ターゲットと；該基板を保持するための
プラットホームと；前記ターゲットと前記プラットホー
ムとの間のコリメーション・フィルターと；前記スパッ
タ・ターゲットに接続された第１の電源と；前記プラッ
トホームに接続された第２の源と；下記ステップを実行
するようにプログラムされた制御モジュール。（該材料
の第１の厚さを、基板の前記表面上へコヒーレントに堆
積するステップと；堆積された材料を逆スパッタリング
して、コンタクト・ホールの側壁を堆積された材料でコ
ートするステップと；堆積された材料を逆スパッタリン
グしつつ、該コーティングが不連続（discontinuous ）
になることを防ぐのに充分に低く基板温度を維持するス
テップと；基板の表面上に前記材料の第１の厚さが堆積
された後、前記材料の第２の厚さを該基板の表面上へ堆
積するステップと；前記材料の第２の厚さを基板の表面
上へ堆積しつつ、基板を加熱して堆積されるべき材料の
リフローを高めるステップ。） - 【請求項２１】 前記制御モジュールが、前記コヒーレ
ントに堆積するステップと、逆スパッタリング・ステッ
プとを並列に実行するようにプログラムされている請求
項２０記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35692894A | 1994-12-14 | 1994-12-14 | |
| US08/356928 | 1994-12-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264487A true JPH08264487A (ja) | 1996-10-11 |
Family
ID=23403545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7325716A Withdrawn JPH08264487A (ja) | 1994-12-14 | 1995-12-14 | リエントリー形状コンタクト・ホールをコーティングまたは埋めるための堆積プロセス |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5780357A (ja) |
| EP (1) | EP0735577A3 (ja) |
| JP (1) | JPH08264487A (ja) |
| KR (1) | KR960026261A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004311545A (ja) * | 2003-04-03 | 2004-11-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び高融点金属膜の堆積装置 |
| CN100383922C (zh) * | 2002-09-13 | 2008-04-23 | 爱发科股份有限公司 | 偏压溅射薄膜成形方法及偏压溅射薄膜成形设备 |
| KR101031617B1 (ko) * | 2005-08-23 | 2011-04-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 웨이퍼를 바이어스하면서 알루미늄을 스퍼터링하는 방법 및장치 |
| WO2012043478A1 (ja) * | 2010-09-28 | 2012-04-05 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
| JP2013120858A (ja) * | 2011-12-07 | 2013-06-17 | Ulvac Japan Ltd | Ｃｕ層形成方法及び半導体装置の製造方法 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5985103A (en) * | 1995-12-19 | 1999-11-16 | Micron Technology, Inc. | Method for improved bottom and side wall coverage of high aspect ratio features |
| EP0843890A1 (en) * | 1996-04-26 | 1998-05-27 | Sony Corporation | Apparatus and method for improved deposition of conformal liner films and plugs in high aspect ratio contacts |
| US5783282A (en) | 1996-10-07 | 1998-07-21 | Micron Technology, Inc. | Resputtering to achieve better step coverage of contact holes |
| TW358964B (en) * | 1996-11-21 | 1999-05-21 | Applied Materials Inc | Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma |
| TW366525B (en) * | 1996-12-16 | 1999-08-11 | Applied Materials Inc | Selective physical vapor deposition conductor fill in IC structures |
| US6083363A (en) * | 1997-07-02 | 2000-07-04 | Tokyo Electron Limited | Apparatus and method for uniform, low-damage anisotropic plasma processing |
| US6176983B1 (en) * | 1997-09-03 | 2001-01-23 | Vlsi Technology, Inc. | Methods of forming a semiconductor device |
| US6136165A (en) * | 1997-11-26 | 2000-10-24 | Cvc Products, Inc. | Apparatus for inductively-coupled-plasma-enhanced ionized physical-vapor deposition |
| US20050272254A1 (en) * | 1997-11-26 | 2005-12-08 | Applied Materials, Inc. | Method of depositing low resistivity barrier layers for copper interconnects |
| WO1999027579A1 (en) | 1997-11-26 | 1999-06-03 | Applied Materials, Inc. | Damage-free sculptured coating deposition |
| US7253109B2 (en) * | 1997-11-26 | 2007-08-07 | Applied Materials, Inc. | Method of depositing a tantalum nitride/tantalum diffusion barrier layer system |
| US6169030B1 (en) * | 1998-01-14 | 2001-01-02 | Applied Materials, Inc. | Metallization process and method |
| US6287977B1 (en) | 1998-07-31 | 2001-09-11 | Applied Materials, Inc. | Method and apparatus for forming improved metal interconnects |
| JP2000054123A (ja) * | 1998-08-07 | 2000-02-22 | Mitsubishi Electric Corp | 半導体装置の製造方法および製造装置 |
| US6132575A (en) * | 1998-09-28 | 2000-10-17 | Alcatel | Magnetron reactor for providing a high density, inductively coupled plasma source for sputtering metal and dielectric films |
| US6217272B1 (en) | 1998-10-01 | 2001-04-17 | Applied Science And Technology, Inc. | In-line sputter deposition system |
| US6328858B1 (en) | 1998-10-01 | 2001-12-11 | Nexx Systems Packaging, Llc | Multi-layer sputter deposition apparatus |
| CA2347799A1 (en) * | 1998-11-02 | 2000-05-11 | Code 3, Inc. | Vehicular warning light having a dichroic element |
| US6193855B1 (en) | 1999-10-19 | 2001-02-27 | Applied Materials, Inc. | Use of modulated inductive power and bias power to reduce overhang and improve bottom coverage |
| US6350353B2 (en) | 1999-11-24 | 2002-02-26 | Applied Materials, Inc. | Alternate steps of IMP and sputtering process to improve sidewall coverage |
| US6344419B1 (en) | 1999-12-03 | 2002-02-05 | Applied Materials, Inc. | Pulsed-mode RF bias for sidewall coverage improvement |
| US6554979B2 (en) | 2000-06-05 | 2003-04-29 | Applied Materials, Inc. | Method and apparatus for bias deposition in a modulating electric field |
| US6821912B2 (en) | 2000-07-27 | 2004-11-23 | Nexx Systems Packaging, Llc | Substrate processing pallet and related substrate processing method and machine |
| US6682288B2 (en) | 2000-07-27 | 2004-01-27 | Nexx Systems Packaging, Llc | Substrate processing pallet and related substrate processing method and machine |
| US6530733B2 (en) | 2000-07-27 | 2003-03-11 | Nexx Systems Packaging, Llc | Substrate processing pallet and related substrate processing method and machine |
| US6652718B1 (en) | 2001-01-30 | 2003-11-25 | Novellus Systems, Inc. | Use of RF biased ESC to influence the film properties of Ti and TiN |
| US6429524B1 (en) | 2001-05-11 | 2002-08-06 | International Business Machines Corporation | Ultra-thin tantalum nitride copper interconnect barrier |
| US6746591B2 (en) | 2001-10-16 | 2004-06-08 | Applied Materials Inc. | ECP gap fill by modulating the voltate on the seed layer to increase copper concentration inside feature |
| US20030216035A1 (en) * | 2002-05-14 | 2003-11-20 | Applied Materials, Inc. | Method and apparatus for sputter deposition |
| KR100461002B1 (ko) * | 2002-10-17 | 2004-12-09 | 삼성전자주식회사 | 언더컷 메탈 배선방법 |
| DE102004015862B4 (de) * | 2004-03-31 | 2006-11-16 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer leitenden Barrierenschicht in kritischen Öffnungen mittels eines abschließenden Abscheideschritts nach einer Rück-Sputter-Abscheidung |
| US20050230262A1 (en) * | 2004-04-20 | 2005-10-20 | Semitool, Inc. | Electrochemical methods for the formation of protective features on metallized features |
| US20050266173A1 (en) * | 2004-05-26 | 2005-12-01 | Tokyo Electron Limited | Method and apparatus of distributed plasma processing system for conformal ion stimulated nanoscale deposition process |
| JP4923450B2 (ja) * | 2005-07-01 | 2012-04-25 | 富士ゼロックス株式会社 | バッチ処理支援装置および方法、プログラム |
| US20070084720A1 (en) * | 2005-07-13 | 2007-04-19 | Akihiro Hosokawa | Magnetron sputtering system for large-area substrates having removable anodes |
| US20070012559A1 (en) * | 2005-07-13 | 2007-01-18 | Applied Materials, Inc. | Method of improving magnetron sputtering of large-area substrates using a removable anode |
| US20070012558A1 (en) * | 2005-07-13 | 2007-01-18 | Applied Materials, Inc. | Magnetron sputtering system for large-area substrates |
| US20070012663A1 (en) * | 2005-07-13 | 2007-01-18 | Akihiro Hosokawa | Magnetron sputtering system for large-area substrates having removable anodes |
| US20070051616A1 (en) * | 2005-09-07 | 2007-03-08 | Le Hienminh H | Multizone magnetron assembly |
| US20070056843A1 (en) * | 2005-09-13 | 2007-03-15 | Applied Materials, Inc. | Method of processing a substrate using a large-area magnetron sputtering chamber with individually controlled sputtering zones |
| US7588668B2 (en) | 2005-09-13 | 2009-09-15 | Applied Materials, Inc. | Thermally conductive dielectric bonding of sputtering targets using diamond powder filler or thermally conductive ceramic fillers |
| US20070056850A1 (en) * | 2005-09-13 | 2007-03-15 | Applied Materials, Inc. | Large-area magnetron sputtering chamber with individually controlled sputtering zones |
| DE102005046976B4 (de) | 2005-09-30 | 2011-12-08 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung einer Wolframverbindungsstruktur mit verbesserter Seitenwandbedeckung der Barrierenschicht |
| US20070158179A1 (en) * | 2006-01-11 | 2007-07-12 | Anthony Ciancio | Method and apparatus for improving symmetry of a layer deposited on a semiconductor substrate |
| JP4967354B2 (ja) * | 2006-01-31 | 2012-07-04 | 東京エレクトロン株式会社 | シード膜の成膜方法、プラズマ成膜装置及び記憶媒体 |
| JP5317956B2 (ja) * | 2006-04-07 | 2013-10-16 | アプライド マテリアルズ インコーポレイテッド | エピタキシャル膜を形成する方法、及び、エピタキシャル膜の形成に使用するためのクラスターツール |
| US20120149176A1 (en) * | 2010-12-10 | 2012-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for forming a iii-v family layer |
| DE102012020563A1 (de) * | 2012-10-12 | 2014-04-17 | Sram Deutschland Gmbh | Befestigungseinrichtung |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0202572B1 (en) * | 1985-05-13 | 1993-12-15 | Nippon Telegraph And Telephone Corporation | Method for forming a planarized aluminium thin film |
| JPS6376321A (ja) * | 1986-09-18 | 1988-04-06 | Nec Corp | 半導体装置の製造方法 |
| JPS63216972A (ja) * | 1987-03-06 | 1988-09-09 | Furendotetsuku Kenkyusho:Kk | アルミ薄膜のリフロ−方法 |
| JP2602276B2 (ja) * | 1987-06-30 | 1997-04-23 | 株式会社日立製作所 | スパツタリング方法とその装置 |
| US4963239A (en) * | 1988-01-29 | 1990-10-16 | Hitachi, Ltd. | Sputtering process and an apparatus for carrying out the same |
| US4874493A (en) * | 1988-03-28 | 1989-10-17 | Microelectronics And Computer Technology Corporation | Method of deposition of metal into cavities on a substrate |
| US4994162A (en) * | 1989-09-29 | 1991-02-19 | Materials Research Corporation | Planarization method |
| US5108570A (en) * | 1990-03-30 | 1992-04-28 | Applied Materials, Inc. | Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer |
| US5174412A (en) * | 1991-12-12 | 1992-12-29 | Vega Henry M | Ladder leveler |
| JPH06302543A (ja) * | 1993-04-09 | 1994-10-28 | Nippon Steel Corp | 半導体装置の製造方法 |
| US5431799A (en) * | 1993-10-29 | 1995-07-11 | Applied Materials, Inc. | Collimation hardware with RF bias rings to enhance sputter and/or substrate cavity ion generation efficiency |
| US5639357A (en) * | 1994-05-12 | 1997-06-17 | Applied Materials | Synchronous modulation bias sputter method and apparatus for complete planarization of metal films |
-
1995
- 1995-12-14 KR KR1019950049570A patent/KR960026261A/ko not_active Application Discontinuation
- 1995-12-14 EP EP95119736A patent/EP0735577A3/en not_active Withdrawn
- 1995-12-14 JP JP7325716A patent/JPH08264487A/ja not_active Withdrawn
-
1997
- 1997-06-02 US US08/867,276 patent/US5780357A/en not_active Expired - Fee Related
-
1998
- 1998-01-28 US US09/014,664 patent/US6033541A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100383922C (zh) * | 2002-09-13 | 2008-04-23 | 爱发科股份有限公司 | 偏压溅射薄膜成形方法及偏压溅射薄膜成形设备 |
| JP2004311545A (ja) * | 2003-04-03 | 2004-11-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び高融点金属膜の堆積装置 |
| KR101031617B1 (ko) * | 2005-08-23 | 2011-04-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 웨이퍼를 바이어스하면서 알루미늄을 스퍼터링하는 방법 및장치 |
| WO2012043478A1 (ja) * | 2010-09-28 | 2012-04-05 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
| JP2012074522A (ja) * | 2010-09-28 | 2012-04-12 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
| JP2013120858A (ja) * | 2011-12-07 | 2013-06-17 | Ulvac Japan Ltd | Ｃｕ層形成方法及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5780357A (en) | 1998-07-14 |
| EP0735577A2 (en) | 1996-10-02 |
| US6033541A (en) | 2000-03-07 |
| EP0735577A3 (en) | 1997-04-02 |
| KR960026261A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08264487A (ja) | リエントリー形状コンタクト・ホールをコーティングまたは埋めるための堆積プロセス | |
| TWI328258B (en) | Aluminum sputtering while biasing wafer | |
| KR100878103B1 (ko) | 순차적 증착 및 에칭에 의한 이온화된 ｐｖｄ | |
| KR100843514B1 (ko) | 구리 스퍼터링용 자기-이온화 플라즈마 | |
| US6177350B1 (en) | Method for forming a multilayered aluminum-comprising structure on a substrate | |
| JP2004526868A5 (ja) | ||
| KR20010021312A (ko) | 전기도금 처리용 배리어층 | |
| KR20010032498A (ko) | 손상없는 스컵쳐 코팅 증착 | |
| KR20040063002A (ko) | 스퍼터링 및 리스퍼터링을 위한 자기 이온화 및 유도 결합플라즈마 | |
| US20060014378A1 (en) | System and method to form improved seed layer | |
| KR20010029929A (ko) | 배리어층에 시드층의 연속, 불응집 접착 방법 | |
| JP7155388B2 (ja) | ニッケルシリサイド材料を生成する方法 | |
| US6200433B1 (en) | IMP technology with heavy gas sputtering | |
| EP0856593B1 (en) | A method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma | |
| JPH1070093A (ja) | イオン化金属付着層を用いるアルミニウムホール充填 | |
| US6458251B1 (en) | Pressure modulation method to obtain improved step coverage of seed layer | |
| US20120228125A1 (en) | Creation of magnetic field (vector potential) well for improved plasma deposition and resputtering uniformity | |
| WO2002093648A2 (en) | Semiconductor device interconnect | |
| US20050189075A1 (en) | Pre-clean chamber with wafer heating apparatus and method of use | |
| EP0707339A2 (en) | Method and apparatus for planarizing a layer of material on a semiconductor substrate surface | |
| JP2023510148A (ja) | 制御された冷却を伴う物理的気相堆積（ｐｖｄ）によってアルミニウムを堆積させるための方法及び装置 | |
| JP2004131839A (ja) | パルス化された電力によるスパッタリング堆積 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |