JPH1070093A - イオン化金属付着層を用いるアルミニウムホール充填 - Google Patents

イオン化金属付着層を用いるアルミニウムホール充填

Info

Publication number
JPH1070093A
JPH1070093A JP9203776A JP20377697A JPH1070093A JP H1070093 A JPH1070093 A JP H1070093A JP 9203776 A JP9203776 A JP 9203776A JP 20377697 A JP20377697 A JP 20377697A JP H1070093 A JPH1070093 A JP H1070093A
Authority
JP
Japan
Prior art keywords
layer
aluminum
metal
pvd
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9203776A
Other languages
English (en)
Inventor
Peter Satitpunwaycha
サティットプンウェイチャ ピーター
Gongda Yao
ヤオ ゴングダ
Kenny King-Tai Ngan
キング−タイ ナギャン ケニー
Zheng Xu
シュー ジェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH1070093A publication Critical patent/JPH1070093A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Robotics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 集積回路内の２つの配線面間を接続するホー
ルが、特に下面がシリコンである場合、狭いホールによ
って接続される集積回路用のホール充填プロセス。 【解決手段】 最初に、物理気相堆積（ＰＶＤ）プロセ
スによりホール内に３重バリヤ層を充填する。この３重
バリヤ層は、高密度プラズマ条件の下で成長するＴｉ、
ＴｉＮ、グレードＴｉＮxの連続層を含む。その後、第
１のアルミニウム層を高密度プラズマ条件下でＰＶＤ堆
積する。次に、充填アルミニウム層を標準ＰＶＤ法によ
って堆積する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には半導体
集積回路に関する。詳細には、本発明は、金属と半導体
との間に形成されるバリヤ層や、バリヤ層を導体で被覆
することに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】現代の
半導体集積回路には、他にも誘電体と見なされる材料は
あるが、単に酸化物層と称されることが多い例えば二酸
化ケイ素即ちシリカ等の誘電体（絶縁）層によって隔て
られる複数の層が含まれているのが普通である。これら
の層は、幾つかの導電性の下地特徴部分と接触する介在
酸化物層を貫くホールにより、電気的に相互接続され
る。ホールがエッチング形成された後は、アルミニウム
等の金属で充填され、下部層を上部層と電気的に接続し
ている。その一般的な構造は、プラグと呼ばれている。
下地層がシリコン又はポリシリコンである場合、プラグ
はコンタクトとなる。下地層が金属である場合は、プラ
グはバイアとなる。
【０００３】集積回路が回路素子の高密度化を伴って形
成されるにつれ、プラグはますます困難な問題をもたら
すようになるが、その理由として、特徴部分の寸法が小
さくなり続けているためである。酸化物層の厚さは約１
μｍにまで制限されるように考えられ、一方、プラグの
直径は、およそ０．２５μｍ又は０．３５μｍから０．
１８μｍ以下にまで小さくなっている。結果として、プ
ラグのアスペクト比、即ち、最小横断寸法に対する深さ
の比は５：１以上に押し上げられる。
【０００４】このようなホールを金属で充填することに
より、２つの大きな問題がもたらされる。
【０００５】第１の問題点は、少なくとも、経済的な速
さで、しかも、それ以前に形成された層を劣化させない
十分低い温度の充填プロセスでもって、ボイドを含んで
形成することなく上述のホールを充填することである。
ボイドが含まれていると、プラグを介した導電性を低下
させ、実質的に信頼性に関わる問題が生じる。化学気相
堆積（ＣＶＤ）法は、そのような狭いホールを金属で充
填できることがよく知られているが、充填プロセスを果
たすには、ＣＶＤ法では遅すぎると考えられている。別
名スパッタと呼ばれる物理気相堆積（ＰＶＤ）法は、堆
積速度が速いゆえに、好ましい充填プロセスである。し
かしながら、ＰＶＤ法は、本来、深くて狭いホールの被
覆を整合をとって行わない。ＰＶＤを深いホールに適用
するための基本的な取り組みは、狭くて深い特徴部分の
中に、堆積材料が自然に流れ込むように、加熱基板上へ
金属のスパッタを行うことである。一般的に、このプロ
セスはリフローと呼ばれている。しかし、高温リフロー
は、高い熱蓄積を生じ、一般に、この熱蓄積は複雑な集
積回路では最小限にとどめる必要がある。更に、高温時
であっても、金属はごく狭い開口部内へ容易に流れ込む
とは必ずしも限らない。
【０００６】第２の問題点は、アルミニウムコンタクト
が実際には下地のシリコンとの適合性がないということ
である。狭いホール内へのアルミニウムのリフローをす
るのに必要とされる適度の高温では、アルミニウムがシ
リコン中に拡散して、半導体特性をひどく劣化させる傾
向にある。従って、アルミニウムと下地シリコンとの間
に、拡散バリヤを設ける必要がある。
【０００７】これらの問題はよく知られており、１９９
５年８月７日に出願された米国特許出願番号第０８／５
１１，８２５号の一部継続出願であって、シュー(Xu)他
により１９９６年４月５日に出願され、全体が本明細書
で援用される米国特許出願番号第０８／６２８，８３５
号に記載されている。
【０００８】図１の断面図に示されるように、深さ１２
及び幅１４により定義されるアスペクト比を有するコン
タクトホール１０がエッチングされて、誘電体層１６を
貫通して下地基板１８まで達しており、また、ますます
困難なところでは(in the more difficult situation)
シリコン表面層を含んでいる。ホール充填プロセスにお
いては、コンタクトホール１０について、チタン（Ｔ
ｉ）層２０、窒化チタン（ＴｉＮ）層２２及び（ＴｉＮ
x）傾斜層(graded (TiNx) layer)２４の被覆を整合をと
って行う。即ち、傾斜層２４は、その底部はＴｉＮで始
まるが、その上部部分は純粋Ｔｉに近い。これら３層
は、３重バリア層２６を形成し、後で堆積されるアルミ
ニウムに対して十分な濡れを提供するだけでなく、下地
層に対して整合性及び付着性の両方を提供する。Ｔｉ層
２０は、十分高いアニール温度でシリサイド化した後、
下地シリコン基板１８と良好なオームコンタクトを形成
する。その後は、金属層２８をホール１０内にスパッタ
により堆積して、ボイドのない充填を行うようにする。
即ち、３重バリヤ層２６は、後に充填されるアルミニウ
ムに対して十分に濡れがあって、アルミニウムがホール
１０内に適温で容易に流れ込み、同時に、３重バリヤ層
２６は、それでもなお、アルミニウム２８と下地シリコ
ン１８の間に十分な拡散バリヤを提供する。
【０００９】シュー等によると、３つの層２０，２２，
２４の濡れ性は、それらを高密度ＰＶＤリアクタ中で堆
積させることによって強化される。他方、彼らは、アル
ミニウム層２８を、低プラズマ密度の従来のＰＶＤチャ
ンバ内でスパッタにより堆積させることを推奨してい
る。詳細に述べると、彼らは、従来のスパッタプロセス
を改良した冷間／温間２ステップ型式で、アルミニウム
層２８を２層にして堆積させることを推奨している。第
１の冷間ステップでは、アルミニウムのシード層３０
を、２００℃未満の基板温度でスパッタにより堆積し、
かなり均一なアルミニウム層で下地の３重バリヤ層２６
の被覆を、整合をとって行うようにしている。第２の温
間ステップでは、アルミニウム充填層３２を高温でスパ
ッタにより堆積し、アルミニウム充填層が３２が、コン
タクトホール１０にリフロー且つ充填するようにする。
イオン化金属メッキ（ionized metal plating:ＩＭＰ）
法によって成長した３重バリヤ層２６の利点の１つは、
４００℃未満の温度で、報告されたデータによれば３５
０℃未満であっても、温間Ａｌ充填層３２を充填するこ
とができることである。装置のスループット改善のため
に、温間層３２をかなり速い速度で堆積してもよい。２
つのアルミニウム層３０，３２は、主として堆積温度が
両層間で異なるので、両層はおそらく、低密度プラズマ
発生専用の従来型単一ＰＶＤチャンバ内で堆積するのが
適している。また、いずれの堆積を、堆積中に温度を上
げて連続的に行うことができる。結果として、２つのＡ
ｌ層３０，３２には、両者間の明瞭な境界がない。
【００１０】コンタクトホールの充填に関連して、高密
度プラズマは、プラズマの主要部において平均イオン密
度が１０11／ｃｍ3を超え、且つ、入るべき全容積が実
質的に充填されるもののような意味で定義される。従来
のプラズマ強化ＰＶＤリアクタが生成するプラズマのイ
オン密度は著しく低い。高密度プラズマは、数多くの異
なるタイプのリアクタ内で得ることはできるが、図２に
概略断面図に示される型式のような、誘導結合型プラズ
マリアクタ内で得るのが好ましい。簡略に説明するため
に、イオン化金属プラズマ又はメッキ（ＩＭＰ）リアク
タを引用する。
【００１１】概略だけのつもりである当該図に示される
ように、真空チャンバ４０は、主にチャンバ壁４２及び
ターゲットバッキングプレート４４によって画成され
る。ＰＶＤターゲット４６は、ターゲットバッキングプ
レート４４に固定され、スパッタにより堆積される材料
の部分を少なくとも備えている組成物を有している。堆
積物がチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の両方
の場合は、ターゲット４６をチタンで作る。ＰＶＤ膜の
層をスパッタにより堆積される基板４８は、ターゲット
４６に対向したペデスタル電極５０上で支持されてい
る。処理ガスは、ガス供給源５２，５４からチャンバ４
０へ供給されるが、このとき、マスフローコントローラ
５６，５８でそれぞれ計量され、また、真空ポンプ装置
６０がチャンバを所望の低い圧力に維持している。
【００１２】誘導コイル６２が、ターゲット４６とペデ
スタル５０の間の空間を取り囲んでいる。このような型
式の誘導結合型スパッタチャンバには、３個の独立電源
が用いられる。ＤＣ電源６４は、ペデスタル５０に対し
てターゲット４６を負にバイアスする。ＲＦ電源６６
は、メガヘルツ領域の電力を誘導コイル６２に供給す
る。ターゲット４６と基板４８との間に印加されるＤＣ
電圧は、チャンバに供給される処理ガスを放電させてプ
ラズマを形成させる。コイル６２によってチャンバ４０
に誘導結合されるＲＦコイル出力は、プラズマの密度を
高める。即ち、イオン化粒子の密度を高める。ターゲッ
ト４６の後方に配設されたマグネット６８は、スパッタ
効率を高めるために、ターゲット４６近傍のプラズマ密
度を著しく高める。他のＲＦ電源７０は、周波数域が１
００ｋＨｚ〜数メガヘルツにある電力をペデスタル５０
に印加し、プラズマに対してそれをバイアスするように
している。
【００１３】ガス源５４からのアルゴンはスパッタの主
要なガスである。このガスはプラズマ中でイオン化し、
正に帯電したイオンは、負にバイアスされたターゲット
４６に、ターゲット４６から粒子をスパッタするのに十
分なエネルギで、即ち、ターゲット原子又は複数原子の
粒子がターゲットから取り除かれるのに十分なエネルギ
で引きつけられる。スパッタされた粒子は、まず弾道経
路(ballistic path)に沿って運動するが、その中で基板
４８に衝突する粒子が、ターゲット材料の膜として基板
上に堆積する。もし、ターゲット４６がチタンやチタン
合金であり、それ以上の反応が全くないと仮定すると、
チタン膜がスパッタにより堆積し、また、アルミニウム
のターゲットの場合であれば、アルミニウム膜が形成さ
れる。
【００１４】反応性スパッタと呼ばれるプロセスでＴｉ
Ｎをスパッタにより堆積する場合、気体窒素もアルゴン
と共に、ガス源５２からチャンバ４０内に供給する。窒
素は、基板上に堆積されるチタンの表面層と化学反応を
起こして、窒化チタンを形成する。
【００１５】シュー等が引用特許で述べているように、
チャンバ４０に印加された大きなコイル出力によって主
に生じる高密度プラズマは、プラズマの通過の際にイオ
ン化するスパッタ核種の断片を増し、従って、金属メッ
キをイオン化する期間を増加させる。ペデスタル５０に
印加されるウェハバイアス電力は、基板４８近傍のプラ
ズマシースで発生する電圧低下、プラズマに対して、ペ
デスタル５０をＤＣバイアスするようにしている。従っ
て、バイアス電力は、エネルギ及び基板４８に衝突する
スパッタ核種の指向性を制御する手段を備える。
【００１６】Ｔｉ／ＴｉＮ／ＴｉＮxの３重バリヤ層２
６は、電力レベルを様々に設定して、高密度プラズマを
生成するイオン化金属メッキ（ＩＭＰ）プロセスで堆積
すべきであることを、シュー等が開示している。彼ら
は、図１に示されるようなＩＭＰ３重バリヤ層２６をコ
ンタクトホール１０内に堆積し、引き続いて、従来のＰ
ＶＤリアクタ、即ち、誘導結合型ＲＦ電力が用いられず
高密度プラズマが生じないものの中でアルミニウムを堆
積するとき、コンタクトホール１０内へアルミニウムが
リフローすることが促進されることを述べている。この
優れたリフローは、狭い開口部における２つの特性を必
要とする、と信じられている。バリヤ層は、連続的な非
常に薄い膜を形成するように下地ＳｉＯ2又はＳｉにし
っかっりと付着する必要がある。アルミニウムは、比較
的低い温度でもバリヤ層全体にわたって流れが生じるよ
うに、バリヤ層に対して十分濡れがある必要がある。
【００１７】ＴｉＮ ＩＭＰバリヤ３重層は、処理要件
がますます要求されるにつれて、引き続き堆積される従
来のＰＶＤアルミニウムのリフローを促進することにお
いて顕著な利点を提供するが、狭い開口部へのリフロー
の更なる向上も望まれている。
【００１８】
【課題を解決するための手段】本発明は、狭いホールの
充填方法として、また、その方法から結果として生じる
構造物として要約することができる。本発明では、ま
ず、ホールを１層以上のＴｉＮ又は他の耐熱金属を備え
るバリヤ層で充填する。その後、アルミニウム等の非耐
熱金属を、イオン化金属プロセス（ＩＭＰ）を用いて、
即ち、高密度プラズマが存在する状態で、ホール内で被
覆する。その後、ホールの残部を低密度プラズマを伴う
標準ＰＶＤプロセスで充填する。
【００１９】
【発明の実施の形態】本発明により形成されるコンタク
トを図３に断面図で示す。コンタクトは、基板１８のシ
リコン表面を覆っている酸化物層１６においてエッチン
グされたコンタクトホール１０に形成される。図１に示
すシュー等の構成と全く同じように、ＩＭＰ３重バリヤ
層２６がコンタクトホール１０内に堆積している。３重
バリヤ層は、Ｔｉ層２０、ＴｉＮ層２２及びＴｉＮx傾
斜層２４を含み、全ての層がイオン化メッキ（ＩＭＰ）
プロセスにより高密度プラズマ中でスパッタされたもの
である。
【００２０】本発明によれば、ＩＭＰアルミニウム層７
０をＩＭＰプロセスで、即ち、例えば図２のリアクタで
実施されるような高密度プラズマ中で、３重バリヤ層２
６上にスパッタにより堆積する。標準的なアルミニウム
層７２は、好ましくは低密度プラズマを利用する従来の
ＰＶＤプロセスによって、ＩＭＰアルミニウム層７０上
にスパッタにより堆積する。ＩＭＰアルミニウム層７０
の被覆は、コンタクトホール１０内で整合をとって行わ
れ、後に堆積されるアルミニウム充填層７２用のシード
層を形成する。都合のよいことには、ＩＭＰアルミニウ
ム層７０を、室温近くで堆積させることができ、アルミ
ニウム充填層７２を、比較的低い堆積温度で、コンタク
トホール１０を効果的に充填することができる。即ち、
プロセス全体で熱蓄積が低くなっている。それでもな
お、コンタクトホールは効果的に充填且つ平坦化され
る。
【００２１】本発明の好適な処理の実施形態のための処
理シーケンス全体を、図４の系統線図で示す。ステップ
８０では、コンタクトホールをエッチングにより形成
し、上部酸化物層を貫通して、コンタクトホール近傍に
少なくとも１つのシリコン面を持つ下地基板まで達する
ようにする。以下の実施例で説明する幾つかの洗浄ステ
ップの後に、ステップ８２では、ＩＭＰ ＰＶＤチャン
バがホール内にチタン層をスパッタにより堆積させる。
ステップ８４ではチタン層をアニールし、下地シリコン
に対してシリサイド化を行うようにする。ステップ８６
では、ＩＭＰ ＰＶＤチャンバは、反応チャンバ内の窒
素を追加して入れることにより、コンタクトホール内の
チタン層上でＴｉＮ層の反応性スパッタを行う。ステッ
プ８８では、ＰＶＤチャンバはＴｉＮ層上にＴｉＮx傾
斜層をスパッタにより堆積させる。これは、前のステッ
プ８６から窒素の供給を止めることによって行うか、或
いは、チャンバ内の残留窒素又はＴｉターゲットに埋め
込まれた残留窒素を、純粋Ｔｉ層が堆積するようになる
まで、徐々に減損させることがごく基本的である。ステ
ップ９０では、アルミニウム層をＩＭＰによって堆積さ
せる他のＩＭＰ ＰＶＤチャンバに、ウェハを搬送させ
る。ステップ９２では、標準温間プロセスでアルミニウ
ム充填層を堆積させる標準ＰＶＤチャンバに、ウェハを
搬送させる。
【００２２】
【実施例】コンタクトホールをエッチングで形成して、
厚さが１．２μｍのＳｉＯ2誘電体層を貫通するように
した。コンタクトホールの直径を０．３５μｍとした。
従って、コンタクトホールのアスペクト比は、３．５：
１となった。ＰＶＤによる堆積に先だって、被エッチン
グウェハが、１分間のＰＶＤのデガスと、２５ｎｍの酸
化物を除去するプリクリーニングとを受けた。
【００２３】次に、３重バリヤ層の堆積のため、ウェハ
を、図２に例示されているような第１のＩＭＰチャンバ
に搬送した。チタンターゲットを６ｋＷでＤＣバイアス
し、コイルを１．５ｋＷでＲＦバイアスし、また、チタ
ンプロセス中のペデスタルをプラズマに対して約−５０
ＶのＤＣバイアスが生じるよう十分にＲＦバイアスし
た。次いで、厚さが２０ｎｍのチタンと、厚さが８０ｎ
ｍのＴｉＮと、そして、窒素の遮断後５秒間のチタンス
パッタを行って、厚さが約１０ｎｍのＴｉＮxとを有す
る３重層を形成した。
【００２４】その後、ウェハを、アルミニウムターゲッ
トを有する他のＩＭＰチャンバに搬送した。バイアス条
件は、バイアスをペデスタルに印加しなかったこと以外
は、同一であった。（ペデスタル上にバイアスがあって
もほとんど影響がないことが立証された。）チャンバ内
のアルゴン圧力を３０ｍTorrに維持しながら、ＩＭＰプ
ロセスで２００ｎｍのアルミニウムのスパッタによる堆
積を行った。
【００２５】その後、ウェハを従来のＰＶＤチャンバに
搬送し、そこで温間アルミニウム層を、従来からのスパ
ッタによる堆積法で堆積した。この温間アルミニウム層
の厚さは平面上で測定されたときに１．５μｍであり、
また、基板温度を約３７５℃に保持したまま温間アルミ
ニウムを堆積した。
【００２６】最終的に得られた構造物を断面が出るよう
に切断して、走査電子顕微鏡（ＳＥＭ）でもって調べ
た。この顕微鏡写真が図５に示されている。全ての場合
において、温間アルミニウムはコンタクトホールを完全
に充填し、ボイドはなかった。コンタクトホールの中央
上部に見られる垂直方向の特徴部分、及び、コンタクト
ホールの底部で見られるテント状構造は、ＳＥＭの人為
的なもの(artifacts)である。
【００２７】
【比較例】シュー等により提案された一般的な構造物と
の比較の試験を行った。即ち、本発明のＩＭＰアルミニ
ウム層を、低密度プラズマ中、室温近傍で堆積される標
準ＰＶＤ温間アルミニウム層に置き換えた。また、ペデ
スタルは、ＤＣ自己バイアス−５０Ｖを生じるよう、Ｒ
Ｆバイアスした。
【００２８】最終的に得られた顕微鏡写真が図６に示さ
れている。全ての場合において、コンタクトホールの底
部に著しい数のボイドが成長し、４つのコンタクトのう
ち１つにはホール上方に向かって中ほどまで延びてい
る。こういったボイドは、温間アルミニウムのリフロー
が不十分であったことを示している。上述のボイドは、
それらが作り出す高いコンタクト抵抗のために、商用プ
ロセスでは受け入れることはできない。かかる実験結果
は、上記２つの例の構造物と組成物に対してシュー等の
プロセスを最適化することができないことを意味してい
ると解釈すべきではなく、上記結果は、少なくとも１つ
の組み合わせのため、ＩＭＰアルミニウム層が従来のＰ
ＶＤ冷間アルミニウム層よりも良好なシード層を提供す
ることを示している。
【００２９】本発明は、図７に平面図で例示され、テッ
プマン(Tepman)等の米国特許第５，１８６，７１８号に
作動可能に記載されているエンデュラ（登録商標）５５
００プラットホームのような、統合型マルチチャンバ装
置で実施するのが望ましい。
【００３０】独立に運転される２台のロードロックチャ
ンバ１００，１０２を、各ロードロックチャンバ１０
０，１０２内に装荷されるウェハカセットから、装置の
内外にウェハを搬送するよう構成することにより、ウェ
ハを装置内に装荷する。不図示のスリット弁を経由して
ロードロックが選択的に接続されうる第１のウェハ搬送
チャンバ１０４の圧力を、大気圧若しくは幾分低いカセ
ットの圧力から、例えば１０-3〜１０-4Torrの範囲の適
度に低い圧力までの間で調整することができる。第１の
搬送チャンバ１０４及び選択したロードロックチャンバ
１００，１０２の真空排気の後は、第１の搬送チャンバ
１０４内に設けた第１ロボット１０６が、カセットから
２つのウェハオリエンタ１０８，１１０のうちの１つに
ウェハを搬送し、次いで、デガスオリエンタチャンバ１
１２にウェハを搬送する。次に、第１のロボット１０６
は、中間に位置するプラズマプリクリーンチャンバ１１
４にウェハを通過させ、そこからは、第２のロボット１
１６がそれを搬送して、好ましくは１０-7Torr以下、基
本的には２×１０-8Torrの著しく低い圧力に保たれる第
２の搬送チャンバ１１８に達するようにする。第２のロ
ボット１１６は、ロボットの周縁部を囲んで配置構成さ
れた反応チャンバの内外へウェハを選択的に搬送する。
【００３１】第１のＩＭＰ ＰＶＤチャンバ１２０は、
Ｔｉベースの３重バリヤ層の堆積専用のものとなってい
る。第２のＩＭＰ ＰＶＤチャンバ１２２は、ＩＭＰア
ルミニウム層の堆積専用のものとなっている。２つの標
準ＰＶＤチャンバ１２４，１２６は、低密度プラズマ中
での温間アルミニウムの堆積専用のものとなっている。
チタン堆積用に２つのＩＭＰ ＰＶＤチャンバを有し、
温間アルミニウム用に１つしか標準ＰＶＤチャンバを有
しない構成を変更することは望ましいかもしれない。チ
ャンバ１２０，１２２，１２４，１２６は、それぞれ、
不図示のスリット弁によって第２の搬送チャンバ１１８
に対して選択的に開放される。
【００３２】低圧ＰＶＤプロセス後は、第２のロボット
１１６は、中間に位置したクールダウンチャンバ１２８
までウェハを搬送し、そこから第１のロボット１０６
が、ウェハを取り出して、標準ＰＶＤチャンバ１３０へ
搬送する。このチャンバでは、厚さと誘電率を制御した
ＴｉＮ層がウェハ上に堆積され、反射防止膜（ＡＲＣ）
として働き、第２の搬送チャンバ１１８の周りに配置さ
れたＰＶＤチャンバ内に堆積されたばかりの金属層を覆
っている。ＡＲＣ層は高反射性金属層のフォトリソグラ
フィを促進する。ＡＲＣ堆積後は、２つのロードロック
１００，１０２のうちどちらか１つのカセットにウェハ
を搬送する。もちろん、本発明を実施することのできる
プラットホームの他の構成も可能である。
【００３３】装置全体は、図２に例示されるようなサブ
コントローラ１３６に接続された制御バス１３４を通し
て作動するコントローラ１３２が制御して、各チャンバ
と関連している。処理方法は、磁気フロッピーディスク
やＣＤ−ＲＯＭ等のような、コントローラ１３２に差込
み可能な記録媒体１３７により、又は、通信リンク１３
８を通して、コントローラ１３２内に読み取られる。
【００３４】本発明の多くの変形例が可能であり、その
うちの幾つかを以下に示す。
【００３５】ホール充填を、コンタクトホール以外の他
の用途、例えばトレンチ、ダイナミックメモリ用壁構造
又は層間バイア等に適用してもよい。下地材料が金属の
場合は、バリヤ層を簡素化して、おそらくはＴｉ層とＴ
ｉＮx傾斜層の何れか一方若しくは両方を排除すること
ができる。
【００３６】単一のＰＶＤリアクタ内で２つのアルミニ
ウム層を堆積するときに、その２つの堆積の間で電源を
変え、方向性と整合性のあるＩＭＰ堆積と、高速の標準
ＰＶＤ堆積とのいずれをも際立たせることが可能であ
る。また、誘導結合以外の手段、例えば電子サイクロト
ロン共鳴、ヘリコンカプラ又は遠隔マイクロ波プラズマ
源によって、ＩＭＰ高密度プラズマを達成することも可
能である。
【００３７】ＩＭＰプロセスで充填アルミニウム層を堆
積させることができるが、しかし、これはより長い時間
を必要とする。
【００３８】図７の好適な配置構成では、アルミニウム
堆積が別々の２つのチャンバで行われるので、アルミニ
ウムターゲットの組成とその結果得られる膜の組成を、
効果的に変化させてもよい。即ち、シリコンや銅等の様
々な合金元素を用いてアルミニウムを合金化することは
よく知られており、これら合金化比率は、２つのチャン
バのターゲット間で変化させ、特に有利な金属層を得る
ことができる。
【００３９】本発明はアルミニウムの好適なメタライゼ
ーションについて説明したが、それは、バリヤ層全体を
覆うようにする銅等の他の金属も同様に適用してもよ
い。もちろん、堆積後の層は実質的に非耐熱性の組成を
有して、チタン又はタンタル、コバルト、タングステン
及びニッケル等のような他の耐熱金属を基にした下地３
重バリヤ層とは異なるべきである。
【００４０】３重層構造は、特にシリコンコンタクトの
場合好ましいが、層間金属層に達するバイアのようなと
ころでは、チタンシリサイド層やＴｉＮx傾斜層を含む
必要はない。他の耐熱金属組成のバリヤ層を本発明で用
いてもよい。
【００４１】従って、本発明は、中間位置(inter-leve
l)の狭いホールをアルミニウムや他の金属で効果的に確
実に充填する方法を提供する。
【図面の簡単な説明】
【図１】既知の型式の集積回路内のコンタクトの概略断
面図である。
【図２】物理気相堆積（ＰＶＤ）用のイオン化金属プロ
セス（ＩＭＰ）リアクタの概略側面図である。
【図３】本発明に従った集積回路内のコンタクトの断面
略図である。
【図４】本発明を組み入れているアルミニウムのホール
充填プロセスの系統線図である。
【図５】ボイドの形成を示している従来技術のコンタク
トの走査電子顕微鏡写真（ＳＥＭ）である。
【図６】本発明のコンタクトのＳＥＭである。
【図７】本発明で使用可能な様々な反応チャンバを組み
入れる統合処理装置の概略平面図である。
【符号の説明】
１０…コンタクトホール、１２…深さ、１４…幅、１６
…酸化物層、１８…基板、２０…Ｔｉ層、２２…ＴｉＮ
層、２４…ＴｉＮx傾斜層、２６…ＩＭＰ３重バリヤ
層、２８，３０，３２…アルミニウム層、４０…真空チ
ャンバ、４２…チャンバ壁、４４…バッキングプレー
ト、４６…ターゲット、４８…基板、５０…ペディスタ
ル、５２，５４…ガス供給源、５６，５８…マスフロー
コントローラ、６０…真空ポンプ装置、６２…誘導コイ
ル、６４…ＤＣ電源、６６…ＲＦ電源、６８…マグネッ
ト、７０…ＩＭＰアルミニウム層、７２…アルミニウム
充填層、１００，１０２…ロードロックチャンバ、１０
４…第１の搬送チャンバ、１０６…第１のロボット、１
０８，１１０…ウェハオリエンタ、１１２…デガスオリ
エンタチャンバ、１１４…プラズマプリクリーンチャン
バ、１１６…第２のロボット、１１８…第２の搬送チャ
ンバ、１２０…第１のＩＭＰ ＰＶＤチャンバ、１２
０、１２２…第２のＩＭＰ ＰＶＤチャンバ、１２４，
１２６，１３０…標準ＰＶＤチャンバ、１２８…クール
ダウンチャンバ、１３２…コントローラ、１３４…制御
バス、１３７…記録媒体、１３８…通信リンク。
フロントページの続き (72)発明者 ゴングダ ヤオ アメリカ合衆国， カリフォルニア州， フリーモント， ワインディング レーン 44875 (72)発明者 ケニー キング−タイ ナギャン アメリカ合衆国， カリフォルニア州， フリーモント， キャメロン ヒルズ ド ライヴ 43793 (72)発明者 ジェン シュー アメリカ合衆国， カリフォルニア州， フォスター シティー， ハドソン ベイ ストリート 279

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の誘電体層を通るホールを充填
    する方法であって、 高密度プラズマの条件の下で、第１の金属からなる第１
    の層を前記ホール内にスパッタにより堆積させる第１の
    ステップと、 前記第１の層の上に、第２の金属からなる第２の層をス
    パッタにより堆積させる第２のステップと、を備えるこ
    とを特徴とする方法。
  2. 【請求項２】 前記第２のステップを、低密度プラズマ
    の条件の下で行うことを特徴とする請求項１に記載の方
    法。
  3. 【請求項３】 前記第１の金属を非耐熱金属とすること
    を特徴とする請求項２に記載の方法。
  4. 【請求項４】 前記第１の金属と前記第２の金属とがア
    ルミニウムを備えるものとすることを特徴とする請求項
    ３に記載の方法。
  5. 【請求項５】 前記第１の金属と前記第２の金属とがア
    ルミニウムを備えるものとすることを特徴とする請求項
    １に記載の方法。
  6. 【請求項６】 前記ホールが、シリコン表面層を下に置
    いていることを特徴とする請求項１に記載の方法。
  7. 【請求項７】 前記第１のステップに先立ち行い、前記
    ホール内にバリヤ層を形成する第４のステップを備える
    ことを特徴とする請求項１に記載の方法。
  8. 【請求項８】 前記バリヤ層がチタンを備えるものとす
    ることを特徴とする請求項７に記載の方法。
  9. 【請求項９】 前記第４のステップが、高密度プラズマ
    を伴うＰＶＤプロセスを含むことを特徴とする請求項８
    に記載の方法。
  10. 【請求項１０】 前記第４のステップが、 チタン層をＰＶＤにより堆積する段階と、 次いで、窒化チタン層をＰＶＤにより堆積する段階と、 次いで、窒化チタン傾斜層をＰＶＤにより堆積する段階
    と、を備えることを特徴とする請求項７に記載の方法。
  11. 【請求項１１】 前記第４のステップを、高密度プラズ
    マ中で行うことを特徴とする請求項１０に記載の方法。
  12. 【請求項１２】 前記第１の層の組成が、前記第２の層
    の組成と異なるものとすることを特徴とする請求項１に
    記載の方法。
  13. 【請求項１３】 前記第１の層及び前記第２の層の前記
    組成が、主にアルミニウムを備えるものとすることを特
    徴とする請求項１２に記載の方法。
  14. 【請求項１４】 前記ホールを含む基板を収容している
    チャンバ内には、誘導結合型のＲＦエネルギを備えるも
    のとすることを特徴とする請求項１に記載の方法。
  15. 【請求項１５】 誘電体層中に形成されるホールを充填
    する方法であって、 チタンと窒素とを備えるバリヤ層をＰＶＤにより堆積す
    るステップと、 第１のプラズマリアクタ内で、前記第１のリアクタ内へ
    ＲＦ出力が誘電結合することを利用して、アルミニウム
    を含む第１の金属層をＰＶＤにより堆積するステップ
    と、 第２のプラズマリアクタ内で、前記第２のリアクタ内へ
    の出力を誘導結合せずに容量結合して、アルミニウムを
    含む第２の金属層をＰＶＤにより堆積するステップと、
    を備えることを特徴とする方法。
  16. 【請求項１６】 前記バリヤ層をＰＶＤにより堆積する
    前記ステップを、第３のプラズマリアクタ内で、前記第
    ３のプラズマリアクタ内への誘電結合型ＲＦ出力を利用
    して行うことを特徴とする請求項１５に記載の方法。
  17. 【請求項１７】 中央搬送チャンバであって、低圧チャ
    ンバから前記中央搬送チャンバの内外へウェハを搬送す
    るためのロボットを含むものと、 前記中央搬送チャンバとバルブを介して直接連通可能
    で、チタンを備えるターゲットを有し、及び、高密度プ
    ラズマを達成することができる第１の物理気相堆積チャ
    ンバと、 前記中央搬送チャンバにバルブを介して直接連通可能
    で、アルミニウムを備えるターゲットを有し、及び、高
    密度プラズマを達成することができる第２の物理気相堆
    積チャンバと、 前記中央搬送チャンバにバルブを介して直接連通可能
    で、アルミニウムを備えるターゲットを有し、及び、高
    密度プラズマを達成することのできない第３の物理的気
    相成長チャンバと、を備える統合型処理装置。
  18. 【請求項１８】 前記第１の物理気相堆積チャンバと前
    記第２の物理気相堆積チャンバとが、前記堆積チャンバ
    のそれぞれの内部へＲＦエネルギを結合するための誘電
    コイルを含み、 前記第３の物理堆積チャンバが、動作可能な前記誘電コ
    イルを欠いている、ことを特徴とする請求項１７に記載
    の装置。
JP9203776A 1996-07-12 1997-07-14 イオン化金属付着層を用いるアルミニウムホール充填 Pending JPH1070093A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US67954796A 1996-07-12 1996-07-12
US08/679547 1996-07-12

Publications (1)

Publication Number Publication Date
JPH1070093A true JPH1070093A (ja) 1998-03-10

Family

ID=24727356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9203776A Pending JPH1070093A (ja) 1996-07-12 1997-07-14 イオン化金属付着層を用いるアルミニウムホール充填

Country Status (5)

Country Link
EP (1) EP0818817A3 (ja)
JP (1) JPH1070093A (ja)
KR (1) KR100501460B1 (ja)
SG (1) SG96540A1 (ja)
TW (1) TW402778B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002085963A (ja) * 2000-09-12 2002-03-26 Ulvac Japan Ltd プラズマ発生装置並びにこの装置を利用した緻密な硬質薄膜の形成装置及び硬質薄膜の形成方法
KR20020072875A (ko) * 2001-03-13 2002-09-19 삼성전자 주식회사 반도체 소자의 금속 배선 형성 방법
KR100753289B1 (ko) * 1999-02-03 2007-08-29 어플라이드 머티어리얼스, 인코포레이티드 알루미늄 상호접속에서의 전자이동을 감소시키기 위한웨팅/배리어 층의 테일러링
JP2007295004A (ja) * 2007-07-27 2007-11-08 Toshiba Corp 半導体装置の製造方法
US7541282B2 (en) 2004-05-25 2009-06-02 Samsung Electronics Co., Ltd. Methods of forming metal-nitride layers in contact holes
JP2010245334A (ja) * 2009-04-07 2010-10-28 Renesas Electronics Corp 半導体装置の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605197B1 (en) * 1997-05-13 2003-08-12 Applied Materials, Inc. Method of sputtering copper to fill trenches and vias
TW417249B (en) 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
KR100480572B1 (ko) * 1997-11-13 2005-09-30 삼성전자주식회사 알루미늄배선층형성방법
KR20000004358A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 배선 구조
US6627542B1 (en) * 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
WO2001027982A1 (en) * 1999-10-12 2001-04-19 Advanced Micro Devices, Inc. Method and apparatus for lining contact, via and trench layers with high-density ionized metal plasma (imp) titanium and cvd titanium nitride layers
SG87187A1 (en) * 1999-10-18 2002-03-19 Applied Materials Inc Pvd-imp tungsten and tungsten nitride as a liner, barrier and/or seed layer for tungsten, aluminium and copper applications
US6562715B1 (en) 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure
WO2002018653A2 (en) * 2000-08-28 2002-03-07 Applied Materials, Inc. Method for depositing nitride layers
US7749893B2 (en) 2006-12-18 2010-07-06 Lam Research Corporation Methods and systems for low interfacial oxide contact between barrier and copper metallization
KR102184455B1 (ko) 2018-02-07 2020-11-30 손자경 항균력이 우수한 나노 은(銀) 피착방법 및 그 나노 은(銀)이 피착된 사물
KR20190130553A (ko) 2019-11-18 2019-11-22 손자경 항균력이 우수한 은(銀) 나노입자 피착방법 및 그 은(銀) 나노입자가 피착된 사물

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853102A (en) * 1987-01-07 1989-08-01 Hitachi, Ltd. Sputtering process and an apparatus for carrying out the same
JPH0816266B2 (ja) * 1990-10-31 1996-02-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 高アスペクト比の穴に材料を付着させる装置
KR950010042B1 (ko) * 1991-06-27 1995-09-06 삼성전자주식회사 반도체 장치의 금속 배선층 형성방법
US5371042A (en) * 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
KR940027069A (ko) * 1993-05-21 1994-12-10 김주용 멀티 패스 스퍼터링 공정에 의한 콘택 형성 방법
KR960015495B1 (ko) * 1993-08-25 1996-11-14 현대전자산업 주식회사 반도체 소자의 콘택홀 매립방법
KR0124059B1 (ko) * 1994-05-31 1997-11-25 김주용 금속 콘택홀 매립 방법
KR960039143A (ko) * 1995-04-07 1996-11-21 김주용 반도체 소자의 콘택 제조방법
JPH09120991A (ja) * 1995-08-07 1997-05-06 Applied Materials Inc 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753289B1 (ko) * 1999-02-03 2007-08-29 어플라이드 머티어리얼스, 인코포레이티드 알루미늄 상호접속에서의 전자이동을 감소시키기 위한웨팅/배리어 층의 테일러링
JP2002085963A (ja) * 2000-09-12 2002-03-26 Ulvac Japan Ltd プラズマ発生装置並びにこの装置を利用した緻密な硬質薄膜の形成装置及び硬質薄膜の形成方法
KR20020072875A (ko) * 2001-03-13 2002-09-19 삼성전자 주식회사 반도체 소자의 금속 배선 형성 방법
US7541282B2 (en) 2004-05-25 2009-06-02 Samsung Electronics Co., Ltd. Methods of forming metal-nitride layers in contact holes
JP2007295004A (ja) * 2007-07-27 2007-11-08 Toshiba Corp 半導体装置の製造方法
JP2010245334A (ja) * 2009-04-07 2010-10-28 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
SG96540A1 (en) 2003-06-16
TW402778B (en) 2000-08-21
EP0818817A3 (en) 1998-10-28
EP0818817A2 (en) 1998-01-14
KR980011939A (ko) 1998-04-30
KR100501460B1 (ko) 2005-09-26

Similar Documents

Publication Publication Date Title
US6045666A (en) Aluminum hole filling method using ionized metal adhesion layer
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US6080285A (en) Multiple step ionized metal plasma deposition process for conformal step coverage
US9991157B2 (en) Method for depositing a diffusion barrier layer and a metal conductive layer
JP4021601B2 (ja) スパッタ装置および成膜方法
US7026238B2 (en) Reliability barrier integration for Cu application
US6177350B1 (en) Method for forming a multilayered aluminum-comprising structure on a substrate
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
JPH1070093A (ja) イオン化金属付着層を用いるアルミニウムホール充填
EP1246240A2 (en) Method and apparatus for forming improved metal interconnects
US20090053888A1 (en) Method of depositing a diffusion barrier layer which provides an improved interconnect
US20050255690A1 (en) Multi-step barrier deposition method
JP2002118109A (ja) 半導体装置のダマシン配線形成方法およびそれによって形成されたダマシン配線構造体
JP2001226767A (ja) 銅スパッタリング用自己イオン化プラズマ
JP2001068433A (ja) 連続的で塊状化していない種層の障壁層への接着
US6451179B1 (en) Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma
US6448657B1 (en) Structure for reducing junction spiking through a wall surface of an overetched contact via
US20020093101A1 (en) Method of metallization using a nickel-vanadium layer
JPH09120991A (ja) 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成
JPH1074707A (ja) アルミニウム接触用チタニウム・アルミナイド湿潤層
US20030062254A1 (en) Method and apparatus for depositing a metal layer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080610