KR19990083222A - 반도체기기 및 그 제조방법 - Google Patents

반도체기기 및 그 제조방법 Download PDF

Info

Publication number
KR19990083222A
KR19990083222A KR1019990013347A KR19990013347A KR19990083222A KR 19990083222 A KR19990083222 A KR 19990083222A KR 1019990013347 A KR1019990013347 A KR 1019990013347A KR 19990013347 A KR19990013347 A KR 19990013347A KR 19990083222 A KR19990083222 A KR 19990083222A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
semiconductor device
film
substrate
Prior art date
Application number
KR1019990013347A
Other languages
English (en)
Inventor
요코야마다카시
우사미다쓰야
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990083222A publication Critical patent/KR19990083222A/ko

Links

Classifications

    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01GHORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G31/00Soilless cultivation, e.g. hydroponics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P60/00Technologies relating to agriculture, livestock or agroalimentary industries
    • Y02P60/20Reduction of greenhouse gas [GHG] emissions in agriculture, e.g. CO2
    • Y02P60/21Dinitrogen oxide [N2O], e.g. using aquaponics, hydroponics or efficiency measures

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체기기에서, 기판 상에 형성된 층간절연막 속에 제공된 개구 이내에, 그것의 한 끝단이 기판과 접촉하는 배선부, 및 금속층으로 만들어지고 배선부의 다른 끝단에 위치되어지는 비아(via)부가 형성되고, 보호막은 개구에서의 비아부에 마주하는 내벽의 표면부분에 형성된다.

Description

반도체기기 및 그 제조방법{Semiconductor device and method for manufacturing the same}
본 발명은 반도체기기 및 반도체기기의 제조 방법에 관한 것으로, 보다 상세하게는 낮은 유전상수(dielectric constant)를 지닌 물질로 형성되며 배선들 등이 형성될 때의 에칭 이후의 포토레지스트층을 박리(peeling)하는 동안에 층간절연막의 열화가 방지되는 층간절연막을 갖는 반도체기기 및, 이 반도체기기를 제조하는 방법에 관한 것이다.
근년에, LSI기기들에서 고속신호처리에 대한 요구가 증가하였다. LSI기기에서 신호들을 처리하는 속력은 주로 트렌지스터들의 동작속력 및 이 LSI기기에서 배선들을 통한 신호들의 전파(propagation)시간에 의해 정해진다.
과거에는, 큰 영향력을 지녔었던 트렌지스터 동작속력은, 트렌지스터들의 사이즈의 감소에 의해 개선되었다. 그러나, 0.2㎛ 보다 작은 설계규칙(design rule)을 갖는 LSI기기에서, 배선들을 통한 신호전파시간은 그 자체로서 속력에 커다란 영향력을 나타내기 시작하였다. 특히 4층을 초과하는 다층배선들을 갖는 LSI기기들에서, 이러한 영향력은 매우 크다.
전선들을 통하는 신호전파시간을 개선하는 방법이 연구되었으며, 이 방법은 과거에 사용된 것 같은 산화규소막(silicon oxide film) 대신에 낮은 유전상수를 갖는 층간(interlayer)절연막을 사용하는 것이다. 이러한 연구에서, 거의 3.0의 유전상수의 획득을 가능케하는 HSQ(hydrogen silsesquioxane) 및 유기SOG는, 주목할만한 진보를 보여주는 것으로 기대되었고 대량생산을 위해 실용적인 것으로 기대되었다.
HSQ는 산화규소막 내의 Si-O결합들의 일부를 Si-H결합들로 대체한 수지(resin)로서, 이 수지를 기판에 인가하고 열적으로 경화시킴으로써 층간절연막으로서 사용되어진다.
HSQ는 과거에 사용된 산화규소막과 유사한 Si-O결합들에 의해 거의 완전하게 형성되므로, 열에 대해 좋은 내성(resistance)을 가지고 낮은 유전상수를 거의 500℃까지에서 나타낸다.
그러나, HSQ가 층간절연막으로서 사용될 때, 다양한 패턴들이 기존의 석판술(lithography) 및 에칭가공들을 이용하여 형성되는 경우, 패터닝을 위해 사용된 포토레지스트가 제거되는 가공단계에서 HSQ는 열화되고, 텅스텐 등의 플러그를 형성하는 가공단계에서 채워지지 않은 유해한 비아들(poisoned vias)과 같은 문제가 발생한다.
이러한 문제들은 포토레지스터 박리가공단계 동안에 HSQ막 이내의 물함유량의 증가 때문에 발생한다. 포토레지스트박리단계에서, 거의 모든 포토레지스트가 산소플라즈마처리에 의해 제거되고, 그 이후에 습식박리액체가 남아있는 포토레지스트 및 에칭잔유물을 제거하는데 사용된다.
그러나, 산소플라즈마처리가 완료되면, HSQ막 내의 Si-H결합들이 붕괴되고, 쉽게 Si-OH결합들로 변환된다. 게다가, 후속하는 습식박리액체처리에서, 히드록시아민(hydroxyl amine) 또는 에타놀아민(ethanol amine)과 같은 아민분자기들을 갖는 습식박리액체가 사용되면, HSQ막에서의 Si-H결합들은, 산소플라즈마처리의 경우와 비슷하게, 거의 완전히 붕괴되고 Si-OH결합들에 의해 그 형태가 대체된다.
불화암모늄(ammonium fluoride)을 담고있는 액체를 박리액체로서 사용하는 경우, HSQ막의 열화와 함께 HSQ막 자체가 에칭되어, 비아홀들 등의 모양이 활모양처럼 구부러지고, 이에 따라 비아홀들 간에 누선(leak) 및 합선(short)이 일어나고, 더욱이, 텅스텐과 같은 금속의 부적절한 채움(filling)이 일어난다.
유기SOG에 대하여 이 유형의 막은, 위에서 설명한 HSQ의 경우와 유사하게, 산소플라즈마에 의한 태워재만들기(ashing)에 대한 그것들의 감수율(suscepti bility) 덕택에 Si-OH에 의해 쉽사리 대체되는 Si-CH3결합들을 갖는다. 산화물층에 비해, 유기SOG는 상대적으로 다공질(porous)이어서 불화암모늄에 의한 에칭에 영향을 받기 쉽게된다는 사실 또한 HSQ와 비슷하다.
도 6은 종래기술에 따른 방법에 의해 제조된 반도체기기의 예를 보여주고, 이 방법에 관련된 문제들은 HSQ를 이용하는 예를 보여주는 이 도면을 참조하여 설명될 것이다.
보다 엄밀히 말하면, 이 도면은, 기판(1) 상에 알루미늄과 같은 금속으로 된 제 1배선(3) 및 제 1층간절연막으로 소용되는 산화규소막(4)이 형성되고, 그 이후에 HSQ의 막이 제 2층간절연막(5)으로 인가되는, 반도체기기(10)를 보여준다. 이때, 플라즈마CVD 등이 제 3층간절연막으로서 산화규소막을 형성하는데 사용된다.
이 종래기술에서, 패터닝(patterning)은 알려진 석판인쇄처리 및 에칭처리에 의해 형성되고, 그 이후의 포토레지스트를 제거하는 가공단계에서 산소플라즈마가 사용되어 Si-OH결합들은 HSQ막 이내에 형성되어, HSQ막(5)의 품질의 열화가 있게 된다.
게다가, 남아있는 포토레지스트 및 에칭잔유물을 제거하기 위하여, 아민분자기들을 함유한 습식박리액체 또는 불화암모늄을 담고있는 습식박릭액체가 처리를 위해 사용되고, 그 결과로 Si-OH결합들이 HSQ막(5) 이내에 형성된다.
특히 불화암모늄을 담고있는 습식박리액체가 사용되는 경우, HSQ막(5)은 그 자체가 에칭되고, 그 결과로 도 6b에 보인 것 같은 활모양구부러짐(bowing)이 발생한다.
이것은 불화암모늄에 의한 산화규소막의 에칭에 의해 야기되고, HSQ막의 에칭율은 CVD 등에 의해 형성된 막에 비하여 극단적으로 크게된다.
이러한 형태의 활모양구부러짐현상이 발생하는 경우, 비아들 간에는 누설(leakage) 및 합선 뿐만 아니라 텅스텐과 같은 금속의 부적절한 채워짐 또한 일어나게 된다. 또한, Si-OH결합들을 HSQ막(5) 이내에 형성함으로 인해, HSQ막의 유전상수가 증가한다.
그러므로, 과거에는 감소된 유전상수를 지닌 반도체기기를 제조하는데 문제가 있었다. 일본특허공개 평1-192137호공보에서는, 실리콘액체를 이용한 개구 (aperture)들의 처리 및 산소플라즈마를 이용한 처리를 수행함으로써, 층간절연막을 에칭함에 의한 개구들의 형성 이후에 금속전극부분의 저항값들의 변화를 방지하는 기술이 개시되었다.
그러나, 거기에는 층간절연막이 낮은 유전상수를 갖는 HSQ 또는 유기SOG 중의 어느 하나로부터 제작되는 경우에, 이 층간절연막의 열화를 방지하는 기술에 대한 개시가 없다.
일본특허공개 평4-262531호공보 및 평4-263428호공보에서는, 층간절연막의 태워재만들기에 대한 면역(immunity)을 개선하는 목적을 위한 방법으로, 층간절연막에 접촉홀을 형성하고 그런 이후에 무기물이 되도록 하기 위하여 산소플라즈마를 접촉홀의 안쪽으로 인가하는 방법이 보여졌다.
그러나, 앞서 기록된 종래기술의 경우에서 처럼, 층간절연막이 낮은 유전상수를 갖는 HSQ 또는 유기SOG로부터 제작되는 경우의 층간절연막의 열화를 방지하는 기술에 대한 개시가 없다.
일본특허공개 평5-114656호공보에는, 층간절연막에 제공되는 비아홀 이내의 금속전극의 접촉을 향상시키고 비아홀측벽에 발생하는 아웃개싱(outgassing)을 억압하는 목적을 위해, 비아홀의 내부를 플라즈마처리하기 위한 기술이 개시되었다.
앞서의 종래기술에서 처럼, 이 경우에도 층간절연막이 낮은 유전상수를 갖는 HSQ 또는 유기SOG로부터 제작되는 경우의 층간절연막의 열화를 방지하는 기술에 대한 개시가 없다.
따라서, 본 발명의 목적은 패터닝을 위해 사용되는 포토레지스트가 산소플라즈마를 이용함에 의해 제거되는 경우 및 습식박리액체가 에칭잔유물을 제거하는데 사용되는 경우에, HSQ막 및 유기SOG막이 열화되지 않고 에칭되지 않아, 낮은 유전상수의 층간절연막을 지닌 반도체의 제조를 가능하게 하는 기술을 제공함으로써, 전술한 바와같은 종래기술에 관련된 문제들을 해결함에 있다.
도 1은 본 발명에 따른 반도체기기의 일 예의 구조를 보여주는 단면도,
도 2a 내지 도 2c는 본 발명에 따른 반도체기기를 제조하는 방법의 일 예에서의 제조단계들의 순서를 보여주는 단면도들,
도 3a 내지 도 3d는 본 발명에 따른 반도체기기를 제조하는 방법의 일 예에서의 일련의 제조단계들의 순서를 보여주는 단면도들,
도 4는 본 발명에 따른 반도체기기의 다른 예의 구조를 보여주는 단면도,
도 5a 내지 도 5c는 종래기술의 반도체기기 제조방법의 예에서의 제조단계들의 순서를 보여주는 단면도들,
도 6a 및 도 6b는 종래기술에서의 반도체기기의 구조를 보여주는 단면도들.
*도면의 주요부분에 대한 부호의 설명
101 : 기판 103 : 배선부
104, 105, 106 : 층간절연막 108 : 개구
109 : 보호층 120 : 비아(via)
200 : 반도체기기
위에서 주목한 목적을 달성하기 위하여, 본 발명은 다음의 기본적인 기술적인 구성을 채용한다.
보다 명확히 말하면, 본 발명의 제 1양태(aspect)는, 기판에 형성된 층간절연막에 형성된 개구 이내에, 그것의 한 끝단이 기판과 접촉하는 배선부, 및 금속층으로 만들어지고 배선부의 다른 끝단에 위치되어지게 된 비아부들이 형성되고, 보호막이 개구의 비아부에 마주하는 내벽의 표면부분에 형성되어진 반도체기기이다.
본 발명의 제 2양태에서, 기판에 형성된 층간절연막에 제공되는 개구의 참호(trench)에, 그것의 한쪽 끝단이 기판과 접촉하는 배선부가 매립되고, 보호막이 개구 내의 배선부에 마주하는 내벽의 표면부분에 형성되어진다.
게다가, 본 발명의 제 3양태는 반도체기판에 형성된 층간절연막에 제공되는 배선부를 갖는 반도체기기를 제조하는 방법으로서, 이 제조방법은 반도체기판에 적당한 배선을 형성하는 제 1단계, 배선을 갖는 기판에 낮은 유전상수를 지닌 물질로 만들어진 층간절연막을 형성하는 제 2단계, 배선까지 연장된 참호형(trench-shaped)개구를 형성하기 위하여 층간절연막 상에 포토레지스트를 인가하고 이 포토레지스트층에 제공된 미리규정된(prescribed) 패턴개구부분을 마스크로 사용하여 층간절연막의 에칭을 수행하는 제 3단계, 보호막을 반도체기판에서의 참호형개구의 내부 표면에 형성하는 제 4단계, 및 포토레지스트막을 박리제거하는 제 5단계를 갖는다.
본 발명의 제 4양태는 배선이 기판에 형성된 층간절연막에 제공된 반도체기기를 제조하는 방법으로서, 이 제조방법은 층간절연막을 낮은 유전상수를 나타내는 물질을 이용하여 반도체기판에 형성하는 제 1단계, 기판까지 연장하는 참호형개구를 형성하기 위하여 층간절연막에 포토레지스트를 인가하고 이 포토레지스트층에 제공된 미리규정된 패턴개구부분을 마스크로서 이용하여 층간절연막의 에칭을 수행하는 제 2단계, 포토레지스트층을 박리제거하는 제 3단계, 보호막을 반도체기판에서의 참호형개구의 내부 표면에 형성하는 제 4단계, 및 참호형개구 이내에 금속배선층을 매립하는 제 5단계를 갖는다.
본 발명에 따른 위에서 언급한 반도체기판 및 반도체기기를 제조하는 방법은 위에서 언급한 기술적인 구성들을 채용하는 것으로, 이것의 기술적 특징은, 부분적으로 HSQ 또는 유기SOG로 만들어진 층간막이 포토레지스트마스크를 이용하여 처리된 이후에, 포토레지스트는 산소플라즈마로 태워지고, 그런 이후에 습식박리가 이 포토레지스트를 제거하기 위하여 행해지고, 산소플라즈마를 이용한 포토레지스트의 박리 또는 습식박리용액으로 처리하기 이전에, 이러한 내부 막들을 위한 보호를 제공하는 구조를 덧붙이기 위하여, HSQ막 또는 유기SOG의 옆쪽 표면은 산화되고 질화되거나 수소화된다.
이러한 보호막을 형성하기 위해 제공된 방법은 HSQ 또는 유기SOG 막의 표면부분의 특성들을 변경하기 위하여, 수소 또는 질소 중의 하나를 구비한 가스를 이용하여 플라즈마처리를 수행하고, 위에서 언급한 보호막을 형성하기 위하여 위의 플라즈마처리와 UV광처리를 조합하는 것이다.
이하 본 발명에 따른 반도체기기 및 반도체기기를 제조하는 방법의 실시예들을 도 1 내지 도 4를 참조하여 상세히 설명한다.
보다 명확히 말하면, 도 1은 본 발명에 따른 반도체기기의 일 예의 구조를 보여주는 단면도이다. 이 도면은 반도체기기(200)를 보여주는 것으로, 기판(101) 상에 형성된 층간절연막(105)에 제공되는 개구(108) 안쪽에는, 그것의 한쪽 끝단이 기판(101)과 접촉하는 배선부(103), 및 금속층(121)으로 만들어지고 배선부(103)의 다른쪽 끝단에 위치되어지게 되어진 비아부(via part)(120)가 형성되고, 개구(108)에서의 비아부에 마주하는 내벽의 표면부분에 보호막(109)이 형성된다.
본 발명에 따른 반도체기기에서 사용되는 층간절연막(105)은 낮은 유전상수를 나타내는 물질로 만들어지는 것이 바람직하고, 낮은 유전상수를 갖는 물질은 Si-H결합 또는 Si-CH3결합 중의 어느 하나를 구비한 절연물질들로부터 선택된 한 물질인 것이 바람직하다.
배선부(103)에 마주하는 내벽(inner wall)의 표면부분 위에는, 위에서 언급된 층간절연막(105)과는 다른 층간절연막(104)이 형성된다.
반도체기기(200)에서, 또 다른 층간절연막(106)이 층간절연막(105) 위에 형성되고, 배선(107)은 이 층간절연막(106) 위에 형성된다.
이 구조는 제 1배선(103) 및 제 2배선(107)이 비아(120)에 의해 연결되는 구조이다. 본 발명에 따른 반도체기기(200)의 전술한 예의 제조방법을 예로서 아래에서 설명한다.
보다 명확히 말하면, 도 2a부터 도 2c 및 도 3a부터 도 3d에 보인 것처럼, 적당한 하부층(102)을 실리콘 기판(101)상에 형성한 이후에, 제 1배선(103)이 하부층(102) 상에 형성된다.
그 이후에, 산화규소막으로 만들어진 제 1층간절연막(104)이 제 1배선(103) 위에서 덮도록 하기 위하여 인가되고, 이 층간절연막(104) 위에 낮은 유전상수를 갖는 물질로 만들어진 제 2층간절연막(105)이 형성된다.
그 후에 제 3층간절연막(106)이 제 2층간절연막(105) 위에 형성되고, 제 2배선(107)은 전술한 절연막들 위에 형성된다.
이 구조는 제 1배선(103) 및 제 2배선(107)이 비아(120)에 의해 연결되는 구조이다.
본 발명에 의해 정의된 얇은 보호막(109)은 비아(120)의 측표면부분에 절연막으로서 형성된다.
비아(120)의 측표면부분에 보호막(109)이 존재하는 것은 본 발명의 구조적인 특징이고, 이것의 개별 구성요소들은 아래에서 설명된다.
플라즈마TEOS산화물막, 모노실란(monosilane)플라즈마산화규소막, 모니실란플라즈마질화규소막, 모노실란질화규소막, 및 불소를 구비한 플라즈마산화규소막으로 구성된 그룹으로부터 선택된 물질을 제 1층간절연막(104)으로서 이용하는 것이 가능하다.
다음으로, 제 2층간절연막(105)은 낮은 유전상수물질로 만들어진 막으로서, HSQ, 유기SOG, 또는 그것의 일부가 Si-H결합들 또는 Si-CH3결합들로 만들어진 절연물질에 의해 형성된다.
비아(120) 주위에서 호보층(109)과 접촉하는 제 2층간절연막(105)의 부분 및 이 막의 다른 부분 간에는 특성의 변화가 없다.
본 발명에서, 보호막(109)은 제 2층간절연막(105)의 산화, 질화, 또는 수소화에 의해 형성된다.
이 보호막(109)은 제 2층간절연막(105)의 정상적인(normal) 부분의 그것보다는 커다란 경화(hardening)를 나타낸다.
게다가, 보호막(109)을 형성하는데 사용된 방법은 오존을 사용하는 것이거나 또는, 산소원자들, 질소원자들, 수소원자들 또는 오존을 담고있는 분위기(atmosphere)에서 UV광을 비춤에 의해 미리규정된 보호층(109)을 형성하는 것이다.
비아(120)의 안쪽 표면의 경우, 질화티탄(titanium nitride)막 및 티탄막이 사용되어지고 장벽금속(barrier metal)으로 질화티탄막 및 티탄막을 갖는 텅스텐CVD막 또한 사용되어진다.
본 발명에 따른 반도체기기를 제조하는 방법의 예는 배선(103)이 기판(101) 상에 형성된 층간절연막(105)에 제공되는 반도체기기의 제조방법으로서, 이 방법은 적당한 배선을 반도체기판 상에 형성하는 제 1단계, 낮은 유전상수를 갖는 물질로 만들어진 층간절연막을 배선을 갖는 기판 상에 형성하는 제 2단계, 배선으로 연장된 참호형개구를 형성하기 위하여 포토레지스트를 층간절연막에 인가하고 이 포토레지스트층에 제공된 미리규정된 패턴개구부분을 마스크로서 사용하여 층간절연막의 에칭을 수행하는 제 3단계, 보호막을 반도체기판에서의 참호형개구의 내부 표면에 형성하는 제 4단계, 및 포토레지스트막을 박리제거하는 제 5단계를 갖는다.
본 발명에 따른 반도체기기를 제조하는 방법에서, 낮은 유전상수를 나타내는 물질은 Si-H결합 또는 Si-CH3결합 중의 어느 하나를 구비한 절연물질들로부터 선택된다.
본 발명에서, 위에서 언급한 제 4단계는 원소들인 산소, 질소, 및 수소 중의 적어도 하나의 원자들을 구비한 플라즈마를 사용함으로써 보호막이 형성되는 단계이고, 제 4단계는 또한 보호막이 오존을 사용함으로써 형성되는 단계이다.
게다가, 본 발명에 따르면, 제 4단계는 보호막이 산소, 질소 및 수소의 그룹으로부터 선택된 적어도 하나의 원소로부터의 원자들을 구비하는 분위기 또는 오존을 구비한 분위기 중의 어느 하나에 자외광으로 조사를 수행함으로써 형성되는 단계이다.
본 발명에 따른 반도체기기를 제조하는 방법에서, 제 5단계는 적어도 산소플라즈마를 이용함으로써 포토레지스트층을 박리제거하는 단계 또는 불화암모늄 또는 아민(amine)을 구비한 박리액체를 사용함으로써 포토레지스트층을 박리제거하는 단계를 구비하는 것이 바람직하다.
본 발명에 따른 반도체기기의 제조방법의 예는 아래에서 더욱 상세히 설명될 것이다.
먼저, 본 발명에서는 트렌지스터와 같은 (도면에 보여지지 않은) 소자가 실리콘기판(101) 상에 형성되고, 그 표면에 형성된 하부층(102) 위에는 (구리 또한 사용될 수 있음에도 불구하고) 알루미늄층(103)이 스퍼터링(sputtering)에 의해 300㎚부터 800㎚의 두께로 형성된다.
위에서 언급된 알루미늄배선(103)은 도 2a에 보인 것처럼, 그 바닥부분에 TiN/Ti 또는 그 유사물로 되고 하부층 소자들 등을 결합할 목적을 위하여 30㎚부터 200㎚의 두께를 갖는 장벽금속(130)을 제공하고, 그 상부부분에 TiN 또는 그 유사물로 10㎚부터 100㎚의 두께로 만들어진 막(131)이 석판인쇄에서의 사용을 위한 반사방지(anti-reflective)막으로서 제공한다.
그 이후에, HSQ수지로 만들어진 낮은 유전상수의 제 2층간절연막과 기판(101) 또는 하부층(102) 간의 접촉의 친밀(intimacy)을 개선하기 위하여, 제 1층간절연막(104)이 하부층(102) 및 배선층(103)의 전체 표면 위에 막으로서 인가된다.
제 1층간절연막(104)은 예를 들어 플라즈마CVD 등을 이용하여 산화규소막, 불소를 함유한 산화규소막 또는 산화규소막으로 패턴에 따라 막을 형성함으로써 20㎚부터 100㎚의 두께를 갖는 한꼴막(conformal film)으로 형성된다.
전체 층간절연막(105)의 유전상수를 감소시키기 위하여, 제 1층간절연막 (104)은 가능한 한 얇게 만들어진다.
다음으로, 본 발명에서 HSQ로 된 제 2층간절연막(105)은 제 1층간절연막(104)의 표면에 200㎚부터 1000㎚의 두께로 인가되고, 이것은 100부터 150℃, 150부터 250℃, 및 250부터 300℃의 세가지 온도범위들 중의 각각으로 가열함으로써 1부터 10분 동안 질소분위기에서 일시적으로 소성된다(temporarily cured).
위에서 언급된 일시적으로 소성된 HSQ에 의해 형성된 제 2층간절연막(104)을 갖는 반도체기기는 소성오븐(curing oven) 속에 놓여지고 질소분위기에서 350부터 500℃에서 거의 1시간 동안 소성되어, 도 2a에 보인 것같은 구성를 갖는 반도체기기가 형성된다.
다음으로, 플라즈마CVD가 제 2층간절연막(105) 위에 제 3층간절연막(106)을 100㎚부터 2000㎚의 두께로 형성하기 위해 사용되고, 제 3층간절연막(106) 위의 포토레지스트층(110)을 추가로 적층한 이후에, 개구가 미리규정된 패턴을 이용하여 포토레지스트층(110) 속에 형성된다.
위에서 언급된 동작들 이후에, 패턴새겨진(patterned) 포토레지스트층(110)이 제 3 및 제 2층간절연막들(106 및 105)과 제 1층간절연막(104)의 에칭을 수행하기 위한 마스크로 사용되어, 도 2b에 보인 것처럼 비아홀(111)이 형성된다.
이 시점에, 기판(101)은 플라즈마가 발생되어지는 챔버(chamber) 속에 놓여진다. 본 발명에서, 이 플라즈마를 예를 들면 평면평행반응기(flat parallel reactor), ICP, 헬리콘(helicon), ECR, 또는 극초단파소스를 이용함으로써 발생하는 것이 가능하다.
이러한 챔버들 속으로 100부터 1000 SCCM의 질소, 50부터 500 SCCM의 수소, 질소 및 수소 둘 다, 또는 구성원소들로서 질소 및 수소를 담고있는 암모니아가스가 유입되고, 그 챔버 내의 온도는 100℃부터 300℃까지의 범위로 설정된다.
극초단파에너지를 사용하는 경우에, 500W부터 1500W의 전력가 인가되고, 그에 의해 질소, 수소, 또는 이 가스 둘 다로 된 플라즈마가 발생된다.
위에서 언급된 처리에 의하여, HSQ막의 표면은 단단히 굳어지고(packed), 그래서 도 2c에 보인 것처럼, 그것의 표면의 일부에 Si-N결합들 및 Si-H결합들이 형성된 보호층(109)이 형성된다.
위에서 언급된 처리에 의해, 300W부터 600W의 전력이 거의 5분만에 포토레지스트를 박리제거하기 위하여 거의 100부터 400 SCCM에서 산소와 함께 사용되고, 도 3a에 보인 것처럼, 포토레지스트가 박리제거된 이후에서 조차, HSQ막의 열화가 거의 없는 것으로 밝혀졌다.
전술한 구조를 갖는 반도체기기의 비아홀(111)을 미리규정된 금속으로 채움으로써, 접촉(contact)이 형성되고, 도 3d에 보인 것처럼, 제 2배선(107)이 이 접촉의 상부 표면에 형성되어, 소망된 반도체기기가 완성된다.
그러나, 실험의 결과로서, 포토레지스트를 박리제거하는 때에 산소플라즈마처리가 10분 보다 많이 행해진다면, HSQ막(105) 표면이 열화되는 것이 발견되었다. 이것 때문에, 도 3b에 보인 것처럼, 질소 또는 수소 중의 어느 하나를 담고있는 가스에서의 플라즈마처리가 도 2c에서와 동일한 조건하에서 수행된다.
그 결과, 산소플라즈마처리에 의해 부분적으로 형성된 Si-OH결합들은 Si-N결합들 또는 Si-H결합들로 변환되어진다. 이러한 처리를 수행함에 의해, HSQ막의 표면은 다시 단단히 굳어지고, Si-N 및 Si-H 결합들이 형성되어, 보호막(109)의 형성이 다시 일어난다.
HSQ막 상의 보호막(109) 때문에, 뒤이어서 수행된 습식박리액체 및 에칭잔유물처리를 이용한 잔여포토레지스트의 제거에, 아민분자기들을 갖는 에타놀아민을 담고있는 박리액체 또는 불화암모늄을 담고있는 습식박리액체가 사용되는 경우에서 조차도, 보호막(109)에 의해 보호되는 제 2층간절연막(105)인 HSQ막의 막열화가 없게된다.
특히, 불화암모늄을 담고있는 습식박리액체를 이용하는 경우에 HSQ막의 염려되는(feared) 에칭이 절대로 없게 되고, 도 3c에 보인 것처럼 비아패턴의 활처럼휘어짐(bowing)이 없다.
본 발명에서, 아민을 함유한 박리액체는 에타놀아민을 10부터 90용량%의 농도로 담고있고, 불화암모늄을 담고있는 박리액체를 사용하는 경우에 불화암모늄의 농도는 0.1부터 5용량%까지이다.
위에서 언급한 경우들에서, 처리온도는 25℃부터 90℃까지의 범위에 있고 그 처리는 10초부터 거의 10분까지의 기간동안 행해지는 것이 바람직하다.
끝으로, 비아패턴(120)의 비아(121)는 텅스텐과 같은 금속으로 채워지고, 그런 이후에 제 2배선(107)을 형성함으로써, 반도체기기(200)는 도 3d에 보인 것처럼 완성된다.
본 발명의 이 실시예의 설명에 사용된 예는 산소플라즈마박리 이전에 그리고 습식박리액체로 박리를 수행하기 이전에 질소 또는 수소를 구비한 가스로 플라즈마박리를 수행하는 것임에도 불구하고, 두 공정들의 어느 하나 이전에 질소 또는 수소를 구비한 가스로 플라즈마박리를 수행하는 것 역시 가능하다.
위에서 언급된 본 발명의 제 1실시예에서, 질소 또는 수소를 이용한 플라즈마처리는 보호층을 형성하는 HSQ막 표면의 특성을 변경하기 위하여 수행되어, 산소플라즈마처리에 의한 HSQ막의 열화의 방지가 가능하게 된다.
게다가, 아민분자기를 담고있는 박리액체로 또는 불화암모늄을 담고있는 박리액체로 처리를 행할 지라도, HSQ막의 막품질의 열화가 없을 뿐만 아니라 불화암모늄에 의한 HSQ막 자체의 에칭이 없게되고 비아의 활처럼휨이 방지된다.
따라서, 비아들간에는 누설 또는 합선이 없고, 후속하는 가공단계에서의 부적절한 금속채워짐도 없게 된다. 또한, Si-OH결합들이 처리 이후에 형성되기 때문에, HSQ막 유전상수의 증가가 없게된다는 효과를 기대할 수 있게 된다.
다음으로, 본 발명에 따른 반도체기기의 제조방법의 제 2실시예를 도 4 내지 도 5c를 참조하여 상세히 설명한다.
보다 명확히 말하면, 제 2실시예의 반도체기기(200)는 예를 들면, 도 4에서 보인 것처럼, 기판(201)에 형성된 층간절연막(204)에 제공되는 개구(210)를 갖는 참호(trench)(211) 안쪽에는, 기판(201) 또는 하부층(202)과 접촉하는 배선부(208)가 채워지고, 위에서 언급된 개구(210) 속에서 배선부(208)에 마주하는 내벽부분의 표면에 보호막(207)이 형성된 반도체기기이다.
이 실시예에서의 층간절연막(204)은 제 1실시예에서의 경우와 동일하게 낮은 유전상수를 나타내는 물질로 만들어지는 것이 바람직하고, 낮은 유전상수를 갖는 이 물질이 Si-H결합 또는 Si-CH3결합을 구비한 물질들로부터 하나의 물질로서 선택되는 것이 더욱 바람직하다.
게다가 본 발명의 제 2실시예에서, 층간절연막(204)의 표면은 개구(210)를 제외하고는, 층간절연막(204)과는 다른 절연층, 예를 들면 TEOS산화물막 등으로 만들어진 층간절연막(205)이 그 위에 형성된다.
다시 말하면, 위에서 주목한 제 1실시예에 대한 본 발명의 제 2실시예에서의 차이는, 제 1실시예에서는 배선의 형성 이후에 층간절연막이 보호막을 형성하도록 처리됨에 반하여, 제 2실시예에서는 그 구조가 층간절연막이 처리된 이후에 금속으로 채워지는 구조이다.
따라서, 제 1실시예의 그것들에 대응하는 제 2실시예의 구성요소들을 갖는 것이 가능하다.
보다 명확히 말해서, 제 2실시예에서 실리콘기판(201)에 형성된 트렌지스터를 구비한 하부층(202) 상에는, 그 바닥에서부터 시작하여 연속적으로 제 1플라즈마TEOS산화물막(203), 유기SOG막(204), 및 제 2플라즈마TEOS산화물막(205)이 형성된다.
위에서 언급한 상부의 세 개의 층들이 처리되고, 그 속에 참호(211)가 형성되어지게 금속배선(208)이 형성된다.
이 참호금속배선(208)의 측벽과 접촉하는 층간절연막(204)의 표면 위에는 유기SOG보호막(207)이 형성된다.
전술한 것과 같은 반도체기기의 제조방법의 예라는 점에서, 이 방법은, 배선(208)이 기판(201) 상에 형성된 층간절연막(204)에 제공되는 반도체기기(200)를 제조하는 방법 중의 하나로서, 이 방법은 낮은 유전상수를 나타내는 물질로 만들어진 층간절연막(204)을 기판(201) 상에 형성하는 제 1단계, 포토레지스트(206)를 위에서 언급한 층간절연막(204)에 인가하고 포토레지스트층(206)에 제공된 패턴홀부분(230)을 이용하여 위에서 언급한 기판(201)에 도달하는 참호형개구부분(231)을 형성하기 위하여 층간절연막(204)을 에칭하는 제 2단계, 포토레지스트층(206)을 박리제거하는 제 3단계, 보호막(207)을 반도체기기에서의 참호형개구(231)의 내벽의 표면부분에 형성하는 제 4단계, 및 이 참호형개구부분(231)을 금속배선층(208)으로 채우는 제 5단계를 갖는다.
본 발명에서 낮은 유전상수를 나타내는 물질은 Si-H결합 또는 Si-CH3결합을 구비한 물질들로부터 선택된 하나의 절연물질이고, 제 4단계가 산소, 질소 및 수소로부터 선택된 적어도 하나의 원자를 구비한 플라즈마가 보호막(207)을 형성하는 데 사용되는 단계인 것이 바람직하다.
게다가, 제 4단계는 보호막이 오존을 사용함으로써 형성되는 단계이고, 제 4단계는 또한 보호막이 산소, 질소, 및 수소로부터 선택된 적어도 한 원소의 원자들을 담고있거나 또는 오존을 담고있는 분위기에서 자외광조사를 수행함으로써 형성되는 단계이다.
위에서 주목한 본 발명의 제 2실시예에서, 위에서 주목한 제 4 및 제 5단계 사이에는, 남아있는 포토레지스트막 및 건식에칭 동안에 증착된 물질이 박리액체를 사용함으로써 제거되는 단계 4a가 있을 수 있다.
위에서 주목한 단계 4a는 포토레지스트층을 적어도 불화암모늄 또는 아민을 구비한 박리액체를 사용함으로써 박리제거하는 단계를 구비하는 것이 바람직하다.
본 발명의 제 2실시예를 매우 상세히 설명하기 위하여, 이 제 2실시예에서 제 1플라즈마TEOS산화물필름이 실리콘기판(210) 상에 형성된 트렌지스터를 구비한 하부층(202) 상에 거의 100nm의 두께로 형성된다.
이 위에, Si-CH3결합을 구비한 유기SOG막(204)(이 경우에 사용된 SOG는 2.8의 유전상수를 갖는 methyl silsesquioxane임)이 거의 500nm의 두께로 형성되고, 그 뒤에 거의 200℃에서 전열기(hot plate)상에서 처리되고, 소성오븐이 거의 400℃에서 한 시간동안 소성을 수행하는데 사용된다.
그 위에, 제 2플라즈TEOS산화물필름(205)이 추가로 형성된다.
다음에, 그 위에 노출 및 현상(expose and development)에 의해 처리된 포토레지스트(206)가 형성된다.
위에서 주목한 포토레지스트(206)를 마스크로 사용하면, 탄화불소 (fluorocarbon)가스가 제 2플라즈마TEOS산화물필름(205), 유기SOG막(204), 및 제 1플라즈마TEOS산화물필름(203)의 처리를 수행하는데 사용된다.
이 시점에 웨이퍼가 정상적인 압력분위기에서 300℃의 온도로 가열된 평판(plate) 상에 놓여지고, 자외광이 거기에 O3(오존)가스의 분위기에서 비추어진다.
위에서 주목한 처리가 에칭가공에 노출되는 유기SOG막(204)의 측벽에서의 위치에 수행되면, 유기SOG의 표면에서의 Si-CH3결합들 만이 자외광여기된(UV-excited)오존가스에 의해 붕괴되고 도 4a에 보인 것처럼 쉽사리 Si-O결합으로 변경된다.
에칭처리의 모양(shape)이 역으로 테이퍼진 모양인 경우에서조차, 자외광오존(UV-O3)처리가 예를 들면 반응이온(reactive ion)에칭에서의 이온들의 유입 보다 더욱 이방성적으로(anisotropically) 수행되기 때문에, 측벽이 적절히 보호되고, 이 효과는 에치가공모양에 상관없이 달성되는 것이 가능하다.
위에서 주목한 방법에 의하여, 유기SOG측벽부분 상의 보호막(207)의 막두께 즉, 산화물깊이는 얇으며, 이것은 거의 50㎚이다. 이런 이유로, 포토레지스트는 산소가스를 사용하여 ICP플라즈마태워재만들기에 의해 제거된다.
이것이 행해진 경우, 유기SOG(204)는 UV/O3처리에 의해 측벽의 표면 위에 형성되는 유기SOG보호막(207)을 갖기 때문에, 그 속에는 열화가 없고, Si-CH3결합들이 Si-OH결합들로 변화되지 않아, 습기흡수가 있게 된다. 그 이후에, 습식박리가 수행된다.
MOCVD공정은 위에서 주목한 참호부분(231)에서의 장벽금속으로서 TiN막을 두께 50㎚로 형성하는데 사용되고, 그 이후에 진공을 저해함 없이 CVD공정이 Cu-CVD막을 50㎚의 두께로 형성하는데 사용된다.
위의 단계들 이후에, 거의 80㎚의 두께를 갖는 구리막이 도금술(plating)에 의해 형성되어, 금속참호배선(208)이 도 5b에 보인 것처럼 형성된다.
그런 다음, 위의 단계 이후에, 금속CMP가 참호부분(231)에만 참호배선부 (208)를 형성하도록 수행된다.
보호층을 형성하는 전술한 방법은 오존(O3)을 가스로 사용하는 반면, 식 NxHy(여기서 x=1, 2 이고 y=2부터 4)를 갖는 NH3, N2H2, 또는 N2H4와 같은 질소기반(nitrogen-based)가스를 사용하는 것 또한 가능하다.
게다가, 위에서 사용된 예는 유기SOG막임에도 불구하고, 동일한 효과가 HSQ막의 경우에 대해서도 얻어지고, Si-H결합들 및 Si-CH3결합들을 담고있는 막이 적용되어짐은 명백할 것이다.
포토레지스트마스크를 이용한, 유기SOG를 구비한 절연막의 처리 이후에, 이것을 자외광에 노출시키는 동안에 O3가스 또는 NxHy가스(여기서 x=1, 2 이고 y=2부터 4)의 분위기에서 웨이퍼의 처리를 수행함으로써, 보호막이 유기SOG표면 상에 형성된다.
위에서 주목한 보호막은 후속하는 산소태워재만들기 및 습식박리에 의해 야기되는 열화로부터 유기SOG에 대한 보호를 제공하기 때문에, 부적절한 금속채움이 없으며 유기SOG의 유전상수가 증가하지 않는다.
위에서 주목한 기술적인 구성을 채용함으로써, 본 발명에 따른 반도체기기를제조하는 방법에 의하면, HSQ막 또는 유기SOG의 열화가 없을 뿐만 아니라 이것에 대하여 산소플라즈마를 이용함에 의해 다양한 패턴들을 형성하는데 사용되는 포토레지스트를 제거할 때 또는 에칭잔유물을 제거할 때의 습식박리액체에 의해 야기되는 에칭이 없게되므로, 낮은 유전상수를 지닌 층간절연막을 갖는 반도체기기를 제조하는 것이 가능하다.

Claims (21)

  1. 기판 상에 형성된 층간절연막 속에 형성된 개구 이내에, 한 끝단이 상기 기판과 접촉하는 배선부, 및 금속층으로 만들어지며 상기 배선부의 다른 끝단에 위치되어진 비아부(via part)가 형성되고, 보호막이 상기 개구 속에서의 상기 비아부에 마주하는 내벽의 표면부분에 형성되어진, 반도체기기.
  2. 제 1항에 있어서, 상기 층간절연막은 낮은 유전상수를 나타내는 물질로 만들어진 반도체기기.
  3. 제 2항에 있어서, 낮은 유전상수를 나타내는 상기 물질은 Si-H결합 또는 Si-CH3결합을 담고있는 절연물질들로부터의 한 절연물질로서 선택된 반도체기기.
  4. 제 1항 내지 제 3항 중의 어느 한 항에 있어서, 최소한의 상기 배선부와 마주하는 내벽부분의 상기 표면부분은 상기 층간절연막과는 다른 절연막의 층이 그 위에 형성된, 반도체기기.
  5. 기판 상에 형성된 층간절연막 속에 제공된 개구의 참호(trench) 이내에, 한 끝단이 상기 기판과 접촉하는 배선부가 매립되고, 보호막이 상기 개구 속에서의 상기 비아부에 마주하는 내벽의 표면부분 상에 형성되어진, 반도체기기.
  6. 제 5항에 있어서, 상기 층간절연막은 낮은 유전상수를 나타내는 물질로 만들어진 반도체기기.
  7. 제 6항에 있어서, 낮은 유전상수를 나타내는 상기 물질은 Si-H결합 또는 Si-CH3결합을 담고있는 절연물질들로부터의 한 절연물질로서 선택된 반도체기기.
  8. 제 5항 내지 제 7항 중의 어느 한 항에 있어서, 상기 층간절연막의 표면 상에는, 상기 개구 부분을 제외하고는, 상기 층간절연막과는 다른 절연층이 형성된 반도체기기.
  9. 기판 상에 형성된 층간절연막 속에 제공된 배선부를 갖는 반도체기기를 제조하는 방법에 있어서,
    적당한 배선을 상기 반도체기판 상에 형성하는 제 1단계;
    낮은 유전상수를 갖는 물질로 만들어진 층간절연막을 상기 배선을 갖는 상기 기판 상에 형성하는 제 2단계;
    상기 배선으로 연장된 참호형(trench-shaped)개구를 형성하기 위하여, 포토레지스트를 상기 층간절연막 상에 인가하고 상기 포토레지스트층에 제공된 미리규정된 패턴개구부분을 사용하여 상기 층간절연막의 에칭을 수행하는 제 3단계;
    보호막을 상기 반도체기판에서의 상기 참호형개구의 안쪽 표면에 형성하는 제 4단계; 및
    상기 포토레지스트막을 박리제거하는 제 5단계를 포함하는 반도체기기 제조방법.
  10. 제 9항에 있어서, 낮은 유전상수를 나타내는 상기 물질은 Si-H결합 또는 Si-CH3결합을 담고있는 절연물질들로부터의 한 절연물질로서 선택된 반도체기기 제조방법.
  11. 제 9항에 있어서, 상기 제 4단계는 상기 보호막이 산소, 질소 및 수소로 구성된 원소들의 그룹으로부터 선택된 적어도 하나의 원소의 원자들을 구비한 플라즈마를 이용함으로써 형성되는 단계인 반도체기기 제조방법.
  12. 제 9항에 있어서, 상기 제 4단계는 상기 보호막이 오존을 사용함으로써 형성되는 단계인 반도체기기 제조방법.
  13. 제 9항에 있어서, 상기 제 4단계는 상기 보호막이 산소, 질소 및 수소로 구성된 원소들의 그룹으로부터 선택된 적어도 하나의 원소의 원자들을 구비한 분위기에서 또는 오존 분위기에서 자외광으로 조사함으로써 형성되는 단계인 반도체기기 제조방법.
  14. 제 9항에 있어서, 상기 제 5단계는 상기 포토레지스트층을 산소플라즈마를 이용하는 방법 및 불화암모늄 또는 아민 중의 어느 하나를 담고있는 박리액체를 이용하는 방법으로 구성된 방법들의 그룹들로부터 선택된 방법을 이용함으로써 박리제거하는 단계를 포함하는 반도체기기 제조방법.
  15. 기판 상에 형성된 층간절연막에 제공된 배선부를 갖는 반도체기기를 제조하는 방법에 있어서,
    낮은 유전상수를 나타내는 물질로 만들어진 층간절연막을 상기 반도체기판 상에 형성하는 제 1단계;
    포토레지스트를 상기 층간절연막에 인가하고 상기 기판으로 연장되는 참호형개구를 형성하기 위하여 상기 포토레지스트층에 제공된 미리규정된 패턴개구부분을 마스크로 이용하여 상기 층간절연막의 에칭을 수행하는 제 2단계;
    상기 포토레지스트층을 박리제거하는 제 3단계;
    보호막을 상기 반도체기판에서의 상기 참호형개구의 내벽의 안쪽 표면에 형성하는 제 4단계; 및
    상기 참호형개구의 안쪽을 금속배선부로 채우는 제 5단계를 포함하는 반도체기기 제조방법.
  16. 제 15항에 있어서, 낮은 유전상수를 나타내는 상기 금속은 Si-H결합 또는 Si-CH3결합을 담고있는 절연물질들로부터 하나의 절연물질로서 선택된 반도체기기 제조방법.
  17. 제 15항에 있어서, 상기 제 4단계는 상기 보호막이 산소, 질소 및 수소로 구성된 원소들의 그룹으로부터 선택된 적어도 하나의 원소의 원자들을 구비한 플라즈마를 사용함으로써 형성되는 단계인 반도체기기 제조방법.
  18. 제 15항에 있어서, 상기 제 4단계는 상기 보호막이 오존을 이용함으로써 형성되는 단계인 반도체기기 제조방법.
  19. 제 15항에 있어서, 상기 제 4단계는 상기 보호막이 산소, 질소 및 수소로 구성된 원소들의 그룹으로부터 선택된 적어도 하나의 원소의 원자들을 구비한 분위기에서 또는 오존 분위기에서 자외광으로 조사함으로써 형성되는 단계인 반도체기기 제조방법.
  20. 제 15항에 있어서, 상기 제 4 및 제 5단계 사이에는, 상기 포토레지스트의 잔유물 및 건식에칭 동안에 발생한 침전물들(deposits)은 박리액체를 사용하여 제거하는 하위단계(substep)를 더 포함하는 반도체기기 제조방법.
  21. 제 20항에 있어서, 상기 하위단계는 상기 포토레지스트층을 불화암모늄 및 아민으로 구성된 그룹으로부터의 적어도 하나의 물질을 구비한 박리액체를 이용함으로써 박리제거하는 단계를 포함하는 반도체기기 제조방법.
KR1019990013347A 1998-04-15 1999-04-15 반도체기기 및 그 제조방법 KR19990083222A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10443998A JP3250518B2 (ja) 1998-04-15 1998-04-15 半導体装置及びその製造方法
JP10-104439 1998-04-15

Publications (1)

Publication Number Publication Date
KR19990083222A true KR19990083222A (ko) 1999-11-25

Family

ID=14380705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990013347A KR19990083222A (ko) 1998-04-15 1999-04-15 반도체기기 및 그 제조방법

Country Status (4)

Country Link
JP (1) JP3250518B2 (ko)
KR (1) KR19990083222A (ko)
CN (1) CN1126156C (ko)
TW (1) TW406333B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3248492B2 (ja) * 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
KR100300065B1 (ko) * 1999-01-20 2002-01-19 김영환 반도체 소자의 배선 형성방법
JP2001313333A (ja) * 2000-02-23 2001-11-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20010015499A1 (en) 2000-02-23 2001-08-23 Hiroshi Yuasa Semiconductor device and method for fabricating the same
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
JP2002043423A (ja) * 2000-07-24 2002-02-08 Tokyo Ohka Kogyo Co Ltd 被膜の処理方法およびこの方法を用いた半導体素子の製造方法
JP2002043422A (ja) * 2000-07-24 2002-02-08 Tokyo Ohka Kogyo Co Ltd 被膜の処理方法およびこの方法を用いた半導体素子の製造方法
US7482694B2 (en) 2002-04-03 2009-01-27 Nec Coporation Semiconductor device and its manufacturing method
JP3596616B2 (ja) 2002-09-25 2004-12-02 沖電気工業株式会社 半導体装置の製造方法
JP2004128256A (ja) 2002-10-03 2004-04-22 Oki Electric Ind Co Ltd 多層構造半導体素子の製造方法
JP4057972B2 (ja) 2003-07-25 2008-03-05 富士通株式会社 半導体装置の製造方法
JP2005167081A (ja) 2003-12-04 2005-06-23 Renesas Technology Corp 半導体装置およびその製造方法
JP5522979B2 (ja) * 2009-06-16 2014-06-18 国立大学法人東北大学 成膜方法及び処理システム
CN102136451A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 形成金属互连的方法
US9659856B2 (en) 2014-10-24 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation
US11626285B2 (en) * 2019-09-10 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
TW406333B (en) 2000-09-21
JP3250518B2 (ja) 2002-01-28
JPH11297829A (ja) 1999-10-29
CN1126156C (zh) 2003-10-29
CN1234605A (zh) 1999-11-10

Similar Documents

Publication Publication Date Title
KR100358545B1 (ko) 반도체 장치 및 그 제조 공정
KR100518700B1 (ko) 전자 디바이스의 제조 방법
KR100392888B1 (ko) 반도체장치의 제조방법
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
KR19990083222A (ko) 반도체기기 및 그 제조방법
US7129175B2 (en) Method of manufacturing semiconductor device
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
KR100494955B1 (ko) 유동성희생산화물을이용하는이중다마신법을사용한다층동일평면금속/절연체막형성방법
KR20010077813A (ko) 반도체 장치의 제조 방법
JP3193335B2 (ja) 半導体装置の製造方法
JPH0590501A (ja) 薄膜抵抗体の製造方法
KR20030081052A (ko) 반도체 장치 제조 방법
JP4002704B2 (ja) 半導体装置の製造方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US20030186529A1 (en) Method of manufacturing semiconductor device having opening
KR100391992B1 (ko) 저유전율 층간절연막을 가지는 반도체 장치 형성 방법
KR20000076754A (ko) 절연막의 에칭 방법 및 배선층의 형성 방법
KR0172539B1 (ko) 반도체 소자의 에스.오.지막 형성방법
KR100315526B1 (ko) 반도체소자의금속배선형성방법
TW408193B (en) Method of removing polymers from the contact holes on the surface of the semiconductor chips
KR20010061614A (ko) 반도체 장치의 콘택홀 형성방법
KR100297105B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20000027773A (ko) 반도체 소자의 제조방법
KR100772699B1 (ko) 반도체 소자 제조 방법
JP2004221191A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
N231 Notification of change of applicant
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030228

Effective date: 20041130

Free format text: TRIAL NUMBER: 2003101000792; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030228

Effective date: 20041130

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
NORF Unpaid initial registration fee