TW406333B - Semiconductor device and method for manufacturing same - Google Patents
Semiconductor device and method for manufacturing same Download PDFInfo
- Publication number
- TW406333B TW406333B TW088106084A TW88106084A TW406333B TW 406333 B TW406333 B TW 406333B TW 088106084 A TW088106084 A TW 088106084A TW 88106084 A TW88106084 A TW 88106084A TW 406333 B TW406333 B TW 406333B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor device
- film
- insulating film
- interlayer insulating
- substrate
- Prior art date
Links
Classifications
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
- A01G31/00—Soilless cultivation, e.g. hydroponics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P60/00—Technologies relating to agriculture, livestock or agroalimentary industries
- Y02P60/20—Reduction of greenhouse gas [GHG] emissions in agriculture, e.g. CO2
- Y02P60/21—Dinitrogen oxide [N2O], e.g. using aquaponics, hydroponics or efficiency measures
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Environmental Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
406333
五、發明說明(1) 發明之領域 本發明係關於一種半導體裝置及其製造方法,特別是 關於一種半導體裝置具有層間絕緣膜,其係由具有低介電 常數的材料所形成’其中可以防止當内連線等形成時在 餘刻後之光阻層剝離期間之層間絕緣膜的劣化,與該半導 體裝置的製造方法。 相關拮術之描述 近年來,對於LSi裝置中高速信號處理的需求增加。 LSI裝置中,處理信號的速度主要由LSI裝置中 的操作速度與信號經由内連線傳播的次數所建立。身 曰過去,具有重大影響的電晶體操作速度已藉由縮小電 晶體的尺寸而增加。然而,在設計法則上小於〇 . 25 的 LSI裝置中,通過内連線的信號傳播時間顯現出對於速度 的重要影響。特別是在具有四層以上之多層内連線的LS][ 裝置中,此種影響很大。 一種研究中之改善信號通過電線的傳播時間的方法為 使用具有低介電常數的層間絕緣膜來取代習用的氧化矽 膜。在其中’預期具有介電常數約3.0的HSQ( hydrogen silsesquioxane)與有機s〇G將會有相當大的發展,且預期 將可大量生產。 HSQ是一種樹脂,在氧化矽膜中部分的Si-H鍵結被 S) 0,結取代所形成,將其塗在基板上並對所塗的樹脂進 行熱處理,而作為層間絕緣膜。
第4頁 ____406333 五、發明說明(2^ '一" ----- :為_與習料氧化石夕膜相同,肖乎完全藉由化〇 ^形成,故其具有良好的抗熱性,在溫度高到約5〇〇 L仍有低的介電常數。 然而,當塗布HSQ作為層間絕緣膜時,當使用習用光 二二姓刻加工來形成許多的圖案時,在除去圖案化時使用 光阻的處理步驟中’HSQ會劣化,在形成鎢等插塞的處 理步驟中’會發生例如未填入之有害的介層洞的問題。 這些問題的發生是由於在光阻剝離的處理步驟中, HSQ膜之中的水含量増加之故。在光阻剝離的步驟中,藉 由氧電漿處理將幾乎所有的光阻除去,之後使用濕式剝離 液將剩餘的光阻及蝕刻殘渣除去。 然而’當完成氧電漿處理時,HSQ膜中的Si-H鍵結被 切斷’並輕易地被轉變成Si _0H鍵結。此外,在之後的濕 式剝離液處理中,若是使用包含胺基的濕式剝離液例如羥 胺或乙醇胺時,則與氧電漿處理的情況相同,HSQ膜中的 Si-H鍵結幾乎完全被打斷並被形成的Si-0H鍵結所取代。 在使用包含氟化銨的液體作為剝離液的情況下,隨著 HSQ膜的劣化,HSQ膜本身會被蝕刻,使得通孔等的形狀變 彎,此導致通孔之間的漏電與短路。此外,也會導致不當 填入金屬例如鶴。 以有機S0G方式,與前述之HSQ相似的此類膜所具有 8卜(:113鍵結易被Si-OH鍵結所取代,此係由於其對於氧電 漿灰化的敏感性《有機S0G比氧化層較為多孔性的事實, 使其對於氟化銨的蝕刻較敏感’此點也與HSQ相似。
第5頁 五、發明說明(3) 圖6顯示以習知方法所製造之半導鱧裝置的一例且 以下將參考此圖說明與此方法相關的問題,此圖顯示使用 H S Q的例子。 具體來說’此囷顯示一半導體裝置10,其中在基板1 上形成以金屬例如鋁所製之第丨内連線3,與氧化矽膜4作 為+第1層間絕緣膜,之後塗佈HSQ膜作為第2層間絕緣膜5。 接著,使用電漿CVD等以形成氧化矽膜作為第3層 膜。 在習知技術中,藉由已知的光刻處理與蝕刻加工將圖 案形成,接著使用氧電漿除去光阻的處理步驟中,在HSQ 膜内形成Si-OH鍵結,使得HSQ膜5的品質產生劣化。 此外,為了除去殘留的光阻與蝕刻殘渣,使用包含胺 基的濕式剝離液或包含氟化銨的濕式剝離液進行處理結 果在HSQ膜5内形成Si-〇H鍵結。 特別是在使用包含氟化銨的濕式剝離液的情況下, HSQ膜5本身會被蝕刻,此造成例如圖6(B)所示之彎曲現 象。 此乃由於氟化銨蝕刻氧化矽膜所導致,且當與以CVD 等方式形成的臈比較時,HSQ膜的蝕刻速率變得極大。 雷盥種彎曲現象發生時,不止能導致介層洞之間的漏 電與短路’而且將造成不當的填入金屬例如鎢。又,在 HSQ膜5内形成Si_〇H鍵結造成HSQ膜的介電常數增加。 番曰:二在過去欲製造具有減小之介電常數“導趙裝 置是個問題。 406333 五、發明說明(4) · ----- 使用i特開平卜1 92 1 37號公報中,揭露一種技術,其藉由 層間:液體處理與使用氧電漿處理開孔,來防止在以蝕刻 、緣膜來形成開孔後,金屬電極部的電阻值改變。 介雷^而’在該公報中並無揭露在層間絕緣膜係以具有低 丄认數之HSQ或有機S0G所製的情況下,用於防止此膜劣 化的技術。 在特開平4-262531與4-263428號公報中曾提出一種方 為增進對於層間絕緣膜之灰化的免疫力,在層間絕緣 、形成接觸孔與接著在接觸孔内使用氧電漿以將其無機 然而’與之前所提之習知技術相同,在該公報中並無 ^露在層間絕緣膜係以具有低介電常數之HSQ或有機S0G所 製的情況下,用於防止此膜劣化的技術。 在特開平5-1 1 4656號公報中,揭露一種技術為在通孔 内進行電漿處理,目的為增進設於層間絕緣膜中之通孔内 的金屬電極的接觸與抑制發生在通孔侧壁處的出氣現象。 與之前所提之習知技術相同,在該公報中並無揭露在 層間絕緣膜係以具有低介電常數之HSQ或有機S0G所製的情 況下’用於防止此膜劣化的技術。 因此’本發明的目的為解決與前述之習知技術相關的 問題’藉由提供一種技術使得當藉由使用氧電漿將形成圖 案用的光阻除去時與當使用濕式剝離液來除去蝕刻殘渣 時· ’ HSQ膜與有機s〇G膜不會劣化且其本身不被蝕刻,從而 可以製造具有低介電常數層間絕緣膜的半導體。
406333 五、發明說明(5)
發明概I 為了達到上述目的’本發明採用下述基本技術構造。 具體來說,本發明的第1實施態樣為一半導體裝置, 其中在基板上形成之層間絕緣膜中所設的開孔内,形成有 内連線部,其一端與基板接觸,與以金屬層所製的介層部 位於内連線部的另一端,將保護膜形成在開孔中與介層部 相對的内壁的表面部上。 在本發明的第2實施態樣中,在基板上形成之層間絕 緣膜中所設的開孔的渠溝中,埋有内連線部,其一端與基 板接觸’將保護膜形成在開孔中與内連線部相對的侧壁的 表面部上》 此外,本發明的第3實施態樣為半導艎裝置的製造方 法’其中半導體裝置在基板上所形成之層間絕緣膜中設有 内連線部,該製造方法包含:第丨步驟,將適當的内連線 =成在半導體基板上;第2步驟,將以具有低介電常數之 材料所製的層間絕緣膜形成在具有内連線的基板上;第3 ^驟,將光阻塗佈在層間絕緣膜±,與使用設在此光阻層 :之指定的圖案開孔部作為遮罩,進行層間絕緣膜的姓 ς,以形成延伸至内連線的渠溝形開口 ;第4步驟,將保 2形成在該半導體基板之該渠溝形開孔的内自;與第5 步驟’剝除該光阻膜。 ^發明的第4實施態、樣為一種半導體裝置的製造方 、中該半導體裝置在基板上所形成之層間絕緣膜中設 第8頁 4063¾^ 五、發明說明(6) 有内連線,此製造方法包含··第i步驟,將以具有低介電 常數的材料所製的層間絕緣膜形成在半導逋基板上;第2 步驟’將光阻塗佈在層間絕緣膜上,與使用設在光阻層中 之私疋的圖案開孔部作為遮罩,進行層間絕緣膜的蝕刻, 以形成延伸至基板的渠溝形開口;第3步驟,剝除光阻 層;第4步驟,將保護膜形成在該半導體基板之該渠溝形 開孔之内壁的内面;與第5步驟,將金屬内連線層埋入 溝形開孔中。 上述半導體基板與依照本發明之半導體裝置的贺 法採用上述技術構成,其技術特徵為丰=== 部分以HSQ或有機S0G所製的層間膜處理之後、以氧電聚將 光阻灰化與接著進行濕式剝離以除去光阻的情況下 用氧電聚剝離光阻或以濕式剝離液處理後,HSQ膜藉 有機S0G的側面被氧化與氮化或氩化,而以 造 些内部的膜。 < 用來形成此保護膜方法為:使用包含氫或氮的氣 行電聚處理,以更改_或有機s〇G膜之表面部的特性,: 將上述處理結合UV光處理以形成上述保護 並 盟^之簡單説明 裝置之一例的構造的 圖1為顯示依照本發明之丰实躲 橫剖面圖。 的製 造方
_406333_ 五、發明說明(7) 圖3(A)至圖3(D)為顯示依照本發明之半導體裝置的製 造方法之一例的製造步驟順序的橫剖面圖。 圖4為顯示依照本發明之半導體裝置之另一例的構造 的橫剖面圖。 圖5(A)至圖5(C)為顯示半導體的製造方法之一例的製 造步驟順序的橫剖面圖。 圖6(A)與圖6(B)為顯示習知半導體裝置之構造的橫剖 面圖。 符號說明 1〜基板 3〜第1内連線 4〜氧化矽膜 5〜第2層間絕緣膜 10〜 半導體裝置 101〜 矽基板 102 ~ 下層 103〜 第1内連線 104 ~ 第1層間絕緣膜 105〜 第2層間絕緣膜 106〜 第3層間絕緣膜 107〜 第2内連線 108〜 開孔 109〜 保護膜
第10頁 406333 五、發明說明(8) 110 光阻層 111 〜 通孔 120 〜 介層部 121 介層洞 130 阻障金屬 200 半導體裝置 201 矽基板 202 下層 203 TEOS氧化膜 204 〜 有機SOG膜 204 層間絕緣膜 205 層間絕緣膜 206 〜 光阻層 207 保護膜 208 〜 内連線部 210 〜 開孔 211 渠溝 230 圖案開孔部 231 〜 渠溝形開孔部 較佳實施例之詳細說明 以下將參考圖1至圖4詳細說明依照本發明之半導體裝 置及其製造方法。 具體來說,圖1為顯示依照本發明之半導體裝置之一
406333 五、發明說明(9) 例的構造的橫剖面圖。 此圖顯示半導體裝置200,其中形成在基板ιοί上之層 間絕緣膜104中所設的開孔108内形成有内連線部1〇3,其 一端與基板101接觸’而以金屬層121所製的介層部12〇則 位於内連線部1〇3的另一端,將保護膜109形成在開孔1〇8 中與介層部相對的内壁的表面部上。 依照本發明之半導體裝置中所使用的層間絕緣膜丨〇 5 需以一種具有低介電常數的材料所製,且需為從包含^咄 或Si-CH3鍵的絕緣材料所選出的一種具有低介電常數的材 料。 與内連線部1 〇 3相對的内壁的表面部上,形成層間絕 緣膜104 ’其與上述之層間絕緣膜1〇5不同。 在半導體裝置200中,在層間絕緣膜1〇5上再形成另一 層間絕緣膜1 0 6,且在此層間絕緣膜1 〇 6上形成内連線 107。 此構造為使得第1内連線103與第2内連線107藉由介層 部120來連接。以下將說明依照本發明之半導體裝置2〇〇的 製造方法。 具體來說,如圖2(A)至圖2(C)與圖3(A)至圖3(D)所 示,在矽基板101上形成適當的下層102之後,在此下層 102上形成第1内連線1〇3。 接著,以氧化矽膜所製的第1層間絕緣膜1 04形成在第 1内連線103上以遮蓋之,且在此層間絕緣膜104上形成第2 層間絕緣膜1 05,其係以具有低介電常數的材料所製。
第12頁 ^06333__ 五、發明說明(10) " "-- 接著在第2層間絕緣膜105上形成第3層間絕緣膜106。 接著在上述絕緣膜上形成第2内連線1〇7。 所形成構造為第1内連線103與第2内連線107藉由介層 部1 2 0來連接。 將本發明中所定義之薄保護膜109形成在介層部12〇的 側面部上作為絕緣膜。 在介層部120的側面部上存在有保護膜1〇9係本發明構 造上的特徵,以下說明個別的構成元件。 作為第1層間絕緣膜1 04 ’可以使用的材料係從包含電 毅TEOS氧化膜、甲砍烧電衆氧化石夕膜、甲梦烧電漿氮化石夕 膜、碎炫氮化矽膜與包含氟之電漿氧化矽膜所構成的族群 所選出》 接著’第2層間絕緣膜1 0 5 ’其係以低介電常數材料所 製之膜’以HSQ、有機SOG或部分以Si-H鍵結或Si-CH3鍵社 所產生之絕緣材料來形成。 3 第2層間絕緣膜105與介層部120附近之保護膜ι〇9接觸 的部分,與膜的其它部分之間的特性並無改變。 在本發明中’保護膜109係藉由氧化、氮化或氫化第2 層間絕緣膜105所形成。 此保護膜109形成比第2層間絕緣膜1〇5的一般部分硬 的狀態。 此外,用於形成保護膜1 〇 9的方法可以是使用臭氧的 方法’或在包含氧原子、氮原子、氫原子或臭氧的環境下 藉由照射UV光以形成指定之保護膜109的方法。 第13頁 * '~ 406333 五、發明說明(11) 至於介層部1 20的内側,可以使用氮化鈦膜或鈦膜, 且也可以使用具有氮化鈦膜的鎢CVD膜而氮化鈦膜作為阻 障金屬。 依照本發明之半導體裝置的製造方法的一例為:在基 板101上形成之層間絕緣膜105中設有内連線103之半導體 裝置的製造方法’此方法具有:第1步驟,在半導體基板 上形成適當的内連線;第2步驟,在具有内連線的基板上 形成以具有低介電常數的材料所製的層間絕緣膜;第3步 驟;將光阻塗在層間絕緣膜上與使用設在此光阻層中之指 定圖案開孔部作為遮罩以進行層間絕緣膜的蝕刻,以形成 延伸至内連線的渠溝形開口;第4步驟,在半導體基板中 之渠溝形開孔的内面形成保護膜;與第5步驟,剝除光阻 膜。 、 方法中’具有低介 一Cl鍵結的絕緣材 在依照本發明之半導體裝置的製造 電常數的材料係選自包含Si-H鍵結或Si 料。 在本發明中,可以藉由上述第4步驟將保 藉由:用包含選自於氧、氮與氫之元素族群的至膜:一成 膜。 精田便用臭氧形成保護 此外,依照本發明,可 成,藉由在包含選自於由氧 至少一原子的環境中或包含 射0 以f由第4步驟將保護膜形 ^與氫所構成之元素族群的 氧的環境中進行紫外光照
第 14 ^ " ------- 406333 五、發明說明(12) 、在依照本發明之半導體裝置的製造方法中, 最好包含使用至少氧電漿來剝除光阻第5步驟 氟化銨或胺的剝離液來剝除光阻層的步驟’。或使用包含 以下將更詳細說明依照本發明 法的一例。 赞月之丰導體裝置的製造方 ιχ.5 Π ί }/J1000 ^滅鑛形成is層(也可以用銅)1G3 ’達繼nm細g=2的上藉 度。 上述鋁内連線1〇3,如圖2(A)所示,在其底部設有 度30^至20〇11111的了以八丨等的阻障金屬13〇,其目的係為了 連結下層元件等,而鋁内連線1〇3的頂部設有厚度1〇⑽至 lOOrm的fiN等所製之膜131作為光刻中所用的防反射膜。 接著,為了增進HSQ樹脂所製之低介電常數的第2層間 絕緣膜與基板101或下層1〇2間之接觸的密接性,將第1層 間絕緣膜104塗在下層1〇2與内連線層ι〇3的整個表面上。 第1層間絕緣膜1〇4係以2〇nm至l〇〇nm的厚度形成一均 勻的膜’藉由使用例如電漿CVD等以形成例如氧化矽膜、 包含氟的氧化石夕膜或依照圖案所形成的氧化梦膜等膜。 為了減少整個層間絕緣膜1 〇5的介電常數,應該將第1 層間絕緣膜1 〇 4盡可能做得薄。 接著’在本發明中,將HSQ樹脂的第2層間絕緣膜105 塗在第1層間絕緣膜1〇4的表面,達2〇〇nm至l〇〇〇nm的厚 度’藉由在氮氣氣環境下於;1〇〇至150。(:與5〇至25()。(:與25()
第15頁 406333 五、發明說明(13)^ 一 ' 至300 C等二個溫度範圍各加熱1至1〇分鐘使其暫時固化。 具有以上述暫時固化的HSQ所形成之第2層間絕緣膜 104的半導體裝置被置於固化爐,而在氮氣氣環境下、35〇 至500 C下固化約1小時,從而形成具有圏2(A)所示構造的 半導體裝置。 接者,使用電漿CVD將第3層間絕緣膜1〇6形成在第2層 間絕緣膜105上,達l〇〇nm至2〇〇〇nm的厚度,而且,在又將 光阻層110層疊於第3層間絕緣膜1〇6上之後,使用指定之 圖案將開孔形成在光阻層110。 在上述操作之後,使用已圖案化的光阻層110作為遮 罩,進行第3與第2層間絕緣膜1〇6與105與第i層間絕緣膜 104的蝕刻,從而形成通孔in,如圖2(B)所示。 、 此時’將基板101置於可以產生電漿的腔室中。在本 發明中’可以藉由使用例如平面平行反應裝置、icp、 helicon、ECR或微波源來產生電衆。 一 使氮氣至1000SCCM、氫氣50至500SCCM、氮氣與氫 氣兩者或包含氮氣與虱氣為組成元素的氨氣流進腔室中, 腔室中的溫度設定在100 t至300 t的範圍。 ’ 在使用微波能量的情況下’施加5〇〇ψ至i5〇〇w的功 率’從而產生氮氣、氫氣或該兩種氣體的電衆。 藉由上述處理’ HSQ膜的表面變得緊密,如圖2(c)所 示形成保護膜109 ’其中在其表面的一部分形成Si_N鍵奸 與Si-H鍵結。 & 藉由上述處理,使用300至6〇〇W的功率、氧氣約1〇〇
-^06^33---- 五、發明說明(14) ---~~— 400SCCM,以在約5分鐘内剝去光阻,並發現如圖3(A)所 不,即使剝去光阻之後也幾乎不會使HSQ膜劣化。 藉由以指定的金屬填充具有上述構造的半導體裝置的 通孔ill而形成接觸點,如圖3(D)所示,將第2内連線1〇7 形成在此接觸點的頂面,從而完成希望的半導體裝置。 然而實驗的結果卻發現當剝除光阻時,若是氧電漿處 理進行超過10分鐘時,便造成HSQ膜1〇5表面的劣化。因 此,如圖3(B)所示,在包含氮氣或氫氣的氣體中的電漿處 理係在圖2(C)所示之相同條件下進行。 因此’以氧電裂處理而部分形成的Si_〇H鍵結可以被 轉變成Si-N鍵結或Si-H鍵結。藉由進行此處理,使膜 表面再次變得緊密,並形成Si_N與“咄鍵結,而形成保護 膜 109。 ^因為HSQ膜上的保護膜1〇9,在接著使用濕式剝離液進 行的殘餘光阻的剝除與姓刻殘渣處理中,即使使用包含具 有胺基的乙醇胺的剥離液,或包含氟化銨濕式剝離液,也 不會使HSQ膜劣化,其係由保護膜丨〇 9所保護的第2層間絕 緣膜1 0 5。 特別疋’當使用包含氟化敍的濕式剝離液時,絕對沒 有對HSQ膜造成令人擔心的蝕刻,如圖3(c)所示,介層圖 案沒有變曲。 在本發明中’包含體積百分率1〇至9〇%的胺類例如乙 醇胺的剝離液中,.在使用包含氟化銨之剝離液的情況下, 氟化銨的濃度為體積百分率01至5 %。
五、發明說明(15)噠 在上述情況下,最好處理溫度範圍在25°C至90 t,與 處理持續時間為1 〇秒至約1 〇分鐘。 ^ 最後’以金屬例如鎢填滿介層圖案丨2 〇的介層洞丨21, 與接著藉由形成第2内連線107來完成半導體裝置200,如 圖3(D)所示。 ^ 雖然用來說明本發明的實施例為在進行氧電漿剝離之 月’J與在以濕式剝離液進行剝離之前’以包含氮或氫的氣體 進行電漿剝離’但也可以在兩處理的任一個之前進行。 在上述之本發明的第1實施例中,進行使用氮或氫的 電疲處理,以改變HSQ膜的表面特性而形成保護膜,從而 可以防止氧電漿處理造成的HSq膜的劣化。 此外’即使完成以包含胺基的剝離液或包含氟化銨的 剝離液進行的處理’不只是HSq膜的品質不劣化,膜本身 也不被氟化銨蝕刻且防止介層的寶曲。 因此’介層洞之間不會漏電或短路,在之後的處理步 驟中也不會有不正確地金屬填充。又,因為在處理後形成 Si-OH鍵結’也可以預料到不增加HSq膜之介電常數的效 應。 接著’以下將參考圖4與圖5詳細說明依照本發明之半 導體裝置的製造方法的第2實施例。 具體來說,如圖4所示,例如,第2實施例的半導體裝 置200中’基板201上形成之層間絕緣膜204中所設之開孔 210中的渠溝211内’填充有内連線部208,其與基板201或 下層202接觸’且也將保護膜2〇7形成在上述開孔210中與
第18頁
此内連線部2 Ο 8相對之側壁部的表面上。 , 此實施例的層間絕緣膜204需以低介電常數的材料來 製作,與第1實施例的情況相同,且也需為選自於包含 Si~H鍵結或Si_CH3鍵結的材料的低介電常數材料。 此外’在本發明的第2實施例中,需在層間絕緣膜2 〇 4 的表面,除開孔2 1 〇外,形成與層間絕緣膜2〇4不同的絕緣 層,例如以TEOS氧化膜等所製的層間絕緣膜2〇5。 亦即’本發明的第2實施例中與上述第丨實施例的不同 點為:第1實施例中’在形成内連線後處理層間絕緣膜以 开> 成保護膜;第2實施例中’則是在處理層間絕緣膜後填 充金屬。 於是’第2實施例的構成元素可以與第1實施例者相對 應。 具體來說,第2實施例中,下層202包含形成於矽基板 201上之電晶體,在下層202上從底部開始連續形成第1電 漿TEOS氧化膜203、有機SOG膜204與第2電漿TEOS氧化膜 205。 對上述上面三層進行處理’與在形成於其中的渠溝 211形成金屬内連線208。 在層間絕緣膜2 0 4與此渠溝金屬内連線2 〇 8之側壁接觸 的表面上,形成有機SOG保護膜20 7。 就例如上述半導體裝置之製造方法的一例來看,此方 法係製造一種内連線208設於基板201上所形成之層間絕緣 膜204中的半導體裝置2〇〇,此方法具有:第1步驟,以具
第19頁
有低介電常數的材料形成層間絕緣膜2〇4於基板2〇ι上;第 、步驟塗佈光阻206在上述層間絕緣膜2〇4,與使用設於 光阻層206中的圓案開孔部23〇來蝕刻層間絕緣膜2〇4以形 成渠溝形開孔部231,其直達上述基板201 ;第3步驟,剝 除光阻層206 ;第4步驟,將保護膜2〇7形成在半導體裝置 2〇1中之渠溝形開孔231的内壁表面部上;與第5步驟,以 金屬内連線層208填充此渠溝形開孔部231。 本發明中低介電常數的材料為選自於包含Si_H鍵結或 S i C Hs鍵結的材料的一種絕緣材料,且第4步驟中需使用 包含選自於氧、氮與氫的至少一原子的電漿來形成保護膜 207。 此外’第4步驟中可以藉由臭氧形成保護膜,且第4步 驟可以是藉由在包含選自於氧、氮與氫的至少一原子或包 含臭氧的環境中進行紫外光照射而形成保護膜的步驟。 在上述之本發明的第2實施例中,在上述第4與第5步 驟之間’可以有步驟4a,藉由使用剝離液將乾蝕刻時沈積 下來的殘留光阻膜與物質除去。 上述步驟4a需包含使用包含至少氟化銨或胺的剝離液 來剝除光阻層的步驟。 更詳細說明本發明的第2實施例,在此第2實施例中, 將約100nm厚的第1電漿TE0S氧化膜形成於下層202,其包 含形成於矽基板2〇1上的電晶體。 於其上方’形成包含si_CH3鍵結的有機s〇G膜2〇4(在 此情況下使用的S0G為介電常數2. 8的methyl
第20頁 406333 五、發明說明(18) silsesquioxane)至約500nm的厚度,其後在加熱板上於約 20 0 °C進行處理,與使用固化爐於約400 °C下進行固化一小 時。 更於其上方形成第2電漿TE0S氧化膜205。 接著,於其上形成光阻206,以曝光及顯影處理此光 阻206。 使用上述光阻206作為遮罩,碳氟化合物氣體處處理 第2電漿TE0S氧化膜205、有機S0G膜204與第1電漿TE0S氧 化膜203。 此時在常壓下將晶片放置在已加熱至3 〇〇乞的板上, 且在Ο〆臭氧)氣體的環境下以紫外光照射於其上。 若是在蝕刻加工已使有機S〇G膜204的側壁露出的位置 進行上述處理’則有機S0G 204表面的Si_CH3鍵結只會被 ϋν激發的臭氧氣逋打斷而輕易地轉變成Si_〇鍵結, 4(A)所示。 即使蝕刻加工的形狀為逆推拔形,因為uv_〇3處理相 較於例如活性離子蝕刻中的離子的侵入係在更非等向性方 式下進行,而有侧壁的適當保護,故可以和 不相干地達成效果。 藉由上述方法’有機s〇G侧壁部上的保 度’即氧化物厚度报薄,約為50… 的膜厚 灰化使用氧氣將光阻除去。 棺田1:聚 M Jvfo It 2〇4 m〇G ^ ^ 藉由uv/〇3處理而形成在側壁的表面上,故其内部沒有劣
化,且沒有導致吸濕的Si-CH3鍵結至Si_〇H鍵結的變化。 接著,進行濕式剝離。 使用MOCVD處理以形成5〇nm厚的TiN膜作為在上述渠 部231中的阻障金屬,之後,不改變真空度,使用CVD處理 以形成Cu-CVD膜達50nm的厚度。 在上述步驟後’藉由電鍍形成厚度約8〇〇ηιη的銅膜, 從而形成金屬渠溝内連線208,如圖5(B)所示》 接著,在上述步驟後,進行金屬CMP以只在渠溝部231 中形成渠溝内連線部208。 雖然上述之保護膜形成方法使用臭氧(〇3)作為氣艘, 但也可以使用分子式為NxHy(其中χ = 1、2而y = 2至4)的氮基 氣體,例如NH3、N2H2或\114。 此外,雖然上面使用的例子為有機SOG膜,但使用HSQ 膜也可以得到相同的效果,且顯然在此可以使用包含s〖_H 鍵結與Si-CH3鍵結的膜。 使用光阻遮罩,將包含有機S〇G的絕緣膜處理後,藉 由將晶片在〇3氣體或NxHy(其中x = l、2與y = 2至4)氣體環境 下進行處理,同時以紫外光曝光,而將保護膜形成在有機 SOG表面上。 因為上述保護膜提供對於有機SOG的保護,防止之後 的氧灰化與濕式剝離所導致的劣化,故不會在不適當的金 屬填入且不會增加有機S〇G的介電常數。 藉由採用上述技術構成,依照本發明之半導體裝置的
製造方法,由於當使用氧電漿除去用於形成許多的圖案的
第22頁 406333 五、發明說明(20) 光阻時或使用濕式剝離液除去蝕刻殘渣時,不會有HSQ膜 或有機S0G的劣化,也不會有其蝕刻,故可以製造一種半 導體裝置具有低介電常數的層間絕緣膜。
第23頁
Claims (1)
- 406333 六、申請專利範圍 1. 一種半導體裝置,其中在基板上形成之層間絕緣膜 中所設的開孔内,形成有内連線部,其一端與該基板接 觸’與以金屬層所製的介層部位於該内連線部的另一端, 將保護膜形成在該開孔中之面對該介層部的内壁的表面部 上。 2_如申請專利範圍第1項之半導體裝置,其中該層間 絕緣膜係以具有低介電常數的材料所製。 3. 如申請專利範圍第2項之半導體裝置,其中該具有 低介電常數的材料係從包含Si_H鍵結或Si_CH3鍵結之絕緣 材料所選出的一絕緣材料。 4. 如申請專利範圍第1至3項中任一項之半導體裝置, 其中該内壁部的至少面對該内連線部的表面部上形成有一 層與該層間絕緣膜不同的絕緣膜。 5. —種半導體裝置,其中在形成於基板上之層間絕緣 膜中設有開孔的渠溝之内部,埋入有一端與該基板接觸的 内連線部,且於該開孔中之面對該内連線部之内壁部的表 面部上形成有保護膜。 6. 如申請專利範圍第5項之半導體裝置,其中該層間 絕緣膜係以具有低介電常數的材料所製。 7. 如申請專利範圍第6項之半導體裝置,其中該具有 低介電常數的材料係從包含Si_H鍵結或Si_CH3鍵結之絕緣 材料所選出的一絕緣材料》 ' 8. 如申請專利範圍第5至7項中任一項之半導體裝置, 其中在該層間絕緣膜的表面上,除了該開孔部外形成一第24頁申請專利範圍 層與該層間絕緣膜不同的絕緣層。 A板上所:半導體裝置的製造方法,彡中該半導體裝置在 所形成之層間絕緣膜中設有内連線部,❺製造方法 將適當的内連線形成在該半導體基板上; 緣膜开/Λ’將以具有低介電常數之材料所製的層間絕 緣膜形成在具有該内連線的該基板上; 第3步驟,將光阻塗佈在該層間絕緣膜上與 絕緣膜的斜:圖案 作為遮[進行該層間 、邑緣:的:刻’以形成延伸至該内連線的渠溝形開口; 門孔驟,將保護膜形成在該半導體基板之該渠溝形 開孔的内面;與 w 7 第5步驟’剝除該光阻膜。 10·如巾請專利範_9項之半導趙裝置的製造方法, 其中該具有低介電常數的材料係從包含SNH鍵結 鍵結之絕緣材料所選出的一絕緣材料。 3 装二=請專利範圍第9項之半導艘裝置的製造方法, 其中該第4步驟係藉由使用電漿形成該保 J包含選自於由氧、氮與氮所構成之元素族膜群的其至中少該一電原 12. 如申請專利範圍第9項之半導體裝置的製造 其中該第4步驟係藉由使用臭氧形成該保護膜的步驟。 13. 如申請專利範圍第9項之半導體裝置的製造 其中該第4步驟係藉由在包含選自於由氧、氮與氫所構成之元素族群的至少一原子的環境中或臭氧的 紫外光形成該保護膜的步驟。 采境中、照射 14.如申請專利範圍第9項之半導體裝置的 其中該第5步驟包含採用選自於由使用氧電漿^方法, 用包含氟化銨或胺的剝離液的方法所構成之、法與使 方法將該光阻層剝除。 决族群的一 15· —種半導體裝置的製造方法,其中該半 在基板上所形成之層間絕緣膜t設有内連線裝置 法包含: 踢裂造方 的層間絕 第1步驟,將以具有低介電常數的材料所製 緣膜形成在該半導體基板上; 第2步驟,將光阻塗佈在該層間絕緣膜上,與 在該光阻層中之指定的圖案開孔部作為遮罩進行該層又 絕緣膜的蝕刻,以形成延伸至該基板的渠溝形開口;" B 第3步驟’剝除該光阻層; 第4步驟,將保護膜形成在該半導體基板之該渠溝 開孔之内壁的内面;與 第5步驟,以金屬内連線部填充該渠溝形開孔的内 部。 16. 如申請專利範圍第15項之半導體裝置的製造方 法’其中該具有低介電常數的材料係從包#SiH鍵結或 S1-CH3鍵結之絕緣材料所選出的一絕緣材料。 17. 如申請專利範圍第15項之半導體裝置的製造方 法,其中該第4步驟係藉由使用電漿形成該保護膜,其中406叫氣與氫所構成之元素族群的至少 六、 申請專利範圍 該電漿包含選自於由氧、 一原子。 18·如申請專利範圍第15項之半導艎裝置的製造方 法’其中該第4步驟係藉由使用臭氧形成該保護膜的步 驟0 19.如申請專利範圍第15項之半導體裝置的製造方 法’其中該第4步驟係藉由在包含選自於由氧、氮與氮 構成之元素族群的至少一原子的環境中或臭氧的環境 照射紫外光形成該保護膜的步驟。 20. 如申請專利範圍第15項之半導體裝置的製造 法,尚包含該第4與第5步驟間的子步驟,藉由 將該光阻殘潰與乾式钱刻產生的沈丨殿物除去。劍離液 21. 如申請專利範圍第20項之半導體裝置的製 步驟其I該子步驟包含藉由使用剝離液以剥除該光阻層的 少其中ί =剝離液包含由氣化銨與胺所構成之族群::第27頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10443998A JP3250518B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW406333B true TW406333B (en) | 2000-09-21 |
Family
ID=14380705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088106084A TW406333B (en) | 1998-04-15 | 1999-04-15 | Semiconductor device and method for manufacturing same |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3250518B2 (zh) |
KR (1) | KR19990083222A (zh) |
CN (1) | CN1126156C (zh) |
TW (1) | TW406333B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3248492B2 (ja) * | 1998-08-14 | 2002-01-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
KR100300065B1 (ko) * | 1999-01-20 | 2002-01-19 | 김영환 | 반도체 소자의 배선 형성방법 |
JP2001313333A (ja) * | 2000-02-23 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US20010015499A1 (en) | 2000-02-23 | 2001-08-23 | Hiroshi Yuasa | Semiconductor device and method for fabricating the same |
JP2002026121A (ja) * | 2000-06-30 | 2002-01-25 | Tokyo Electron Ltd | 半導体装置およびその製造方法、絶縁膜の形成方法 |
JP2002043423A (ja) * | 2000-07-24 | 2002-02-08 | Tokyo Ohka Kogyo Co Ltd | 被膜の処理方法およびこの方法を用いた半導体素子の製造方法 |
JP2002043422A (ja) * | 2000-07-24 | 2002-02-08 | Tokyo Ohka Kogyo Co Ltd | 被膜の処理方法およびこの方法を用いた半導体素子の製造方法 |
US7482694B2 (en) | 2002-04-03 | 2009-01-27 | Nec Coporation | Semiconductor device and its manufacturing method |
JP3596616B2 (ja) | 2002-09-25 | 2004-12-02 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JP2004128256A (ja) | 2002-10-03 | 2004-04-22 | Oki Electric Ind Co Ltd | 多層構造半導体素子の製造方法 |
JP4057972B2 (ja) | 2003-07-25 | 2008-03-05 | 富士通株式会社 | 半導体装置の製造方法 |
JP2005167081A (ja) | 2003-12-04 | 2005-06-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP5522979B2 (ja) * | 2009-06-16 | 2014-06-18 | 国立大学法人東北大学 | 成膜方法及び処理システム |
CN102136451A (zh) * | 2010-01-27 | 2011-07-27 | 中芯国际集成电路制造(上海)有限公司 | 形成金属互连的方法 |
US9659856B2 (en) | 2014-10-24 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two step metallization formation |
US11626285B2 (en) * | 2019-09-10 | 2023-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device |
-
1998
- 1998-04-15 JP JP10443998A patent/JP3250518B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-15 TW TW088106084A patent/TW406333B/zh not_active IP Right Cessation
- 1999-04-15 CN CN99107398A patent/CN1126156C/zh not_active Expired - Fee Related
- 1999-04-15 KR KR1019990013347A patent/KR19990083222A/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP3250518B2 (ja) | 2002-01-28 |
JPH11297829A (ja) | 1999-10-29 |
CN1126156C (zh) | 2003-10-29 |
CN1234605A (zh) | 1999-11-10 |
KR19990083222A (ko) | 1999-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
TW406333B (en) | Semiconductor device and method for manufacturing same | |
US7741224B2 (en) | Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics | |
JP4666308B2 (ja) | 半導体装置の製造方法 | |
US6936533B2 (en) | Method of fabricating semiconductor devices having low dielectric interlayer insulation layer | |
US7323408B2 (en) | Metal barrier cap fabrication by polymer lift-off | |
JP2001077196A (ja) | 半導体装置の製造方法 | |
KR20150065610A (ko) | 직사각형 프로파일을 갖는 스페이서 및 그 형성 방법 | |
JP3193335B2 (ja) | 半導体装置の製造方法 | |
TW200534389A (en) | Method for fabricating semiconductor device capable of preventing damage by wet cleaning process | |
KR100597155B1 (ko) | 반도체 장치의 제조 방법 | |
US7202160B2 (en) | Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same | |
US20070249164A1 (en) | Method of fabricating an interconnect structure | |
TWI236094B (en) | Method for forming multi-layer metal line of semiconductor device | |
US20040152336A1 (en) | Semiconductor device and its manufacturing method | |
US20020177329A1 (en) | Surface densification of low dielectric constant film | |
US6881661B2 (en) | Manufacturing method of semiconductor device | |
KR100632115B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
US20030186529A1 (en) | Method of manufacturing semiconductor device having opening | |
KR20080076236A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
US20100144143A1 (en) | Method of manufacturing semiconductor device | |
KR101081853B1 (ko) | 반도체 소자의 제조방법 | |
KR20050000970A (ko) | 반도체 소자의 제조방법 | |
KR20010061614A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR100996161B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |