KR102201698B1 - 반도체 장치 및 반도체 장치의 제조방법 - Google Patents

반도체 장치 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR102201698B1
KR102201698B1 KR1020130071204A KR20130071204A KR102201698B1 KR 102201698 B1 KR102201698 B1 KR 102201698B1 KR 1020130071204 A KR1020130071204 A KR 1020130071204A KR 20130071204 A KR20130071204 A KR 20130071204A KR 102201698 B1 KR102201698 B1 KR 102201698B1
Authority
KR
South Korea
Prior art keywords
encapsulation
reaction chamber
semiconductor device
manufacturing
encapsulation layer
Prior art date
Application number
KR1020130071204A
Other languages
English (en)
Other versions
KR20140147615A (ko
Inventor
이정래
강석현
조원태
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020130071204A priority Critical patent/KR102201698B1/ko
Publication of KR20140147615A publication Critical patent/KR20140147615A/ko
Application granted granted Critical
Publication of KR102201698B1 publication Critical patent/KR102201698B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 장치 및 반도체 장치의 제조방법에 관한 것으로서, 봉지부의 강성을 향상시키고 투습 방지성을 향상시킨 반도체 장치 및 그 제조방법에 관한 것이다.
구체적으로, 본 발명은, 반도체 장치의 제조방법으로서, 기판 위에 미봉지된 반도체 스택을 적층하는 적층단계; 상기 미봉지된 반도체 스택을 반응챔버에 안치시킨 후, 상기 반응챔버 내부에 봉지부용 소스가스를 주입하여 반도체 스택의 상부에 미경화된 봉지층을 증착하는 증착단계; 및 상기 반응챔버 내부에서 상기 미경화된 봉지층을 경화하는 경화단계;를 포함하고, 상기 봉지부용 소스가스는 HMDSO(hexamethyldisiloxane)이고, 상기 증착단계는, 상기 반응챔버 내부에 상기 봉지부용 소스가스 및 산소 공급물질 가스를 공급하면서 상기 반응챔버 내부에 플라즈마를 인가하도록 실행되는 것을 특징으로 하는 반도체 장치의 제조방법에 관한 것이다.

Description

반도체 장치 및 반도체 장치의 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACUTRING THE SAME}
본 발명은 반도체 장치 및 반도체 장치의 제조방법에 관한 것으로서, 봉지부의 강성을 향상시키고 투습 방지성을 향상시킨 반도체 장치 및 그 제조방법에 관한 것이다.
최근에는 LED, OLED, 태양전지 등과 같이 반도체 소자를 포함하는 반도체 장치의 개발이 활발히 진행되고 있다.
이러한 반도체 장치는 상기 반도체 장치를 기밀 밀봉하는 봉지부를 필수적으로 포함하고 있다. 이는 반도체 장치 내부에 수분 또는 산소 또는 먼지 등의 이물질이 침투할 경우 반도체 장치가 이러한 이물질에 매우 취약하여 열화되기 때문이다.
종래기술에 따른 반도체 장치의 봉지부 형성과정은 다음과 같다.
우선, 경화제와 폴리머를 적정비율로 혼합한 후, 미봉지된 상태의 반도체 스택이 안치된 반응챔버 내부에 상기 경화제와 폴리머의 혼합 소스가스를 분무하여 상기 미봉지된 상태의 반도체 스택의 상부면 전체에 봉지부 박막을 형성한다.
이후, 상기 미봉지된 상태의 반도체 스택을 이송 컨베이어 등을 사용하여 제경화용 챔버로 이송한다.
이후, 상기 경화용 챔버 내부에서 상기 미봉지된 상태의 반도체 스택을 향해 UV를 조사하거나 또는 경화용 챔버 내부에서 큐어링(curing) 공정을 실행하여, 봉지부을 경화시킨다.
이후, 필요한 경우에 따라 전술한 과정을 반복하여 봉지부를 완성한다.
이러한 종래기술의 경우, 증착이 실행되는 반응챔버와 경화가 이루어지는 경화용 챔버가 별도의 챔버로 구성되어 있어, 이송장치로 인한 반도체 스택의 이송 중에 미봉지된 반도체 스택의 표면에 불순물 미세입자(particle)가 적층될 가능성이 크며, 이로 인해 불순물 미세입자로 인해 봉지부의 강성이 저하되어 봉지부가 쉽게 찢어질 수 있어 봉지부의 투습 방지성을 저하하는 문제점이 존재하여 왔다.
또한, 종래기술은, 불순물 미세입자가 미봉지된 스택 상부에 적층된 상태에서 그 위에 폴리머층이 적층되는 경우, 불순물 미세입자의 하부와 미봉지된 스택 상부면 사이에 폴리머 및 경화제 소스가스가 완전히 충진되지 않아 공극을 형성하게 되며, 이로 인해 상기 공극으로 인해 반도체 장치의 표면이 외력에 노출되는 경우 파티클이 공극을 따라 유격 이동을 할 수 있게 되어 최종적으로 봉지부가 찢어지는 문제점이 존재하여 왔다.
따라서, 본 발명의 목적은 종래기술에 따른 문제점을 해결하는 반도체 장치 및 반도체 장치의 제조방법을 제공하는 것이다.
구체적으로, 본 발명의 목적은, 봉지부의 강성을 향상시킨 반도체 장치 및 반도체 장치의 제조방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은, 봉지부의 투습 방지성을 향상시킨 반도체 장치 및 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따르면, 본 발명은, 반도체 장치의 제조방법으로서, 기판 위에 미봉지된 반도체 스택을 적층하는 적층단계; 상기 미봉지된 반도체 스택을 반응챔버에 안치시킨 후, 상기 반응챔버 내부에 봉지부용 소스가스를 주입하여 반도체 스택의 상부에 미경화된 봉지층을 증착하는 증착단계; 및 상기 반응챔버 내부에서 상기 미경화된 봉지층을 경화하는 경화단계;를 포함하고, 상기 봉지부용 소스가스는 HMDSO(hexamethyldisiloxane)이고, 상기 증착단계는, 상기 반응챔버 내부에 상기 봉지부용 소스가스 및 산소 공급물질 가스를 공급하면서 상기 반응챔버 내부에 플라즈마를 인가하도록 실행되는 것을 특징으로 하는 반도체 장치의 제조방법을 제공할 수 있다.
또한, 바람직하게는, 상기 증착단계가 실행되는 반응챔버와 상기 경화단계가 실행되는 반응챔버는 동일한 단일 챔버인 것을 특징으로 한다.
또한, 바람직하게는, 상기 증착단계 및 상기 경화단계는 적어도 1회 이상 반복되도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 증착단계는, 상기 봉지부용 소스가스에서 상기 봉지부용 소스가스를 이루는 알킬단(alkyl group) 일부를 산화시킨 후 상기 미봉지된 반도체 스택의 상부 표면에 유도되도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 미경화된 봉지층은 박액체 상태의 SiOC로 구성되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 증착단계는, 상기 미봉지된 반도체 스택의 온도가 60 ℃ 이상 내지 80 ℃ 이하가 되도록, 상기 산소 공급물질에 의해 상기 반응챔버 내에 공급되는 산소의 양이 0.001 sccm/cm2 이상 내지 5 sccm/cm2 이하가 되도록, 그리고, 상기 플라즈마 인가시의 RF파워는 0.29 W/cm2 이상 2.5 W/cm2 이하가 되도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 증착단계는, 공정 압력이 0.9 torr 이상 내지 9 torr 이하가 되도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 증착단계 및 상기 경화단계는 상기 봉지층의 두께가 0.3 ㎛ 이하가 되도록 실행되고, 상기 경화단계 후에 SiOC로 구성된 추가 봉지층을 더 증착하는 것을 특징으로 한다.
또한, 바람직하게는, 상기 반도체장치의 제조방법은, 상기 증착단계 이후 그리고 상기 경화단계 이전에, 상기 미봉지된 반도체 스택의 상부표면에 존재하는 불순물 미세입자의 하부부분과 상기 미봉지된 반도체 스택의 상부표면 사이에 형성되는 공극을 상기 미경화된 봉지층으로 메우는 공극 충진단계를 더 포함할 수 있다.
여기서, 바람직하게는, 상기 공극 충진단계는, 상기 봉지부용 소스가스(HMDSO)의 양이 상기 반응챔버 내부에 존재하는 산소의 양보다 더 큰 상태에서 상기 반응챔버 내부에 플라즈마를 인가하여 상기 봉지부용 소스가스와 상기 산소를 반응시키도록 실행되는 것을 특징으로 한다. 즉, 과다 공급된 HMDSO가 상대적으로 공급량이 적은 산소와 반응하여 HMDSO의 CH3기(즉, 알킬기)를 적당량 분해 되도록 유도한다. 유도된 HMDSO의 상태는 끈적한 액체상태(즉, 반액화상태)를 띄게 되는데, 이러한 액체 상태의 HMDSO가 불순물 미세입자를 덮고 아래로 흐르면서 공극을 메운다. 이때 SiOC의 탄소 농도(carbon concentration)는 20%이상이 되는 것이 바람직하다.
또한, 바람직하게는, 상기 경화단계는, 상기 미경화된 봉지층을 구비하는 반도체 스택에 대해 산소 플라즈마 처리공정을 실행하여 상기 미경화된 봉지층을 경화하도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 경화단계는, 상기 봉지부용 소스가스가 상기 반응챔버 내부로 공급되는 것을 중단하고, 상기 산소 공급물질 가스가 상기 반응챔버 내부로 계속 공급되도록 하면서 상기 반응챔버 내부에 플라즈마가 인가되도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 경화단계는, 상기 반도체 스택의 온도가 60 ℃ 이상 내지 100 ℃ 이하가 되도록, 상기 산소 공급물질에 의해 상기 반응챔버 내에 공급되는 산소의 양이 0.01 sccm/cm2 이상이 되도록, 그리고, 상기 플라즈마 인가시의 RF파워는 0.07 W/cm2 이상이 되도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 경화단계는, 공정 압력이 0.4 torr 이상 내지 10 torr 이하가 되도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 봉지층의 상부 및 하부 중 적어도 하나 이상에 추가 봉지층을 형성하는 추가 봉지단계를 더 포함하는 것을 특징으로 한다.
또한, 바람직하게는, 상기 추가 봉지층은 SiNx로 구성되는 것을 특징으로 한다.
또한, 본 발명의 또 다른 일 실시예에 따르면, 본 발명은, 기판; 상기 기판의 상부에 배치되는 미봉지된 반도체 스택; 및 상기 반도체 스택의 상부에 배치되며, 상기 반도체 스택을 상기 기판과 함께 기밀봉지하는 봉지부;를 포함하고, 상기 봉지부는, 상기 기판 및 상기 미봉지된 반도체 스택의 상부에 잔존하는 불순물 미세입자를 공극없이 완전히 둘러싸도록 상기 기판 및 상기 미봉지된 반도체 스택의 상부에 형성되는 적어도 하나 이상의 봉지층을 포함하는 것을 특징으로 하는 반도체 장치를 제공할 수 있다.
또한, 바람직하게는, 상기 봉지층은 SiOC로 구성되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 봉지층은 HMDSO로 구성된 봉지부용 소스가스를 산소 플라즈마 처리공정을 통하여 상기 기판 및 상기 미봉지된 반도체 스택의 상부에 반액화 상태로 적층되도록 형성되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 봉지층은 HMDSO 또는 HMDSN인 봉지부용 소스가스를 산소 플라즈마 처리공정을 통하여 상기 기판 및 상기 미봉지된 반도체 스택의 상부에 반액화 상태로 적층되도록 형성되는 것을 특징으로 하는 반도체 장치.
또한, 바람직하게는, 상기 봉지층은 산소 플라즈마 처리공정을 통하여 경화되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 봉지층의 상부 및 하부 중 적어도 하나 이상에는 상기 봉지층과 상이한 물질로 구성된 추가 봉지층이 구비되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 추가 봉지층은 SiNx로 구성되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 봉지부용 소스가스는 HMDSO 또는 HMDSN일 수 있다.
또한, 바람직하게는, 상기 봉지부용 소스가스는 2 개의 Si와 1 개의 산소 또는 질소로 구성될 수 있다.
전술한 과제해결수단에 의하면, 본 발명은 봉지부 내에 및/또는 봉지부와 미봉지된 반도체 장치 사이에 불순물 미세입자가 위치되는 것을 방지할 수 있어, 불순물 미세입자로 인한 봉지부의 강성 저하를 방지할 수 있다.
또한, 본 발명은 설령 미봉지된 반도체 장치와 봉지부 사이에 불순물 미세입자가 위치되더라도 상기 불순물 미세입자를 봉지부로 공극없이 둘러쌀 수 있어, 불순물 미세입자가 이동할 수 있는 유격 공간을 제거함으로써 봉지부의 강성을 향상시킬 수 있다.
또한, 본 발명은 봉지부의 강성 향상으로 인해 봉지부의 투습 방지성을 향상시킬 수 있다.
또한, 본 발명은 핀홀이 연속으로 성장하는 것을 방지하여 투습 경로를 연장함으로써 봉지부의 투습 방지성을 향상시킬 수 있다.
도 1은 종래기술에 따른 반도체 장치의 제조방법의 봉지부를 형성하는 과정에 사용되는 제조 시스템에 대한 개략도이다.
도 2a는 본 발명의 일 실시예에 따른 반도체 장치에 대한 개략적인 단면도이고, 도 2b는 본 발명의 일 실시예에 따른 봉지부에 대한 개략적인 확대 단면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 제조방법의 봉지부를 형성하는 과정에 사용되는 반도체 장치의 제조 시스템에 대한 개략도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법에 대한 개략적인 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법에 대한 개략적인 플로우챠트이다.
도 6a 및 도 6b는 종래기술에 따른 반도체 장치의 제조방법 및 본 발명에 따른 반도체 장치의 제조방법에 의해 제조된 봉지부에 대한 확대도이다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 당해 분야의 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 설명하기로 한다. 첨부된 도면들에서 구성에 표기된 도면번호는 다른 도면에서도 동일한 구성을 표기할 때에 가능한 한 동일한 도면번호를 사용하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어 관련된 공지의 기능 또는 공지의 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고 도면에 제시된 어떤 특징들은 설명의 용이함을 위해 확대 또는 축소 또는 단순화된 것이고, 도면 및 그 구성요소들이 반드시 적절한 비율로 도시되어 있지는 않다. 그러나 당업자라면 이러한 상세 사항들을 쉽게 이해할 것이다.
도 2a는 본 발명의 일 실시예에 따른 반도체 장치에 대한 개략적인 단면도이고, 도 2b는 본 발명의 일 실시예에 따른 봉지부에 대한 개략적인 확대 단면도이다.
도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 일 실시예에 관련된 반도체 장치(1000)는 기판(100)과, 상기 기판(100) 위에 배치되는 미봉지된 반도체 스택(200)과, 상기 반도체 스택(200)의 상부에 배치되며 상기 반도체 스택(200)을 상기 기판(100)과 함께 기밀봉지(氣密封止)하는 봉지부(300)를 포함한다.
상기 기판(100)은 가요성(flexible) 폴리머기판 또는 유리기판일 수 있다. 상기 기판(100)을 가요성 폴리머기판으로 구성하는 경우, 반도체 장치(1000)를 휘어짐이 가능한 반도체 장치(1000)로 구성할 수 있고, 예를 들어 플렉서블 디스플레이로 구성할 수 있다.
상기 미봉지된 반도체 스택(200)은 상기 기판(100)의 상부에 배치되는 제1 전극층(210)과, 상기 제1 전극층(210)의 상부에 배치되는 제1 반도체층(220)과, 상기 제1 반도체층(220)의 상부에 배치되며 상기 반도체 장치(1000)의 특성을 결정하는 특성물질층(230)과, 상기 특성물질층(230)의 상부에 배치되며 상기 제1 반도체층(220)의 극성과는 상이한 극성을 가지는 제2 반도체층(240)과, 상기 제2 반도체층(240)의 상부에 배치되며 상기 제1 전극층(210)의 극성과 상이한 극성을 가지는 제2 전극층(250)을 포함한다.
상기 제1 전극층(210)은 불투명 전도층 또는 투명 전도층(또는 투명 전도성 물질)(Transparent Conductive Oxide, TCO)로 구성된다.
상기 제1 반도체층(220)은 P형 반도체층 및 N형 반도체층 중 하나의 반도체층으로 구성된다.
상기 특성물질층(230)은 상기 제1 반도체층(220) 및/또는 상기 제2 반도체층(240)으로부터 공급된 정공 및/또는 전자의 결합으로 인해 전기 에너지 또는 빛에너지를 방출하는 층이다. 즉, 상기 특성물질층(230)에 포함되는 물질에 따라 반도체 장치(1000)의 특성이 결정된다.
예를 들어, 상기 특성물질층(230)은 발광층 또는 유기발광층으로 구성될 수 있고, 이때 상기 특성물질층(230)은 상기 제1 반도체층(220) 및/또는 상기 제2 반도체층(240)으로부터 공급된 정공 및/또는 전자의 결합으로 인해 빛에너지를 방출한다. 즉, 이때, 상기 반도체 장치(1000)는 LED(light emitting diode) 장치 또는 OLED(organic light emitting diode) 장치를 구성한다.
다른 예로서, 상기 특성물질층(230)은 진성반도체층(intrinsic semiconductor layer)으로 구성될 수 있고, 이때 상기 특성물질층(230)은 상기 제1 반도체층(220) 및/또는 상기 제2 반도체층(240)으로부터 공급된 정공 및/또는 전자의 결합으로 인해 전기에너지를 방출한다. 즉, 이때, 상기 반도체 장치(1000)는 태양전지(solar cell)를 구성한다.
상기 제2 반도체층(240)은, P형 반도체층 및 N형 반도체층 중 다른 하나의 반도체층으로 구성되며, 상기 제1 반도체층(220)과는 상이한 극성의 반도체층으로 구성된다.
상기 제2 전극층(250)은 불투명 전도층 또는 투명 전도층(또는 투명 전도성 물질)(Transparent Conductive Oxide, TCO)로 구성된다.
봉지부(300)는 기판(100)과 함께 상기 반도체 스택(200)을 둘러싸 상기 반도체 스택(200)을 기밀밀봉한다. 반도체 스택(200)은 이물질, 특히 산소 또는 수분에 매우 취약하므로, 상기 봉지부(300)는 상기 반도체 스택(200)을 산소 또는 수분으로부터 보호하는 역할을 한다.
미봉지된 반도체 스택(200)과 봉지부(300) 사이에 불순물 미세입자(P)가 위치되는 경우, 상기 불순물 미세입자(P)는 미봉지된 반도체 스택(200)과 봉지부(300) 사이에 공극이 형성될 수 있고, 이렇게 공극이 형성되면 불순물 미세입자(P)가 공극으로 인한 유격 공간으로 인해 이동할 수 있어 상기 불순물 미세입자(P) 상부에 구비된 봉지부(300)에 외력이 가해지는 경우 봉지부(300)가 찢어져 봉지부(300)가 손상되는 문제를 야기할 수 있다.
이를 방지하기 위하여, 도 2b에 도시된 바와 같이, 본 발명에 따른 봉지부(300)는, 기판(100) 및 미봉지된 반도체 스택(200)의 상부에 잔존하는 불순물 미세입자(P)를 공극없이 완전히 둘러싸도록 상기 기판(100) 및 상기 미봉지된 반도체 스택(200)의 상부에 형성된다.
즉, 본 발명의 일 실시예에 따른 반도체 장치(1000)는 기판(100); 상기 기판(100)의 상부에 배치되는 미봉지된 반도체 스택(200); 상기 반도체 스택(200)의 상부에 배치되며, 상기 반도체 스택(200)을 상기 기판(100)과 함께 기밀봉지하며 상기 기판(100) 및 상기 미봉지된 반도체 스택(200)의 상부에 잔존하는 불순물 미세입자(P)를 공극없이 완전히 둘러싸도록 상기 기판(100) 및 상기 미봉지된 반도체 스택(200)의 상부에 형성된 적어도 하나 이상의 봉지층(320)을 포함하는 봉지부(300); 및 상기 봉지부(300)의 상부 및 하부 중 적어도 하나 이상에 선택적으로 구비될 수 있는 추가 봉지층(330) 또는 절연막(310)을 포함한다.
여기서, 상기 봉지층(320)은 SiOC로 구성된다.
그리고, 상기 봉지층(320)은 HMDSO(hexamethyldisiloxane)로 구성된 봉지부(300)용 소스가스를 산소 플라즈마 처리공정을 통하여 상기 기판(100) 및 상기 미봉지된 반도체 스택(200)의 상부에 반액화 상태로 적층되도록 형성된 후, 상기 봉지층(320)은 산소 플라즈마 처리공정을 통하여 경화되어 최종적으로 완성되며, 이러한 과정은 적어도 1회 이상 반복되어 수행될 수 있다.
즉, 상기 봉지층(320)은 두 번의 산소 플라즈마 처리공정을 통하여 완성된다.
바람직하게는, 상기 봉지층(320)의 상부 및 하부 중 적어도 하나 이상에는 상기 봉지층(320)과 상이한 물질로 구성된 추가 봉지층(330)가 구비될 수 있다. 이때, 상기 추가 봉지층(330)은 SiNx, 또는 Al2O3, 또는 SiON으로 구성되는 것이 바람직하다.
봉지층(320)과 추가 봉지층(330)이 유사한 Si계열의 물질로 구성됨으로써, 봉지층(320)과 추가 봉지층(330) 사이의 결합력이 우수하여 봉지층(320)과 추가 봉지층(330) 사이의 박리현상을 방지할 수 있어 봉지층(320)의 강성을 향상시킬 수 있고, 봉지층(320)과 추가 봉지층(330)를 상이한 물질로 구성함으로써 핀홀이 연속하여 성장하는 것을 단절시킬 수 있어 산소 또는 수분 등의 미물질의 투습경로를 연장할 수 있으므로 봉지부(300)의 투습 방지성을 향상시킬 수 있다.
상기 봉지부(300)의 하부에는, 절연막(310)이 구비될 수도 있다.
이하에서는, 본 발명에 따른 봉지부(300) 및 상기 봉지부(300)의 제조방법(S3000)에 대하여 도면을 참고하여 보다 구체적으로 기술하기로 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치(1000)의 제조방법(S3000)의 봉지부(300)를 형성하는 과정에 사용되는 반도체 장치(1000)의 제조 시스템에 대한 개략도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 제조 시스템은, 봉지부(300)를 형성하기 위한 단일 반응챔버(2000)를 포함한다.
상기 단일 반응챔버(2000)는 미봉지된 반도체 스택(200) 및 기판(100)이 안착되어 상기 미봉지된 반도체 스택(200) 및 기판(100)의 상부에 미경화된 봉지층(320a)의 적층과정 및 상기 미경화된 봉지층(320a)의 경화과정이 실행되는 공간이다.
이로 인해, 상기 단일 반응챔버(2000)를 이용하여 별개의 챔버로의 이송과정 없이 미경화된 봉지층(320)의 적층과정 및 상기 미경화된 봉지층(320a)의 경화과정을 수행할 수 있으므로, 경화과정을 위하여 별개의 경화챔버로 이송하면서 상기 미경화된 봉지부(300) 또는 봉지층(320)의 상부에 불순물 이물질이 적층되는 것을 방지할 수 있다. 그 결과, 봉지부(300) 내에 및/또는 봉지부(300)의 상부에 불순물 미세입자(P)가 위치되는 것을 방지할 수 있어, 불순물 미세입자(P)로 인한 봉지부(300)의 강성 저하를 방지할 수 있다.
상기 단일 반응챔버(2000)는, 상기 단일 반응챔버(2000) 내로 봉지부(300)용 소스가스를 공급하는 제1 공급부(2010)와, 상기 단일 반응챔버(2000) 내로 산소 공급물질 가스를 공급하는 제2 공급부(2020)와, 상기 단일 반응챔버(2000) 내에 잔존하는 봉지부(300)용 소스가스 및/또는 산소 공급물질 가스를 배출하는 배기부(2030)와, 상기 단일 반응챔버(2000) 내에 플라즈마를 인가하는 플라즈마 인가부(2040)를 포함한다.
도 3에서는 플라즈마 인가부(2040)가 단일 반응챔버(2000) 내부에 위치하는 것만 도시되어 있으나, 이는 예시적인 것으로서 본 발명은 이에 제한되지 않는다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치(1000)의 제조방법(S3000)에 대한 개략적인 단면도이고, 도 5는 본 발명의 일 실시예에 따른 반도체 장치(1000)의 제조방법(S3000)에 대한 개략적인 플로우챠트이다.
도 4 및 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 장치(1000)의 제조방법(S3000)은, 기판(100) 위에 미봉지된 반도체 스택(200)을 적층하는 적층단계(S3100); 및 상기 기판(100) 및 상기 미봉지된 반도체 스택(200)을 봉지하는 봉지단계(S3200)를 포함한다.
상기 봉지단계(S3200)는 상기 미봉지된 반도체 스택(200)을 반응챔버(2000)에 안치시킨 후, 상기 반응챔버(2000) 내부에 봉지부(300)용 소스가스를 주입하여 반도체 스택(200)의 상부에 미경화된 봉지층(320a)을 증착하는 증착단계(S3210); 및 상기 반응챔버(2000) 내부에서 상기 미경화된 봉지층(320a)을 경화하는 경화단계(S3220);를 포함한다.
바람직하게는, 상기 적층단계(S3100) 후에 그리고 상기 증착단계(S3210) 전에, 상기 기판(100) 및 상기 미봉지된 반도체 스택(200)의 상부에 절연막(310)을 형성하는 단계가 추가될 수 있다.
또한, 바람직하게는, 상기 적층단계(S3100) 후에 그리고 상기 증착단계(S3210) 전에, 상기 기판(100) 및 상기 미봉지된 반도체 스택(200)의 상부에 상기 봉지부(300)와 상이한 물질로 구성된 추가 봉지층(330)이 적층될 수 있다. 상기 추가 봉지층(330)은 Si계열의 물질로서 SiOC와 상이한 물질이며, 바람직하게는 SiNx로 구성될 수 있다.
상기 봉지층(320)을 형성하기 위하여, 단일 반응챔버(2000)의 제1 공급부(2010)를 통하여 공급되는 봉지부(300)용 소스가스는 HMDSO(hexamethyldisiloxane)이다.
그리고, 상기 증착단계(S3210) 및 상기 경화단계(S3220)를 거쳐 완성된 봉지부(300)는 SiOC로 구성된다.
우선, 증착단계(S3210)에 대해 살펴보면, 제1 공급부(2010) 및 제2 공급부(2020)를 통하여 상기 반응챔버(2000) 내부에 상기 봉지부(300)용 소스가스 및 산소 공급물질 가스를 공급한다.
이후, 상기 반응챔버(2000) 내부에 플라즈마를 인가한다.
이러한 과정(즉, 산소 플라즈마 공정)에 의해, 상기 봉지부(300)용 소스가스에서 상기 봉지부(300)용 소스가스를 이루는 알킬단(alkyl group) 일부가 산화되어, 반액체 상태의 SiOC로 구성되는 미경화된 봉지부(300)를 형성하고, 상기 미경화된 봉지부(300)는 상기 미봉지된 반도체 스택(200)의 상부 표면에 유도되어 증착된다.
즉, 증착단계(S3210)의 완료 후, 상기 미봉지된 반도체 스택(200) 및 기판(100)의 상부에는 반액체 상태의 SiOC로 구성된 미경화된 봉지층(320a)이 형성된다.
이렇게, 산소 분위기 하에서의 플라즈마 공정을 통하여, 상기 미봉지된 반도체 스택(200) 및 상기 기판(100)에 반액화 상태의 미경화된 봉지층(320)을 증착함으로써, 설령 미봉지된 반도체 장치(1000)와 봉지부(300) 사이에 불순물 미세입자(P)가 위치되더라도 상기 불순물 미세입자(P)를 봉지부(300)로 공극없이 둘러쌀 수 있다. 즉, 주로 불순물 미세입자(P)의 하부 부분과 미봉지된 반도체 장치(1000) 사이에 형성되는 공극에 반액화 상태의 봉지층(320)을 충진할 수 있으므로, 불순물 미세입자(P)가 이동할 수 있는 유격 공간을 제거할 수 있고, 이로 인해 봉지부(300)의 강성을 향상시킬 수 있다. 그 결과, 봉지부(300)의 강성 향상으로 인해 봉지부(300)의 투습 방지성을 향상시킬 수 있다.
이러한 반액화 상태의 봉지층(320) 증착단계(S3210)의 공정조건을 살펴보면 다음과 같다.
상기 미봉지된 반도체 스택(200)의 온도가 60 ℃ 이상 내지 80 ℃ 이하가 되도록 반응챔버(2000)의 온도를 유지한다.
또한, 제2 공급부(2020)를 제어하여 상기 산소 공급물질에 의해 상기 반응챔버(2000) 내에 공급되는 산소의 양이 0.01 sccm/cm2 이상 내지 5.0 sccm/cm2 이하가 되도록 반응챔버(2000) 내의 산소 또는 질화산소의 양을 유지한다.
또한, 플라즈마 인가부(2040)를 제어하여 상기 플라즈마 인가시의 RF파워가 2.5 W/cm2 이하가 되도록 RF 파워를 유지한다.
그리고, 증착단계(S3210)에서 공정 압력은 0.6 torr 이상 내지 9 torr 이하가 되도록 반응챔버(2000) 내부 압력을 유지한다.
상기 증착단계(S3210) 이후, 상기 증착단계(S3210)가 실행된 단일 반응챔버(2000) 내에서 상기 미경화된 봉지부(300)를 경화하는 경화단계(S3220)를 실행한다.
즉, 증착단계(S3210)가 실행되는 반응챔버(2000)와 경화단계(S3220)가 실행되는 반응챔버(2000)는 동일한 단일 챔버이다.
상기 경화단계(S3220)는, 상기 미경화된 봉지층(320a)을 구비하는 반도체 스택(200)에 대해 산소 플라즈마 처리공정을 실행하여 상기 미경화된 봉지층(320a)을 경화하도록 실행된다.
구체적으로, 우선 배기부(2030)를 제어하여 상기 반응챔버(2000) 내에 잔존하는 가스들을 외부로 배출한다.
이후, 제1 공급부(2010)를 제어하여 상기 봉지부(300)용 소스가스가 상기 반응챔버(2000) 내부로 공급되는 것을 중단하고, 동시에 제2 공급부(2020)를 제어하여 상기 산소 공급물질 가스가 상기 반응챔버(2000) 내부로 계속 공급되도록 한다.
이후, 상기 반응챔버(2000) 내부에 플라즈마를 인가하여, 상기 미경화된 봉지부(300)를 경화한다.
이러한 반액화 상태의 봉지부(300) 경화단계(S3220)의 공정조건을 살펴보면 다음과 같다.
상기 반도체 스택(200)의 온도가 60 ℃ 이상 내지 100 ℃ 이하가 되도록 상기 반응챔버(2000)의 온도를 유지한다.
또한, 제2 공급부(2020)를 제어하여 상기 산소 공급물질에 의해 상기 반응챔버(2000) 내에 공급되는 산소 또는 질화산소의 양이 0.01 sccm/cm2 이상이 되도록 상기 반응챔버(2000) 내의 산소의 양을 유지한다.
그리고, 플라즈마 인가부(2040)를 제어하여 상기 플라즈마 인가시의 RF파워가 0.07 W/cm2 이상이 되도록 RF파워를 유지한다.
또한, 경화단계(S3220)에서 공정 압력이 0.4 torr 이상 내지 10 torr 이하가 되도록 반응챔버(2000) 내의 압력을 유지한다.
이렇게, 본 발명에 따른 봉지단계(S3200)는 경화제를 전혀 사용하지 않음을 알 수 있고, 이로 인해 본 발명은 경화제로부터 파생되는 불순물 또는 잔존 용매 또는 휘발성 부산물 또는 유기 용매 등이 전혀 발생하지 않아 봉지부(300)의 불량률을 상당히 감소시킬 수 있다. 또한, 본 발명은 경화제 사용에 필수적이며 경화시간이 매우 많이 소요되는 UV 경화 및 열 경화를 전혀 적용하지 않으므로, 봉지부(300)의 경화시간을 종래기술에 비해 상당히 절감할 수 있고, 그 결과 봉지부(300)의 전체적인 형성시간을 상당히 절감할 수 있을 뿐만 아니라, UV 경화 및 열 경화로 인해 봉지부(300)(즉, 박막)의 박막 물성이 열화되는 것을 방지할 수 있다.
상기 봉지단계(S3200)는 필요한 봉지부(300) 두께 만큼 봉지부(300)가 형성되도록 증착단계(S3210)를 실행한 후, 경화단계(S3220)를 실행할 수 있다.
그러나, 이러한 단일막 형태의 봉지부(300)는 핀홀이 봉지부(300)의 두께방향을 따라 연속적으로 형성되며, 이로 인해 이물질의 투습 경로가 짧아져 투습 방지성을 저하할 수 있다.
이를 해결하기 위하여, 상기 봉지단계(S3200)는 증착단계(S3210)와 경화단계(S3220)를 번갈아가면 적어도 1회 이상 반복 실행하도록 수행되는 것이 바람직하다.
즉, 제1 봉지층을 적층하는 제1 증착단계(S3210) 후 제1 경화단계(S3220)를 실행하고, 이후 제2 봉지층을 적층하는 제2 증착단계(S3210) 후 제2 경화단계(S3220)를 실행하는 방식으로 봉지단계(S3200)를 실행한다.
이렇게, 한 번의 증착단계(S3210) 후 한 번의 경화단계(S3220)를 완료하게 되면, 봉지부(300)에 형성되는 핀홀이 각각의 봉지층별로 단절되어 형성되며, 각각의 봉지층마다 다른 위치에 핀홀이 형성되어 상하로 인접하는 봉지층에 형성된 핀홀들이 서로 연통되지 못하게 할 수 있다. 이로 인해, 이물질의 투습 경로를 상당히 연장할 수 있어, 최종적으로 봉지부(300)의 투습 방지성을 향상시킬 수 있다.
바람직하게는, 상기 봉지부(300)의 상부에 상기 봉지부(300)와 상이한 Si 계열의 물질로 구성된 추가 봉지층(330)를 형성하는 추가 봉지단계(S3300)를 더 포함할 수 있다. 더 바람직하게는, 상기 추가 봉지층(330)는 SiNx로 구성될 수 있다.
도 6a 및 도 6b는 종래기술에 따른 반도체 장치(1000)의 제조방법 및 본 발명에 따른 반도체 장치(1000)의 제조방법(S3000)에 의해 제조된 봉지부(300)에 대한 확대도이다.
참고로, 도 6a에서 8㎛의 크기를 가지는 "구 형상 물질"은 불순물 미세입자(P)를 의미하고 5㎛의 크기를 가지는 "막"은 봉지부(300)를 의미한다. 그리고, 도 6b에서 8㎛의 크기를 가지는 "구 형상 물질"은 불순물 미세입자(P)를 의미하고, 불순물 미세입자(P)를 둘러싸면서 2㎛ 및 4㎛의 크기를 가지는 "막"은 봉지부(300)를 의미하며, 상기 봉지부(300)의 상부의 층은 추가 봉지층(330)를 의미한다.
도 6a에 도시된 바와 같이 종래기술에 따른 반도체 장치(1000)의 제조방법에 의 해 제조된 봉지부(300)는, 불순물 미세입자(P)의 하부에(즉, 미봉지된 반도체 스택(200) 또는 절연막(310)과 봉지부(300) 사이에) 봉지부(300)가 충진되지 않은 공극이 형성되는 반면, 도 6b에 도시된 바와 같이 본 발명에 따른 반도체 장치(1000)의 제조방법에 의해 제조된 봉지부(300)는 공극이 전혀 형성되지 않음을 확인할 수 있다.
전술한 바에 의하면, 본 발명은 봉지부 내에 및/또는 봉지부와 미봉지된 반도체 장치 사이에 불순물 미세입자가 위치되는 것을 방지할 수 있어, 불순물 미세입자로 인한 봉지부의 강성 저하를 방지할 수 있다.
또한, 본 발명은 설령 미봉지된 반도체 장치와 봉지부 사이에 불순물 미세입자가 위치되더라도 상기 불순물 미세입자를 봉지부로 공극없이 둘러쌀 수 있어, 불순물 미세입자가 이동할 수 있는 유격 공간을 제거함으로써 봉지부의 강성을 향상시킬 수 있다.
또한, 본 발명은 봉지부의 강성 향상으로 인해 봉지부의 투습 방지성을 향상시킬 수 있다.
또한, 본 발명은 핀홀이 연속으로 성장하는 것을 방지하여 투습 경로를 연장함으로써 봉지부의 투습 방지성을 향상시킬 수 있다.
이상에서 본 발명의 기술적 사상을 예시하기 위해 구체적인 실시 예로 도시하고 설명하였으나, 본 발명은 상기와 같이 구체적인 실시 예와 동일한 구성 및 작용에만 국한되지 않고, 여러가지 변형이 본 발명의 범위를 벗어나지 않는 한도 내에서 실시될 수 있다. 따라서, 그와 같은 변형도 본 발명의 범위에 속하는 것으로 간주해야 하며, 본 발명의 범위는 후술하는 특허청구범위에 의해 결정되어야 한다.
1000 : 반도체 장치
100 : 기판
200 : 미봉지된 반도체 스택
300 : 봉지부
310 : 절연막
320a : 미경화된 봉지층
320 : 봉지층
330 : 추가 봉지층
2000 : 반응챔버
2010 : 제1 공급부
2020 : 제2 공급부
2030 : 배기부
2040 : 플라즈마 인가부
P : 불순물 미세입자

Claims (22)

  1. 반도체 장치의 제조방법으로서,
    기판 위에 미봉지된 반도체 스택을 적층하는 적층단계;
    상기 미봉지된 반도체 스택을 반응챔버에 안치시킨 후, 상기 반응챔버 내부에 봉지부용 소스가스를 주입하여 반도체 스택의 상부에 미경화된 봉지층을 증착하는 증착단계; 및
    상기 반응챔버 내부에서 상기 미경화된 봉지층을 경화하는 경화단계;를 포함하고,
    상기 봉지부용 소스가스는 HMDSO(hexamethyldisiloxane)이고,
    상기 증착단계는, 상기 반응챔버 내부에 상기 봉지부용 소스가스 및 산소 공급물질 가스를 공급하면서 상기 반응챔버 내부에 플라즈마를 인가하도록 실행되고,
    상기 경화단계는, 상기 미경화된 봉지층을 구비하는 반도체 스택에 대해 산소 플라즈마 처리공정을 실행하여 상기 미경화된 봉지층을 경화하도록 실행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서,
    상기 증착단계가 실행되는 반응챔버와 상기 경화단계가 실행되는 반응챔버는 동일한 단일 챔버인 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서,
    상기 증착단계 및 상기 경화단계는 적어도 1회 이상 반복되도록 실행되고,
    상기 미경화된 봉지층은 반액체 상태의 SiOC로 구성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서,
    상기 증착단계는, 상기 봉지부용 소스가스에서 상기 봉지부용 소스가스를 이루는 알킬단(alkyl group) 일부를 산화시킨 후 상기 미봉지된 반도체 스택의 상부 표면에 유도되도록 실행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 삭제
  6. 제4항에 있어서,
    상기 증착단계는,
    상기 미봉지된 반도체 스택의 온도가 60 ℃ 이상 내지 80 ℃ 이하가 되도록,
    상기 산소 공급물질에 의해 상기 반응챔버 내에 공급되는 산소 또는 질화산소의 양이 0.001 sccm/cm2 이상 내지 5 sccm/cm2 이하가 되도록,
    상기 플라즈마 인가시의 RF파워는 0.29 W/cm2 이상 2.5 W/cm2 이하가 되도록, 그리고,
    공정 압력이 0.6 torr 이상 내지 9 torr 이하가 되도록 실행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 삭제
  8. 제6항에 있어서,
    상기 증착단계 및 상기 경화단계는 경화된 이후의 봉지층의 두께가 0.3 ㎛ 이하가 되도록 실행되고,
    상기 봉지층의 상부 및 하부 중 적어도 하나 이상에 추가 봉지층을 형성하는 추가 봉지단계를 더 포함하고,
    상기 추가 봉지층은 SiNx로 구성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제1항에 있어서,
    상기 반도체장치의 제조방법은, 상기 증착단계 이후 그리고 상기 경화단계 이전에,
    상기 미봉지된 반도체 스택의 상부표면에 존재하는 불순물 미세입자의 하부부분과 상기 미봉지된 반도체 스택의 상부표면 사이에 형성되는 공극을 상기 미경화된 봉지층으로 메우는 공극 충진단계를 더 포함하고,
    상기 공극 충진단계는,
    상기 봉지부용 소스가스의 양이 상기 반응챔버 내부에 존재하는 산소의 양보다 더 큰 상태에서 상기 반응챔버 내부에 플라즈마를 인가하여 상기 봉지부용 소스가스와 상기 산소를 반응시키도록 실행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 삭제
  11. 삭제
  12. 제1항에 있어서,
    상기 경화단계는,
    상기 봉지부용 소스가스가 상기 반응챔버 내부로 공급되는 것을 중단하고, 상기 산소 공급물질 가스가 상기 반응챔버 내부로 계속 공급되도록 하면서 상기 반응챔버 내부에 플라즈마가 인가되도록 실행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 제12항에 있어서,
    상기 경화단계는,
    상기 반도체 스택의 온도가 60 ℃ 이상 내지 100 ℃ 이하가 되도록,
    상기 산소 공급물질에 의해 상기 반응챔버 내에 공급되는 산소의 양이 0.01 sccm/cm2 이상이 되도록, 그리고,
    상기 플라즈마 인가시의 RF파워는 0.07 W/cm2 이상이 되도록 실행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 제13항에 있어서,
    상기 경화단계는,
    공정 압력이 0.4 torr 이상 내지 10 torr 이하가 되도록 실행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020130071204A 2013-06-20 2013-06-20 반도체 장치 및 반도체 장치의 제조방법 KR102201698B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130071204A KR102201698B1 (ko) 2013-06-20 2013-06-20 반도체 장치 및 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130071204A KR102201698B1 (ko) 2013-06-20 2013-06-20 반도체 장치 및 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20140147615A KR20140147615A (ko) 2014-12-30
KR102201698B1 true KR102201698B1 (ko) 2021-01-12

Family

ID=52676354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130071204A KR102201698B1 (ko) 2013-06-20 2013-06-20 반도체 장치 및 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR102201698B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102565377B1 (ko) * 2015-10-20 2023-08-09 주성엔지니어링(주) 투습 방지막의 형성 방법 및 그를 이용한 유기 발광 소자의 제조 방법
KR102541448B1 (ko) 2016-03-08 2023-06-09 삼성디스플레이 주식회사 디스플레이 장치
KR102369369B1 (ko) * 2017-08-04 2022-03-02 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073405A (ja) * 2005-09-08 2007-03-22 Konica Minolta Holdings Inc 有機エレクトロルミネッセンス素子及びそれを用いた表示装置
JP2007220646A (ja) * 2006-01-19 2007-08-30 Toppan Printing Co Ltd 有機エレクトロルミネッセンス素子
JP2011198579A (ja) 2010-03-18 2011-10-06 Toshiba Mobile Display Co Ltd 有機半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0138853B1 (ko) * 1994-11-03 1998-06-01 양승택 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073405A (ja) * 2005-09-08 2007-03-22 Konica Minolta Holdings Inc 有機エレクトロルミネッセンス素子及びそれを用いた表示装置
JP2007220646A (ja) * 2006-01-19 2007-08-30 Toppan Printing Co Ltd 有機エレクトロルミネッセンス素子
JP2011198579A (ja) 2010-03-18 2011-10-06 Toshiba Mobile Display Co Ltd 有機半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20140147615A (ko) 2014-12-30

Similar Documents

Publication Publication Date Title
KR102211205B1 (ko) 전자 디바이스를 위한 엣지 장벽 필름
JP6336526B2 (ja) 非デバイス縁部領域が低減された電子デバイス
KR101704943B1 (ko) 밀봉 유닛을 포함한 장치
US9601721B2 (en) Encapsulation for an organic electronic device
US9196804B2 (en) Display apparatus
KR101755606B1 (ko) 광전자 컴포넌트 및 광전자 컴포넌트를 제조하기 위한 방법
US20110097533A1 (en) Thin film encapsulation method
TW201444137A (zh) 有機光電元件之封裝結構以及封裝方法
CN102099943B (zh) 封装的光电子元件和用于其的制造方法
WO2018040294A1 (zh) 一种薄膜封装结构及有机发光二极管器件
KR102201698B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
JP2015529583A (ja) 新規な障壁層スタック並びにその方法及びその構成
TW202238991A (zh) 有機發光顯示器及其製造方法
KR20210102298A (ko) 레이저 구조화된 유기 광전지의 안정화
KR20140132946A (ko) 복수 개의 무기물 봉지층을 구비하는 반도체 장치 및 반도체 장치의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant