CN100382251C - 绝缘膜的形成方法 - Google Patents

绝缘膜的形成方法 Download PDF

Info

Publication number
CN100382251C
CN100382251C CNB038124831A CN03812483A CN100382251C CN 100382251 C CN100382251 C CN 100382251C CN B038124831 A CNB038124831 A CN B038124831A CN 03812483 A CN03812483 A CN 03812483A CN 100382251 C CN100382251 C CN 100382251C
Authority
CN
China
Prior art keywords
temperature
parts
dielectric
plasma
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038124831A
Other languages
English (en)
Other versions
CN1692478A (zh
Inventor
本乡俊明
星野聪彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1692478A publication Critical patent/CN1692478A/zh
Application granted granted Critical
Publication of CN100382251C publication Critical patent/CN100382251C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/336—Changing physical properties of treated surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma Technology (AREA)

Abstract

一种形成绝缘膜的方法，它包括将低能量等离子体照射配置在电子器件用基片上的固化性材料含有膜，使所述固化性材料含有膜固化。该方法可以用于防止将过分的热加在该膜上，同时形成高质量的导电膜。

Description

绝缘膜的形成方法
技术领域
本发明涉及利用低能量的等离子体，使包含固化性有机材料的电子器件用的基片上的膜固化，形成绝缘膜的方法。
背景技术
本发明一般地可广泛用于半导体和半导体器件、液晶器件等的电子器件材料的制造，这里，为了说明方便，以半导体器件的背景技术作为例子来说明。
在半导体器件中，目前，通过使设计的比例尺微细化，来达到高集成化和/或高性能。然而，当设计比例尺微细化时(例如，小于0.18μm)，则线路电阻和线路间的电容增加显著，利用目前的线路材料。使器件的性能再提高困难。
例如，为了提高半导体器件的动作速度，必需提高电气信号的速度。然而，利用目前的铝线路，当半导体器件再微细化时(例如，在0.18μm以下)，在构成半导体器件的回路中流动的电气信号的速度有界限(产生所谓“线路延迟”)。因此，必需使用电阻比铝低的铜(Cu)等材料制成线路。铜的特征是其电阻比铝小，因此线路延迟小，即使细的线路，电也能平稳地流动。
当使用上述电阻小的铜等材料时，作为绝缘膜，必需使用电“更难泄漏的绝缘膜”。通过这种电容易通过的Cu线路和电难以泄露的绝缘膜的组合。可以制造以极高速动作的半导体器件。
在目前的铝线路的时代，作为绝缘膜，使用SiO2膜(比介电常数＝4.1)，但在使用Cu线路的情况下，必需使绝缘膜的比介电常数远比该值低(低k)。一般，所谓低k膜意味着比介电常数都在3.0以下。
作为这种低k膜的制造方法，目前已知有二种方法。一种是使用CVD装置的方法。这种方法可以得到品质好的低k膜，但低k膜制造的生产率低，因此运转成本高。另一种方法是使用旋转涂层器，将液体等的有流动性的低k材料涂布在基片等上的方法(形成所谓的SOD(介电质上旋转)绝缘膜的方法)。
采用这种涂层方法，运转成本和生产率都好，这是优点。
在上述涂层方法中，为了提高绝缘膜的膜品质，实际上必需有使涂布在基片等上的涂布膜固化的工序(基于交朕等反应的固化工序)。然而，在构成半导体器件的线路层为多层构成的情况下，对该涂布膜和由其固化形成的绝缘膜加过度的热作用，(热聚集)结果容易使由该涂布膜构成的绝缘膜质量降低。
发明内容
本发明的目的是要提供克服上述目前技术的缺点的绝缘膜形成方法。
本发明的另一个目的是要提供一种可防止加过度的热作用，但可得到品质好的绝缘膜的绝缘膜形成方法。
本发明者精心研究的结果发现，用低能量的等离子体照射，使含有有机材料的膜固化，可以非常有效地达到上述目的。
本发明的绝缘膜形成方法是根据上述认识提出的，更详细地说其特征为对配置在电子器件用基片上的固化性材料含有膜，照射基于通过具有多个槽的平面天线部件的微波照射的能量的等离子体，使该固化性材料含有膜固化，得到介电常数在3以下的绝缘膜，所述平面天线部件通过温度调节部件控制在70±10℃。
附图说明
图1为表示在本发明中可以使用的微波等离子体处理装置的结构的大致的方框图。
图2为用于说明在图1所示的微波等离子体处理装置中使用的槽电极的具体结构例子的大致平面图。
图3为表示在图1所示的微波等离子体处理装置中使用的第一温度控制装置和温度调节板的结构的概略方框图。
图4为用于说明第三温度控制装置95的部分放大截面图。
图5为表示图1所示的微波等离子体装置的温度调节板的变形例的部分放大截面图。
符号说明：10微波源；20天线容纳部件；22波长缩短部件；24槽电极；25隙缝；28电介质；30第一温度控制装置；32温度调节板；36温度传感器；38加热器装置；39水源；40处理室；42热板；50反应气体供给喷嘴；58反应气体源；60真空泵；70第二温度控制装置；72温度传感器。
具体实施方式
以下，根据需要，参照附图更具体地说明本发明。在以下的说明中，表示数量比的“部”和“％”除非另有说明，以质量为基准。
(绝缘膜的形成方法)
在本发明的绝缘膜形成方法中，利用低能量等离子体照射含有配置在电子器件用的基片上的固化性材料的有机材料含有膜，使该固化性材料含有膜固化。
(电子器件用的基片)
在本发明中，可以使用的上述电子器件用的基片没有特别的限制，可以从众所周知电子器件用基片的一种或二种以上的组合中适当选择使用。作为这种电子器件用的基片的例子可举出半导体材料、液晶器件材料等。作为半导体材料的例子，可举出单晶硅为主成分的材料等。
(电子器件用基片上)
在本发明中，所谓“电子器件用基片上”是指应形成的绝缘膜位于电子器件用基片的上方(即，形成构成该基片的电子器件的各层的上方)。换句话说，在它们之间也可配置其他的绝缘层、导体层(例如，Cu层)、半导体层等。另外，根据需要，也可配置多个含有利用本发明形成的绝缘膜、各种绝缘层、导体层(例如Cu层)、半导体层等。
(固化性材料)
可以在本发明中使用的固化性材料没有特别的限制，从可与Cu等导电性好的线路材料组合的观点来看，优选为在固化后，生成介电常数在3以下的绝缘膜的固化材料。
作为这种固化材料，可以使用介电常数为3以下的低介电常数的有机绝缘膜，例如可以使用PAE-2(Shumacher公司制)、HSG-R7(Hitachi Chemical公司制)、FLARE(Aplied signal公司制)、BCB(DowChemical公司制)、SILK(Dow Chemical公司制)、Speed Film(W.L.Gore公司制)等有机聚合物。
(固化性材料的配置方法)
将上述固化性材料配置在电子器件用基片上的方法没有特别的限制，优选是将具有流动性的固化性材料的溶液或分散液，涂布在上述电子器件用基片上。从均匀性观点来看，这种涂布优选为旋转涂层。
(膜厚)
在本发明中，基于等离子体照射的固化前后的膜厚没有特别的限制，可以使用下述的膜厚。
<固化前的膜厚>
优选100-1000nm，更优选为400-600nm.
<固化后的膜厚>
最后，膜厚减少数个％(例如5-6％)。
(低能量等离子体)
在本发明中，用低能量等离子体照射上述固化性的涂布膜。所谓“低能量等离子体”是指电子温度在2eV以下。
(等离子处理条件)
在本发明的基底膜制作时，从形成的绝缘膜特性的观点来看，可以使用下述的等离子体处理条件。
稀有气体(例如，Kr、Ar、He或Xe)：10-3000sccm，更优选是200-500sccm。
N2：10-1000sccm，更优选是100-200sccm。
温度：室温(25℃)～500℃，更优选是室温～400℃，特别优选是250～350℃。
压力：0.1～1000Pa，更优选是1～100Pa，特别优选是1～10Pa。
微波：1～10W/cm2，更优选是2～5W/cm2，特别优选是3～4W/cm2。
处理时间：10～300秒，更优选是60～120秒。
(优选条件的例子)
在本发明中，可以使用下述条件。
微波：2kW/cm2
气体：Ar、1000sccm+N2100sccm或Kr、1000sccm+N2100sccm
压力：13.3～133Pa
基片温度：350±50℃
处理时间：60-120秒
(绝缘膜的优良特性)
采用本发明，可以容易地形成具有下述优良特性的固化的绝缘膜。
在本发明中，只限于可用上述低能量等离子体照射，但对可能使用的等离子体没有特别的限制。从容易得到实质上热预算减少的固化膜的观点来看，优选使用电子温度比较低，而且使用高密度的等离子体。通过形成实质上热聚集减少的固化膜，可以抑制膜的剥离和Cu等向绝缘膜的渗出，因此可以形成高品质的绝缘膜。特别是在400℃以下的温度下，对固化性材料进行低能量等离子体处理的情况下，可以得到损坏少的绝缘膜。
(优良的等离子体)
可以在本发明中使用的等离子体的特性如下。
电子温度：1eV-2eV
密度：1E12-1E13
等离子体密度的均匀性：±5％以下。
(平面天线部件)
在本发明的绝缘膜形成方法中，优选通过具有多个槽的平面天线部件，照射微波，形成电子温度低，而且密度高的等离子体。在本发明中，在利用具有这种优良特性的等离子体形成绝缘膜的情况下，可以得到等离子体损坏特别小，而且在低温下，反应性高的过程。在本发明中，还可通过平面天线部件(与使用目前的等离子体的情况比较)，照射微波，而容易形成优良的绝缘膜。
(等离子体照射装置的一个实施例)
以下，参照附图来说明作为等离子体照射装置可使用的例举的微波等离子体装置100。在各个图中，利用相同的符号表示相同的部件。目前的微波的频率为1～100GHz，但本发明的微波不是仅限于此，大概为50MHz～100GHz。
图1为微波等离子体装置100的概略的方框图。本实施例的微波等离子体装置100与微波源10、反应气体供给喷嘴50和真空泵60连接；具有：天线容纳部件20、第一温度控制装置30、处理室40和第二温度控制装置70。
微波源10例如由磁控管构成，可发出通常的2.45GHz的微波(例如5kW)。以后，利用图中没有示出的模式变换器，将微波的传送形态变换为TM、TE或TEM模式等。另外，在图1中省略了吸收产生的微波向磁控管返回的反射波的绝缘体，用于与负载匹配的EH调谐器或短线调谐器。
在天线容纳部件20中放置波长缩短部件22，槽电极24与波长缩短部件22接触，作为天线容纳部件20的底板。另外，在天线容纳部件20中使用热传导率高的材料(例如铝)，如后所述，该材料与温度调节板32接触。因此，可将天线容纳部件20的温度设定为与温度调节板32的温度大致相同的温度。
为了缩短微波的波长，在波长缩短部件22中，选择具有给定的介电常数，同时热传导率高的给定材料。为了使导入处理室40中的等离子体密度均匀，必需在后述的槽电极24上作出多个隙缝25。波长缩短部件22具有可在槽电极24上作出多个隙缝25的功能。作为波长缩短部件22，可以使用例如氧化铝类陶瓷、SiN、AlN。例如，AlN的比介电常数εt约为9，波长缩短率 n = 1 / ( &epsiv;t ) 1 2 = 0.33 。这样，通过波长缩短部件22的微波的速度为0.33倍，波长也为0.33倍，可以缩短后述的槽电极24的隙缝25的间隔，可以作出更多的隙缝25。
槽电极24螺丝固定在波长缩短部件22上，例如由直径为50cm、厚度在1mm以下的圆筒形铜板构成。如图2所示，槽电极24从中心少许向外侧例如，离开数cm的位置开始，依次向着周边缘呈涡卷状作出多个隙缝25。
在图2中，隙缝25涡卷二次。在本实施例中，通过如上所述地配置以大略呈T字形地稍微隔开配置的一对隙缝25A和25B为一组的隙缝对，形成隙缝群。各个隙缝25A、25B的长度L1，设定为微波的管内波长λ的大约1/16-1/2的范围内，设定其宽度为1mm左右。隙缝涡卷的外轮和内轮的间隔L2可稍微调整设定为与管内波长λ大致相同的长度。即：隙缝的长度L1可在下式的范围内设定。
&lambda; 0 16 &times; 1 &epsiv; 1 &le; L 1 &le; &lambda; 0 2 &times; 1 &epsiv; 1 - - - - ( 1 )
式中εt一比介电常数。
这样，通过形成各个隙缝25A、25B，可以在处理室40内形成均匀的微波分布。宽度为数个mm左右的防止微波电力反射用反射元件26，在涡卷状隙缝的外侧且在圆盘状槽电极24的周边缘部，沿着该边缘形成(也可以省略)。这样，可提高槽电极24的天线效率。另外，本实施例的槽电极24的隙缝形式为简单的，也可以利用具有任意的隙缝形状(例如L字形等)的电极作为槽电极。
第一温度控制装置30与天线容纳部件20连接。第一温度控制装置30具有将由微波的热造成的天线容纳部件20及其附近的构成元件的温度变化控制在给定范围的功能。如图3所示，第一温度控制30具有温度调节板32、固定部件34、温度传感器36和加热器装置38；可从水道等的水源39供给冷却水。从容易控制的观点来看，优选从水源39供给的冷却水的温度为恒温。温度调节板32可选择不锈钢等热传导率好，流路33容易加工的材料。流路33是纵横地贯通矩形的温度调节板32，通过将螺钉等固定部件34拧入通孔中形成的。当然不限于图3，温度调节板32和流路33可以分别具有任意形状。可使用冷却水，而使用其他种类的冷却介质(乙醇、热传导液(galden)、氟等)也可以。
温度传感器36可以使用PTC热敏电阻、红外线传感器等众所周知的传感器。另外，热电偶也是温度传感器36可以使用的，优选不受微波的影响。温度传感器36可以与流路33连接，也可以不与流路33连接。温度传感器36可以测定天线容纳部件20、波长缩短部件22和或槽电极24的温度。
加热器装置38由卷绕在与温度调节板32的流路33连接的水道管周围的加热器线构成。控制在加热器线中流动的电流大小，可以调节在温度调节板32的流路33中流动的水温。由于温度调节板32的热传导率高，因此可以控制成与在流路33中流动的水的水温大致相同的温度。
温度调节板32与天线容纳部件20接触，因此，天线容纳部件20和波长缩短部件22的热传导率高。结果，通过控制温度调节板32的温度，可以控制波长缩短部件22和槽电极24的温度。
如果没有温度调节板32等，则通过长时间将微波源10的电力(例如5kW)加在波长缩短部件22和槽电极24上，则由于在波长缩短部件22和槽电极24中的电力损失，会使电极本身的温度升高。结果，波长缩短部件22和槽电极24热膨胀而变形。
例如，槽电极24由于热膨胀其最优的隙缝长度变化，在后述的处理室40内的全体等离子体密度降低，部分地等离子体密度集中。如果整体的等离子体密度降低，则半导体晶片W的处理速度变化。结果，对等离子体处理进行时间上管理，如果经过给定时间(例如2分钟)，停止处理，从处理室40中取出半导体晶片W时，如果整体的等离子体密度降低，则有时不能在半导体晶片W上形成所希望的处理(蚀刻深度和成膜厚度)。另外，如果等离子体密度部分地集中，则半导体晶片W的处理也部分地变化。这样，如果槽电极24由于温度变化造成变形，则等离子体处理的品质降低。
如果没有温度调节板32，则因为波长缩短部件22和槽电极24的材质不同，而且两者用螺钉拧紧，槽电极24弯曲。在这种情况下，等离子体处理的品质同样降低。
另一方面，如果温度一定，即使在高温下配置，槽电极24也不会变形。另外，由于在等离子体CVD装置中，如果水分以液状或雾状存在处理室40中，则杂质混入半导体晶片W的膜中，所以必需尽可能提高温度。另外，考虑密封处理室40和后述的介电质28之间的O形圈90等部件具有80-100℃的耐热性，则控制温度调节板32(即槽电极24)，使其控制为在以70℃为基准的±5℃左右。根据要求的处理和构成部件的耐热性等，可以任意设定70℃等的设定温度和±5℃的容许温度范围。
在这种情况下，第一温度控制装置30得到温度传感器36的温度信息，控制供给加热器装置38的电流(例如，使用可变电阻等)，使温度调节板32的温度为70℃±5℃。槽电极24设定成以在70℃下使用为前提，即放置在70℃的气氛下时，具有最优的隙缝长度。在温度传感器36配置在温度调节板32上的情况下，因为从温度调节板32至槽电极24或与此相反的传热需要时间，因此可使容许范围为70℃±10℃等设定更宽的允许范围。
因为最初放置在室温下的温度调节板32的温度比70℃低，因此最初第一温度控制装置30驱动加热器装置38，使水温达到70℃左右，再供给温度调节板32。在微波热使温度上升达到70℃附近前，水也可以不流入温度调节板32中。因此，图3所示的温度控制机构，也可以包含调节从水源39来的水量的质量流量控制器和开闭阀。当温度调节板32的温度超过75℃时，可以从水源39供给15℃左右的水，开始冷却温度调节板32，以后，当温度传感器36显示65℃时，驱动加热器装置38，将温度调节板32的温度控制成70℃±5℃。第一温度控制装置30可采用通过利用上述质量流量控制器和开闭阀，从水源39供给15℃的水，开始冷却温度调节板32，以后，当温度传感器36显示70℃时，停止水的供给等各种控制方法。
这样，第一温度控制装置30在进行温度控制，使波长缩短部件22和槽电极24在以给定的设定温度为中心的给定的容许温度范围内这点上，与不设定这些而单纯冷却的特开平3-191073号所述的冷却装置不同。这样，可以维持处理室40的处理品质。例如，在槽电极24设计成放置在70℃的气氛下时而具有最优的隙缝长度时，单纯将该电极冷却至15℃左右来得到最优的处理环境，没有意义。
另外，通过控制在温度调节板32中流动的水的温度，第一温度控制装置30可以同时控制波长缩短部件22和槽电极24的温度。温度调节板32，天线容纳部件20和波长缩短部件22都用热传导率高的材料制造。采用这样的结构，可以利用一个装置控制三个温度，不需要多个装置，因此可以防止装置整体尺寸增大和成本提高。另外，温度调节板32只是温调装置的一个简单例子，也可以利用冷却风扇等其他冷却装置。
其次，参照图4说明第三温度控制装置95。图4为用于说明第三温度控制装置95的部分放大截面图。第三温度控制装置95利用冷却水或冷却介质等，控制介电质28周边的温度。第三温度控制装置95，如第一温度控制装置那样，同样利用温度传感器和加热器装置构成，因此省略其详细说明。
在本实施例中，温度调节板32和天线容纳部件20为分开的部件，但天线容纳部件20中也可带有温度调节板32的功能。例如，通过在天线容纳部件20的上面和/或侧面形成流路32，可以直接冷却天线容纳部件20。又如图5所示，如果在天线容纳部件20的侧面上形成具有与流路33类似的流路99的温度调节板98，则也可以同时冷却波长缩短部件22和槽电极24。图5为表示图1所示的微波等离子体装置100的温度调节板32的变形例的部分放大截面图。在槽电极24的周围设置温度调节板或不妨碍隙缝25的配置地在槽电极24本身上作出流路也可以。
介电质28配置在槽电极24和处理室40之间。槽电极24和介电质28可制用焊料强固而紧密地面接合。在烧成的陶瓷制的介电质28的背面，利用丝网印刷等装置将铜薄膜布图形成为包含隙缝的槽电极24的形状，也可以如烧制铜薄膜那样形成铜箔的槽电极24。介电质28和处理室40利用O型圈90接合。在设置将介电质28的周边温度调整至80-100℃的第三温度控制装置95的情况下，可如图4所示那样构成。第三温度控制装置95，与温度调节板32同样，具有包围介电质28的流路96。这样，由于第三温度控制装置设在O型圈90附近，在调整介电质28和槽电极24的温度时，可以有效地调整O型圈90的温度。介电质28由氮化铝(AlN)等制成，可以防止在将处于减压或真空环境中的处理室40的压力加在槽电极24上，槽电极24变形，槽电极24在处理室40中剥离喷溅，产生铜污染。如有必要，可用热传导率低的材质制造介电质28，以防止槽电极24受到由处理室40的温度造成的影响。
与波长缩短部件22同样，介电质28也可由热传导度高的材质(例如AlN)制成。在这种情况下，通过控制介电质28的温度，可以控制槽电极24的温度，还可以通过槽电极24，控制波长缩短部件22的温度。在这种情况下，可在介电体28的内部不妨碍微波导入处理室40地形成该流路。上述温度控制也可以任意组合。
处理室40的侧壁、底部由铝等导体制成，整体作成筒状，内部由后述的真空泵60维持为给定的减压或真空密闭空间。热板42及放置在其上面的作为被处理体的半导体晶片W放置在处理室40内。在图1中，为了方便，省略了固定半导体晶片W的静电夹头和夹紧机构等。
热板42结构与加热器38相同，可进行半导体晶片W的温度控制。在等离子体CVD处理中，热板42将半导体晶片W加热至例举的大约450℃。另外，在等离子体蚀刻处理中，热板42将半导体晶片W加热至例如80℃以下。基于热板42的这些加热温度因工艺不同而不同。无论那种情况，热板42加热半导体晶片W，使作为杂质的水分不附着或混入半导体晶片W中。第二温度控制装置70，根据测定热板42的温度的温度传感器72所测定的温度，可以控制在热板42中流动的加热用电流的大小。
在处理室40的侧壁上安装着用于导入反应气体的石英管制的气体供给喷嘴50。该喷嘴50通过质量流量控制器54和开闭阀56，利用气体供给路52，与反应气体源58连接。例如，在堆积氮化硅膜的情况下，可选择在作为反应气体的给定混合气体(即在氖、氙、氩、氦、氡、氪的任何一种中加入N2和H2)中混合NH3或SiH4气体等。
真空泵60可将处理室40的压力抽真空至给定的压力(例如0.1～几十mTorr)。在图1中，省略了排气系统的详细结构。
(等离子体处理装置的动作)
其次，说明以上结构的本实施例的微波等离子体的本处理装置100的动作。首先，通过设在通常的处理室40的侧壁上的图中没有示出的闸阀，利用输送臂将半导体晶片W送入处理室40中。以后，通过使图中没有示出的提升销上下运动，将半导体晶片W放置在给定的放置面上。
其次，将处理室40内部维持在给定的压力例如50mTorr下，利用喷嘴50，从例如混合了氩和氮的混合气体的一个以上的反应气体源58，通过质量流量控制器54和开闭阀56进行流量控制并导入处理室40中。
利用第二温度控制装置70和热板42调整处理室40的温度为70℃左右。另外，第一温度控制装置30控制加热器装置38，使温度调节板32的温度为70℃左右。这样，通过温度调节板32，将波长缩短部件22和槽电极24的温度维持在70℃左右。设计槽电极24，使它在70℃下具有最优的隙缝长度。另外，已经知道使槽电极24的±5℃温度误差设定为容许范围。当产生等离子体时，由于槽电极通过利用等离子体的热加热，所以在槽温度在给定温度以下时，按照供给微波的方式以抑制等离子体产生时的热从而也可以对温度加以控制。
另一方面，通过图中没有示出的矩形导波管或同轴导波管等在例如TEM模式下，将从微波源10发出的微波导入天线容纳部件20内的波长缩短部件22中。通过了波长缩短部件22的微波的波长缩短，入射在槽电极24上，通过介电体28，从隙缝25导入处理室40中。由于控制波长缩短部件22和槽电极24的温度，因此没有热膨胀等引起的变形，槽电极24可以维持最优的隙缝长度。这样，微波可以均匀(即没有局部集中)而且作为整体，以所希望的密度(即没有密度减小)导入处理室40中。
通过继续使用，如果温度调节板32的温度从75℃上升，第一温度控制装置30通过从水源39将15℃左右的冷却水导入温度调节板32中，控制温度调节板的温度在75℃以内。同样，如果在处理开始时或过分冷却温度调节板32的温度在65℃以下，则第一温度控制装置30控制加热器装置38，使从水源39导入温度调节板32中的水温升高，可使温度调节板32的温度在65℃以上。
另一方面，如果温度传感器72检测由于温度调节板32过分冷却。使处理室40的温度在给定温度以下，则为了防止水分作为杂质，附着并混入晶片W中，第二温度控制装置70控制热板42，可以控制处理室40的温度。
然后，微波使反应气体成为等离子体，对配置在电子器件用基片上的固化性材料含有膜进行低能量的等离子体照射，使该固化性材料含有膜固化。固化处理例如只进行预先设定的给定时间，然后，从图中没有示出的闸阀，将半导体晶片W送出至处理室40外面。由于所希望密度的微波均匀地供给处理室40，因此可以均匀地在晶片W上形成所希望厚度的膜。另外，由于将处理室40的温度维持为水分等不混入晶片W中的温度，可以维持所希望的成膜品质。
以上说明了本发明的可以使用的装置的优选实施例，但在本发明的技术的范围内，可作各种变形和改变。例如，由于本发明的微波等离子体处理装置100不妨碍利用电子回旋共振，因此可以具有产生给定磁场的线圈等。另外，本实施例的微波等离子体处理装置100是作为等离子体CVD装置说明的，但该微波等离子体处理装置100也可以在蚀刻半导体晶片W、清洗该晶片的情况下使用。另外，本发明处理的被处理体不仅限于半导体晶片，也可是包含LCD等的被处理体。
产业上利用的可能性
如上所述，采用本发明可提供一种可以防止加上过度的热作用，同时得到良好质量的绝缘膜的绝缘膜形成方法。

Claims (9)

1.一种绝缘膜形成方法，其特征为，
对在电子器件用的基片上所配置的有机固化性材料含有膜，照射基于通过具有多个槽的平面天线部件的微波照射的能量的等离子体，使该固化性材料含有膜固化，得到介电常数在3以下的绝缘膜，
所述平面天线部件通过温度调节部件控制在70±10℃。
2.如权利要求1所述的绝缘膜形成方法，其特征为，
有机固化性材料含有膜是通过将具有流动性的该材料的溶液或分散液，涂布在所述电子器件用的基片上而配置的。
3.如权利要求2所述的绝缘膜形成方法，其特征为，
有机固化性材料含有膜是利用旋转涂层法配置在所述电子器件用的基片上的。
4.如权利要求1所述的绝缘膜形成方法，其特征为，
通过所述固化形成的绝缘膜为层间绝缘膜。
5.如权利要求1所述的绝缘膜形成方法，其特征为，
将所述等离子体，在300～400℃的温度下照射固化性材料含有膜。
6.一种处理装置，其特征为，至少具有：
载置被处理体用的载置部件；具有相对与所述载置部件而对向配置的电介质的处理室；
配置在所述电介质上、具有槽的槽电极；
配置在所述槽电极上、对微波缩短波长的波长缩短部件；
收容所述波长缩短部件用的天线收容部件；和
控制所述天线收容部件、波长缩短部件和槽电极的温度的温度调节部件。
7.如权利要求6所述的处理装置，其特征在于，
所述被处理体被等离子体处理。
8.如权利要求6或7所述的处理装置，其特征在于，
具有用于控制所述温度调节部件的温度的温度控制装置。
9.如权利要求6所述的处理装置，其特征在于，
可将被处理体的温度控制在300～400℃的温度范围内。
CNB038124831A 2002-07-30 2003-07-30 绝缘膜的形成方法 Expired - Fee Related CN100382251C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP221585/2002 2002-07-30
JP2002221585 2002-07-30

Publications (2)

Publication Number Publication Date
CN1692478A CN1692478A (zh) 2005-11-02
CN100382251C true CN100382251C (zh) 2008-04-16

Family

ID=31184867

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038124831A Expired - Fee Related CN100382251C (zh) 2002-07-30 2003-07-30 绝缘膜的形成方法

Country Status (5)

Country Link
JP (1) JP4580235B2 (zh)
KR (1) KR100701359B1 (zh)
CN (1) CN100382251C (zh)
AU (1) AU2003252352A1 (zh)
WO (1) WO2004012252A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183541B (zh) * 2013-05-22 2017-03-01 中芯国际集成电路制造(上海)有限公司 修复介质k值的方法
CN105499069B (zh) * 2014-10-10 2019-03-08 住友重机械工业株式会社 膜形成装置及膜形成方法
JP6698560B2 (ja) 2017-02-01 2020-05-27 東京エレクトロン株式会社 マイクロ波プラズマ源、マイクロ波プラズマ処理装置、およびプラズマ処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035183A1 (en) * 1998-09-25 2000-09-13 Catalysts & Chemicals Industries Co., Ltd. Coating fluid for forming low-permittivity silica-based coating film and substrate with low-permittivity coating film
WO2001070628A2 (en) * 2000-03-20 2001-09-27 Dow Corning Corporation Plasma processing for porous silica thin film
US6399520B1 (en) * 1999-03-10 2002-06-04 Tokyo Electron Limited Semiconductor manufacturing method and semiconductor manufacturing apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103333A (en) * 1980-12-18 1982-06-26 Toshiba Corp Manufacture of semiconductor device
KR0138853B1 (ko) * 1994-11-03 1998-06-01 양승택 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
JP3485425B2 (ja) * 1996-11-18 2004-01-13 富士通株式会社 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置
JP3566046B2 (ja) * 1997-10-02 2004-09-15 アルプス電気株式会社 プラズマ処理装置およびスパッタ装置
TW439197B (en) * 1997-10-31 2001-06-07 Dow Corning Electronic coating having low dielectric constant
JP4222707B2 (ja) * 2000-03-24 2009-02-12 東京エレクトロン株式会社 プラズマ処理装置及び方法、ガス供給リング及び誘電体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035183A1 (en) * 1998-09-25 2000-09-13 Catalysts & Chemicals Industries Co., Ltd. Coating fluid for forming low-permittivity silica-based coating film and substrate with low-permittivity coating film
US6399520B1 (en) * 1999-03-10 2002-06-04 Tokyo Electron Limited Semiconductor manufacturing method and semiconductor manufacturing apparatus
WO2001070628A2 (en) * 2000-03-20 2001-09-27 Dow Corning Corporation Plasma processing for porous silica thin film

Also Published As

Publication number Publication date
AU2003252352A1 (en) 2004-02-16
JP4580235B2 (ja) 2010-11-10
CN1692478A (zh) 2005-11-02
WO2004012252A1 (ja) 2004-02-05
JPWO2004012252A1 (ja) 2006-01-05
KR20050026018A (ko) 2005-03-14
KR100701359B1 (ko) 2007-03-28

Similar Documents

Publication Publication Date Title
KR101243632B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
TWI269351B (en) Method and system for temperature control of a substrate
CN101023505B (zh) 表面波等离子体处理系统和使用方法
US20060099799A1 (en) Plasma processing method and film forming method
KR20130075766A (ko) 금속 인터커넥트용의 절연 스택을 선택적으로 에칭하는 방법
TW200426940A (en) Processing system and method for chemically treating a substrate
US6736930B1 (en) Microwave plasma processing apparatus for controlling a temperature of a wavelength reducing member
US10290553B2 (en) System and method of determining process completion of post heat treatment of a dry etch process
JP2013529858A (ja) シリコン凹部低減のためのエッチングプロセス
KR20180091728A (ko) 그래핀층의 평탄화 방법
CN100382251C (zh) 绝缘膜的形成方法
KR20010021449A (ko) 질화 규소계 막의 성막 방법
JP2002231637A (ja) プラズマ処理装置
KR0156487B1 (ko) 미세 구리 전도체 패턴을 형성하는 방법
US7569497B2 (en) Method and apparatus for forming insulating layer
WO2005004223A1 (ja) 半導体装置の低誘電率絶縁膜形成方法，その方法を用いた半導体装置および低誘電率絶縁膜形成装置
WO2004017396A1 (ja) 半導体基体上の絶縁膜を形成する方法
US7517814B2 (en) Method and system for forming an oxynitride layer by performing oxidation and nitridation concurrently
TW201939580A (zh) 藉由多色圖案化技術的線切方法
US20180226261A1 (en) Method of anisotropically etching graphene
JP2000058538A (ja) 半導体装置の層間絶縁膜の形成方法
JP2019102508A (ja) ボロン系膜の形成方法および形成装置
JP2006054206A (ja) プラズマ処理装置およびプラズマ処理方法
KR20180101598A (ko) 건식 에칭 공정의 사후 열처리의 공정 완료를 결정하는 시스템 및 방법
JP2000277495A (ja) マイクロ波プラズマ処理装置及び方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416

Termination date: 20140730

EXPY Termination of patent right or utility model