KR20180091728A - 그래핀층의 평탄화 방법 - Google Patents

그래핀층의 평탄화 방법 Download PDF

Info

Publication number
KR20180091728A
KR20180091728A KR1020180012835A KR20180012835A KR20180091728A KR 20180091728 A KR20180091728 A KR 20180091728A KR 1020180012835 A KR1020180012835 A KR 1020180012835A KR 20180012835 A KR20180012835 A KR 20180012835A KR 20180091728 A KR20180091728 A KR 20180091728A
Authority
KR
South Korea
Prior art keywords
graphene
graphene layer
plasma
etching
microwave
Prior art date
Application number
KR1020180012835A
Other languages
English (en)
Inventor
료타 이후쿠
히사시 히구치
다카시 마츠모토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180091728A publication Critical patent/KR20180091728A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/042—Changing their shape, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

[과제] 기판 상에 형성된 그래핀층의 표면의 요철을 해소해서 그래핀층의 표면을 평탄화할 수 있는 기술을 제공한다.
[해결 수단] 기판 상에 형성된 그래핀층의 표면의 요철을 평탄화하는 그래핀층의 평탄화 방법은, 그래핀층의 표면의 볼록부를 구성하고 있는 그래핀을, 그의 에지 부분에서부터 플라스마 에칭에 의해 면내 방향으로 이방성 에칭해서 제거하여, 그래핀층을 평탄화한다.

Description

그래핀층의 평탄화 방법{METHOD FOR PLANARIZING GRAPHENE LAYER}
본 발명은 그래핀층의 평탄화 방법에 관한 것이다.
그래핀은, 탄소 원자의 공유 결합(sp2 결합)에 의해 육원환 구조의 집합체로서 구성된 것이며, 이동도가 200000cm2/Vs 이상으로 실리콘(Si)의 100배 이상, 전류 밀도가 109A/cm2로 Cu의 1000배 이상이며, 열전도도가 다이아몬드 이상, 파괴 강도, 영률이 가장 큰 등, 탄소의 공유 결합으로 구성되는 육원환 구조에서 유래되는 특이한 전자·열·기계 특성을 갖고 있다.
특히, 그 특이한 전자 특성에 의해, 그래핀은 새로운 전자 디바이스 재료, 예를 들어 트랜지스터 채널이나 센싱 소자의 재료로서 기대되고 있다.
그래핀을 전자 디바이스에 적용하는 경우에는, 기판 상에 그래핀을 성막하는 기술이 필요하며, 예를 들어 특허문헌 1에는, 탄화수소계 가스를 사용해서 플라스마 CVD에 의해 기판 상에 그래핀을 성막하는 방법이 개시되어 있다.
단층의 그래핀은, 이차원 결정이며, 또한 면내 이방성을 갖고 있고, 에지 구조를 제어함으로써, 그의 특성을 제어하는 것이 가능하게 되므로, CVD 등에 의해 성막한 그래핀층에 대하여, 유도 결합 리모트 프라즈마 시스템에 의해 생성한 수소 플라스마에 의해 이방성 에칭을 행하고, 에지 구조를 제어함으로써 원하는 특성의 전자 디바이스를 제조하는 기술이 제안되어 있다(비특허문헌 1).
CVD 등으로 그래핀층을 성막했을 때는 이차원 결정인 단층의 그래핀(그래핀 시트) 또는 그것이 다층 적층된 상태로 되는데, 원자 레벨의 요철, 즉 그래핀 시트의 층수의 변동이 발생하는 경우가 많다. 그래핀에 의해 전자 디바이스를 제조하는 경우에는, 이러한 그래핀 시트의 층수의 변동에 의한 원자 레벨의 요철마저도, 그래핀 자신의 물성이나 가공 특성에 변동을 발생시켜, 디바이스 특성, 예를 들어 트랜지스터의 역치가 변동되어버려, 수율의 저하의 원인이 된다. 이 때문에, 그래핀을 전자 디바이스에 적용하는 경우에는, 그래핀층의 이러한 원자 레벨의 요철을 해소하기 위한 평탄화 기술은 매우 중요하다.
반도체 프로세스에서의 평탄화 기술로서는 CMP가 널리 사용되고 있지만, CMP는 기계적인 연마를 베이스로 하는 기술이므로, 원자 레벨로의 평탄화는 곤란해서, 그래핀층의 평탄화에 적용된 보고는 이루어져 있지 않다.
한편, 평탄화를 목적으로 한 것은 아니지만, 특허문헌 2에는, 반응성 물질을 자외선 조사 하에서 그래핀과 반응시켜, 표면으로부터 원자 1층씩 제거하는 기술이 제안되어 있다.
일본 특허 공개 제2014-231455호 공보 국제 공개 제2010/122635호
Rong Yang et al., "An Anisotropic Etching Effect in the Graphene Basal Plane", Advanced Materials, 22(2010)
특허문헌 2는 원자 1층씩 제거함으로써 그래핀의 층수를 제어하는 것인데, 원자 레벨의 요철이 존재하는 경우의 평탄화에 적용해도, 전체로 1층씩 제거되기 때문에, 원리적으로 그래핀의 층수의 변동에 의한 요철은 해소되지 않아, 그래핀층의 평탄화를 달성하는 것은 곤란하다.
따라서, 본 발명은, 기판 상에 형성된 그래핀층의 표면의 요철을 해소해서 그래핀층의 표면을 평탄화할 수 있는 기술을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명은 기판 상에 형성된 그래핀층의 표면의 요철을 평탄화하는 그래핀층의 평탄화 방법이며, 상기 그래핀층의 표면의 볼록부를 구성하고 있는 그래핀을, 그의 에지 부분에서부터 플라스마 에칭에 의해 면내 방향으로 이방성 에칭해서 제거하여, 상기 그래핀층을 평탄화하는 그래핀층의 평탄화 방법을 제공한다.
본 발명에서, 상기 플라스마 에칭은, 수소 플라스마에 의한 에칭인 것이 바람직하다.
상기 플라스마 에칭은, 마이크로파 플라스마에 의해 행하여질 수 있고, 상기 그래핀을 기판 상에 형성한 피처리체를 처리 용기 내에 수용한 상태에서, 상기 처리 용기 내에 처리 가스를 공급함과 함께, 상기 처리 용기 내에 마이크로파를 방사함으로써, 상기 처리 용기 내에 마이크로파 플라스마를 생성하도록 할 수 있다. 이 경우에, 상기 마이크로파를, 마이크로파 발생부로부터 평면 슬롯 안테나에 유도하여, 상기 평면 슬롯 안테나에 형성된 소정 패턴의 슬롯으로부터 상기 처리 용기 내에 방사하는 것으로 하는 것이 바람직하다. 상기 평면 슬롯 안테나로서, 래디얼 라인 슬롯이 형성되어 있는 것을 사용할 수 있다.
상기 플라스마 에칭이 수소 플라스마에 의한 에칭인 경우, 상기 처리 가스로서, 수소 가스만, 또는 수소 가스와 희가스를 포함하는 것을 사용할 수 있다.
상기 플라스마 에칭에 의한 상기 그래핀층의 평탄화 처리에 앞서, 수소 가스를 포함하는 처리 가스에 의해 상기 그래핀의 표면 처리를 행해도 된다. 이 경우의 온도는, 300 내지 600℃의 범위인 것이 바람직하다.
본 발명에 따르면, 그래핀층의 표면의 볼록부를 구성하고 있는 그래핀을, 그의 에지 부분에서부터 플라스마 에칭에 의해 면내 방향으로 이방성 에칭해서 제거하므로, 그래핀층의 표면의 요철을 원자 레벨로 평탄화할 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 그래핀층의 평탄화 방법을 모식적으로 도시하는 공정 단면도이다.
도 2는 본 발명에 따른 그래핀층의 평탄화 방법에 적합한 장치의 일례인 마이크로파 플라스마 처리 장치를 도시하는 단면도이다.
도 3은 도 2의 마이크로파 플라스마 장치를 사용해서 생성한 수소 플라스마에 의해 그래핀층을 시간을 바꾸어서 에칭한 실험예에서의 AFM에 의한 토포그라피 화상 및 그 일부의 높이를 도시하는 도면이다.
도 4는 도 2의 마이크로파 플라스마 장치를 사용해서 생성한 수소 플라스마에 의해 시간을 변화시켜서 그래핀을 에칭한 실험예에서의 에칭 시간과 에칭 길이와의 관계를 도시하는 도면이다.
도 5는 도 2의 마이크로파 플라스마 장치를 사용해서 생성한 수소 플라스마에 의해 시간을 변화시켜서 그래핀을 에칭한 실험예에서의 에칭 시간과 에칭 속도와의 관계를 도시하는 도면이다.
도 6은 도 3의 에칭 시간을 변화시킨 AFM상을 2치화한 화상 및 그것들의 볼록부비(볼록부 면적/전체 면적)를 도시하는 도면이다.
도 7은 도 6의 결과에 기초하는, 에칭 시간과 볼록부비와의 관계를 나타내는 그래프이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 구체적으로 설명한다.
<그래핀층의 생성>
먼저, 그래핀층의 평탄화의 전제가 되는 그래핀층의 생성에 대해서 간단하게 설명한다.
상술한 바와 같이, 그래핀은, 이차원 결정인데, 전자 디바이스에 적용하는 경우에는, 기판 상에 단층의 그래핀(그래핀 시트)을 단층인 채로, 또는 다수 적층한 상태의 그래핀층을 생성한다. 이때의 그래핀층의 생성은, 예를 들어 탄화수소계 가스를 사용한 플라스마 CVD에 의해 행할 수 있다. 이때, 기판은 특별히 한정되지 않고, 금속, 반도체, 절연체 중 어느 것이어도 되고, 결정체이어도 비정질체이어도 된다. 예를 들어, 반도체 Si 상에 SiO2막을 형성한 것을 적합하게 사용할 수 있다.
기판 상에 플라스마 CVD 등에 의해 그래핀층을 형성했을 때는, 매크로적으로는 균일한 두께를 갖고 있어도, 표면에 원자 레벨의 요철, 즉 그래핀 시트의 층수의 변동이 발생하는 경우가 많다.
그래핀에 의해 전자 디바이스를 제조하는 경우에는, 이렇게 형성된 그래핀층에 대하여, 예를 들어 비특허문헌 1에 기재된 바와 같은 수소 플라스마에 의한 이방성 에칭을 행해서 그래핀 단부 구조를 제어하는 방법을 사용할 수 있는데, 전자 디바이스를 제조하는 경우에는, 이러한 그래핀 시트의 층수의 변동에 의한 원자 레벨의 요철마저도, 그래핀 자신의 물성이나 가공 특성에 변동을 발생시켜, 디바이스 특성, 예를 들어 트랜지스터의 역치가 변동되어버려, 수율의 저하의 원인이 된다. 그래서, 그래핀 시트의 층수의 변동에 의한 원자 레벨의 요철을 해소하기 위해서, 이하와 같이 그래핀을 평탄화한다.
<그래핀층의 평탄화 방법>
이어서, 본 발명의 일 실시 형태에 관한 그래핀층의 평탄화 방법에 대해서 설명한다.
도 1은, 본 발명의 일 실시 형태에 관한 그래핀층의 평탄화 방법을 모식적으로 도시하는 공정 단면도이다.
도 1의 (a)는, 기판(1) 상에 예를 들어 탄화수소 가스를 사용한 플라스마 CVD에 의해, 이차원 결정인 그래핀 시트(2)를 단층인 채로, 또는 다층 적층한 상태의 그래핀층(3)이 형성된 피처리체(5)를 나타내고, 그래핀 시트(2)의 층수의 변동이 발생한 것을 나타내고 있다. 여기에서는 모식적으로 도시하기 위해서, 그래핀 시트(2)의 층수의 변동에 의해 그래핀층(3)의 표면에 볼록 형상부(4)가 형성되어 있는 것을 나타내고 있지만, 실제로는 그래핀 시트(2)는 원자층이며, 그래핀 시트(2)의 층수의 변동에 의한 마이크로적인 원자 레벨의 요철이 그래핀층(3)의 표면에 다수 존재하고 있다.
이와 같이, 그래핀층(3)에 그래핀 시트(2)의 층수의 변동이 존재하고 있는 경우에는, 볼록부(4)를 구성하는 그래핀 시트(2)에는 반드시 에지 부분이 존재하고 있다.
그래서, 본 실시 형태에서는, 플라스마 에칭을 이용하여, 도 1의 (b)에 도시한 바와 같이, 그래핀층(3)의 표면의 볼록부(4)를 구성하는 그래핀 시트(2)의 에지 부분을 기점으로 한 면내 방향으로 지향성이 높은 이방성 에칭을 행하여, 볼록부(4)를 구성하는 그래핀 시트(2)를 제거해 나간다. 즉, 그래핀은 이차원 결정이기 때문에, 에칭은 거의 면내 방향으로만 진행되고, 매우 높은 애스펙트비(2000 이상)로 면내 방향으로 에칭된다. 따라서, 층수가 변동되어 볼록부를 구성하고 있는 그래핀 시트만이 에칭되고, 그 하방에 연속하는 그래핀 시트는 에칭되지 않으므로, 원자층 레벨로 평탄한 표면이 형성되어 간다.
이러한 에칭이 진행되어 감으로써, 최종적으로는, 도 1의 (c)에 도시한 바와 같이, 볼록부(4)가 모두 제거되어, 그래핀층(3)의 표면은, 원자 레벨의 요철이 없는 상태로 평탄화된다.
이때의 플라스마 에칭은 면내 방향으로 이방성 에칭을 할 수 있으면 특별히 한정되지 않지만, 수소 플라스마를 사용하는 것이 바람직하다. 수소 플라스마를 사용함으로써, 그 안의 주로 수소 라디칼에 의해 에칭이 행하여지므로, 요철을 구성하고 있는 그래핀 시트의 하방에 연속하는 그래핀 시트로의 대미지를 매우 작은 것으로 할 수 있다.
또한, 플라스마 에칭의 방법도 특별히 한정되지 않고, 예를 들어, 비특허문헌 1에 기재된 바와 같은 유도 결합 리모트 플라스마를 사용할 수 있지만, 에칭 속도를 높여서 효율적으로 평탄화 처리를 행하는 관점에서는, 마이크로파 플라스마를 사용하는 것이 바람직하다. 마이크로파 플라스마는, 저전자 온도이면서 또한 고밀도의 플라스마이며, 라디칼 밀도를 매우 높게 할 수 있으므로, 높은 에칭 속도로 에칭을 행할 수 있는 것으로 추측된다. 예를 들어, 유도 결합 플라스마에 의한 수소 플라스마 에칭의 경우에는, 비특허문헌 1에 기재되어 있는 바와 같이 에칭 속도는 6nm/min 정도가 최대인 것에 반해, 마이크로파 플라스마에 의한 수소 플라스마 에칭의 경우에는, 50nm/min 이상, 장치 구성이나 조건을 적절하게 선택하면 더욱 높은 에칭 속도가 얻어진다.
또한, 마이크로파 플라스마는, 저전자 온도이므로 대미지가 적은 플라스마 처리를 행할 수 있다.
마이크로파 플라스마를 생성하기 위한 장치에 대해서도, 특별히 한정되지 않지만, 도파로를 통해서 전파된 마이크로파를 평면 슬롯 안테나에 형성된 슬롯으로부터 방사하는 타입의 것이 바람직하다. 이에 의해, 제조 조건을 적절하게 선택함으로써, 에칭 속도를 더욱 높일 수 있다.
또한, 비특허문헌 1에는, 수소 플라스마에 의한 이방성 에칭이 기재되어 있지만, 비특허문헌 1의 이방성 에칭은, 그래핀의 특정한 결정면을 우선적으로 에칭하고, 그래핀의 단부 구조를 제어해서 소정의 특성을 갖는 전자 디바이스를 형성하기 위한 것으로, 본 발명과 같은 전자 디바이스를 형성하기 전에, 그래핀층의 표면을 원자 레벨로 평탄화하는 것과는 목적이 전혀 상이하다. 또한, 비특허문헌 1의 「이방성 에칭」은, 그래핀의 면내 방향의 특정한 결정면을 우선적으로 에칭하는 것을 의미하는 것에 반해, 본 발명에서의 「이방성 에칭」은, 면내 방향으로 선택성을 가지고 있으면 된다.
<평탄화를 위한 이방성 에칭에 적합한 장치의 일례>
이어서, 이러한 그래핀 표면의 평탄화를 위한 이방성 에칭에 적합한 장치의 일례에 대해서 설명한다.
도 2는, 그래핀의 이방성 에칭에 적합한 장치의 일례인 마이크로파 플라스마 처리 장치를 도시하는 단면도이다. 마이크로파 플라스마 처리 장치(100)는, 대략 원통형의 처리 용기(31)와, 그 안에 설치된 피처리체 적재용 적재대(32)와, 처리 용기(31)의 측벽에 설치된 처리 가스를 도입하는 가스 도입부(33)와, 처리 용기(31)의 상부의 개구부에 면하도록 설치되고, 마이크로파를 투과하는 슬롯(34a)이 형성된 평면 슬롯 안테나(34)와, 마이크로파를 발생시키는 마이크로파 발생부(35)와, 마이크로파 발생부(35)로부터 발생된 마이크로파를 평면 슬롯 안테나(34)에 유도하는 마이크로파 전송 기구(36)와, 평면 슬롯 안테나(34)의 하면에 설치된 유전체로 이루어지는 마이크로파 투과판(37)과, 배기부(46)를 갖고 있다.
평면 슬롯 안테나(34)의 위에는 수랭 구조의 실드 부재(38)가 설치되어 있고, 실드 부재(38)와 평면 슬롯 안테나(34)의 사이에는 유전체로 이루어지는 지파재(39)가 설치되어 있다.
평면 슬롯 안테나(34)는, 예를 들어 표면이 은 또는 금 도금된 동판 또는 알루미늄판으로 이루어지고, 마이크로파를 방사하기 위한 복수의 슬롯(34a)이 소정 패턴으로 관통하도록 형성된 구성으로 되어 있다. 슬롯(34a)의 패턴은, 마이크로파가 균등하게 방사되도록 적절히 설정된다. 적합한 패턴의 예로서는, T자 형상으로 배치된 2개의 슬롯(34a)을 한 쌍으로 해서 복수 쌍의 슬롯(34a)이 동심원 형상으로 배치되어 있는 래디얼 라인 슬롯을 들 수 있다. 슬롯(34a)의 길이나 배열 간격은, 마이크로파의 실효 파장(λg)에 따라서 적절히 결정된다. 또한, 슬롯(34a)은, 원 형상, 원호 형상 등의 다른 형상이어도 된다. 또한, 슬롯(34a)의 배치 형태는 특별히 한정되지 않고, 동심원 형상 이외에, 예를 들어 나선상, 방사상으로 배치할 수도 있다. 슬롯(34a)의 패턴은, 원하는 플라스마 밀도 분포가 얻어지는 마이크로파 방사 특성이 되도록 적절히 설정된다.
지파재(39)는, 평면 슬롯 안테나(34)의 상면에 설치되어 있다. 지파재(39)는, 진공보다도 큰 유전율을 갖는 유전체, 예를 들어 석영, 세라믹스(Al2O3), 폴리테트라플루오로에틸렌, 폴리이미드 등이 수지로 이루어진다. 지파재(39)는, 마이크로파의 파장을 진공 중보다 짧게 해서 평면 슬롯 안테나(34)를 작게 하는 기능을 갖고 있다.
마이크로파 투과판(37) 및 지파재(39)의 두께는, 지파재(39), 평면 슬롯 안테나(34), 마이크로파 투과판(37) 및 플라스마로 형성되는 등가 회로가 공진 조건을 충족하도록 조정된다. 지파재(39)의 두께를 조정함으로써, 마이크로파의 위상을 조정할 수 있고, 평면 슬롯 안테나(34)의 접합부가 정재파의 「배(최대 진폭점)」가 되도록 두께를 조정함으로써, 마이크로파의 반사가 극소화되고, 마이크로파의 방사 에너지가 최대가 된다. 또한, 지파재(39)와 마이크로파 투과판(37)을 동일한 재질로 함으로써, 마이크로파의 계면 반사를 방지할 수 있다.
가스 도입부(33)는, 플라스마 생성 가스 및 에칭 가스를 처리 용기(31) 내에 도입하기 위한 것이다. 여기에서는, 에칭 가스로서 H2 가스를 사용한다. 가스 도입부(33)에는, 가스 공급관(도시하지 않음)이 접속되어 있고, 가스 공급관에는 플라스마 생성 가스 및 H2 가스를 공급하는 가스 공급원(도시하지 않음)이 접속되어 있다. 그리고, 가스 공급원으로부터 가스 공급 배관을 통해서 이들 가스가 가스 도입부(33)에 공급되고, 가스 도입부(33)로부터 처리 용기(31) 내에 도입된다. 플라스마 생성 가스로서는, Ar, Kr, Xe, He 등의 희가스가 사용된다. 이 중에서는 특히 Ar 가스가 적합하다. 또한, 플라스마 생성 가스는 필수가 아니며, H2 가스만이어도 된다.
마이크로파 전송 기구(36)는, 마이크로파 발생부(35)로부터 마이크로파를 유도하는 수평 방향으로 신장되는 도파관(41)과, 평면 슬롯 안테나(34)로부터 상방으로 신장되는, 내도체(43) 및 외도체(44)로 이루어지는 동축 도파관(42)과, 도파관(41)과 동축 도파관(42)과의 사이에 설치된 모드 변환 기구(45)를 갖고 있다. 마이크로파 발생부(35)에서 발생한 마이크로파는, TE 모드에서 도파관(41)을 전파하고, 모드 변환 기구(45)에서 마이크로파의 진동 모드가 TE 모드에서 TEM 모드로 변환되어, 동축 도파관(42)을 통해서 지파재(39)에 유도되고, 지파재(39)로부터 평면 슬롯 안테나(34)의 슬롯(34a) 및 마이크로파 투과판(37)을 거쳐서 처리 용기(31) 내에 방사된다. 마이크로파의 주파수는 300MHz 내지 10GHz의 범위, 예를 들어 2.45GHz를 사용할 수 있다.
배기부(46)는, 처리 용기(31)의 저부에 접속된 배기관(47)과, 진공 펌프와 압력 제어 밸브를 구비한 배기 장치(48)를 갖는다. 배기 장치(48)의 진공 펌프에 의해 배기관(47)을 통해서 처리 용기(31) 내가 배기된다. 압력 제어 밸브는 배기관(47)에 설치되어 있고, 처리 용기(31) 내의 압력은 압력 제어 밸브에 의해 제어된다.
적재대(32)는, 온도 제어 기구(40)를 구비하고 있고, 이에 의해 적재대(32) 상의 피처리체(5)의 온도를, 예를 들어 실온 내지 800℃까지의 소정의 온도로 제어 가능하게 되어 있다.
또한, 처리 용기(31)의 측벽부는, 처리 용기(31)에 인접하는 반송실과의 사이에서 피처리체(5)의 반출입을 행하기 위한 반입출구(도시하지 않음)를 갖고 있다. 반입출구는 게이트 밸브(도시하지 않음)에 의해 개폐되도록 되어 있다.
<상기 마이크로파 플라스마 처리 장치에 의한 평탄화 방법>
이렇게 구성되는 마이크로파 플라스마 처리 장치(100)에 의해 그래핀층 표면의 평탄화를 위한 이방성 에칭을 행할 때는, 먼저, 처리 용기(31) 내에 그래핀층을 갖는 피처리체(5)를 반입하여, 적재대(32) 상에 피처리체(5)를 적재하고, 처리 용기(31) 내의 압력을 소정값으로 제어함과 함께, 온도 제어 기구에 의해 소정 온도로 제어해서 피처리체(5)를 가열한 상태에서, H2 가스에 의한 표면 처리를 행한다. H2 가스 이외에 Ar 가스 등의 희가스를 도입해도 된다. 이 처리는, 피처리체(5) 표면의 파티클이나 티끌을 제거해서 청정화하기 위한 처리이다. 또한, 이 표면 처리는 필수적이지 않다.
이 표면 처리의 바람직한 조건은 이하와 같다.
가스 유량: Ar/H2=0 내지 2000/10 내지 2000sccm
압력: 0.1 내지 10Torr(13.3 내지 1333Pa)
피처리체 온도: 300 내지 600℃
시간: 10 내지 120min
계속해서, 처리 용기(31) 내를 마찬가지의 압력으로 유지하고, 피처리체(5)를 소정 온도로 온도 제어한 상태에서, H2 가스 또는 H2 가스와 플라스마 생성 가스인 Ar 가스 등의 희가스를 도입하면서, 마이크로파 플라스마를 생성하여, 그래핀층의 평탄화를 위한 이방성 에칭을 행한다.
마이크로파 플라스마의 생성에 있어서는, 마이크로파 발생부(35)에서 발생한 마이크로파를, 마이크로파 전송 기구(36)의 도파관(41), 모드 변환 기구(45), 동축 도파관(42)을 통해서 지파재(39)에 유도하고, 지파재(39)로부터 평면 슬롯 안테나(34)의 슬롯(34a) 및 마이크로파 투과판(37)을 거쳐서 처리 용기(31) 내에 방사시킨다.
마이크로파는, 표면파로서 마이크로파 투과판(37)의 바로 아래 영역으로 확산되어, 표면파 플라스마가 생성된다. 그리고, 플라스마는 하방으로 확산하여, 피처리체(3)의 배치 영역에서는 수소 라디칼 밀도가 높으면서, 또한 저전자 온도의 플라스마가 된다.
이러한 마이크로파 플라스마를 사용함으로써, 피처리체(5)의 그래핀층의 표면의 요철을 구성하고 있는 그래핀 시트를 에지 부분에서부터 고 에칭 속도로 이방성 에칭할 수 있어, 그래핀층의 표면을 원자 레벨로 평탄화할 수 있다.
마이크로파 플라스마에 의한 수소 플라스마 처리의 바람직한 조건은 이하와 같다.
가스 유량: Ar/H2=0 내지 2000/10 내지 2000sccm
압력: 0.1 내지 10Torr(13.3 내지 1333Pa)
피처리체 온도: 실온 내지 800℃
마이크로파 파워: 0.5 내지 5kW
이때, 그래핀의 에칭 속도는, 온도에 따라 크게 변화하여, 400℃ 이상, 나아가 450℃ 이상이 바람직하다. 에칭 속도는, 400℃에서는 80nm/min, 470℃에서는 290nm/min으로 매우 큰 값이 얻어진다.
이와 같이, 본 실시 형태에 따르면, 그래핀층에 있어서 그래핀 시트의 층수의 변동에 의해 형성된 원자 레벨의 요철을, 요철을 구성하는 그래핀 시트의 에지 부분을 기점으로 해서 플라스마 에칭에 의해 면내 방향으로만 이방성 에칭할 수 있으므로, 이 원자 레벨의 요철을 해소하여, 그래핀층의 표면을 원자 레벨로 평탄화할 수 있다. 이 때문에, 그래핀을 전자 디바이스에 사용하는 경우에, 디바이스 특성, 예를 들어 트랜지스터의 역치의 변동을 매우 작게 할 수 있다.
<실험예>
이어서, 실험예에 대해서 설명한다.
여기에서는, SiO2/Si 기판 상에 그래핀층을 형성한 샘플에 대해서, 도 2에 도시한 마이크로파 플라스마 처리 장치(100)를 사용하고, 가스 유량: Ar 가스=500sccm, H2 가스=500sccm, 압력: 3Torr, 온도: 400℃, 마이크로파 파워: 1kW의 조건에서, 시간을 바꾸어서 수소 플라스마에 의해 에칭을 행하였다. 도 3은, 시간을 2min, 4min, 8min으로 변화시켰을 때의 원자간력 현미경(Atomic Force Microscope; AFM)에 의한 토포그라피 화상, 및 그 일부의 높이를 도시하는 도면이다. 토포그라피 화상에서는, 색이 짙을수록 높이가 낮은 것을 나타낸다. 이 도에 도시한 바와 같이, 최표층의 볼록부가 에지 부분에서부터 에칭되어, 그래핀 단층의 두께에 상당하는 깊이 0.3nm의 정육각형의 에칭 부분(평탄부)이 형성되어 있는 것이 확인되었다. 그리고, 시간과 함께 평탄부가 넓어져 가는 것을 알 수 있다.
도 4는, 각 에칭 시간의 에칭 길이(에칭 부분인 정육각형의 중심에서부터 한 변의 중점까지의 길이)를 나타낸다. 이 도에 도시한 바와 같이, 시간의 경과에 따라서 에칭 길이가 길어져, 8min에서 거의 에칭 길이가 600nm로 되어 있어, 그래핀 시트의 두께 0.3nm의 그래핀 단층이 이방성 에칭되어 있는 것이 확인되었다. 이때의 애스펙트비는 600nm/0.3nm=2000이며, 각 에칭 시간의 에칭 속도는, 도 5에 도시하는 바와 같이 거의 80nm/min이었다.
이어서, AFM상을 최표층의 볼록부와 하층의 평탄부에 착안해서, 이들을 2치화하였다. 도 6은, 도 3의 AFM상을 2치화한 화상이며, 흰 부분이 평탄부, 검은 부분이 볼록부이다. 볼록부 면적을 전체 면적으로 나눈 「볼록부비」(볼록부비=볼록부 면적/전체 면적)는, 에칭 시간이 2min에서 0.95, 4min에서 0.66, 8min에서 0.40이었다. 도 7은, 이 결과에 기초하는, 에칭 시간과 볼록부비와의 관계를 나타내는 그래프이다. 이 도면으로부터, 에칭 시간의 증가에 따라, 볼록부비가 직선적으로 감소하고 있는 것을 알 수 있다. 이 결과로부터, 직선을 외삽하면, 에칭 시간이 약 12.5min에서 볼록부가 모두 에칭되어 그래핀층의 표면이 평탄화될 것으로 예상된다.
<기타 적용>
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고, 본 발명의 사상의 범위 내에서 다양하게 변형 가능하다. 예를 들어, 상기 실시 형태에서는, 평면 슬롯 안테나를 사용한 마이크로파 플라스마 처리 장치에 의해 평탄화를 위한 에칭을 행한 예를 나타냈지만, 이에 한정하지 않고, 그래핀을 면내 방향으로 이방성 에칭할 수 있으면 다른 플라스마 처리 장치이어도 된다.
또한, 에칭 대상의 그래핀이 형성되는 기판은, 상술한 바와 같이 특별히 제한은 없고, 적용하는 용도에 따라서 적절한 것을 사용하면 된다.
1; 기판 2; 단층 그래핀(그래핀 시트)
3; 그래핀층 4; 볼록부
5; 피처리체 31; 처리 용기
32; 적재대 33; 가스 도입부
34; 평면 슬롯 안테나 35; 마이크로파 발생부
36; 마이크로파 전송 기구 37; 마이크로파 투과판
39; 지파재 40; 온도 제어 기구
46; 배기부 100; 마이크로파 플라스마 장치

Claims (9)

  1. 기판 상에 형성된 그래핀층의 표면의 요철을 평탄화하는 그래핀층의 평탄화 방법이며,
    상기 그래핀층의 표면의 볼록부를 구성하고 있는 그래핀을, 그의 에지 부분에서부터 플라스마 에칭에 의해 면내 방향으로 이방성 에칭해서 제거하여, 상기 그래핀층을 평탄화하는 그래핀층의 평탄화 방법.
  2. 제1항에 있어서,
    상기 플라스마 에칭은 수소 플라스마에 의한 에칭인 그래핀층의 평탄화 방법.
  3. 제1항에 있어서,
    상기 플라스마 에칭은 마이크로파 플라스마에 의해 행하여지는 그래핀층의 평탄화 방법.
  4. 제3항에 있어서,
    상기 그래핀층을 기판 상에 형성한 피처리체를 처리 용기 내에 수용한 상태에서, 상기 처리 용기 내에 처리 가스를 공급함과 함께, 상기 처리 용기 내에 마이크로파를 방사함으로써, 상기 처리 용기 내에 마이크로파 플라스마를 생성하는 그래핀층의 평탄화 방법.
  5. 제4항에 있어서,
    상기 마이크로파를, 마이크로파 발생부로부터 평면 슬롯 안테나에 유도하여, 상기 평면 슬롯 안테나에 형성된 미리 결정된 패턴의 슬롯으로부터 상기 처리 용기 내에 방사하는 그래핀층의 평탄화 방법.
  6. 제5항에 있어서,
    상기 평면 슬롯 안테나로서, 래디얼 라인 슬롯이 형성되어 있는 것을 사용하는 그래핀층의 평탄화 방법.
  7. 제4항에 있어서,
    상기 플라스마 에칭이 수소 플라스마에 의한 에칭인 경우, 상기 처리 가스는 수소 가스만 또는 수소 가스와 희가스를 포함하는 그래핀층의 평탄화 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 플라스마 에칭에 의한 상기 그래핀층의 평탄화 처리에 앞서, 수소 가스를 포함하는 처리 가스에 의해 상기 그래핀의 표면 처리를 행하는 그래핀층의 평탄화 방법.
  9. 제8항에 있어서,
    상기 표면 처리 시의 온도는, 300 내지 600℃의 범위인 그래핀층의 평탄화 방법.
KR1020180012835A 2017-02-06 2018-02-01 그래핀층의 평탄화 방법 KR20180091728A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-019828 2017-02-06
JP2017019828A JP2018127370A (ja) 2017-02-06 2017-02-06 グラフェン層の平坦化方法

Publications (1)

Publication Number Publication Date
KR20180091728A true KR20180091728A (ko) 2018-08-16

Family

ID=63037943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180012835A KR20180091728A (ko) 2017-02-06 2018-02-01 그래핀층의 평탄화 방법

Country Status (3)

Country Link
US (1) US20180226252A1 (ko)
JP (1) JP2018127370A (ko)
KR (1) KR20180091728A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018127369A (ja) * 2017-02-06 2018-08-16 東京エレクトロン株式会社 グラフェンの異方性エッチング方法
JP7027801B2 (ja) * 2017-10-23 2022-03-02 富士通オプティカルコンポーネンツ株式会社 電子機器
KR102631978B1 (ko) * 2021-11-26 2024-02-01 (주)엠씨케이테크 주름 평탄화유닛 및 이를 포함하는 그래핀 복합 구조체 제조장치
CN116514112B (zh) * 2023-06-09 2023-12-19 中电科先进材料技术创新有限公司 在硅表面上大面积石墨烯的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010122635A1 (ja) 2009-04-21 2010-10-28 富士通株式会社 グラフェンシート系材料の処理方法及び電子機器の製造方法
JP2014231455A (ja) 2013-05-29 2014-12-11 東京エレクトロン株式会社 グラフェンの生成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5571502B2 (ja) * 2010-08-17 2014-08-13 日本電信電話株式会社 グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法
JP6016339B2 (ja) * 2011-08-12 2016-10-26 東京エレクトロン株式会社 カーボンナノチューブの加工方法及び加工装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010122635A1 (ja) 2009-04-21 2010-10-28 富士通株式会社 グラフェンシート系材料の処理方法及び電子機器の製造方法
JP2014231455A (ja) 2013-05-29 2014-12-11 東京エレクトロン株式会社 グラフェンの生成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Rong Yang et al., "An Anisotropic Etching Effect in the Graphene Basal Plane", Advanced Materials, 22(2010)

Also Published As

Publication number Publication date
US20180226252A1 (en) 2018-08-09
JP2018127370A (ja) 2018-08-16

Similar Documents

Publication Publication Date Title
TWI679674B (zh) 蝕刻基板的方法
KR20180091728A (ko) 그래핀층의 평탄화 방법
US10388557B2 (en) Placing bed structure, treating apparatus using the structure, and method for using the apparatus
JP6104817B2 (ja) マイクロ波プラズマを用いた薄膜堆積
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
JP4633425B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR100960424B1 (ko) 마이크로파 플라즈마 처리 장치
TWI803603B (zh) 形成石墨烯構造體的方法及裝置
KR101249611B1 (ko) 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
TW200818269A (en) Method of forming film, film forming device and memory medium as well as semiconductor device
TW201342468A (zh) 具有減小的側壁間隔物薄型化之高選擇性間隔物蝕刻程序
KR101998943B1 (ko) 하이 애스펙스비의 피처를 에칭하기 위한 전력 변조
JP7407121B2 (ja) パターニング用途のためのカーボンハードマスク及び関連方法
JP6025735B2 (ja) マイクロ波プラズマを用いる誘電膜堆積方法
JP4369264B2 (ja) プラズマ成膜方法
TWI482220B (zh) Method and device for forming silicon oxide film
WO2021131480A1 (ja) 成膜方法および成膜装置
KR20180091729A (ko) 그래핀의 이방성 에칭 방법
US20080272700A1 (en) Plasma generating device
JPWO2004017396A1 (ja) 半導体基体上の絶縁膜を形成する方法
JP2006286705A (ja) プラズマ成膜方法及び成膜構造
JP4478352B2 (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法
WO2013172203A1 (ja) 太陽電池の製造方法及びプラズマ処理装置
JP7033999B2 (ja) ボロン系膜の成膜方法および成膜装置
JP7005367B2 (ja) ボロン系膜の成膜方法および成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment