JPH06350078A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH06350078A
JPH06350078A JP5137214A JP13721493A JPH06350078A JP H06350078 A JPH06350078 A JP H06350078A JP 5137214 A JP5137214 A JP 5137214A JP 13721493 A JP13721493 A JP 13721493A JP H06350078 A JPH06350078 A JP H06350078A
Authority
JP
Japan
Prior art keywords
insulating film
gaas
film
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5137214A
Other languages
English (en)
Inventor
Akira Shibuya
章 澁谷
Kazuo Hattori
和雄 服部
Masashi Ozeki
雅志 尾関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Asahi Kogyosha Co Ltd
Original Assignee
Fujitsu Ltd
Asahi Kogyosha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Asahi Kogyosha Co Ltd filed Critical Fujitsu Ltd
Priority to JP5137214A priority Critical patent/JPH06350078A/ja
Priority to US08/223,501 priority patent/US5497024A/en
Publication of JPH06350078A publication Critical patent/JPH06350078A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 Ａｌx Ｇａ1-x Ａｓ表面に良質の絶縁膜を備
えた半導体装置とその製造方法に関し、漏れ電流が極め
て小さい高抵抗の絶縁膜を備えたＡｌx Ｇａ1-xＡｓ半
導体装置を提供することを目的とする。 【構成】 Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）を主成分
とする半導体領域１と、半導体領域表面上に形成され、
ＧａＡｓw Ｐy Ｏz を主成分とする絶縁膜２と、絶縁膜
上に形成され、絶縁膜と異なる組成の絶縁物を主成分と
する保護膜３を有する。この積層絶縁膜の上にゲート電
極５を作成すれば、ＭＩＳＦＥＴを実現することができ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置とその製造
方法に関し、特にＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）表
面に良質の絶縁膜を備えた半導体装置とその製造方法に
関する。
【０００２】Ａｌx Ｇａ1-x Ａｓに対しては、良質な絶
縁膜が存在しなかった。したがって、ＳｉのＭＩＳ集積
回路技術におけるような良好な金属／絶縁体／半導体
（ＭＩＳ）構造が作成できなかった。
【０００３】
【従来の技術】ＭＩＳ構造は、半導体装置にとって最も
基本的な構造の１つである。ＭＩＳ構造の良否は、絶縁
膜そのものの特性に依存するのは勿論であるが、絶縁膜
と半導体の界面の良さ、特に界面準位の濃度や性質に大
きく依存する。
【０００４】ＳｉにおけるＭＯＳ構造は、界面密度、漏
れ電流、トラップ濃度、信頼性等の点でほとんど理想的
な絶縁膜に基づくものであり、集積回路装置の発展に大
きく寄与している。
【０００５】一方、代表的なＩＩＩ−Ｖ族化合物半導体
であるＧａＡｓに対するＭＩＳ構造は、２０年以上に亘
る長く精力的な研究にも拘らず、未だに良好なものはで
きていない。
【０００６】良好なＭＩＳ構造の欠如は、多くのＧａＡ
ｓ素子の開発に著しい障害となっており、素子設計者、
素子開発者等から良好なＭＩＳ構造の出現が強く要望さ
れている。
【０００７】従来、研究されてきたＧａＡｓＭＩＳ構造
は、酸化珪素（ＳｉＯx ）、窒化珪素（ＳｉＯx Ｎy ）
を絶縁膜に用いたものや、ＧａＡｓ酸化膜（Ｇａ酸化物
とＡｓ酸化物）を絶縁膜に用いたものが主であった。
【０００８】これらのＭＩＳ構造は、絶縁膜とＧａＡｓ
層の界面に多量の界面順位が存在し、ＭＩＳ特性にいく
つかの電気的な異常が観測される。図５は、従来のＧａ
Ａｓ酸化膜を絶縁膜に用いたＭＩＳダイオードの接合容
量対電圧（ＣＶ）特性を示す。横軸は印加電圧をＶで示
し、縦軸は容量をｐＦで示す。
【０００９】図５（Ａ）に示した試料では、印加電圧を
変化させても接合容量は全く変化していない。このよう
な試料では、半導体表面の空乏層幅が変化しないので、
ＭＩＳ型電界効果トランジスタを作成することはほとん
ど不可能である。
【００１０】図５（Ｂ）の試料では、ＣＶ特性に大きな
ヒステリシスが存在している。また、このような試料に
おいては、蓄積側で著しい周波数分散が観測された。こ
のような試料では、印加電圧に対して一意的な応答が得
にくく、周波数特性も悪いので、高速動作の半導体素子
を実現することは極めて困難である。
【００１１】さらに、多くのＭＩＳ絶縁膜は、ダイオー
ドの漏れ電流が大きいという問題点があった。絶縁特性
が低いことは、ゲート絶縁膜として不適当なばかりな
く、単なる表面保護膜としても不適当である。
【００１２】このような異常現象は、絶縁膜中の多量の
トラップや絶縁膜−ＧａＡｓ界面に存在する高濃度の界
面順位によるものであると考えられる。
【００１３】
【発明が解決しようとする課題】以上説明したように、
従来のＧａＡｓＭＩＳダイオード構造には、程度の多少
はあっても異常現象が常に存在した。
【００１４】本発明の目的は、漏れ電流が極めて小さい
高抵抗の絶縁膜を備えたＡｌx Ｇａ 1-x Ａｓ半導体装置
を提供することである。本発明の他の目的は、絶縁性が
高く、優れたＣＶ特性を有するＭＩＳ構造を備えたＡｌ
x Ｇａ1-x Ａｓ半導体装置を提供することである。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）を主成分とする半導
体領域と、前記半導体領域表面上に形成され、ＧａＡｓ
w Ｐy Ｏz （ｗ，ｙ，ｚ＞０）を主成分とする絶縁膜と
を有する。
【００１６】
【作用】Ａｌx Ｇａ1-x Ａｓ半導体領域の上に、ＧａＡ
ｓw Ｐy Ｏz を主成分とする絶縁膜を形成すると、極め
て高抵抗の絶縁膜を得ることができる。
【００１７】ＧａＡｓw Ｐy Ｏz を主成分とする絶縁膜
を用いて、ＭＩＳ構造を作成すると、優れたＣＶ特性を
得ることができる。
【００１８】
【実施例】図１は、本発明の実施例による半導体装置の
基本的構成を示す。図１（Ａ）において、Ａｌx Ｇａ
1-x Ａｓ半導体領域１の上に、ＧａＡｓw Ｐ y Ｏz 絶縁
膜２が形成されている。ＧａＡｓw Ｐy Ｏz 絶縁膜２
は、Ａｌx Ｇａ 1-x Ａｓ半導体領域１の表面絶縁膜とし
て機能する。
【００１９】図１（Ｂ）においては、Ａｌx Ｇａ1-x Ａ
ｓ半導体領域１の上に、ＧａＡｓwＰy Ｏz 絶縁膜２が
形成され、さらにその上に絶縁材料の保護膜３が形成さ
れている。
【００２０】保護膜３は、ＳｉＯx 、ＳｉＮx 、ＡｌＯ
X 、ＡｌＮx 等の絶縁体で形成される。保護膜３は、Ｇ
ａＡｓw Ｐy Ｏz 絶縁膜２と共に、Ａｌx Ｇａ1-x Ａｓ
半導体領域１の表面絶縁膜を形成すると共に、ＧａＡｓ
w Ｐy Ｏz 絶縁膜２の表面を保護する機能を有する。
【００２１】図１（Ｃ）においては、半導体層４の表面
上にＧａＡｓw Ｐy Ｏz 絶縁膜２が形成され、その上に
保護膜３が形成され、さらにその上に電極５が形成され
ている。また、半導体層４の下面上にも電極６が形成さ
れている。半導体層４は、少なくともその表面がＡｌx
Ｇａ1-x Ａｓによって形成されている。
【００２２】この構成は、ＧａＡｓw Ｐy Ｏz 絶縁膜２
と保護膜３を絶縁膜とし、半導体層４と電極５がその両
側に配置され、いわゆるＭＩＳ構造を形成している。た
とえば、ＭＩＳ電界効果トランジスタ（ＦＥＴ）におけ
る絶縁ゲート構造がこのＭＩＳ構造によって形成され
る。
【００２３】次に、図２を参照して、ＧａＡｓ基板の上
にＧａＡｓw Ｐy Ｏz 絶縁膜を作成する工程を説明す
る。ＧａＡｓ基板上に、直接ＧａＡｓw Ｐy Ｏz 絶縁膜
を形成する場合を説明するが、ＧａＡｓ基板上にＡｌx
Ｇａ1-x Ａｓ層が形成されていても同様である。可能で
あれば、ＧａＡｓ基板の代わりにＡｌＧａＡｓ基板を用
いてもよい。
【００２４】まず、前処理、エッチングを行ない、表面
の清浄化を行なう。前処理においては、たとえばアルミ
ナ研磨材により表面を研磨し、有機溶媒で洗浄を行な
う。たとえば、トリクロロエタン、アセトン、メタノー
ルにより、それぞれ３分間の超音波洗浄を行なう。
【００２５】超音波有機溶媒洗浄に続き、超純水（１８
ＭΩｃｍ）によるオーバフロー洗浄を行ない、スピナー
乾燥によって表面を乾燥し、アピエゾンを塗布する。ア
ピエゾンは、次のエッチング工程に対するマスクとして
機能する。
【００２６】次に、表面の汚染層を除去するため、エッ
チングを行なう。エッチングは、たとえば、Ｈ2 Ｓ
Ｏ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝４：１：１のエッチャントに
約４０℃で１分間浸漬することによって行なう。
【００２７】エッチングに続いて、超純水のオーバフロ
ー洗浄を行ない、乾燥、アピエゾン除去を行なう。続い
て、有機洗浄、超純水オーバフロー洗浄、５％ＨＣｌに
よる２５℃５分間の処理、超純水オーバフロー洗浄、乾
燥の処理を行なう。
【００２８】このようにして、清浄な表面を有するＧａ
Ａｓ基板を準備する。なお、上に述べた前処理、エッチ
ングは１つの例であり、その他の表面清浄化工程を用い
てもよい。
【００２９】次に、図２（Ａ）に示すように、ＧａＡｓ
基板表面上にＰ2 Ｏ5 の堆積を行なう。Ｐ2 Ｏ5 とＨ3
ＰＯ4 （燐酸）を混ぜ合わせてペースト状にし、Ｐ2 Ｏ
5 原料１５として容器１４中に装填する。
【００３０】石英製の反応管１１は、ガス入口１２とガ
ス出口１３を両端に有する。反応管１１の内部にサセプ
タ１６を配置し、その上に下地基板１７としてＧａＡｓ
基板を設置する。サセプタ１６よりも上流側に原料１５
を装填した容器１４を設置する。
【００３１】なお、容器１４およびサセプタ１６の近傍
には、熱電対ＴＣ１、ＴＣ２が挿入され、温度をその場
観察する。このように準備した反応管１１を、電気炉１
９内に挿入する。電気炉１９内には左から右に向かって
単調に上昇する温度分布が形成されている。もちろん、
両端では温度は降下する。
【００３２】原料１５を収容した容器１４を、約４４０
℃程度に加熱し、サセプタ１６の位置を約３５０℃程度
に保持し、ガス入口１２からキャリアガスとして窒素ガ
スを流す。原料１５からは、Ｐ2 Ｏ5 が気化し、窒素ガ
スに輸送されて下地基板１７上に堆積し、堆積膜１８が
生じる。
【００３３】このように堆積したＰ2 Ｏ5 堆積膜１８
は、化学的に不安定であるため、膜の安定化を図るため
に、図２（Ｂ）で示すように、同一反応管内でＯ2 雰囲
気の熱処理を行なう。
【００３４】図２（Ｂ）に示すように、反応管１１を右
側にずらし、原料１５を収容した容器１４を電気炉１９
外に配置して降温させる。なお、サセプタ１６上の下地
基板１７は、引続き約３５０℃程度に保持されるように
する。
【００３５】ガス入口１２から酸素ガスを流し、酸素雰
囲気中で下地基板１７上に堆積した堆積膜１８の熱処理
を行なう。熱処理時間はたとえば３０分間である。この
ような酸素雰囲気中の熱処理により、十分な量の酸素が
供給され、堆積膜１８は化学的に安定化する。
【００３６】次に、反応管１１をさらに右側に移動し、
サセプタ１６の位置を約４２０℃の位置に置く。この状
態でガス入口１２から窒素ガスを流し、窒素雰囲気中で
熱処理を行なう。熱処理はたとえば３０分間行なう。
【００３７】このような熱処理を行なうと、堆積膜１８
の誘電率が向上し、堆積膜１８は緻密化する。化学的に
安定化したも、構造的に安定化しなかった堆積膜１８が
構造的にも安定化するものと考えられる。
【００３８】なお、これらの熱処理により、堆積膜１８
と下地基板１７の反応が進み、Ｐ2Ｏ5 を主成分とした
堆積膜の組成は、ＧａＡｓw Ｐy Ｏz で示されるものに
変化すると考えられる。
【００３９】以上述べた工程により、ＧａＡｓ基板上に
ＧａＡｓw Ｐy Ｏz 絶縁膜を形成することができるが、
他の方法によってＧａＡｓw Ｐy Ｏz 膜を作成してもよ
い。たとえば、スパッタリング、化学気相堆積（ＣＶ
Ｄ）等を用いることも可能であろう。
【００４０】ＧａＡｓ表面上にＧａＡｓw Ｐy Ｏz 膜を
形成することにより、ＧａＡｓ基板とＧａＡｓw Ｐy Ｏ
z 膜の間に優れた界面を得ることができる。このように
作成したＧａＡｓw Ｐy Ｏz 膜を、そのまま用いること
もできるが、ＧａＡｓw ＰyＯz 膜表面を保護し、より
高い絶縁性を確保するために、表面に他の絶縁材料で形
成された保護膜を形成する。
【００４１】たとえば、ＧａＡｓw Ｐy Ｏz 膜堆積後、
基板を真空蒸着装置内に設置し、ＳｉＯx の堆積を行な
う。この場合、ＳｉＯx の膜厚は、たとえば約６０〜７
０ｎｍとする。ｘの平均組成は、１≦ｘ≦２である。た
だし、この組成は厳密なものではなく、保護の役割を果
たせるものであればよい。
【００４２】ＳｉＯx 膜を堆積した後、再び膜を安定化
させるために、酸素雰囲気中での熱処理を行なう。酸素
雰囲気中での熱処理は、たとえば基板温度約３８５℃、
処理時間３０分で行なう。
【００４３】このようにして作成したＧａＡｓw Ｐy Ｏ
z 膜とＳｉＯx 膜の積層絶縁膜の特性を、ＭＩＳ構造を
作成して測定した。図３（Ａ）に示すように、ＧａＡｓ
w Ｐy Ｏz 膜２の上に形成した保護膜３の上に、直径１
ｍｍのアルミニウムのゲート電極５を作成し、ＧａＡｓ
基板４の下面上に対向電極としてＡｕＧｅまたはＡｕＺ
ｎのオーミック電極６を形成した。なお、ＧａＡｓw Ｐ
y Ｏz 膜２とＳｉＯx 保護膜３の合計厚さは１５０ｎｍ
であった。また、ＧａＡｓ基板４は、（１００）面を有
するｎ型基板を用いた。
【００４４】図３（Ｂ）は、このようにして作成したサ
ンプルのＩＶ特性を示す。横軸に印加電圧ＶをＶ（ボル
ト）で示し、縦軸に漏れ電流をｐＡで示す。印加電圧の
増大につれて、漏れ電流Ｉはほぼリニアに増大した。た
とえば、１８Ｖ印加時の漏れ電流Ｉは、約１．２６ｐＡ
であり、極めて小さい値を示した。
【００４５】このＩＶ特性から抵抗値を算出すると、抵
抗値Ｒ＝約１．４×１０13Ωが得られた。この抵抗値か
ら抵抗率を算出すると、抵抗率ρ＝約７．４×１０15Ω
ｃｍが得られた。ＭＩＳ構造の絶縁膜として十分大きな
値である。
【００４６】図３（Ｃ）は、同じ試料のＣＶ特性を示
す。横軸に印加電圧をＶで示し、縦軸に容量ＣをｐＦで
示す。印加電圧の周波数は、ほぼ直流的なＤＣから１Ｍ
Ｈｚの高周波まで段階的に変化させた。印加電圧Ｖは、
蓄積側＋１５Ｖから反転側−１５Ｖの電圧範囲で行なっ
た。
【００４７】図３（Ｃ）においては、特にＤＣ特性から
明らかなように、反転が実現されている。ＧａＡｓ基板
表面の反転は従来ほとんど得られなかったものである。
界面準位が抑制されていることが判る。
【００４８】また、ＤＣのＣＶ特性のヒステリシスは、
０．１Ｖよりも小さく、ほとんど観測されなかった。ま
た、反転側の曲線が示すように、周波数特性も良好であ
ることが判る。
【００４９】このように、ＧａＡｓ表面上にＧａＡｓw
Ｐy Ｏz 膜を作成すると、界面準位の少ない優れた界面
を得ることができる。なお、ＧａＡｓ半導体領域の上
に、ＧａＡｓw Ｐy Ｏz 膜を作成する場合を説明した
が、性質のよく似たＡｌx Ｇａ1- x Ａｓ、特にｘ≦０．
４のＡｌx Ｇａ1-x Ａｓ半導体表面上に、ＧａＡｓw Ｐ
yＯz 膜を作成してもほぼ同様の界面準位を得ることが
できると考えられる。
【００５０】図４は、本発明の実施例によるＧａＡｓw
Ｐy Ｏz 絶縁膜を備えた半導体装置の構成例を示す。図
４（Ａ）はＧａＡｓのＭＩＳＦＥＴを示し、図４（Ｂ）
はＧａＡｓのＭＥＳＦＥＴの構成例を示す。なお、チャ
ネル層としてＧａＡｓ層の代わりに、ＡｌＧａＡｓを用
いてもよい。
【００５１】図４（Ａ）において、ｐ型ＧａＡｓ基板２
１の表面に、ｎ+ 型領域２２、２３を形成し、その間に
チャネル領域２４を画定する。チャネル領域２４の表面
を覆うように、ＧａＡｓw Ｐy Ｏz 絶縁膜２５、ＳｉＯ
x 保護膜２６を積層し、ゲート絶縁膜を形成する。
【００５２】ｎ+ 型領域２２、２３に、オーミック接触
をするように、ソース電極２７、ドレイン電極２９を形
成し、ゲート絶縁膜のＳｉＯx 保護膜２６上にゲート電
極２８を形成する。
【００５３】ゲート電極２８に、正極性の電圧を印加す
ると、チャネル領域２４の正孔が排斥され、さらに電圧
を増大すると、チャネル領域２４はｎ型に反転する。こ
の状態において、ソース／ドレインとして機能するｎ+
型領域２２、２３間は、電気的に導通する。
【００５４】なお、上に説明したように、ＧａＡｓ表面
とＧａＡｓw Ｐy Ｏz 膜２５の界面は極めて界面準位が
少なく、ＧａＡｓ表面状態をゲート電極にしたがって効
率的に制御することができる。したがって、有効なＧａ
ＡｓのＭＩＳＦＥＴを形成することができる。
【００５５】図４（Ｂ）は、ＧａＡｓのＭＥＳＦＥＴの
構成例を示す。高抵抗ＧａＡｓ基板３１の表面に、ｎ+
型領域２２、２３を形成し、その間にチャネル領域２４
を画定する。
【００５６】チャネル領域２４上に直接ショットキ接触
するゲート電極２８ａを形成し、ｎ + 型領域２２、２３
にオーミック接触するソース電極２７、２９を形成す
る。なお、露出しているＧａＡｓ表面の上には、ＧａＡ
ｓw Ｐy Ｏz 絶縁膜３２、３４およびＳｉＯx 保護膜３
３、３５の積層を形成する。
【００５７】このＧａＡｓw Ｐy Ｏz 絶縁膜とＳｉＯx
保護膜の積層は、表面保護膜として機能する。このＧａ
ＡｓのＭＥＳＦＥＴの動作は、図４（Ａ）に示したＧａ
ＡｓのＭＩＳＦＥＴの動作とほぼ同様である。
【００５８】半導体装置としてＭＩＳＦＥＴとＭＥＳＦ
ＥＴの場合を説明したが、その他、種々の半導体装置を
構成することができることは当業者に自明であろう。ま
た、ＧａＡｓw Ｐy Ｏz 絶縁膜とＳｉＯx 保護膜の積層
の代わりに、ＧａＡｓw ＰyＯz 絶縁膜のみを用いるこ
ともできる。また、ＳｉＯx 保護膜の代わりに、他の絶
縁材料を用いた保護膜を用いてもよい。
【００５９】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【００６０】
【発明の効果】以上説明したように、本発明によれば、
Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）の表面に、優れた界
面状態を実現することのできる絶縁膜が得られる。この
ような表面絶縁膜を用いて、種々の半導体装置を構成す
ることができる。
【００６１】たとえば、従来、実現困難であったＡｌx
Ｇａ1-x ＡｓのＭＩＳＦＥＴを実現することができる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の構成を概略
的に示す断面図である。
【図２】本発明の実施例による下地基板上にＧａＡｓw
Ｐy Ｏz 絶縁膜を形成する半導体装置の製造工程を概略
的に示す断面図である。
【図３】実験に用いたサンプルの構成を示す断面図およ
びその特性を示すグラフである。
【図４】本発明の実施例による半導体装置の構成を概略
的に示す断面図である。
【図５】従来技術によるＧａＡｓ酸化膜の特性例を示す
グラフである。
【符号の説明】
１ Ａｌx Ｇａ1-x Ａｓ半導体領域 ２ ＧａＡｓw Ｐy Ｏz 絶縁膜 ３ 保護膜 ４ 半導体層 ５、６ 電極 １１ 反応管 １２ ガス入口 １３ ガス出口 １４ 容器 １５ 原料（Ｐ2 Ｏ5 ＋Ｈ3 ＰＯ4 ） １６ サセプタ １７ 下地基板 １８ 堆積膜 １９ 電気炉 ２１ ｐ型ＧａＡｓ基板 ２２、２３ ｎ+ 型領域 ２４ チャネル領域 ２５ ＧａＡｓw Ｐy Ｏz 絶縁膜 ２６ ＳｉＯx 保護膜 ２７ ソース電極 ２８ ゲート電極 ２９ ドレイン電極 ３１ 高抵抗ＧａＡｓ基板 ３２、３４ ＧａＡｓw Ｐy Ｏz 絶縁膜 ３３、３５ ＳｉＯx 保護膜
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/338 29/812 7376−4Ｍ Ｈ０１Ｌ 29/80 Ｑ (72)発明者 澁谷 章 千葉県習志野市東習志野６丁目17−16 株 式会社朝日工業社内 (72)発明者 服部 和雄 愛知県豊橋市王ケ崎町字上原１番地の３ (72)発明者 尾関 雅志 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）を主
    成分とする半導体領域（１）と、 前記半導体領域表面上に形成され、ＧａＡｓw Ｐy Ｏz
    （ｗ，ｙ，ｚ＞０）を主成分とする絶縁膜（２）とを有
    する半導体装置。
  2. 【請求項２】 さらに、前記絶縁膜（２）上に形成さ
    れ、前記絶縁膜と異なる組成の絶縁物を主成分とする保
    護膜（３）を有する請求項１記載の半導体装置。
  3. 【請求項３】 前記保護膜（３）がＳｉＯx （ｘ≧１）
    を主成分とする請求項２記載の半導体装置。
  4. 【請求項４】 さらに、前記保護膜（３）の上に形成さ
    れた導電性の電極（５）を有する請求項２ないし３記載
    の半導体装置。
  5. 【請求項５】 前記半導体領域が前記電極下方の領域を
    挟んで形成された低抵抗率のソース／ドレイン領域を有
    し、電界効果型トランジスタを構成する請求項４記載の
    半導体装置。
  6. 【請求項６】 Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）を主
    成分とする半導体領域の表面上にＰ2 Ｏ5 膜を堆積する
    工程と、 前記Ｐ2 Ｏ5 膜を堆積した半導体領域を酸素を含む雰囲
    気中で熱処理する工程とを有する半導体装置の製造方
    法。
  7. 【請求項７】 さらに、前記酸素を含む雰囲気中での熱
    処理工程の後、窒素を含む雰囲気中で熱処理する工程を
    含む請求項６記載の半導体装置の製造方法。
JP5137214A 1993-06-08 1993-06-08 半導体装置とその製造方法 Withdrawn JPH06350078A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5137214A JPH06350078A (ja) 1993-06-08 1993-06-08 半導体装置とその製造方法
US08/223,501 US5497024A (en) 1993-06-08 1994-04-05 GaAs MIS device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5137214A JPH06350078A (ja) 1993-06-08 1993-06-08 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH06350078A true JPH06350078A (ja) 1994-12-22

Family

ID=15193462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5137214A Withdrawn JPH06350078A (ja) 1993-06-08 1993-06-08 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US5497024A (ja)
JP (1) JPH06350078A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120688A (ja) * 2004-10-19 2006-05-11 Kobe Steel Ltd 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747838A (en) * 1996-11-27 1998-05-05 The Regents Of The University Of California Ultra-low phase noise GaAs MOSFETs
US5903037A (en) * 1997-02-24 1999-05-11 Lucent Technologies Inc. GaAs-based MOSFET, and method of making same
US6472695B1 (en) 1999-06-18 2002-10-29 The Regents Of The University Of California Increased lateral oxidation rate of aluminum indium arsenide
US7891924B2 (en) * 2006-11-03 2011-02-22 Huck International, Inc. Low swage load fastening system and method
US8466493B2 (en) * 2011-03-29 2013-06-18 International Business Machines Corporation Self-aligned III-V field effect transistor (FET), integrated circuit (IC) chip with self-aligned III-V FETS and method of manufacture

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5734671B2 (ja) * 1974-09-20 1982-07-24
US4078980A (en) * 1976-10-01 1978-03-14 National Semiconductor Corporation Electrolytic chromium etching of chromium-layered semiconductor
US4165471A (en) * 1977-07-25 1979-08-21 Eastman Kodak Company Optical sensor apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120688A (ja) * 2004-10-19 2006-05-11 Kobe Steel Ltd 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス

Also Published As

Publication number Publication date
US5497024A (en) 1996-03-05

Similar Documents

Publication Publication Date Title
US5637512A (en) Method for fabricating a thin film semiconductor device
US4459739A (en) Thin film transistors
US4585517A (en) Reactive sputter cleaning of semiconductor wafer
CA1283490C (en) Method for passivating a compound semiconductor surface and device having improved semiconductor- insulator interface
US3983264A (en) Metal-semiconductor ohmic contacts and methods of fabrication
US5130264A (en) Method of making a thin film transistor
Ohmi ULSI reliability through ultraclean processing
US4349395A (en) Method for producing MOS semiconductor device
US3419761A (en) Method for depositing silicon nitride insulating films and electric devices incorporating such films
US5486266A (en) Method for improving the adhesion of a deposited metal layer
Duffy et al. Interface Properties of Si‐(SiO2)‐Al2 O 3 Structures
US3550256A (en) Control of surface inversion of p- and n-type silicon using dense dielectrics
JPH06350078A (ja) 半導体装置とその製造方法
Remashan et al. Stable gallium arsenide MIS capacitors and MIS field effect transistors by (NH/sub 4/)/sub 2/S/sub x/treatment and hydrogenation using plasma deposited silicon nitride gate insulator
Hirota et al. Cleaning effects of running deionized water on a GaAs surface
US5517054A (en) N-InP Schottky diode structure and a method of making the same
JP2001506809A (ja) 半導体装置及びその製造方法
JP2000101081A (ja) ＧａＡｓに基づく半導体上に酸化物層を有する素子の製作方法
Hu et al. Electron cyclotron resonance plasma process for InP passivation
JP2780501B2 (ja) 絶縁膜付き半導体ウェハ及びその製造方法
Choujaa et al. Electronical properties of metal‐insulator‐semiconductor devices prepared on thermally treated InP in phosphorus overpressure
KR0162863B1 (ko) 갈륨비소반도체와 산화루테늄 접촉베리어의 열적안정화방법
Duen~ as et al. Electrical characterization of ECR enhaced deposited silicon nitride bilayers for high quality Al/SiN x/InP MIS structure fabrication
Peláez et al. Electrical characterization of electron cyclotron resonance deposited silicon nitride dual layer for enhanced Al/SiN x: H/InP metal–insulator–semiconductor structures fabrication
Mii et al. Properties of spin-on glass as an insulator for InP metal-insulator-semiconductor structures

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905