JP2004172492A - レジストパターンの形成方法及び加熱処理装置 - Google Patents
レジストパターンの形成方法及び加熱処理装置 Download PDFInfo
- Publication number
- JP2004172492A JP2004172492A JP2002338482A JP2002338482A JP2004172492A JP 2004172492 A JP2004172492 A JP 2004172492A JP 2002338482 A JP2002338482 A JP 2002338482A JP 2002338482 A JP2002338482 A JP 2002338482A JP 2004172492 A JP2004172492 A JP 2004172492A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- temperature
- resist pattern
- substrate
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000007246 mechanism Effects 0.000 claims abstract description 6
- 230000008859 change Effects 0.000 claims description 38
- 238000012545 processing Methods 0.000 claims description 15
- 238000005259 measurement Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 4
- 238000005549 size reduction Methods 0.000 abstract 1
- 230000009467 reduction Effects 0.000 description 17
- 238000009529 body temperature measurement Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QVEIBLDXZNGPHR-UHFFFAOYSA-N naphthalene-1,4-dione;diazide Chemical compound [N-]=[N+]=[N-].[N-]=[N+]=[N-].C1=CC=C2C(=O)C=CC(=O)C2=C1 QVEIBLDXZNGPHR-UHFFFAOYSA-N 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
【課題】レジストホールパターンを加熱処理によって縮小させるプロセスにおいて、ホール寸法縮小量の寸法ばらつきを低減する。
【解決手段】レジストパターンを形成した基板を加熱処理する工程において、加熱処理装置１８の温度測定した結果Ｔに基づいて、加熱処理の途中で、加熱処理によるパターン寸法の変化量が所望の値となるように、加熱処理温度を再設定する。なお、各ブロック毎に温度制御機構を備えた複数のブロック２０Ａ、２０Ｂ及び２０Ｃからなる加熱処理装置１８を用いて、各ブロック２０Ａ、２０Ｂ及び２０Ｃ毎に上記の加熱温度の再設定を行ってもよい。
【選択図】 図２
【解決手段】レジストパターンを形成した基板を加熱処理する工程において、加熱処理装置１８の温度測定した結果Ｔに基づいて、加熱処理の途中で、加熱処理によるパターン寸法の変化量が所望の値となるように、加熱処理温度を再設定する。なお、各ブロック毎に温度制御機構を備えた複数のブロック２０Ａ、２０Ｂ及び２０Ｃからなる加熱処理装置１８を用いて、各ブロック２０Ａ、２０Ｂ及び２０Ｃ毎に上記の加熱温度の再設定を行ってもよい。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、レジストパターンの形成方法及び加熱処理装置に関し、特に半導体基板上にレジストパターンを用いてコンタクトホールを形成する場合のパターン寸法精度を改善したレジストパターンの形成方法及び加熱処理装置に関する。
【０００２】
【従来の技術】
半導体装置の製造分野においては、半導体装置の高性能化および高集積化を達成するため、設計ルールの微細化が進められている。そのため、半導体基板上に回路パターンを形成するリソグラフィ技術においては、解像度の向上ならびに寸法精度の向上が要求されている。
【０００３】
特に、半導体装置において層間を電気的に接合するために形成するコンタクトホールの場合、解像限界を超えたレジストホールパターンを形成する手法として、レジストホールパターンの開口径を縮小する技術が提案されている。
【０００４】
レジストホールパターンの開口径を縮小させる従来例として、特開平１０−２７４８５４号公報および特開平１１−２９５９０４号公報には、レジストホールパターンを形成後、レジストの軟化点以上で加熱してレジストホールパターンを徐々に塑性変形させ、ホール形状の制御と小径化を図る方法が開示されている。
【０００５】
図６は、上記の特開平１１―２９５９０４号公報に開示されているレジストパターン形成方法の工程説明するための基板要部の断面図である。まず、図６（ａ）のように、基板１０にレジスト１１を塗布し、電子線直描装置を用いて、電子線をレジスト１１に向けて選択的に照射して露光して描画する。次に、図６（ｂ）に示すように、ポストエキスポージャベーク（ＰＥＢ）を行った後、レジストを現像して基本となるレジストホール１２を形成し、次いで図６（ｃ）に示すように、熱処理を行い、レジスト１１をリフローして変形させ、最終的に図６（ｄ）のように縮小されたレジストホールが形成される。
【０００６】
しかしながら、このようにレジストのリフローを利用したホール縮小プロセスでは、縮小後の寸法ばらつきが大きい点が問題である。本発明者の実験によると、シプレイ・ファーイースト社製ＫｒＦエキシマレーザー露光用化学増幅系レジストＵＶ６を用いて、０．２５μｍ径のホールパターンを形成した後、レジストリフローにより０．２０μｍ径に縮小させた場合、８インチウェーハ面内で０．０２μｍの寸法ばらつきが生じた。
【０００７】
その理由は、リフローによる縮小量の温度依存性が大きいことである。ＵＶ６レジストを用いて、上記のように０．０５μｍ縮小させた場合、縮小量の温度依存性は、０．０２μｍ／℃であり、リフローの熱処理を行うホットプレートの面内ばらつきが１℃あったとすると、縮小量は０．０２μｍばらつくことになる。
【０００８】
従って、縮小量のばらつきを抑えるには、ホットプレートの面内均一性を上げることが重要である。そのため、特開平９−１９０８７１公報および特開平１１−８１８０公報に開示されているような複数のブロックに分割されたベーキング装置が提案され、ホットプレート温度の面内均一性の向上が図られている。
【０００９】
【特許文献１】
特開２００２−６４０４７号公報
【特許文献２】
特開平１０−５５９５１号公報
【特許文献３】
特開平１１−１１９４４３号公報
【００１０】
ホットプレートを用いて、レジストホールパターンの形成されたウェーハを加熱処理する場合、加熱処理前のホットプレートの温度は、処理温度で一定に保たれており定常状態にある。次に、ウェーハをホットプレート上に搬送し、加熱処理が開始されると、ホットプレートの温度は一時的に低下し、その後、処理温度となるように温度制御が行われ、再び処理温度で定常状態となる。
【００１１】
【発明が解決しようとする課題】
定常状態のホットプレート温度の面内均一性に関しては、上記に記載したようなブロック分割された加熱処理装置を用いることによって、温度ばらつきを０．５℃以下となるように制御することが可能となっている。
しかしながら、過渡状態の温度均一性を向上させることは難しく、これがリフローによるホール縮小プロセスの寸法精度を悪化させる要因となっている。
【００１２】
本発明の目的は、レジストホールパターンをリフローによって縮小させるプロセスにおいて、ホール寸法縮小量の寸法精度が向上するレジストパターンの形成方法及び加熱処理装置を提供することにある。
【００１３】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用する番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
本発明のレジストパターンの形成方法は、レジストパターンが形成された基板を加熱処理する工程において、前記加熱処理される場所の測定された温度（Ｔ）に基づいて、前記加熱処理の途中で、前記加熱処理による前記レジストパターンの寸法の変化量が所望の値（ΔＣＤＴ）となるように、前記基板の加熱処理温度を再設定する。
【００１５】
本発明のレジストパターンの形成方法において、複数のブロック（２０Ａ、２０Ｂ、２０Ｃ）を有し前記複数のブロック（２０Ａ、２０Ｂ、２０Ｃ）のそれぞれに温度制御機構を備えた加熱処理装置（１８）を用いて、前記基板を加熱処理する工程において、前記加熱処理温度の再設定は、前記複数のブロック（２０Ａ、２０Ｂ、２０Ｃ）のそれぞれ毎に行われる。
【００１６】
本発明のレジストパターンの形成方法は、（ａ） レジストパターンが形成された基板を加熱処理する温度を第１の加熱処理温度に設定するステップ（Ｓ１）と、（ｂ） 前記第１の加熱処理温度で第１の処理時間（ｔ１）の間、前記基板を加熱処理するステップ（Ｓ２）と、（ｃ） 前記（ｂ）による前記レジストパターンの寸法の変化量（ΔＣＤ１）と、所望の前記レジストパターンの寸法の変化量（ΔＣＤＴ）に基づいて、第２の加熱処理温度（Ｔ２）を求めるステップ（Ｓ４）と、（ｄ） 前記第２の加熱処理温度（Ｔ２）で第２の処理時間（ｔ２）の間、前記基板を加熱処理するステップ（Ｓ５，Ｓ６）とを備えている。
【００１７】
本発明のレジストパターンの形成方法において、前記（ｂ）による前記レジストパターンの寸法の変化量（ΔＣＤ１）は、前記（ｂ）による前記加熱処理が行われている場所についての測定された温度（Ｔ）と、前記加熱処理の単位時間あたりの前記レジストパターンの寸法の変化量（ＮＣＤ（Ｔ））の温度依存性を示すデータ（図５）と、前記第１の処理時間（ｔ１）に基づいて、求められる。
【００１８】
本発明のレジストパターンの形成方法において、前記第２の加熱処理温度（Ｔ２）は、前記所望のレジストパターンの寸法の変化量（ΔＣＤＴ）から前記（ｂ）による前記レジストパターンの寸法の変化量（ΔＣＤ１）を減算することにより得られる前記（ｄ）において要求される前記レジストパターンの寸法の変化量（ΔＣＤ２）と、前記加熱処理の単位時間あたりの前記レジストパターンの寸法の変化量（ＮＣＤ（Ｔ））の温度依存性を示すデータ（図５）と、前記第２の処理時間（ｔ２）に基づいて、求められる。
【００１９】
本発明のレジストパターンの形成方法において、前記測定された温度（Ｔ）は、前記加熱処理を行う装置の温度センサ（２１Ａ）による測定結果、又は前記基板についての測定された温度である。
【００２０】
本発明の加熱処理装置（１８）は、レジストパターンが形成された基板を加熱処理する際に、前記加熱処理される場所の測定された温度（Ｔ）に基づいて、前記加熱処理の途中で、前記加熱処理による前記レジストパターンの寸法の変化量が所望の値（ΔＣＤＴ）となるように、前記基板の加熱処理温度を再設定する設定温度制御部を備えている。
【００２１】
本発明の加熱処理方法の第１の構成は、レジストパターンを形成した基板を加熱処理する工程において、加熱装置の温度測定した結果を元に、加熱処理の途中で加熱処理によるパターン寸法の変化量が所望の値となるように、加熱処理温度を再設定することを特徴とする。
【００２２】
次に、本発明の加熱処理方法の第２の構成は、上述した温度制御を、各ブロック毎に温度制御機構を備えた複数のブロックからなる加熱処理装置を用いて、各ブロック毎に行うことを特徴とする。
【００２３】
さらに、本発明の加熱処理方法の第３の構成は、加熱装置の温度測定結果の代わりに、基板の温度測定結果を用いることを特徴とする。
【００２４】
一方、本発明の加熱処理装置は、上述の方法を実現するためのものであって、加熱装置の温度測定結果に基づいて、設定温度を制御する設定温度制御部を具備していることを特徴とする。
【００２５】
本発明の加熱処理方法およびその装置によれば、加熱処理によるレジストパターン寸法の変化量が所望の値となるように制御することが可能となる。従って、複数枚の基板を熱処理する際に、レジストパターン寸法の変化量の再現性が高まる。
【００２６】
また、各ブロック毎に温度制御機構を備えた複数のブロックからなる加熱処理装置においては、各ブロック毎のパターン寸法変化量を一定にすることができるため、ウェーハ面内におけるレジストパターンの寸法変化量のばらつきを低減することができる。
【００２７】
さらに、加熱装置の温度測定結果の代わりに、基板の温度測定結果を用いることによって、パターン変化量の精度を高めることが可能となる。
【００２８】
【発明の実施の形態】
次に、本発明のレジストパターンの形成方法及び加熱処理装置の実施の形態について図面を参照して詳細に説明する。
【００２９】
図１は、本発明の第１の実施の形態のレジストパターンの形成方法における温度制御のフローチャート、図２は加熱処理温度の時間変化を示した図、図３は本実施形態の加熱処理装置の構成図である。
【００３０】
本実施形態の加熱処理は、図２に示したように、加熱処理温度を再設定する前の第１の加熱処理１１と、加熱処理温度を再設定した後の第２の加熱処理１２によって行われる。ここで、第１の加熱処理１１と第２の加熱処理１２は連続して行われる。
【００３１】
図３に示すように、加熱処理装置１８は、ブロック２０Ａ、２０Ｂおよび２０Ｃに分かれており、それぞれ独立した温度制御部２３Ａ、２３Ｂおよび２３Ｃを有している。ブロック２０Ａ、２０Ｂおよび２０Ｃに一枚の基板（ウェハ）が搬送され、ブロック２０Ａ、２０Ｂおよび２０Ｃによってホットプレート温度の面内均一性が維持される。
【００３２】
温度制御は、各ブロック２０Ａ、２０Ｂおよび２０Ｃに設置された温度センサー２１Ａ、２１Ｂおよび２１Ｃによる温度測定結果に基づいて、各ブロック２０Ａ、２０Ｂおよび２０Ｃ毎に、各ブロック２０Ａ、２０Ｂおよび２０Ｃのヒータ２２Ａ、２２Ｂおよび２２Ｃの出力を制御することにより行われる。また、各ブロック２０Ａ、２０Ｂおよび２０Ｃの設定温度は、設定温度制御部２４にて制御されている。
【００３３】
以下に、図１を参照して、各ブロック２０Ａ、２０Ｂおよび２０Ｃにおける加熱処理方法について説明する。なお、各ブロック２０Ａ、２０Ｂおよび２０Ｃでは並列して同様の処理が行われるので、ここでは１つのブロックを例にとって説明する。
【００３４】
まず、基板の加熱処理を始める前に、加熱処理装置１８の温度を、第１の加熱処理１１の設定温度に設定する（ステップＳ１）。全ブロック２０Ａ、２０Ｂおよび２０Ｃにて第１の加熱処理１１の設定温度の設定が完了した後、基板を加熱処理装置１８に搬送し、加熱処理を開始する（ステップＳ２、図２の「基板の加熱処理開始」参照）。
【００３５】
加熱処理を開始すると、加熱処理装置１８の温度は、図２に示したように、搬送した基板によって冷却されるため、一時的に低下するが、その後、加熱処理装置１８の温度制御機構によって、再び第１の加熱処理１１の設定温度となる。
【００３６】
次に、あらかじめ設定した第１の加熱処理時間ｔ１が経過した時点で、ステップＳ３からステップＳ４に進む。ステップＳ４では、加熱処理装置１８の温度センサー２１Ａ、２１Ｂおよび２１Ｃによる温度測定結果と、あらかじめ取得した単位時間あたりのパターン寸法変化量の温度依存性のデータに基づいて、第１の加熱処理１１におけるパターン寸法の変化量を算出する。
【００３７】
そして、所望の加熱処理によるパターン寸法の変化量と第１の加熱処理１１におけるパターン変化量から、第２の加熱処理１２で必要となるパターン寸法の変化量を算出し、あらかじめ取得した単位時間あたりのパターン寸法変化量の温度依存性のデータから、第２の加熱処理１２における処理温度を算出する（ステップＳ４）。そして、加熱処理装置１８の温度を第２の加熱処理１２の設定温度に設定する（ステップＳ５、図２の「処理温度再設定」参照）。
【００３８】
その後、基板は第２の加熱処理１２が終了するまで、第２の加熱処理１２の設定温度にて加熱処理される（ステップＳ６）。第２の加熱処理１２が終了すると、基板は加熱処理装置１８から搬出され、全体の加熱処理が終了する。
【００３９】
次に、本実施形態の加熱処理方法について、より具体的に説明する。
【００４０】
まず、シリコン等の基板上にシプレイ・ファーイースト社製ＫｒＦエキシマレーザー露光用レジストＵＶ６をスピンコートにより塗布して温度１３０℃で１分間プリベークし、厚さ約０．７μｍのレジストを形成した。
【００４１】
次に、露光用マスクを使用してＫｒＦエキシマレーザーで露光した後、温度１４０℃で約１分間ポストベークを行った。その後、２．３８重量％の水酸化テトラメチルアンモニウム水溶液で現像し、直径０．２５μｍのレジストホールパターンを形成した。
【００４２】
次に、レジストホールパターンを形成した基板を温度１５６℃に設定した３分割ブロック２０Ａ、２０Ｂおよび２０Ｃからなる加熱処理装置１８に搬送し、第１の加熱処理１１を６０秒間（上記ｔ１）行った。なお、第１の加熱処理１１の間、各ブロック２０Ａ、２０Ｂおよび２０Ｃの温度Ｔの測定を温度センサ２１Ａ、２１Ｂ及び２１Ｃにより行った。
【００４３】
ここで、この第１加熱処理１１によって縮小したホール径の縮小量ΔＣＤ１を、あらかじめ求めておいた単位時間あたりのホール径の縮小量ＮＣＤ（Ｔ）の温度依存性のデータから、以下の式を用いて算出した。
【数１】
【００４４】
ここで、ｔは加熱処理時間（秒）を表す。また、単位時間あたりのホール径の縮小量は、ホール径の加熱処理による縮小が、図４に示したように、加熱処理時間に対してほぼ線形に行われるため、加熱処理時間１２０秒における縮小量を処理時間の１２０秒で単純に割った値で近似することできる。
【００４５】
なお、ホール径の縮小量の温度依存性のデータは、図５に示したように、例えば、加熱処理時間を１２０秒に設定した場合の加熱処理温度に対するホール径の縮小量を実験によって求めておけばよい。ある温度におけるホール径の縮小量は、図５の実験結果のデータから線形補間して求めることができる。
【００４６】
次に、所望の縮小量ΔＣＤＴと第１の加熱処理１１による縮小量ΔＣＤ１から以下の式によって、第２の加熱処理１２において要求される縮小量ΔＣＤ２を算出した。
【数２】
【００４７】
ここでは、所望の縮小量ΔＣＤＴを０．１μｍに設定した。次に、図５に示した実験結果から、あらかじめ求めておいた単位時間あたりの縮小量の温度依存性のデータと、第２の加熱処理時間ｔ２から、以下の式を満たす第２の加熱処理温度Ｔ２を求めた。
【数３】
【００４８】
ここでは、ｔ２を６０秒に設定して、第２の加熱処理１２の設定温度を算出した。
以上のように、各ブロック２０Ａ、２０Ｂおよび２０Ｃ毎に第２の加熱処理１２の設定温度を算出した後、加熱処理装置１８の第２の加熱処理１２の温度設定を変更し（図２の「処理温度再設定」参照）、第２の加熱処理を６０秒間行った。この結果、レジストホールパターンのホール径は、約０．１μｍ縮小され、ウェーハ全面にわたって、０．１５±０．０６μｍの範囲で形成することができた。
【００４９】
なお、上記の本実施形態の実施例と比較するために、上記実施例と同様に、基板上にレジストホールパターンを形成した後、加熱処理を１５６℃で１２０秒間行った。この結果、ウェーハ全面でのホール径のばらつきは、０．１５±０．１０μｍとなった。
【００５０】
次に、本発明の第２実施形態について説明する。
【００５１】
上記の第１実施形態では、ＫｒＦエキシマレーザー露光用レジストを用いているが、レジストの材料としては、公知のナフトキノンジアジド系感光剤／ノボラック樹脂からなるｇ線およびｉ線露光用レジストの他、ＡｒＦエキシマレーザー露光用レジスト、Ｆ２エキシマレーザー露光用レジスト、電子線露光用レジスト、そしてＥＵＶ露光用レジスト等を用いることができる。なお、加熱処理を行うことによって、パターン寸法が変化するようなレジストであれば、上記のレジスト材料に限定はされない。
【００５２】
また、上記の第１実施形態で記載された加熱処理装置１８は、３ブロック２０Ａ、２０Ｂおよび２０Ｃで構成されているが、ブロック数に制限はなく、いくつのブロックで構成されていてもよい。
【００５３】
また、上記の第１実施形態では、加熱処理を第１の加熱処理１１と第２の加熱処理１２の２段階に分けたが、３段階、４段階…といった複数段階に分けても構わない。
【００５４】
また、加熱処理装置１８の温度の設定には、各ブロック２０Ａ、２０Ｂおよび２０Ｃに埋設された温度センサー２１Ａ、２１Ｂおよび２１Ｃによって測定された値を用いているが、基板の温度を測定した値を用いても構わない。なお、この場合の基板の温度測定には、赤外線温度センターを用いることができる。
【００５５】
さらに、上記の実施形態では、レジストホールパターンについて説明したが、溝配線形成用のレジストパターン等の形成にも本実施形態は適用可能である。
【００５６】
以上説明したように、本実施形態では、次のような効果を得ることができる。
【００５７】
第１の効果は、複数枚の基板を熱処理する際に、レジストパターン寸法の変化量の再現性が高まる。
その理由は、各基板毎に、加熱処理によるレジストパターン寸法の変化量が所望の値となるように制御することが可能となるためである。
【００５８】
第２の効果は、各ブロック２０Ａ、２０Ｂおよび２０Ｃ毎に温度制御機構を備えた複数のブロック２０Ａ、２０Ｂおよび２０Ｃからなる加熱処理装置１８においては、ウェーハ面内におけるレジストパターンの寸法変化量のばらつきを低減することができる。
その理由は、各ブロック２０Ａ、２０Ｂおよび２０Ｃ毎で温度設定を行うことによって、パターン寸法変化量を一定にすることができるためである。
【００５９】
【発明の効果】
本発明のレジストパターンの形成方法によれば、パターンの寸法精度が改善される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のレジストパターンの形成方法における温度制御のフローチャートを示す図である。
【図２】本発明の第１の実施の形態のレジストパターンの形成方法における加熱処理温度の時間変化を示した図である。
【図３】本発明の第１の実施の形態における加熱処理装置の構成図である。
【図４】本発明の第１の実施の形態におけるレジストホールパターンのホール径の加熱時間依存性を示した図である。
【図５】本発明の第１の実施の形態におけるレジストホールパターンのホール径の加熱温度依存性を示した図である。
【図６】従来の加熱処理によるレジストホールパターンの縮小方法の工程を説明するための基板要部の断面図である。
【符号の説明】
１０ 基板
１１ レジスト
１２ レジストホール
１８ 加熱処理装置
２０Ａ、２０Ｂ、２０Ｃ ブロックＡ、Ｂ、Ｃ
２１Ａ、２１Ｂ、２１Ｃ 温度センサーＡ、Ｂ、Ｃ
２２Ａ、２２Ｂ、２２Ｃ ヒータＡ、Ｂ、Ｃ
２３Ａ、２３Ｂ、２３Ｃ 温度制御部Ａ、Ｂ、Ｃ
２４ 設定温度制御部
【発明の属する技術分野】
本発明は、レジストパターンの形成方法及び加熱処理装置に関し、特に半導体基板上にレジストパターンを用いてコンタクトホールを形成する場合のパターン寸法精度を改善したレジストパターンの形成方法及び加熱処理装置に関する。
【０００２】
【従来の技術】
半導体装置の製造分野においては、半導体装置の高性能化および高集積化を達成するため、設計ルールの微細化が進められている。そのため、半導体基板上に回路パターンを形成するリソグラフィ技術においては、解像度の向上ならびに寸法精度の向上が要求されている。
【０００３】
特に、半導体装置において層間を電気的に接合するために形成するコンタクトホールの場合、解像限界を超えたレジストホールパターンを形成する手法として、レジストホールパターンの開口径を縮小する技術が提案されている。
【０００４】
レジストホールパターンの開口径を縮小させる従来例として、特開平１０−２７４８５４号公報および特開平１１−２９５９０４号公報には、レジストホールパターンを形成後、レジストの軟化点以上で加熱してレジストホールパターンを徐々に塑性変形させ、ホール形状の制御と小径化を図る方法が開示されている。
【０００５】
図６は、上記の特開平１１―２９５９０４号公報に開示されているレジストパターン形成方法の工程説明するための基板要部の断面図である。まず、図６（ａ）のように、基板１０にレジスト１１を塗布し、電子線直描装置を用いて、電子線をレジスト１１に向けて選択的に照射して露光して描画する。次に、図６（ｂ）に示すように、ポストエキスポージャベーク（ＰＥＢ）を行った後、レジストを現像して基本となるレジストホール１２を形成し、次いで図６（ｃ）に示すように、熱処理を行い、レジスト１１をリフローして変形させ、最終的に図６（ｄ）のように縮小されたレジストホールが形成される。
【０００６】
しかしながら、このようにレジストのリフローを利用したホール縮小プロセスでは、縮小後の寸法ばらつきが大きい点が問題である。本発明者の実験によると、シプレイ・ファーイースト社製ＫｒＦエキシマレーザー露光用化学増幅系レジストＵＶ６を用いて、０．２５μｍ径のホールパターンを形成した後、レジストリフローにより０．２０μｍ径に縮小させた場合、８インチウェーハ面内で０．０２μｍの寸法ばらつきが生じた。
【０００７】
その理由は、リフローによる縮小量の温度依存性が大きいことである。ＵＶ６レジストを用いて、上記のように０．０５μｍ縮小させた場合、縮小量の温度依存性は、０．０２μｍ／℃であり、リフローの熱処理を行うホットプレートの面内ばらつきが１℃あったとすると、縮小量は０．０２μｍばらつくことになる。
【０００８】
従って、縮小量のばらつきを抑えるには、ホットプレートの面内均一性を上げることが重要である。そのため、特開平９−１９０８７１公報および特開平１１−８１８０公報に開示されているような複数のブロックに分割されたベーキング装置が提案され、ホットプレート温度の面内均一性の向上が図られている。
【０００９】
【特許文献１】
特開２００２−６４０４７号公報
【特許文献２】
特開平１０−５５９５１号公報
【特許文献３】
特開平１１−１１９４４３号公報
【００１０】
ホットプレートを用いて、レジストホールパターンの形成されたウェーハを加熱処理する場合、加熱処理前のホットプレートの温度は、処理温度で一定に保たれており定常状態にある。次に、ウェーハをホットプレート上に搬送し、加熱処理が開始されると、ホットプレートの温度は一時的に低下し、その後、処理温度となるように温度制御が行われ、再び処理温度で定常状態となる。
【００１１】
【発明が解決しようとする課題】
定常状態のホットプレート温度の面内均一性に関しては、上記に記載したようなブロック分割された加熱処理装置を用いることによって、温度ばらつきを０．５℃以下となるように制御することが可能となっている。
しかしながら、過渡状態の温度均一性を向上させることは難しく、これがリフローによるホール縮小プロセスの寸法精度を悪化させる要因となっている。
【００１２】
本発明の目的は、レジストホールパターンをリフローによって縮小させるプロセスにおいて、ホール寸法縮小量の寸法精度が向上するレジストパターンの形成方法及び加熱処理装置を提供することにある。
【００１３】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用する番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
本発明のレジストパターンの形成方法は、レジストパターンが形成された基板を加熱処理する工程において、前記加熱処理される場所の測定された温度（Ｔ）に基づいて、前記加熱処理の途中で、前記加熱処理による前記レジストパターンの寸法の変化量が所望の値（ΔＣＤＴ）となるように、前記基板の加熱処理温度を再設定する。
【００１５】
本発明のレジストパターンの形成方法において、複数のブロック（２０Ａ、２０Ｂ、２０Ｃ）を有し前記複数のブロック（２０Ａ、２０Ｂ、２０Ｃ）のそれぞれに温度制御機構を備えた加熱処理装置（１８）を用いて、前記基板を加熱処理する工程において、前記加熱処理温度の再設定は、前記複数のブロック（２０Ａ、２０Ｂ、２０Ｃ）のそれぞれ毎に行われる。
【００１６】
本発明のレジストパターンの形成方法は、（ａ） レジストパターンが形成された基板を加熱処理する温度を第１の加熱処理温度に設定するステップ（Ｓ１）と、（ｂ） 前記第１の加熱処理温度で第１の処理時間（ｔ１）の間、前記基板を加熱処理するステップ（Ｓ２）と、（ｃ） 前記（ｂ）による前記レジストパターンの寸法の変化量（ΔＣＤ１）と、所望の前記レジストパターンの寸法の変化量（ΔＣＤＴ）に基づいて、第２の加熱処理温度（Ｔ２）を求めるステップ（Ｓ４）と、（ｄ） 前記第２の加熱処理温度（Ｔ２）で第２の処理時間（ｔ２）の間、前記基板を加熱処理するステップ（Ｓ５，Ｓ６）とを備えている。
【００１７】
本発明のレジストパターンの形成方法において、前記（ｂ）による前記レジストパターンの寸法の変化量（ΔＣＤ１）は、前記（ｂ）による前記加熱処理が行われている場所についての測定された温度（Ｔ）と、前記加熱処理の単位時間あたりの前記レジストパターンの寸法の変化量（ＮＣＤ（Ｔ））の温度依存性を示すデータ（図５）と、前記第１の処理時間（ｔ１）に基づいて、求められる。
【００１８】
本発明のレジストパターンの形成方法において、前記第２の加熱処理温度（Ｔ２）は、前記所望のレジストパターンの寸法の変化量（ΔＣＤＴ）から前記（ｂ）による前記レジストパターンの寸法の変化量（ΔＣＤ１）を減算することにより得られる前記（ｄ）において要求される前記レジストパターンの寸法の変化量（ΔＣＤ２）と、前記加熱処理の単位時間あたりの前記レジストパターンの寸法の変化量（ＮＣＤ（Ｔ））の温度依存性を示すデータ（図５）と、前記第２の処理時間（ｔ２）に基づいて、求められる。
【００１９】
本発明のレジストパターンの形成方法において、前記測定された温度（Ｔ）は、前記加熱処理を行う装置の温度センサ（２１Ａ）による測定結果、又は前記基板についての測定された温度である。
【００２０】
本発明の加熱処理装置（１８）は、レジストパターンが形成された基板を加熱処理する際に、前記加熱処理される場所の測定された温度（Ｔ）に基づいて、前記加熱処理の途中で、前記加熱処理による前記レジストパターンの寸法の変化量が所望の値（ΔＣＤＴ）となるように、前記基板の加熱処理温度を再設定する設定温度制御部を備えている。
【００２１】
本発明の加熱処理方法の第１の構成は、レジストパターンを形成した基板を加熱処理する工程において、加熱装置の温度測定した結果を元に、加熱処理の途中で加熱処理によるパターン寸法の変化量が所望の値となるように、加熱処理温度を再設定することを特徴とする。
【００２２】
次に、本発明の加熱処理方法の第２の構成は、上述した温度制御を、各ブロック毎に温度制御機構を備えた複数のブロックからなる加熱処理装置を用いて、各ブロック毎に行うことを特徴とする。
【００２３】
さらに、本発明の加熱処理方法の第３の構成は、加熱装置の温度測定結果の代わりに、基板の温度測定結果を用いることを特徴とする。
【００２４】
一方、本発明の加熱処理装置は、上述の方法を実現するためのものであって、加熱装置の温度測定結果に基づいて、設定温度を制御する設定温度制御部を具備していることを特徴とする。
【００２５】
本発明の加熱処理方法およびその装置によれば、加熱処理によるレジストパターン寸法の変化量が所望の値となるように制御することが可能となる。従って、複数枚の基板を熱処理する際に、レジストパターン寸法の変化量の再現性が高まる。
【００２６】
また、各ブロック毎に温度制御機構を備えた複数のブロックからなる加熱処理装置においては、各ブロック毎のパターン寸法変化量を一定にすることができるため、ウェーハ面内におけるレジストパターンの寸法変化量のばらつきを低減することができる。
【００２７】
さらに、加熱装置の温度測定結果の代わりに、基板の温度測定結果を用いることによって、パターン変化量の精度を高めることが可能となる。
【００２８】
【発明の実施の形態】
次に、本発明のレジストパターンの形成方法及び加熱処理装置の実施の形態について図面を参照して詳細に説明する。
【００２９】
図１は、本発明の第１の実施の形態のレジストパターンの形成方法における温度制御のフローチャート、図２は加熱処理温度の時間変化を示した図、図３は本実施形態の加熱処理装置の構成図である。
【００３０】
本実施形態の加熱処理は、図２に示したように、加熱処理温度を再設定する前の第１の加熱処理１１と、加熱処理温度を再設定した後の第２の加熱処理１２によって行われる。ここで、第１の加熱処理１１と第２の加熱処理１２は連続して行われる。
【００３１】
図３に示すように、加熱処理装置１８は、ブロック２０Ａ、２０Ｂおよび２０Ｃに分かれており、それぞれ独立した温度制御部２３Ａ、２３Ｂおよび２３Ｃを有している。ブロック２０Ａ、２０Ｂおよび２０Ｃに一枚の基板（ウェハ）が搬送され、ブロック２０Ａ、２０Ｂおよび２０Ｃによってホットプレート温度の面内均一性が維持される。
【００３２】
温度制御は、各ブロック２０Ａ、２０Ｂおよび２０Ｃに設置された温度センサー２１Ａ、２１Ｂおよび２１Ｃによる温度測定結果に基づいて、各ブロック２０Ａ、２０Ｂおよび２０Ｃ毎に、各ブロック２０Ａ、２０Ｂおよび２０Ｃのヒータ２２Ａ、２２Ｂおよび２２Ｃの出力を制御することにより行われる。また、各ブロック２０Ａ、２０Ｂおよび２０Ｃの設定温度は、設定温度制御部２４にて制御されている。
【００３３】
以下に、図１を参照して、各ブロック２０Ａ、２０Ｂおよび２０Ｃにおける加熱処理方法について説明する。なお、各ブロック２０Ａ、２０Ｂおよび２０Ｃでは並列して同様の処理が行われるので、ここでは１つのブロックを例にとって説明する。
【００３４】
まず、基板の加熱処理を始める前に、加熱処理装置１８の温度を、第１の加熱処理１１の設定温度に設定する（ステップＳ１）。全ブロック２０Ａ、２０Ｂおよび２０Ｃにて第１の加熱処理１１の設定温度の設定が完了した後、基板を加熱処理装置１８に搬送し、加熱処理を開始する（ステップＳ２、図２の「基板の加熱処理開始」参照）。
【００３５】
加熱処理を開始すると、加熱処理装置１８の温度は、図２に示したように、搬送した基板によって冷却されるため、一時的に低下するが、その後、加熱処理装置１８の温度制御機構によって、再び第１の加熱処理１１の設定温度となる。
【００３６】
次に、あらかじめ設定した第１の加熱処理時間ｔ１が経過した時点で、ステップＳ３からステップＳ４に進む。ステップＳ４では、加熱処理装置１８の温度センサー２１Ａ、２１Ｂおよび２１Ｃによる温度測定結果と、あらかじめ取得した単位時間あたりのパターン寸法変化量の温度依存性のデータに基づいて、第１の加熱処理１１におけるパターン寸法の変化量を算出する。
【００３７】
そして、所望の加熱処理によるパターン寸法の変化量と第１の加熱処理１１におけるパターン変化量から、第２の加熱処理１２で必要となるパターン寸法の変化量を算出し、あらかじめ取得した単位時間あたりのパターン寸法変化量の温度依存性のデータから、第２の加熱処理１２における処理温度を算出する（ステップＳ４）。そして、加熱処理装置１８の温度を第２の加熱処理１２の設定温度に設定する（ステップＳ５、図２の「処理温度再設定」参照）。
【００３８】
その後、基板は第２の加熱処理１２が終了するまで、第２の加熱処理１２の設定温度にて加熱処理される（ステップＳ６）。第２の加熱処理１２が終了すると、基板は加熱処理装置１８から搬出され、全体の加熱処理が終了する。
【００３９】
次に、本実施形態の加熱処理方法について、より具体的に説明する。
【００４０】
まず、シリコン等の基板上にシプレイ・ファーイースト社製ＫｒＦエキシマレーザー露光用レジストＵＶ６をスピンコートにより塗布して温度１３０℃で１分間プリベークし、厚さ約０．７μｍのレジストを形成した。
【００４１】
次に、露光用マスクを使用してＫｒＦエキシマレーザーで露光した後、温度１４０℃で約１分間ポストベークを行った。その後、２．３８重量％の水酸化テトラメチルアンモニウム水溶液で現像し、直径０．２５μｍのレジストホールパターンを形成した。
【００４２】
次に、レジストホールパターンを形成した基板を温度１５６℃に設定した３分割ブロック２０Ａ、２０Ｂおよび２０Ｃからなる加熱処理装置１８に搬送し、第１の加熱処理１１を６０秒間（上記ｔ１）行った。なお、第１の加熱処理１１の間、各ブロック２０Ａ、２０Ｂおよび２０Ｃの温度Ｔの測定を温度センサ２１Ａ、２１Ｂ及び２１Ｃにより行った。
【００４３】
ここで、この第１加熱処理１１によって縮小したホール径の縮小量ΔＣＤ１を、あらかじめ求めておいた単位時間あたりのホール径の縮小量ＮＣＤ（Ｔ）の温度依存性のデータから、以下の式を用いて算出した。
【数１】
ここで、ｔは加熱処理時間（秒）を表す。また、単位時間あたりのホール径の縮小量は、ホール径の加熱処理による縮小が、図４に示したように、加熱処理時間に対してほぼ線形に行われるため、加熱処理時間１２０秒における縮小量を処理時間の１２０秒で単純に割った値で近似することできる。
【００４５】
なお、ホール径の縮小量の温度依存性のデータは、図５に示したように、例えば、加熱処理時間を１２０秒に設定した場合の加熱処理温度に対するホール径の縮小量を実験によって求めておけばよい。ある温度におけるホール径の縮小量は、図５の実験結果のデータから線形補間して求めることができる。
【００４６】
次に、所望の縮小量ΔＣＤＴと第１の加熱処理１１による縮小量ΔＣＤ１から以下の式によって、第２の加熱処理１２において要求される縮小量ΔＣＤ２を算出した。
【数２】
ここでは、所望の縮小量ΔＣＤＴを０．１μｍに設定した。次に、図５に示した実験結果から、あらかじめ求めておいた単位時間あたりの縮小量の温度依存性のデータと、第２の加熱処理時間ｔ２から、以下の式を満たす第２の加熱処理温度Ｔ２を求めた。
【数３】
ここでは、ｔ２を６０秒に設定して、第２の加熱処理１２の設定温度を算出した。
以上のように、各ブロック２０Ａ、２０Ｂおよび２０Ｃ毎に第２の加熱処理１２の設定温度を算出した後、加熱処理装置１８の第２の加熱処理１２の温度設定を変更し（図２の「処理温度再設定」参照）、第２の加熱処理を６０秒間行った。この結果、レジストホールパターンのホール径は、約０．１μｍ縮小され、ウェーハ全面にわたって、０．１５±０．０６μｍの範囲で形成することができた。
【００４９】
なお、上記の本実施形態の実施例と比較するために、上記実施例と同様に、基板上にレジストホールパターンを形成した後、加熱処理を１５６℃で１２０秒間行った。この結果、ウェーハ全面でのホール径のばらつきは、０．１５±０．１０μｍとなった。
【００５０】
次に、本発明の第２実施形態について説明する。
【００５１】
上記の第１実施形態では、ＫｒＦエキシマレーザー露光用レジストを用いているが、レジストの材料としては、公知のナフトキノンジアジド系感光剤／ノボラック樹脂からなるｇ線およびｉ線露光用レジストの他、ＡｒＦエキシマレーザー露光用レジスト、Ｆ２エキシマレーザー露光用レジスト、電子線露光用レジスト、そしてＥＵＶ露光用レジスト等を用いることができる。なお、加熱処理を行うことによって、パターン寸法が変化するようなレジストであれば、上記のレジスト材料に限定はされない。
【００５２】
また、上記の第１実施形態で記載された加熱処理装置１８は、３ブロック２０Ａ、２０Ｂおよび２０Ｃで構成されているが、ブロック数に制限はなく、いくつのブロックで構成されていてもよい。
【００５３】
また、上記の第１実施形態では、加熱処理を第１の加熱処理１１と第２の加熱処理１２の２段階に分けたが、３段階、４段階…といった複数段階に分けても構わない。
【００５４】
また、加熱処理装置１８の温度の設定には、各ブロック２０Ａ、２０Ｂおよび２０Ｃに埋設された温度センサー２１Ａ、２１Ｂおよび２１Ｃによって測定された値を用いているが、基板の温度を測定した値を用いても構わない。なお、この場合の基板の温度測定には、赤外線温度センターを用いることができる。
【００５５】
さらに、上記の実施形態では、レジストホールパターンについて説明したが、溝配線形成用のレジストパターン等の形成にも本実施形態は適用可能である。
【００５６】
以上説明したように、本実施形態では、次のような効果を得ることができる。
【００５７】
第１の効果は、複数枚の基板を熱処理する際に、レジストパターン寸法の変化量の再現性が高まる。
その理由は、各基板毎に、加熱処理によるレジストパターン寸法の変化量が所望の値となるように制御することが可能となるためである。
【００５８】
第２の効果は、各ブロック２０Ａ、２０Ｂおよび２０Ｃ毎に温度制御機構を備えた複数のブロック２０Ａ、２０Ｂおよび２０Ｃからなる加熱処理装置１８においては、ウェーハ面内におけるレジストパターンの寸法変化量のばらつきを低減することができる。
その理由は、各ブロック２０Ａ、２０Ｂおよび２０Ｃ毎で温度設定を行うことによって、パターン寸法変化量を一定にすることができるためである。
【００５９】
【発明の効果】
本発明のレジストパターンの形成方法によれば、パターンの寸法精度が改善される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のレジストパターンの形成方法における温度制御のフローチャートを示す図である。
【図２】本発明の第１の実施の形態のレジストパターンの形成方法における加熱処理温度の時間変化を示した図である。
【図３】本発明の第１の実施の形態における加熱処理装置の構成図である。
【図４】本発明の第１の実施の形態におけるレジストホールパターンのホール径の加熱時間依存性を示した図である。
【図５】本発明の第１の実施の形態におけるレジストホールパターンのホール径の加熱温度依存性を示した図である。
【図６】従来の加熱処理によるレジストホールパターンの縮小方法の工程を説明するための基板要部の断面図である。
【符号の説明】
１０ 基板
１１ レジスト
１２ レジストホール
１８ 加熱処理装置
２０Ａ、２０Ｂ、２０Ｃ ブロックＡ、Ｂ、Ｃ
２１Ａ、２１Ｂ、２１Ｃ 温度センサーＡ、Ｂ、Ｃ
２２Ａ、２２Ｂ、２２Ｃ ヒータＡ、Ｂ、Ｃ
２３Ａ、２３Ｂ、２３Ｃ 温度制御部Ａ、Ｂ、Ｃ
２４ 設定温度制御部
Claims (7)
- レジストパターンが形成された基板を加熱処理する工程において、前記加熱処理される場所の測定された温度に基づいて、前記加熱処理の途中で、前記加熱処理による前記レジストパターンの寸法の変化量が所望の値となるように、前記基板の加熱処理温度を再設定する
ことを特徴とするレジストパターンの形成方法。 - 請求項１記載のレジストパターンの形成方法において、
複数のブロックを有し前記複数のブロックのそれぞれに温度制御機構を備えた加熱処理装置を用いて、前記基板を加熱処理する工程において、前記加熱処理温度の再設定は、前記複数のブロックのそれぞれ毎に行われる
レジストパターンの形成方法。 - （ａ） レジストパターンが形成された基板を加熱処理する温度を第１の加熱処理温度に設定するステップと、
（ｂ） 前記第１の加熱処理温度で第１の処理時間の間、前記基板を加熱処理するステップと、
（ｃ） 前記（ｂ）による前記レジストパターンの寸法の変化量と、所望の前記レジストパターンの寸法の変化量に基づいて、第２の加熱処理温度を求めるステップと、
（ｄ） 前記第２の加熱処理温度で第２の処理時間の間、前記基板を加熱処理するステップと
を備えたレジストパターンの形成方法。 - 請求項３記載のレジストパターンの形成方法において、
前記（ｂ）による前記レジストパターンの寸法の変化量は、前記（ｂ）による前記加熱処理が行われている場所についての測定された温度と、前記加熱処理の単位時間あたりの前記レジストパターンの寸法の変化量の温度依存性を示すデータと、前記第１の処理時間に基づいて、求められる
レジストパターンの形成方法。 - 請求項３または４に記載のレジストパターンの形成方法において、
前記第２の加熱処理温度は、前記所望のレジストパターンの寸法の変化量から前記（ｂ）による前記レジストパターンの寸法の変化量を減算することにより得られる前記（ｄ）において要求される前記レジストパターンの寸法の変化量と、前記加熱処理の単位時間あたりの前記レジストパターンの寸法の変化量の温度依存性を示すデータと、前記第２の処理時間に基づいて、求められる
レジストパターンの形成方法。 - 請求項１、２または４に記載のレジストパターンの形成方法において、
前記測定された温度は、前記加熱処理を行う装置の温度センサによる測定結果、又は前記基板についての測定された温度である
レジストパターンの形成方法。 - レジストパターンが形成された基板を加熱処理する際に、前記加熱処理される場所の測定された温度に基づいて、前記加熱処理の途中で、前記加熱処理による前記レジストパターンの寸法の変化量が所望の値となるように、前記基板の加熱処理温度を再設定する設定温度制御部を備えた加熱処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002338482A JP4328516B2 (ja) | 2002-11-21 | 2002-11-21 | レジストパターンの形成方法及び加熱処理装置 |
| US10/714,773 US20040106073A1 (en) | 2002-11-21 | 2003-11-17 | Forming method of resist pattern for improving accuracy of dimension of pattern, manufacturing method of semiconductor apparatus using the same and heat treatment apparatus for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002338482A JP4328516B2 (ja) | 2002-11-21 | 2002-11-21 | レジストパターンの形成方法及び加熱処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172492A true JP2004172492A (ja) | 2004-06-17 |
| JP4328516B2 JP4328516B2 (ja) | 2009-09-09 |
Family
ID=32375748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002338482A Expired - Fee Related JP4328516B2 (ja) | 2002-11-21 | 2002-11-21 | レジストパターンの形成方法及び加熱処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040106073A1 (ja) |
| JP (1) | JP4328516B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008172111A (ja) * | 2007-01-15 | 2008-07-24 | Tokyo Electron Ltd | リフロー処理装置およびリフロー処理方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7415312B2 (en) * | 2004-05-25 | 2008-08-19 | Barnett Jr James R | Process module tuning |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6235439B1 (en) * | 1999-05-19 | 2001-05-22 | International Business Machines Corporation | Method for controlling image size of integrated circuits on wafers supported on hot plates during post exposure baking of the wafers |
| US6348301B1 (en) * | 1999-10-27 | 2002-02-19 | United Microelectronics Corp. | Method of reducing a critical dimension of a patterned photoresist layer |
| US6238830B1 (en) * | 1999-10-29 | 2001-05-29 | Advanced Micro Devices | Active control of temperature in scanning probe lithography and maskless lithograpy |
-
2002
- 2002-11-21 JP JP2002338482A patent/JP4328516B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-17 US US10/714,773 patent/US20040106073A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008172111A (ja) * | 2007-01-15 | 2008-07-24 | Tokyo Electron Ltd | リフロー処理装置およびリフロー処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040106073A1 (en) | 2004-06-03 |
| JP4328516B2 (ja) | 2009-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4127664B2 (ja) | 現像処理装置の調整方法 | |
| JP2008512003A (ja) | 半導体プロセスにおける、ウエハ上に形成された構造物の限界寸法の制御 | |
| JPH0529302B2 (ja) | ||
| JP5160920B2 (ja) | 半導体装置の製造方法、半導体装置の製造装置、及び製造プログラム | |
| JP4328516B2 (ja) | レジストパターンの形成方法及び加熱処理装置 | |
| US20060154479A1 (en) | Baking apparatus used in photolithography process, and method for controlling critical dimension of photoresist patterns using the same | |
| JPH07142356A (ja) | レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム | |
| JP2001326153A (ja) | レジストパターンの形成方法 | |
| JP4535242B2 (ja) | 熱処理評価方法 | |
| JPH1083087A (ja) | レジストパターンの形成方法 | |
| JP2001230175A (ja) | パターン形成方法及び電子線露光装置 | |
| US8404433B2 (en) | Method for forming resist pattern and method for manufacturing semiconductor device | |
| KR100380274B1 (ko) | 디유브이 공정을 이용한 실리콘 산화막 식각방법 | |
| JP5201761B2 (ja) | 現像処理評価方法 | |
| KR100451508B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP2009239029A (ja) | リソグラフィ装置の評価方法および制御方法 | |
| JP4522040B2 (ja) | 半導体装置の製造方法 | |
| JP4121770B2 (ja) | フォトマスク製造用べーキング装置 | |
| TWI259523B (en) | Method for forming photoresist pattern and method for trimming photoresist pattern | |
| JP2004077532A (ja) | レチクル製造方法及びレチクル製造装置 | |
| JPH05308047A (ja) | 半導体装置の製造方法 | |
| KR20100073091A (ko) | 반도체 소자의 패턴 형성방법 | |
| KR20000039799A (ko) | 리소그라피 공정 | |
| JP2003272991A (ja) | 露光及びレジスト塗布現像方法並びに装置 | |
| JP2010045213A (ja) | 基板処理装置及び基板処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |