JP4886600B2 - フラットパネルディスプレイ装置及びその製造方法 - Google Patents
フラットパネルディスプレイ装置及びその製造方法 Download PDFInfo
- Publication number
- JP4886600B2 JP4886600B2 JP2007141021A JP2007141021A JP4886600B2 JP 4886600 B2 JP4886600 B2 JP 4886600B2 JP 2007141021 A JP2007141021 A JP 2007141021A JP 2007141021 A JP2007141021 A JP 2007141021A JP 4886600 B2 JP4886600 B2 JP 4886600B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film pattern
- semiconductor layer
- aluminum
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 164
- 239000002184 metal Substances 0.000 claims abstract description 164
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims description 88
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 67
- 229910052782 aluminium Inorganic materials 0.000 claims description 62
- 239000004065 semiconductor Substances 0.000 claims description 61
- 238000009792 diffusion process Methods 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 18
- 239000003870 refractory metal Substances 0.000 claims description 16
- 230000002265 prevention Effects 0.000 claims description 15
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- 239000011733 molybdenum Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910000599 Cr alloy Inorganic materials 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000000788 chromium alloy Substances 0.000 claims description 5
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 5
- 229910001080 W alloy Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims 3
- 229910016570 AlCu Inorganic materials 0.000 claims 2
- -1 AlNd Inorganic materials 0.000 claims 2
- 239000010408 film Substances 0.000 description 265
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 10
- 239000007772 electrode material Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 150000003949 imides Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は，フラットパネルディスプレイ装置及びその製造方法に関し，特に，アクティブマトリクス型フラットパネルディスプレイ装置及びその製造方法に関する。
アクティブマトリクス型フラットパネルディスプレイ装置は，マトリクス状に配置されている単位画素を備える。このアクティブマトリクス型フラットパネルディスプレイ装置において，上記単位画素は，少なくとも一つの薄膜トランジスタ，薄膜トランジスタによって制御される画素電極，及び画素電極に対応する対向電極を含む。画素電極と対向電極との間に発光有機膜が介在された場合を有機電界発光素子といい，画素電極と対向電極との間に液晶が介在された場合を液晶表示素子という。
ここで，図１を参照しながら，従来に係るフラットパネルディスプレイ装置について説明する。図１は従来の技術に係るフラットパネルディスプレイ装置の薄膜トランジスタを示す断面図である。
図１に示すように，基板１０上には半導体層２０が形成されている。半導体層２０上に，上記半導体層２０を覆うゲート絶縁膜３０を形成する。前記ゲート絶縁膜３０上にゲート電極４０を形成する。その後，前記ゲート電極４０を覆う層間絶縁膜５０を形成する。前記層間絶縁膜５０内に，前記半導体層２０の両側端部を露出させるコンタクトホール５０ａを形成する。ソース／ドレイン電極５５は，前記層間絶縁膜５０上に位置し，コンタクトホール５０ａを介して半導体層２０の両側端部にそれぞれ接する。ソース／ドレイン電極５５を形成する際，フラットパネルディスプレイ装置の信号配線（図示せず）も形成することができる。
ソース／ドレイン電極５５及び前記信号配線はモリブデンを用いることで形成されている。ところが，モリブデンは，比抵抗（ｓｐｅｃｉｆｉｃ ｒｅｓｉｓｔａｎｃｅ）が高いため信号配線の配線抵抗を高め，信号配線において信号遅延を誘発させるおそれがあった。信号遅延はフラットパネルディスプレイ装置の画質低下を招く。これを解決するために，ソース／ドレイン電極５５及び信号配線を，モリブデン膜と当該モリブデン膜上に位置し，低抵抗であるアルミニウム膜の二層膜に形成しようとする試みがあった。
しかしながら，ソース／ドレイン電極５５のいずれか一方は，画素電極（図示せず）のＩＴＯ膜と接するが，この場合，アルミニウム膜と上記ＩＴＯ膜との間には酸化膜が形成される可能性があるため，画素電極とこれに接するソース／ドレイン電極５５との間の接触抵抗が増加するおそれがあった。
本発明は，上記問題点に鑑みてなされたものであり，本発明の目的は，画素電極との接触抵抗特性を改善することが可能な，新規かつ改良されたフラットパネルディスプレイ装置及びその製造方法を提供することである。
上記課題を解決するために，本発明のある観点によれば，基板と，該基板上に順次積層された耐熱性金属膜パターン，アルミニウム系金属膜パターン，およびキャッピング金属膜パターンを備えるソース／ドレイン電極と，を含み，耐熱性金属膜パターンは，５００Å以下の厚さを有し，耐熱性金属膜パターンとアルミニウム系金属膜パターンとの間には，拡散防止膜パターンがさらに含まれることを特徴とする，フラットパネルディスプレイ装置が提供される。
また，耐熱性金属膜パターンが，クロム，クロム合金，モリブデン，およびモリブデン合金からなる群より少なくとも一つ選択された金属から構成されてもよい。
また，耐熱性金属膜パターンは，モリブデン−タングステン合金から構成されてもよい。
また，アルミニウム系金属膜パターンは，Ａｌ，ＡｌＳｉ，ＡｌＮｄ，およびＡｌＣｕからなる群より少なくとも一つ選択された金属から構成されてもよい。
また，アルミニウム系金属膜パターンは，ＡｌＳｉから構成されてもよい。
また，キャッピング金属膜パターンは，Ｔｉ又はＴａから構成されてもよい。
また，拡散防止膜パターンは，Ｔｉ又はＴａから構成されてもよい。
また，基板上に設けられる半導体層と，半導体層上に設けられるゲート電極と，ゲート電極及び半導体層上に設けられ，半導体層の両側端部を露出させるソース／ドレインコンタクトホールを備える層間絶縁膜とをさらに含み，耐熱性金属膜パターン，アルミニウム系金属膜パターン，およびキャッピング金属膜パターンは，露出した半導体層上に位置してもよい。
また，半導体層は，多結晶シリコン膜であってもよい。
また，上記課題を解決するために，本発明の別の観点によれば，基板を配置し，基板上に半導体層を形成し，半導体層上にゲート電極を形成し，ゲート電極及び半導体層上を覆う層間絶縁膜を形成し，層間絶縁膜内に，半導体層の両側端部を露出させるソース／ドレインコンタクトホールを形成し，半導体層上に設けられ，ソース／ドレインコンタクトホールを介して半導体層の両側端部に接するように，厚さが５００Å以下の耐熱性金属膜パターンを積層し，さらに，拡散防止膜パターン，アルミニウム系金属膜パターン及びキャッピング金属膜パターンを順次積層することで少なくとも構成されるソース／ドレイン電極を形成することを含むことを特徴とするフラットパネルディスプレイ装置の製造方法が提供される。
また，ソース／ドレイン電極を形成することは，ソース／ドレインコンタクトホールを介して露出した半導体層を含んだ基板の全面に耐熱性金属膜，拡散防止膜，アルミニウム系金属膜，およびキャッピング金属膜を順次積層し，キャッピング金属膜，アルミニウム系金属膜，拡散防止膜，および耐熱性金属膜を順次パターニングすることで，耐熱性金属膜パターン，拡散防止膜パターン，アルミニウム系金属膜パターン，およびキャッピング金属膜パターンを形成することを含んでもよい。
また，拡散防止膜を積層する前に，耐熱性金属膜の形成された基板を熱処理することをさらに含んでもよい。
また，基板を熱処理する前に，耐熱性金属膜上にパッシベーション絶縁膜を積層し，熱処理後，拡散防止膜を積層する前に，パッシベーション絶縁膜を除去することをさらに含んでもよい。
以上説明したように，本発明によれば，ソース／ドレイン電極を，耐熱性金属膜，アルミニウム系金属膜及びキャッピング金属膜を備えるように形成することで，配線抵抗を低下させ，熱的安定性，および画素電極との接触抵抗特性が改善されたフラットパネルディスプレイ装置を製造することができる。
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。なお，以下の説明及び添付図面において，略同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。なお，図面において，層の異なる層または基板「上」にあると言及する場合，それは他の層または基板上に直接形成できるか，それらの間に第３の層が介在できることを意味する。明細書全体にわたって同一の参照番号は同一の構成要素を示す。
まず，図２Ａ〜図２Ｄを参照しながら，第１の実施の形態に係るフラットパネルディスプレイ装置の製造方法について説明する。なお，図２Ａ〜図２Ｄは第１の実施の形態に係るフラットパネルディスプレイ装置の製造方法を説明するための断面図である。
図２Ａに示すように，まず基板１００を用意する。なお，基板１００はガラス又はプラスチック基板である。基板１００上にバッファ層１０５を形成する。バッファ層１０５は基板１００より流出するアルカリイオンのような不純物から，後続の工程で形成される薄膜トランジスタを保護するための層であって，シリコン酸化膜又はシリコン窒化膜で形成することができる。
なお，上記バッファ層１０５上にはアモルファスシリコン膜を積層し，これを結晶化して多結晶シリコン膜を形成することが好ましい。アモルファスシリコン膜の結晶化は，ＥＬＡ（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ），ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ），ＭＩＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）又はＭＩＬＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法によって行うことができる。
次に，多結晶シリコン膜をパターニングすることにより，基板１００上に半導体層１１０を形成する。その後，半導体層１１０を含んだ基板全面にゲート絶縁膜１１５を形成する。ゲート絶縁膜１１５上にゲート電極物質を積層し，これをパターニングすることにより，半導体層１１０の所定の部分に対応するゲート電極１２０を形成する。ゲート電極物質は，アルミニウム（Ａｌ），アルミニウム合金（Ａｌ ａｌｌｏｙ），モリブデン（Ｍｏ），およびモリブデン合金（Ｍｏ ａｌｌｏｙ）からなる群より選択された１種の金属であることが好ましく，さらに好ましくはモリブデン−タングステンである。
次に，ゲート電極１２０をマスクとして半導体層１１０にイオンをドープすることにより，半導体層１１０にソース／ドレイン領域１１０ａを形成し，これと同時にソース／ドレイン領域１１０ａの間に介在されたチャネル領域１１０ｂを定義する。その後，ゲート電極１２０を覆う層間絶縁膜１２５を形成する。層間絶縁膜１２５はシリコン酸化膜，シリコン窒化膜，またはこれらの複合膜である。次いで，層間絶縁膜１２５及びゲート絶縁膜１１５内に，半導体層１１０のソース／ドレイン領域１１０ａをそれぞれ露出させるソース／ドレインコンタクトホール１２５ａを形成する。
次に，ソース／ドレインコンタクトホール１２５ａの形成された基板上に耐熱性金属膜を積層し，これをパターニングすることにより，耐熱性金属膜パターン（又は耐熱性金属膜）１３１ａを形成する。耐熱性金属膜は，高融点を有し且つ熱安定性に優れた膜であって，クロム（Ｃｒ），クロム合金（Ｃｒ ａｌｌｏｙ），モリブデン（Ｍｏ），およびモリブデン合金（Ｍｏ ａｌｌｏｙ）からなる群より選択された１種の金属で形成されることが好ましく，さらに好ましくはモリブデン−タングステンで形成される。耐熱性金属膜パターン（又は耐熱性金属膜）１３１ａは１０００Å以上の厚さを有することが好ましい。
その次に，耐熱性金属膜（又は耐熱性金属膜パターン）１３１ａを含む基板の全面にはパッシベーション絶縁膜１４０が形成されることが好ましい。パッシベーション絶縁膜１４０はシリコン酸化膜又はシリコン窒化膜で形成される。より好ましくは，パッシベーション絶縁膜１４０はシリコン窒化膜で形成されることである。その後，パッシベーション絶縁膜１４０の積層された基板を約３８０℃の温度で熱処理する。当該熱処理は，ソース／ドレイン領域１１０ａにドープされたイオンを活性化させる役割を果たす。また，パッシベーション絶縁膜１４０をシリコン窒化膜で形成させ，熱処理を行うことで，シリコン窒化膜内に豊富に含有する水素を半導体層１１０に拡散させることができる。半導体層１１０に拡散した水素は，半導体層１１０内のダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）をパッシベーションすることができる。この際，耐熱性金属膜１３１ａは上記熱処理温度においても安定した特性を示す。
図２Ｂを参照すると，パッシベーション絶縁膜１４０を全面エッチングすることにより，上記耐熱性金属膜パターン（又は耐熱性金属膜）１３１ａ及び上記層間絶縁膜１２５を露出させる。上記パッシベーション絶縁膜１４０の全面エッチングはドライエッチングによって行うことが好ましい。
次に，上記露出された耐熱性金属膜パターン（又は耐熱性金属膜）１３１ａ上にアルミニウム系金属膜１３０ｃ及びキャッピング金属膜１３０ｄを順次積層する。
アルミニウム系金属膜１３０ｃは，アルミニウムを含む金属膜であって，一般の金属と比べても，低い比抵抗を有する。アルミニウム系金属膜１３０ｃは，アルミニウム（Ａｌ），アルミニウム−シリコン（ＡｌＳｉ），アルミニウム−ネオジミウム（ＡｌＮｄ），およびアルミニウム−銅（ＡｌＣｕ）からなる群より選択された１種の金属で形成されることが好ましい。さらに好ましくは，アルミニウム系金属膜１３０ｃは，所定の割合のシリコンが含まれたアルミニウム−シリコン（ＡｌＳｉ）で形成されることが好ましい。アルミニウム系金属膜１３０ｃは，耐熱性金属膜１３１ａに比べて比抵抗が低いという利点はあるが，耐熱性金属膜１３１ａに比べて融点が低くて熱的に不安定である。したがって，熱処理工程を行った後，アルミニウム系金属膜１３０ｃを積層する。
アルミニウム系金属膜１３０ｃは，耐熱性金属膜パターン（又は耐熱性金属膜）１３１ａによって半導体層１１０に接しない。アルミニウム系金属膜１３０ｃが上記半導体層１１０に接する場合，上記半導体層１１０のシリコンが上記アルミニウム系金属膜１３０ｃ内に拡散して不良を引き起こすおそれがある。一方，半導体層１１０をレーザ，すなわちＥＬＡ又はＳＬＳによって結晶化することにより多結晶シリコン膜を形成した場合，多結晶シリコン膜の表面は表面突起部による荒い表面を形成させることができる。この際，上記耐熱性金属膜パターン（又は耐熱性金属膜）１３１ａは，１０００Å以上の厚さにすることにより，多結晶シリコン膜の表面突起部と上記アルミニウム系金属膜１３０ｃとを接触させないことが可能となる。
上記キャッピング金属膜１３０ｄは，上記アルミニウム系金属膜１３０ｃのヒロック（ｈｉｌｌｏｃｋ）のような不良を防止する役割を果たす膜であって，チタニウム（Ｔｉ）又はタンタリウム（Ｔａ）を用いて形成することが好ましい。
図２Ｃを参照すると，上記キャッピング金属膜１３０ｄ上にフォトレジストパターン（図示せず）を形成し，これをマスクとしてキャッピング金属膜１３０ｄ及びアルミニウム系金属膜１３０ｃを順次エッチングする。これにより，耐熱性金属膜パターン（又は耐熱性金属膜）１３１ａ，耐熱性金属膜パターン（又は耐熱性金属膜）１３１ａ上に位置するアルミニウム系金属膜パターン１３１ｃ，及びキャッピング金属膜パターン１３１ｄが順次積層されたソース／ドレイン電極１３１が形成する。これと同時に，層間絶縁膜１２５上の所定の領域にアルミニウム系金属膜パターン１３５ｃ及びキャッピング金属膜パターン１３５ｄが順次積層された信号配線１３５を形成する。これとは異なり，信号配線１３５はアルミニウム系金属膜パターン１３５ｃの下部に耐熱性金属膜パターン（図示せず）が位置するように形成することができる。信号配線１３５は，比抵抗の低いアルミニウム系金属膜パターン１３５ｃによって配線抵抗が大幅減少できる。
図２Ｄを参照すると，ソース／ドレイン電極１３１及び上記信号配線１３５を覆うビアホール絶縁膜１６０を形成する。ビアホール絶縁膜１６０は，有機膜，無機膜または有・無機複合膜で形成することができる。その後，上記ビアホール絶縁膜１６０内に上記ソース／ドレイン電極１３１のいずれか一方を露出させるビアホール１６０ａを形成する。上記露出されたソース／ドレイン電極１３１上に画素電極物質を積層し，これをパターニングすることにより，上記ビアホール絶縁膜上に画素電極１７０を形成する。
フラットパネルディスプレイ装置において，上記画素電極１７０は一般にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）又はＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を用いて形成する。
画素電極１７０は，上記キャッピング金属膜パターン１３１ｄによって，アルミニウム系金属膜パターン１３１ｃに接することを防止することができる。これにより，画素電極１７０とアルミニウム系金属膜パターン１３１ｃとの間に接触抵抗が増加することを防ぐことができる。このため，キャッピング金属膜パターン１３１ｄは約１００Åの厚さにすることが好ましい。
次に，有機電界発光表示装置の場合，上記画素電極１７０を覆う画素定義膜１７５を形成することが好ましい。上記画素定義膜１７５はＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ），アクリル系高分子及びイミド系高分子からなる群より選ばれる画素を用いて形成することができる。上記画素定義膜１７５内に，上記画素電極１７０を露出させる開口部１７５ａを形成する。その後，上記開口部１７５ａ内に露出された画素電極１７０上に，少なくとも有機発光層を備える有機機能膜２００を形成する。上記有機機能膜２００は，正孔注入層（ＨＩＬ），正孔輸送層（ＨＴＬ），正孔阻止層（ＨＢＬ），電子輸送層（ＥＴＬ）及び電子注入層（ＥＩＬ）からなる群より選ばれる１つ以上をさらに含むことが好ましい。その後，上記有機機能膜２００上に対向電極２２０を形成する。
これとは異なり，液晶表示装置の場合，上記画素電極１７０を覆う下部配向膜（図示せず）を形成することにより，液晶表示装置の下部基板の製造を完成する。
次に，図３Ａ〜図３Ｄを参照しながら，第２の実施の形態に係るフラットパネルディスプレイ装置の製造方法について説明する。図３Ａ〜図３Ｄは第２実施の形態に係るフラットパネルディスプレイ装置の製造方法を説明するための断面図である。
図３Ａに示すように，まず基板１００が用意される。基板１００はガラス又はプラスチック基板である。基板１００上にバッファ層１０５を形成する。バッファ層１０５は基板１００から流出するアルカリイオンのような不純物から，後続の工程で形成される薄膜トランジスタを保護するための層であって，シリコン酸化膜又はシリコン窒化膜で形成することができる。
バッファ層１０５上にアモルファスシリコン膜を積層し，これを結晶化して多結晶シリコン膜を形成することが好ましい。上記アモルファスシリコン膜の結晶化はＥＬＡ（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ），ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ），ＭＩＣ（ＭｅｔａｌＩｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ），またはＭＩＬＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法によって行うことができる。
次に，多結晶シリコン膜をパターニングすることにより，基板１００上に半導体層１１０を形成する。その後，上記半導体層１１０を含んだ基板の全面にゲート絶縁膜１１５を形成する。ゲート絶縁膜１１５上にゲート電極物質を積層し，これをパターニングすることにより，上記半導体層１１０の所定の部分に対応するゲート電極１２０を形成する。上記ゲート電極物質は，アルミニウム（Ａｌ），アルミニウム合金（Ａｌ ａｌｌｏｙ），モリブデン（Ｍｏ），モリブデン合金（Ｍｏ ａｌｌｏｙ）からなる群より選ばれる１種の金属であることが好ましく，さらに好ましくはモリブデン−タングステンである。
次に，ゲート電極１２０をマスクとして上記半導体層１１０上にイオンをドープすることにより，上記半導体層１１０にソース／ドレイン領域１１０ａを形成し，これと同時にソース／ドレイン領域１１０ａの間に介在されたチャネル領域１１０ｂを定義する。それから，ゲート電極１２０を覆う層間絶縁膜１２５を形成する。層間絶縁膜１２５はシリコン酸化膜，シリコン窒化膜又はこれらの複合膜である。その後，上記層間絶縁膜１２５及び上記ゲート絶縁膜１１５内に，上記半導体層１１０のソース／ドレイン領域１１０ａをそれぞれ露出させるソース／ドレインコンタクトホール１２５ａを形成する。
次いで，上記ソース／ドレインコンタクトホール１２５ａの形成された基板上に耐熱性金属膜１３０ａを積層する。上記耐熱性金属膜１３０ａは，高融点を有し且つ熱安定性に優れた膜であって，好ましくはクロム（Ｃｒ），クロム合金（Ｃｒ ａｌｌｏｙ），モリブデン（Ｍｏ）及びモリブデン合金（Ｍｏ ａｌｌｏｙ）からなる群より選ばれる１種の金属で形成することが好ましく，さらに好ましくはモリブデン−タングステンで形成される。上記耐熱性金属膜１３０ａは５００Å以下の厚さにすることが好ましい。さらに好ましくは，上記耐熱性金属膜１３０ａは１００〜３００Åの厚さにする。
耐熱性金属膜１３０ａ上にパッシベーション絶縁膜１４０を形成することが好ましい。パッシベーション絶縁膜１４０はシリコン酸化膜又はシリコン窒化膜で形成する。好ましくは，パッシベーション絶縁膜１４０はシリコン窒化膜で形成する。それから，パッシベーション絶縁膜１４０が積層された基板を約３８０℃の温度で熱処理する。上記熱処理は上記ソース／ドレイン領域１１０ａにドープされたイオンを活性化させる役割を果たす。また，上記パッシベーション絶縁膜１４０をシリコン窒化膜で形成し上記熱処理を行うことにより，上記シリコン窒化膜内に豊かに含有された水素を上記半導体層１１０に拡散させることができる。上記半導体層１１０に拡散した水素は，上記半導体層１１０内のダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）をパッシベーションすることができる。この際，上記耐熱性金属膜１３０ａは上記熱処理温度においても安定した特性を示す。
次に，上記パッシベーション絶縁膜１４０を全面エッチングすることにより，上記耐熱性金属膜１３０ａを露出させる。上記パッシベーション絶縁膜１４０の全面エッチングはドライエッチングによって行うことが好ましい。
図３Ｂを参照すると，上記露出した耐熱性金属膜１３０ａ上にアルミニウム系金属膜１３０ｃ及びキャッピング金属膜１３０ｄを順次積層する。
上記アルミニウム系金属膜１３０ｃは，アルミニウムを含む金属膜であって，低い比抵抗を有する。上記アルミニウム系金属膜１３０ｃは，アルミニウム（Ａｌ），アルミニウム−シリコン（ＡｌＳｉ），アルミニウム−ネオジミウム（ＡｌＮｄ）及びアルミニウム−銅（ＡｌＣｕ）からなる群より選ばれる１種の金属で形成することが好ましい。さらに好ましくは，上記アルミニウム系金属膜１３０ｂは所定の割合のシリコンが含まれたアルミニウム−シリコン（ＡｌＳｉ）で形成する。上記アルミニウム系金属膜１３０ｃは，上記耐熱性金属膜１３０ａに比べて比抵抗が低いという長所はあるが，上記耐熱性金属膜１３０ａに比べて融点が低くて熱的に不安定である。したがって，上記熱処理工程を行った後，上記アルミニウム系金属膜１３０ｂを積層する。
上記アルミニウム系金属膜１３０ｃは，上記耐熱性金属膜１３０ａによって上記半導体層１１０に接しない。上記アルミニウム系金属膜１３０ｃが上記半導体層１１０に接する場合には，上記半導体層１１０のシリコンが上記アルミニウム系金属膜１３０ｃ内に拡散して不良を引き起こすおそれがある。
一方，上記半導体層１１０をレーザ，すなわちＥＬＡ又はＳＬＳを用いて結晶化することにより多結晶シリコン膜を形成した場合，上記多結晶シリコン膜は，表面突起部による荒い表面を持つことができる。この場合，上記５００Å以下の厚さを有する上記耐熱性金属膜１３０ａは，上記表面突起部が上記アルミニウム系金属膜１３０ｃと接触することを十分防ぐことができない。したがって，上記アルミニウム系金属膜１３０ｃを形成する前に，上記耐熱性金属膜１３０ａ上に拡散防止膜１３０ｂを形成することが好ましい。
拡散防止膜１３０ｂはチタニウム（Ｔｉ）又はタンタリウム（Ｔａ）を用いて形成することが好ましい。また，上記拡散防止膜１３０ｂは５００〜１５００Åの厚さにすることが好ましい。上記半導体層１１０がアモルファスシリコン層であるかＭＩＣ又はＭＩＬＣで結晶化された多結晶シリコン層である場合，すなわち上記半導体層１１０が表面突起部などのない良好な表面特性を有する場合には，上記拡散防止膜１３０ｂを形成しなくもよい。
キャッピング金属膜１３０ｄはチタニウム（Ｔｉ）又はタンタリウム（Ｔａ）を用いて形成することが好ましい。上記キャッピング金属膜１３０ｄは上記アルミニウム系金属膜１３０ｃのヒロック（ｈｉｌｌｏｃｋ）のような不良を防止する役割を果たす。
図３Ｃを参照すると，上記キャッピング金属膜１３０ｄ上にフォトレジストパターン（図示せず）を形成し，上記フォトレジストパターンをマスクとして上記キャッピング金属膜１３０ｄ，上記アルミニウム系金属膜１３０ｃ，上記拡散防止膜１３０ｂ及び上記耐熱性金属膜１３０ａを順次エッチングする。これにより，上記耐熱性金属膜パターン（又は耐熱性金属膜）１３１ａ，上記拡散防止膜パターン１３１ｂ，上記アルミニウム系金属膜パターン１３１ｃ及び上記キャッピング金属膜パターン１３１ｄが順次積層されたソース／ドレイン電極１３１を形成する。上記エッチングはドライエッチングによって行うことが好ましい。上記耐熱性金属膜１３０ａを５００Å以下の厚さにすることにより，上述したように上記キャッピング金属膜１３０ｄ，上記アルミニウム系金属膜１３０ｃ，上記拡散防止膜１３０ｂ及び上記耐熱性金属膜１３０ａを同時にエッチングすることを可能にする。
一方，上記ソース／ドレイン電極１３１を形成すると同時に，上記層間絶縁膜１２５上に信号配線１３５を形成する。上記信号配線１３５は，耐熱性金属膜パターン１３５ａ，拡散防止膜パターン１３５ｂ，アルミニウム系金属膜パターン１３５ｃ及びキャッピング金属膜パターン１３５ｄが順次積層された構造を有する。上記信号配線１３５は，上記比抵抗の低い物質からなるアルミニウム系金属膜パターン１３５ｃによって配線抵抗が大幅減少できる。
図３Ｄを参照すると，上記ソース／ドレイン電極１３１及び上記信号配線１３５を覆うビアホール絶縁膜１６０を形成する。上記ビアホール絶縁膜１６０は有機膜，有機膜又は有・無機複合膜で形成することができる。その後，上記ビアホール絶縁膜１６０内に，上記ソース／ドレイン電極１３１のいずれか一方を露出させるビアホール１６０ａを形成する。上記露出したソース／ドレイン電極１３１上に画素電極物質を積層し，これをパターニングすることにより，上記ビアホール絶縁膜１６０上に画素電極１７０を形成する。
フラットパネルディスプレイ装置において，上記画素電極１７０は一般にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）又はＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を用いて形成する。
画素電極１７０は，上記キャッピング金属膜パターン１３１ｄによって，上記アルミニウム系金属膜パターン１３１ｃに接することが防止される。これにより，上記画素電極１７０と上記アルミニウム系金属膜パターン１３１ｃとの間に接触抵抗が増加することを防ぐことができる。このため，上記キャッピング金属膜パターン１３１ｄは約１００Åの厚さにすることが好ましい。
次に，有機電界発光表示装置の場合，上記画素電極１７０を覆う画素定義膜１７５を形成することが好ましい。上記画素定義膜１７５はＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ），アクリル系高分子及びイミド系高分子からなる群より選ばれるいずれか１つを用いて形成することができる。次いで，画素定義膜１７５内に，上記画素電極１７０を露出させる開口部１７５ａを形成する。その後，上記開口部１７５ａを介して露出した画素電極１７０上に，少なくとも有機発光層を備える有機機能膜２００を形成する。上記有機機能膜２００は正孔注入層（ＨＩＬ），正孔輸送層（ＨＴＬ），正孔阻止層（ＨＢＬ），電子輸送層（ＥＴＬ）及び電子注入層（ＥＩＬ）からなる群より選ばれる少なくとも１つをさらに含むことが好ましい。その後，上記有機機能膜２００上に対向電極２２０を形成する。
これとは異なり，液晶表示装置の場合，上記画素電極１７０を覆う下部配向膜（図示せず）を形成することにより，液晶表示装置のアレイ基板の製造を完成する。
以上から，フラットディスプレイパネル装置について，配線抵抗を従来よりも大幅に低減させ，熱的安定性を向上させた装置を製造することが可能となった。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例を想定し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は，フラットパネルディスプレイ装置及びその製造方法に適用可能である。
１００ 絶縁基板
１１０ 半導体層
１３０ｃ アルミニウム系金属膜
１３０ｄ キャッピング金属膜
１３１ ソース／ドレイン電極
１３１ａ 耐熱性金属膜パターン（又は耐熱性金属膜）
１３１ｂ 拡散防止膜パターン
１３１ｃ アルミニウム系金属膜パターン
１３１ｄ キャッピング金属膜パターン
１１０ 半導体層
１３０ｃ アルミニウム系金属膜
１３０ｄ キャッピング金属膜
１３１ ソース／ドレイン電極
１３１ａ 耐熱性金属膜パターン（又は耐熱性金属膜）
１３１ｂ 拡散防止膜パターン
１３１ｃ アルミニウム系金属膜パターン
１３１ｄ キャッピング金属膜パターン
Claims (8)
- 基板と；
該基板上に順次積層された耐熱性金属膜パターン，アルミニウム系金属膜パターン，およびキャッピング金属膜パターンを備えるソース／ドレイン電極と；
前記ソース／ドレイン電極上に形成され，当該ソース／ドレイン電極と接する画素電極と；
を含み、
前記耐熱性金属膜パターンは，１００〜３００Åの厚さを有し，
前記耐熱性金属膜パターンと前記アルミニウム系金属膜パターンとの間には，拡散防止膜パターンがさらに含まれ，
前記耐熱性金属膜パターンが，クロム，クロム合金，モリブデン，およびモリブデン合金からなる群より少なくとも一つ選択された金属から構成され，
前記アルミニウム系金属膜パターンは，Ａｌ，ＡｌＳｉ，ＡｌＮｄ，およびＡｌＣｕからなる群より少なくとも一つ選択された金属から構成され，
前記キャッピング金属膜パターンは，Ｔｉ又はＴａから構成され，
前記拡散防止膜パターンは，Ｔｉ又はＴａから構成される
ことを特徴とする，フラットパネルディスプレイ装置。 - 前記耐熱性金属膜パターンは，モリブデン−タングステン合金から構成されることを特徴とする，請求項１に記載のフラットパネルディスプレイ装置。
- 前記アルミニウム系金属膜パターンは，ＡｌＳｉから構成されることを特徴とする，請求項１に記載のフラットパネルディスプレイ装置。
- 前記基板上に設けられる半導体層と；
前記半導体層上に設けられるゲート電極と；
前記ゲート電極及び前記半導体層上に設けられ，前記半導体層の両側端部を露出させるソース／ドレインコンタクトホールを備える層間絶縁膜とをさらに含み，
前記耐熱性金属膜パターン，前記アルミニウム系金属膜パターン，および前記キャッピング金属膜パターンは，前記露出した半導体層上に位置することを特徴とする，請求項１に記載のフラットパネルディスプレイ装置。 - 前記半導体層は，多結晶シリコン膜であることを特徴とする，請求項１に記載のフラットパネルディスプレイ装置。
- 基板を配置し；
前記基板上に半導体層を形成し；
前記半導体層上にゲート電極を形成し；
前記ゲート電極及び前記半導体層上を覆う層間絶縁膜を形成し；
前記層間絶縁膜内に，前記半導体層の両側端部を露出させるソース／ドレインコンタクトホールを形成し；
前記半導体層上に設けられ，前記ソース／ドレインコンタクトホールを介して前記半導体層の両側端部に接するように，厚さが１００〜３００Åの耐熱性金属膜パターンを積層し，さらに，拡散防止膜パターン，アルミニウム系金属膜パターン及びキャッピング金属膜パターンを順次積層することで少なくとも構成されるソース／ドレイン電極を形成し，
前記ソース／ドレイン電極上に当該ソース／ドレイン電極と接するように画素電極を形成する
ことを含み，
前記ソース／ドレイン電極を形成することは，前記ソース／ドレインコンタクトホールを介して露出した前記半導体層を含んだ基板の全面に耐熱性金属膜，拡散防止膜，アルミニウム系金属膜，およびキャッピング金属膜を順次積層し，前記キャッピング金属膜，前記アルミニウム系金属膜，前記拡散防止膜，および前記耐熱性金属膜を同時にパターニングすることで，前記耐熱性金属膜パターン，前記拡散防止膜パターン，前記アルミニウム系金属膜パターン，および前記キャッピング金属膜パターンを形成することを含み，
前記耐熱性金属膜パターンが，クロム，クロム合金，モリブデン，およびモリブデン合金からなる群より少なくとも一つ選択された金属から構成され，
前記アルミニウム系金属膜パターンは，Ａｌ，ＡｌＳｉ，ＡｌＮｄ，およびＡｌＣｕからなる群より少なくとも一つ選択された金属から構成され，
前記キャッピング金属膜パターンは，Ｔｉ又はＴａから構成され，
前記拡散防止膜パターンは，Ｔｉ又はＴａから構成される
ことを特徴とするフラットパネルディスプレイ装置の製造方法。 - 前記拡散防止膜を積層する前に，前記耐熱性金属膜の形成された基板を熱処理することをさらに含むことを特徴とする，請求項６記載のフラットパネルディスプレイ装置の製造方法。
- 前記基板を熱処理する前に，前記耐熱性金属膜上にパッシベーション絶縁膜を積層し，前記熱処理後，前記拡散防止膜を積層する前に，前記パッシベーション絶縁膜を除去することをさらに含むことを特徴とする，請求項７に記載のフラットパネルディスプレイ装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094815A KR100623247B1 (ko) | 2003-12-22 | 2003-12-22 | 평판표시장치 및 그의 제조방법 |
| KR2003-094815 | 2003-12-22 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004202318A Division JP2005181973A (ja) | 2003-12-22 | 2004-07-08 | フラットパネルディスプレイ装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007311809A JP2007311809A (ja) | 2007-11-29 |
| JP4886600B2 true JP4886600B2 (ja) | 2012-02-29 |
Family
ID=34545889
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004202318A Pending JP2005181973A (ja) | 2003-12-22 | 2004-07-08 | フラットパネルディスプレイ装置及びその製造方法 |
| JP2007141021A Active JP4886600B2 (ja) | 2003-12-22 | 2007-05-28 | フラットパネルディスプレイ装置及びその製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004202318A Pending JP2005181973A (ja) | 2003-12-22 | 2004-07-08 | フラットパネルディスプレイ装置及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7294924B2 (ja) |
| EP (1) | EP1548838B1 (ja) |
| JP (2) | JP2005181973A (ja) |
| KR (1) | KR100623247B1 (ja) |
| CN (1) | CN1637566B (ja) |
| AT (1) | ATE434269T1 (ja) |
| DE (1) | DE602004021553D1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100626008B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 이를 구비한 평판표시장치 |
| WO2007011061A1 (en) | 2005-07-22 | 2007-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR100667087B1 (ko) | 2005-09-30 | 2007-01-11 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| TWI267213B (en) * | 2006-01-27 | 2006-11-21 | Ind Tech Res Inst | Organic light emitting device with integrated color filter and method of manufacturing the same |
| WO2007101120A1 (en) * | 2006-02-23 | 2007-09-07 | Acorn Technologies, Inc. | Method for making semiconductor insulated-gate field-effect transistor having multilayer deposited metal source (s) and/or drain (s) |
| JP4713433B2 (ja) * | 2006-05-15 | 2011-06-29 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ |
| KR101198218B1 (ko) * | 2006-06-19 | 2012-11-07 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| KR100875432B1 (ko) | 2007-05-31 | 2008-12-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치 |
| KR100889626B1 (ko) | 2007-08-22 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법 |
| KR100889627B1 (ko) | 2007-08-23 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치 |
| KR100965260B1 (ko) * | 2008-01-25 | 2010-06-22 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR100982310B1 (ko) | 2008-03-27 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR100989136B1 (ko) | 2008-04-11 | 2010-10-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR101002666B1 (ko) | 2008-07-14 | 2010-12-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR101147428B1 (ko) * | 2009-02-09 | 2012-05-23 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| JP5604855B2 (ja) * | 2009-11-17 | 2014-10-15 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR101056431B1 (ko) | 2010-06-04 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 이를 구비한 표시 장치 및 그 제조 방법 |
| JP5527225B2 (ja) * | 2011-01-14 | 2014-06-18 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
| JP2012252829A (ja) * | 2011-06-01 | 2012-12-20 | Seiko Epson Corp | 発光装置の製造方法 |
| JP2013080159A (ja) * | 2011-10-05 | 2013-05-02 | Japan Display East Co Ltd | 液晶表示装置およびその製造方法 |
| KR101957525B1 (ko) * | 2012-12-31 | 2019-06-19 | 동우 화인켐 주식회사 | 포토레지스트 박리액 조성물 |
| KR101957524B1 (ko) * | 2012-12-31 | 2019-06-19 | 동우 화인켐 주식회사 | 포토레지스트 박리액 조성물 |
| KR102322763B1 (ko) * | 2014-12-19 | 2021-11-08 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 및 그 제조방법 |
| KR102396299B1 (ko) * | 2015-07-06 | 2022-05-11 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR101916936B1 (ko) * | 2016-12-01 | 2018-11-08 | 현대오트론 주식회사 | 전력 반도체 소자의 제조방법 |
| CN107393828A (zh) * | 2017-07-12 | 2017-11-24 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法及薄膜晶体管 |
| CN107221610B (zh) * | 2017-07-25 | 2019-03-12 | 南京迈智芯微光电科技有限公司 | 一种提高性能的硅基有机发光器件及其制造方法 |
| CN115589718A (zh) * | 2021-07-05 | 2023-01-10 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| WO2024116264A1 (ja) * | 2022-11-29 | 2024-06-06 | 日清紡マイクロデバイス株式会社 | 半導体装置 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5061985A (en) * | 1988-06-13 | 1991-10-29 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for producing the same |
| JPH03240027A (ja) | 1990-02-19 | 1991-10-25 | Mitsubishi Electric Corp | 表示装置 |
| JP3587537B2 (ja) * | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPH06188265A (ja) | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP3401843B2 (ja) * | 1993-06-21 | 2003-04-28 | ソニー株式会社 | 半導体装置における多層配線の形成方法 |
| JPH10253976A (ja) * | 1997-03-12 | 1998-09-25 | Toshiba Corp | 液晶表示素子 |
| US5913146A (en) * | 1997-03-18 | 1999-06-15 | Lucent Technologies Inc. | Semiconductor device having aluminum contacts or vias and method of manufacture therefor |
| TW531684B (en) * | 1997-03-31 | 2003-05-11 | Seiko Epson Corporatoin | Display device and method for manufacturing the same |
| TW408359B (en) * | 1997-08-29 | 2000-10-11 | Seiko Epson Corp | Semiconductor device and manufacture thereof |
| JPH11340462A (ja) * | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | 液晶表示装置およびその製造方法 |
| JP3308498B2 (ja) | 1998-07-31 | 2002-07-29 | 富士通株式会社 | 液晶表示パネル |
| JP3514985B2 (ja) | 1998-11-06 | 2004-04-05 | シャープ株式会社 | アクティブマトリクス基板 |
| US6501098B2 (en) * | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| JP3916334B2 (ja) * | 1999-01-13 | 2007-05-16 | シャープ株式会社 | 薄膜トランジスタ |
| JP2000307118A (ja) * | 1999-04-21 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP2001223365A (ja) * | 2000-02-10 | 2001-08-17 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
| JP4522529B2 (ja) * | 2000-03-29 | 2010-08-11 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| KR100737910B1 (ko) | 2000-11-27 | 2007-07-10 | 삼성전자주식회사 | 폴리실리콘형 박막트랜지스터 제조방법 |
| KR100766493B1 (ko) * | 2001-02-12 | 2007-10-15 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| JP4920140B2 (ja) | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
| JP2003045966A (ja) | 2001-08-02 | 2003-02-14 | Seiko Epson Corp | 薄膜半導体装置、電気光学装置、それを用いた投射型液晶表示装置並びに電子機器 |
| JP2003140188A (ja) | 2001-11-07 | 2003-05-14 | Hitachi Ltd | 液晶表示装置 |
| JP2003186422A (ja) | 2001-12-18 | 2003-07-04 | Matsushita Electric Ind Co Ltd | Ｅｌ表示装置 |
| KR100451849B1 (ko) * | 2001-12-31 | 2004-10-08 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
| JP4216092B2 (ja) * | 2002-03-08 | 2009-01-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP4316896B2 (ja) * | 2003-01-09 | 2009-08-19 | 株式会社 日立ディスプレイズ | 表示装置とその製造方法 |
-
2003
- 2003-12-22 KR KR1020030094815A patent/KR100623247B1/ko active IP Right Grant
-
2004
- 2004-07-08 JP JP2004202318A patent/JP2005181973A/ja active Pending
- 2004-12-14 AT AT04090492T patent/ATE434269T1/de not_active IP Right Cessation
- 2004-12-14 EP EP04090492A patent/EP1548838B1/en active Active
- 2004-12-14 US US11/010,274 patent/US7294924B2/en active Active
- 2004-12-14 DE DE602004021553T patent/DE602004021553D1/de active Active
- 2004-12-22 CN CN2004100104401A patent/CN1637566B/zh active Active
-
2007
- 2007-05-28 JP JP2007141021A patent/JP4886600B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| ATE434269T1 (de) | 2009-07-15 |
| US20050133793A1 (en) | 2005-06-23 |
| JP2005181973A (ja) | 2005-07-07 |
| US7294924B2 (en) | 2007-11-13 |
| KR20050063412A (ko) | 2005-06-28 |
| KR100623247B1 (ko) | 2006-09-18 |
| CN1637566A (zh) | 2005-07-13 |
| EP1548838A1 (en) | 2005-06-29 |
| CN1637566B (zh) | 2010-05-05 |
| EP1548838B1 (en) | 2009-06-17 |
| DE602004021553D1 (de) | 2009-07-30 |
| JP2007311809A (ja) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4886600B2 (ja) | フラットパネルディスプレイ装置及びその製造方法 | |
| KR100626007B1 (ko) | 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법 | |
| JP5085010B2 (ja) | 薄膜トランジスタ及びその製造方法と、薄膜トランジスタを含む平板表示装置及びその製造方法 | |
| JP5722604B2 (ja) | 表示装置およびその製造方法 | |
| US7476901B2 (en) | Poly-silicon thin film transistor array substrate and method for fabricating the same | |
| JPH09171197A (ja) | 液晶表示装置の製造方法 | |
| US7396765B2 (en) | Method of fabricating a liquid crystal display device | |
| JP2005222068A (ja) | 有機電界発光表示装置及びその製造方法 | |
| JPH0945927A (ja) | 半導体装置 | |
| KR20080077846A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR100699988B1 (ko) | 평판표시장치 | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US7407842B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100626008B1 (ko) | 박막 트랜지스터, 및 이를 구비한 평판표시장치 | |
| JP4166486B2 (ja) | 薄膜トランジスタ基板 | |
| KR101599280B1 (ko) | 어레이 기판의 제조방법 | |
| WO2011148728A1 (ja) | 表示装置およびその製造方法 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
| KR20080022741A (ko) | 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조방법 | |
| JP2007324534A (ja) | 薄膜トランジスタ基板、及びその製造方法 | |
| US20080106193A1 (en) | Organic light emitting display device and method of fabricating the same | |
| KR20110096337A (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR100992131B1 (ko) | 박막 트랜지스터 표시판 | |
| JP2005044851A (ja) | 薄膜半導体素子、及び薄膜半導体素子の製造方法 | |
| KR20050079430A (ko) | Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4886600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |