CN115589718A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN115589718A
CN115589718A CN202110758465.3A CN202110758465A CN115589718A CN 115589718 A CN115589718 A CN 115589718A CN 202110758465 A CN202110758465 A CN 202110758465A CN 115589718 A CN115589718 A CN 115589718A
Authority
CN
China
Prior art keywords
layer
contact
conductive
forming
electrode covering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110758465.3A
Other languages
English (en)
Inventor
杨正杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110758465.3A priority Critical patent/CN115589718A/zh
Priority to PCT/CN2022/088471 priority patent/WO2023279808A1/zh
Priority to US17/790,471 priority patent/US20240170329A1/en
Publication of CN115589718A publication Critical patent/CN115589718A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体结构及其制备方法，该半导体结构包括：电极覆盖层，位于基底上；第一导电结构，位于电极覆盖层的上表面；接触结构，包括第一接触层和第二接触层，第一接触层与第一导电结构相接触，第二接触层的底部与第一接触层的顶部相接触；第一接触层的宽度大于第二接触层底部的宽度；其中，接触结构的下表面不低于电极覆盖层的下表面，第一导电结构的电阻率不大于接触结构的电阻率，且不大于电极覆盖层的电阻率。增加接触结构与电极覆盖层的接触面积，同时避免在接触结构中形成空洞，减小了接触电阻，减小了接触结构与电极覆盖层下方的电容结构之间的体电阻。

Description

半导体结构及其制备方法
技术领域
本申请涉及集成电路技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
动态随机存取存储器的金属互连层通过通孔中的接触结构引出电容上电极覆盖层，典型的制备工艺中，通孔会深入到电极覆盖层中，从而达到降低通孔中接触结构与电容上电极覆盖层之间的接触电阻的目的。但是，通孔过大时，因与邻近图形结构不同，在化学研磨工艺中容易出现负载效应或接触结构凹陷的问题；通孔过小时，接触结构中会出现空洞，导致接触电阻急剧增加。
发明内容
基于此，有必要针对现有技术中的问题提供一种半导体结构及其制备方法。
为了实现上述目的，一方面，本发明提供了一种半导体结构，包括：
电极覆盖层，位于基底上；
第一导电结构，位于电极覆盖层的上表面；
接触结构，包括第一接触层和第二接触层，第一接触层与第一导电结构相接触，第二接触层的底部与第一接触层的顶部相接触；第一接触层的宽度大于第二接触层底部的宽度；
其中，接触结构的下表面不低于电极覆盖层的下表面，第一导电结构的电阻率不大于接触结构的电阻率，且不大于电极覆盖层的电阻率。
在其中一个实施例中，第一接触层位于第一导电结构的上表面，第一接触层的热膨胀系数不大于第一导电结构的热膨胀系数。
在其中一个实施例中，半导体结构还包括绝缘层，绝缘层位于第一导电结构的上表面；
第一接触层包括第一导电层和第一阻挡层，第一导电层位于绝缘层内，第一阻挡层位于第一导电层与绝缘层之间及第一导电层与第一导电结构之间；
第二接触层包括第二导电层和第二阻挡层，第二导电层位于绝缘层内，第二阻挡层位于第二导电层与绝缘层之间及第二导电层与第一导电层之间。
在其中一个实施例中，第一接触层位于第一导电结构的下表面；半导体结构还包括绝缘层，绝缘层位于第一导电结构的上表面；
第一接触层包括第一导电层和第一阻挡层，第一导电层位于电极覆盖层内，第一阻挡层位于第一导电层与电极覆盖层之间；
第二接触层包括第二导电层和第二阻挡层，第二导电层包括位于绝缘层内的部分及位于第一导电结构内的部分，第二阻挡层位于第二导电层与绝缘层之间、第二导电层与第一导电结构之间及第二导电层与第一导电层之间。
在其中一个实施例中，电极覆盖层包括：
电极覆盖结构，位于基底上；
粘附结构，位于电极覆盖结构的上表面。
在其中一个实施例中，第一接触层的下表面高于粘附结构的下表面，第一导电层位于粘附结构内，第一阻挡层位于第一导电层与粘附结构之间；
其中，粘附结构的掺杂浓度不小于电极覆盖结构的掺杂浓度，第一导电结构的掺杂浓度不大于所述粘附结构的掺杂浓度。
在其中一个实施例中，第一接触层的下表面与粘附结构的下表面相齐平，第一导电层位于粘附结构内，第一阻挡层位于第一导电层与粘附结构之间及第一导电层与电极覆盖结构之间。
在其中一个实施例中，第一接触层的下表面低于粘附结构的下表面，第一导电层包括位于粘附结构内的部分及位于电极覆盖结构内的部分，第一阻挡层位于第一导电层与粘附结构之间及第一导电层与电极覆盖结构之间。
在其中一个实施例中，半导体结构还包括：
金属连线层，金属连线层位于接触结构上，且与接触结构的顶部相接触；
第一导电结构、第一导电层、第二导电层均为第一材料层，第一材料层至少包括钨材料层、钨硅材料层、氮化钨材料层、氮化钨硅材料层中的一种。
一种半导体结构的制备方法，包括：
于基底上形成电极覆盖层；
于电极覆盖层的上表面形成第一导电结构；
于第一导电结构上形成绝缘层，并于绝缘层内形成接触结构；
其中，接触结构包括第一接触层和第二接触层，第一接触层与第一导电结构相接触，第二接触层的底部与第一接触层的顶部相接触；第一接触层的宽度大于第二接触层底部的宽度；接触结构的下表面不低于电极覆盖层的下表面，第一导电结构的电阻率不大于接触结构的电阻率，且不大于电极覆盖层的电阻率。
在其中一个实施例中，绝缘层包括第一绝缘层和第二绝缘层，于第一导电结构上形成绝缘层，并于绝缘层内形成接触结构的步骤包括：
于第一导电结构的上表面形成第一绝缘层；
于第一绝缘层内形成第一接触孔；
于第一接触孔内形成所述第一接触层；
于第一绝缘层的上表面及第一接触层的上表面形成第二绝缘层；
于第二绝缘层中形成第二接触孔，第二接触孔暴露出第一接触层，且第二接触孔底部的宽度小于第一接触层的宽度；
于第二接触孔中形成第二接触层。
在其中一个实施例中，半导体结构的制备方法还包括：
于绝缘层上形成金属连线层，金属连线层与接触结构的顶部相接触；
其中，第一导电结构、第一接触层、第二接触层均为第一材料层，第一材料层至少包括钨材料层、钨硅材料层、氮化钨材料层、氮化钨硅材料层中的一种；第一接触层的热膨胀系数不大于所述第一导电结构的热膨胀系数。
一种半导体结构的制备方法，包括：
于基底上形成电极覆盖层；
于电极覆盖层内形成第一接触层；
于电极覆盖层的上表面及第一接触层的上表面形成第一导电结构；
于第一导电结构上形成绝缘层；
于绝缘层及第一导电结构中形成第二接触层，第二接触层的底部与第一接触层的顶部相接触；
其中，接触结构包括第一接触层和第二接触层，第一接触层的宽度大于第二接触层底部的宽度；接触结构的下表面不低于电极覆盖层的下表面，第一导电结构的电阻率不大于接触结构的电阻率，且不大于电极覆盖层的电阻率。
在其中一个实施例中，电极覆盖层包括：自基底依次叠置的电极覆盖结构和粘附结构，于基底上形成电极覆盖层的步骤包括：
于基底上形成电极覆盖结构；
于电极覆盖结构的上表面形成粘附结构。
在其中一个实施例中，于电极覆盖层内形成第一接触层的步骤包括：
于粘附结构内形成第一接触孔，第一接触孔的底部高于粘附结构的下表面；
于第一接触孔内形成第一接触层；
其中，粘附结构的掺杂浓度不小于电极覆盖结构的掺杂浓度，第一导电结构的掺杂浓度不大于粘附结构的掺杂浓度。
在其中一个实施例中，于电极覆盖层内形成第一接触层的步骤包括：
于粘附结构内形成第一接触孔，第一接触孔暴露出电极覆盖结构的上表面；
于第一接触孔内形成第一接触层。
在其中一个实施例中，于电极覆盖层内形成第一接触层的步骤包括：
于粘附结构及电极覆盖结构内形成第一接触孔，第一接触孔贯穿粘附结构且延伸至电极覆盖层内；
于第一接触孔内形成第一接触层。
在其中一个实施例中，半导体结构的制备方法还包括：
于绝缘层上形成金属连线层，金属连线层与接触结构的顶部相接触；
其中，第一导电结构、第一接触层、第二接触层均为第一材料层，第一材料层至少包括钨材料层、钨硅材料层、氮化钨材料层、氮化钨硅材料层中的一种；第一接触层的热膨胀系数不大于第一导电结构的热膨胀系数。
本发明的半导体结构包括位于基底上的电极覆盖层，位于电极覆盖层的上表面的第一导电结构；包括第一接触层和第二接触层的接触结构，第一接触层与第一导电结构相接触，第二接触层的底部与第一接触层的顶部相接触；第一接触层的宽度大于第二接触层底部的宽度，接触结构的下表面不低于电极覆盖层的下表面，第一导电结构的电阻率不大于接触结构的电阻率，且不大于电极覆盖层的电阻率。与直接形成与电极覆盖层接触的接触结构相比，增加接触结构与电极覆盖层的接触面积，同时避免在接触结构中形成空洞，减小了接触电阻。同时，接触结构通过电阻率不大于接触结构的电阻率，且不大于电极覆盖层的电阻率的第一导电结构与电极覆盖层接触，减小了接触结构与电极覆盖层下方的电容结构之间的体电阻。并且，与第一导电结构相接触的第一接触层在化学机械研磨过程中起到支撑作用，避免了负载效应或接触结构凹陷的问题。
本发明的半导体结构的制备方法，包括于基底上形成电极覆盖层；于电极覆盖层的上表面形成第一导电结构；于第一导电结构上形成绝缘层，并于绝缘层内形成接触结构；其中，接触结构包括第一接触层和第二接触层，第一接触层与第一导电结构相接触，第二接触层的底部与第一接触层的顶部相接触；第一接触层的宽度大于第二接触层底部的宽度；接触结构的下表面不低于电极覆盖层的下表面，第一导电结构的电阻率不大于接触结构的电阻率，且不大于电极覆盖层的电阻率。与直接形成与电极覆盖层接触的接触结构相比，增加接触结构与电极覆盖层的接触面积，同时避免在接触结构中形成空洞，减小了接触电阻。同时，接触结构通过电阻率不大于接触结构的电阻率，且不大于电极覆盖层的电阻率的第一导电结构与电极覆盖层接触，减小了接触结构与电极覆盖层下方的电容结构之间的体电阻。并且，与第一导电结构相接触的第一接触层在化学机械研磨过程中起到支撑作用，避免了负载效应或接触结构凹陷的问题。
本发明的半导体结构的制备方法，包括于电极覆盖层内形成第一接触层；于电极覆盖层的上表面及第一接触层的上表面形成第一导电结构；于第一导电结构上形成绝缘层；于绝缘层及第一导电结构中形成第二接触层，第二接触层的底部与第一接触层的顶部相接触；其中，接触结构包括第一接触层和第二接触层，第一接触层与第一导电结构相接触，第二接触层的底部与第一接触层的顶部相接触；第一接触层的宽度大于第二接触层底部的宽度；接触结构的下表面不低于电极覆盖层的下表面，第一导电结构的电阻率不大于接触结构的电阻率，且不大于电极覆盖层的电阻率。增加接触结构与电极覆盖层的接触面积，并且为形成第二接触层的刻蚀工艺提供了工艺冗余，避免形成第二接触层的刻蚀工艺刻蚀到电极覆盖层，减小接触结构与电极覆盖层下方的电容结构之间的体电阻。并且，与第一导电结构相接触的第一接触层在化学机械研磨过程中起到支撑作用，避免了负载效应或接触结构凹陷的问题。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为第1实施例中半导体结构的制备方法的流程示意图；
图2为一实施例中步骤S106的流程示意图；
图3为第1实施例提供的半导体结构的制备方法中形成第一接触孔后的一种半导体结构的剖面示意图；
图4为图3对应的一实施例提供的半导体结构的制备方法中形成第二接触孔后的一种半导体结构的剖面示意图；
图5为图4对应的一实施例提供的半导体结构的制备方法中形成第二接触层后的一种半导体结构的剖面示意图；
图6为第2实施例的半导体结构的制备方法的流程示意图；
图7为第2实施例提供的半导体结构的制备方法中形成绝缘层后的一种半导体结构的剖面示意图；
图8为图7对应的实施例提供的半导体结构的制备方法中形成第二接触层后的一种半导体结构的剖面示意图；
图9为一实施例于基底上形成电极覆盖层的流程示意图；
图10为一实施例提供的半导体结构的制备方法中于电极覆盖层内形成第一接触层的一种流程示意图；
图11为图10对应的一实施例提供的半导体结构的制备方法中形成第二接触层之后的一种半导体结构的剖面示意图；
图12为另一实施例提供的半导体结构的制备方法中于电极覆盖层内形成第一接触层的另一种流程示意图；
图13为图12对应的实施例提供的半导体结构的制备方法中形成第二接触层之后的另一种半导体结构的剖面示意图；
图14为又一实施例提供的半导体结构的制备方法中于电极覆盖层内形成第一接触层的又一种流程示意图；
图15为图14对应的一实施例提供的半导体结构的制备方法中形成第二接触层之后的又一种半导体结构的剖面示意图。
附图标记说明：
102、电极覆盖层；104、第一导电结构；106、绝缘层；108、接触结构；110、金属连线层；202、第一绝缘层；204、第二绝缘层；206、第一接触层；208、第二接触层；210、电极覆盖结构；212、粘附结构；302、第一接触孔；304、第二接触孔；402、第一阻挡层；404、第一导电层；406、第二阻挡层；408、第二导电层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”时，其可以直接地在其它元件或层上、与其它元件或层相邻，或者可以存在居间的元件或层。相反，当元件被称为“在...上表面”时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，在不脱离本申请的范围的情况下，可以将第一接触层称为第二接触层，且类似地，可以将第一导电层称为第二导电层；第一导电层和第二导电层两者都是导电层，但其不是同一导电层。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本申请的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
图1为第1实施例中半导体结构的制备方法的流程示意图，参考图1，在本实施例中，半导体结构的制备方法包括：
S102，于基底上形成电极覆盖层。
具体地，在基底上形成电极覆盖层，该电极覆盖层覆盖在基底中形成的电容结构上。示例性的，电极覆盖层的材料至少包括硼掺杂多晶硅材料、硼掺杂锗硅材料中的一种。
S104，于电极覆盖层的上表面形成第一导电结构。
具体地，使用本领域技术人员熟知的沉积工艺，在电极覆盖层的上表面形成第一导电结构。示例性的，第一导电结构的材料至少包括钨、氮化钨、硅化钨中的一种。
S106，于第一导电结构上形成绝缘层，并于绝缘层内形成接触结构。
本实施例中，在第一导电结构的上表面形成绝缘层，并在绝缘层中形成接触结构，具体地，接触结构包括第一接触层和第二接触层，第一接触层与第一导电结构相接触，第二接触层的底部与第一接触层的顶部相接触；第一接触层的宽度大于第二接触层底部的宽度。进一步地，接触结构的下表面不低于电极覆盖层的下表面，第一导电结构的电阻率不大于接触结构的电阻率，更进一步地，第一导电结构的电阻率不大于电极覆盖层的电阻率。
与直接形成与电极覆盖层接触的接触结构相比，本实施例中增加了接触结构与电极覆盖层的接触面积，减小了接触电阻。同时避免在接触结构中形成空洞，接触结构通过电阻率不大于接触结构的电阻率，且不大于电极覆盖层的电阻率的第一导电结构与电极覆盖层接触，减小了接触结构与电极覆盖层下方的电容结构之间的体电阻，以及接触结构的厚度(接触结构下表面与上表面之间的距离)。并且，与第一导电结构相接触的第一接触层在化学机械研磨过程中起到支撑作用，避免了负载效应或接触结构凹陷的问题。
图2为一实施例中步骤S106的流程示意图，参见图2，在本实施例中，绝缘层包括第一绝缘层和第二绝缘层，步骤S106包括：
S202，于第一导电结构的上表面形成第一绝缘层；
S204，于第一绝缘层内形成第一接触孔；
S206，于第一接触孔内形成所述第一接触层；
S208，于第一绝缘层的上表面及第一接触层的上表面形成第二绝缘层；
S210，于第二绝缘层中形成暴露出第一接触层的第二接触孔；
S212，于第二接触孔中形成第二接触层。
具体地，图3为第1实施例提供的半导体结构的制备方法中的形成第一接触孔302后的一种半导体结构的剖面示意图，图4为图3对应的一实施例提供的半导体结构的制备方法中形成第二接触孔304后的一种半导体结构的剖面示意图；参见图3、图4，首先，采用本领域技术人员熟知的沉积工艺，如化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺等，在第一导电结构104的上表面形成第一绝缘层202，进一步地，第一绝缘层202的材料至少包括氧化硅材料、氮化硅材料、氮氧化硅材料中的一种；其次，通过光刻刻蚀工艺对第一绝缘层202进行图案化处理，形成贯穿第一绝缘层202的第一接触孔302，所述第一接触孔302的底部暴露出第一导电结构104，且第一接触孔302的深度D1不大于第一绝缘层202上表面与第二导电结构104下表面之间的距离T1，示例性的，第一接触孔302的底部暴露出第一导电结构104的上表面，进一步地，采用干法刻蚀工艺和/或湿法刻蚀工艺形成所述第一接触孔302；再次，在第一接触孔302内填充形成第一接触层206，进一步地，在第一接触孔302中形成上表面高于第一绝缘层202上表面的第一接触材料层后，通过化学研磨工艺去除多余的第一接触材料层，得到由剩余第一接触材料层构成的第一接触层206，所述第一接触层206的上表面与第一绝缘层202的上表面相齐平。
进一步地，第一接触层206的热膨胀系数不大于第一导电结构104的热膨胀系数。半导体结构工作过程中器件地温度会升高，通过设置第一接触206层的热膨胀系数不大于第一导电结构104的热膨胀系数，避免了热膨胀系数失配导致第一导电结构104中出现裂缝并延伸的异常。
图5为图4对应的一实施例提供的半导体结构的制备方法中形成第二接触层208后的一种半导体结构的剖面示意图之一，参见图4、图5，首先，在第一绝缘层202的上表面形成第二绝缘层204，所述第二绝缘层204同时覆盖在第一接触层206的上表面，其中，第一绝缘层202和第二绝缘层204能共同构成绝缘层106。进一步地，第二绝缘层204的材料至少包括氧化硅材料、氮化硅材料、氮氧化硅材料中的一种；更进一步地，第二绝缘层204和第一绝缘层202的材料相同，例如均为氧化硅材料。其次，通过光刻刻蚀工艺在第二绝缘层204中形成暴露出第一接触层206的第二接触孔304，所述第二接触孔304底部沿X轴方向的宽度W1小于第一接触层206沿X轴方向的宽度W2(其中，X轴垂直于接触结构延伸方向，Y轴平行于第一部分和第二部分连线方向。)，此时，半导体结构的剖面示意图如图4所示；进一步地，第二接触孔304暴露出第一接触层206的上表面，可以采用干法刻蚀工艺和/或湿法刻蚀工艺形成所述第二接触孔304。再次，在第二接触孔304内填充形成第二接触层208，此时，第二接触层208可以采用与前述第一接触层206相同的形成方式形成，不再进行赘述，进一步地，第二接触层208的上表面与第二绝缘层204的上表面相齐平。此时，半导体结构的剖面示意图如图4所示。
继续参考图5，进一步地，第一接触层206包括第一阻挡层402和第一导电层404，在第一接触孔302内填充形成第一接触层206的步骤包括：在第一接触孔302中形成第一阻挡层402，所述第一阻挡层402覆盖在第一接触孔302的侧壁和底部，在实际应用中可以根据工艺需求选择不同材料的第一阻挡层402，例如第一阻挡层402为氮化钛阻挡层、钛阻挡层等；然后，在第一阻挡层402的远离第一绝缘层202及远离第一导电结构104的表面形成第一导电层404，所述第一导电层404填满所述第一接触孔302，在实际应用中可以根据工艺需求选择不同材料的第一阻挡层402，例如，第一导电层404为钨导电层、铜导电层、铝导电层等。通过设置第一阻挡层402可以阻挡第一导电层404中导电粒子的扩散。
继续参考图5，进一步地，第二接触层208包括第二阻挡层406和第二导电层408，在第二接触孔304内填充形成第二接触层208的步骤包括：在第二接触孔304中形成第二阻挡层406，所述第二阻挡层406覆盖在第二接触孔304的侧壁和底部，在实际应用中可以根据工艺需求选择不同材料的第二阻挡层406，例如第二阻挡层406为氮化钛阻挡层、钛阻挡层等；然后，在第二阻挡层406的远离第二绝缘层204及远离第一接触层206的表面形成第二导电层408，所述第二导电层408填满所述第二接触孔304，在实际应用中可以根据工艺需求选择不同材料的第二阻挡层406，例如，第二导电层408为钨导电层、铜导电层、铝导电层等。通过设置第二阻挡层406可以阻挡第一导电层404中导电粒子的扩散。更进一步地，第二阻挡层406和第一阻挡层402的材料相同，和/或第二导电层408和第一导电的材料相同。
在其中一个实施例中，第一导电结构104、第一接触层206、第二接触层208均为第一材料层，第一材料层至少包括钨材料层、钨硅材料层、氮化钨材料层、氮化钨硅材料层中的一种。
继续参考图5，在其中一个实施例中，半导体结构的制备方法还包括：
于绝缘层106上形成金属连线层110，金属连线层110与接触结构108的顶部相接触，即金属连线层110与第二接触层208的顶部相接触，通过金属连线层110可以将电极覆盖层102下方的电容阵列引出到器件的表面，便于将电容阵列连接到需要的位置。
进一步地，金属连线层110包括金属离子阻挡层和金属连接层，于绝缘层106上形成金属连线层110的步骤包括：于绝缘层106的上表面形成金属离子阻挡层，通过设置金属离子阻挡层，达到阻止金属连线层110中的金属离子扩散到绝缘层106中的目的；于金属离子阻挡层和第二接触层208的上表面形成金属连接层，该金属连接层与第二接触层208的顶表面接触。
图6为第2实施例的半导体结构的制备方法的流程示意图，参考图6，在本实施例中，半导体结构的制备方法，包括：
S302，于基底上形成电极覆盖层102。
S304，于电极覆盖层102内形成第一接触层206。
具体地，通过本领域技术人员熟知的制备工艺，在电极覆盖层102内形成下表面不低于电极覆盖层102下表面的第一接触层206。
S306，于电极覆盖层102的上表面及第一接触层206的上表面形成第一导电结构104。
S308，于第一导电结构104上形成绝缘层106。
S310，于绝缘层106及第一导电结构104中形成底部与第一接触层206的顶部相接触的第二接触层208。
其中，接触结构108包括第一接触层206和第二接触层208，第一接触层206的宽度大于第二接触层208底部的宽度；接触结构108的下表面不低于电极覆盖层102的下表面，第一导电结构104的电阻率不大于接触结构108的电阻率，且不大于电极覆盖层102的电阻率。
本发明的半导体结构的制备方法，包括于电极覆盖层102内形成第一接触层206；于电极覆盖层102的上表面及第一接触层206的上表面形成第一导电结构104；于第一导电结构104上形成绝缘层106；于绝缘层106及第一导电结构104中形成第二接触层208，第二接触层208的底部与第一接触层206的顶部相接触；其中，接触结构108包括第一接触层206和第二接触层208，第一接触层206与第一导电结构104相接触，第二接触层208的底部与第一接触层206的顶部相接触；第一接触层206的宽度大于第二接触层208底部的宽度；接触结构108的下表面不低于电极覆盖层102的下表面，第一导电结构104的电阻率不大于接触结构108的电阻率，且不大于电极覆盖层102的电阻率。与第1实施例相比，增加接触结构108与电极覆盖层102的接触面积，并且为形成第二接触层208的刻蚀工艺提供了工艺冗余，避免形成第二接触层208的刻蚀工艺刻蚀到电极覆盖层102，减小接触结构108与电极覆盖层102下方的电容结构之间的体电阻。并且，与第一导电结构104相接触的第一接触层206在化学机械研磨过程中起到支撑作用，避免了负载效应或接触结构108凹陷的问题。
图7为第2实施例提供的半导体结构的制备方法中形成绝缘层106后的一种半导体结构的剖面示意图；图8为图7对应的一实施例提供的半导体结构的制备方法中形成第二接触层208后的一种半导体结构的剖面示意图；参见图7，在本实施例中，半导体结构的制备方法具体为：第一步，采用光刻刻蚀工艺在电极覆盖层102中形成第一接触孔302，所述第一接触孔302的深度D2不大于电极覆盖层102的厚度T2，然后在第一接触孔302中填充形成第一接触层206，进一步地，第一接触层206与电极覆盖层102上表面相齐平。更进一步地，第一接触层206包括覆盖在第一接触孔302底部和侧壁的第一阻挡层402和填满第一接触孔302的第一导电层404，第一阻挡层402和第一导电层404的限定参见第1实施例，在此不做赘述。第二步，首先，采用本领域技术人员熟知的沉积工艺，在电极覆盖层102的上表面形成第一导电结构104，该第一导电结构104沿电极覆盖层102的上表面延伸覆盖在第一接触层206的上表面。然后，在第一导电结构104的上表面形成绝缘层106，绝缘层106的材料至少包括氧化硅材料、氮化硅材料、氮氧化硅材料中的一种。第三步，通过光刻刻蚀工艺在绝缘层106中形成第二接触孔304，参见图8，进一步地，第二接触孔304的贯穿第一导电结构104暴露出第一接触层206的上表面，此时，第二接触孔304的深度D3等于绝缘层106上表面与第一导电结构104下表面之间的距离T3。然后，在第二接触孔304中填充形成底部与第一接触层206顶部相接触的第二接触层208。进一步地，第二接触层208包括覆盖在第二接触孔304底部和侧壁的第二阻挡层406和填满第二接触孔304的第二导电层408，第二阻挡层406和第二导电层408的限定参见第1实施例，在此不做赘述。
与第1实施例相比，第2实施例中的接触结构108与电极覆盖层102的接触面积增加了第一接触层206的侧壁接触部分(如图8中S1和S2对应部分的面积之和)，使得接触结构108与电极覆盖层102之间的接触电阻变小，并且增加了接触结构108与电极覆盖层102之间的附着性。
进一步地，第一导电结构104与第一接触层206为同种材料，此时，第二接触孔304贯穿绝缘层106，暴露出第一导电结构104，第二接触孔304的深度D3大于或等于绝缘层106的厚度且小于等于绝缘层106上表面与第一导电结构104下表面之间的距离T3，例如，第二接触孔304的深度D3等于绝缘层106的厚度，第二接触层208通过第一导电结构104与第一接触层206的顶部连接，即第一导电结构104等同于第一接触层206的一部分，可以看做第二接触层208与第一接触层206的顶部相接触。增加了接触结构108与第一导电结构104之间、第一接触层206和第二接触层208之间的附着性。减小了第二接触孔刻蚀的深度，避免在后续填充过程中接触结构108中出现空洞(void)的问题。
在其中一个实施例中，第一接触层206的热膨胀系数不大于电极覆盖层102的热膨胀系数。半导体结构工作过程中器件地温度会升高，通过设置第一接触层206的热膨胀系数不大于电极覆盖层102的热膨胀系数，避免了热膨胀系数失配导致电极覆盖层102中出现裂缝并延伸的异常。
进一步地，第二接触层208的热膨胀系数不大于第一导电结构104的热膨胀系数。半导体结构工作过程中器件地温度会升高，通过设置第二接触层208的热膨胀系数不大于第一导电结构104的热膨胀系数，避免了热膨胀系数失配导致第一导电结构104中出现裂缝并延伸的异常。
在其中一个实施例中，第一导电结构104的电阻率小于电极覆盖层102的电阻率，例如第一导电结构104的掺杂浓度大于电极覆盖层102的掺杂浓度，通过该设置可以减小接触结构108与电极覆盖层102之间接触电阻的电阻率，降低接触电阻的阻值。
在其中一个实施例中，第一导电结构104的电阻率小于第一接触层206的电阻率，例如第一导电结构104的掺杂浓度不小于第一接触层206的掺杂浓度，通过该设置同样可以减小接触结构108与电极覆盖层102之间接触电阻的电阻率，降低接触电阻的阻值。
图9为一实施例的于基底上形成电极覆盖层102的流程示意图，参见图9，在本实施例中，电极覆盖层102包括：自基底依次叠置的电极覆盖结构210和粘附结构212，于基底上形成电极覆盖层102的步骤包括：
S402，于基底上形成电极覆盖结构210；
S404，于电极覆盖结构210的上表面形成粘附结构212。
本实施例通过设置粘附结构212，增加了电极覆盖结构210与第一导电结构104之间粘附性。
在其中一个实施例中，电极覆盖结构210的材料至少包括硼掺杂多晶硅材料、硼掺杂锗硅材料中的一种。进一步地，电极覆盖结构210的材料为硼掺杂锗硅材料。
在其中一个实施例中，粘附结构212的材料至少包括硼掺杂硅材料、硼掺杂非晶硅材料，硼掺杂多晶硅材料，氮化钨材料，硅化钨材料，氮化钨硅材料中的一种。进一步地，粘附结构212的材料为硼掺杂多晶硅材料。
在其中一个实施例中，第一接触层206的热膨胀系数不大于粘附结构212的热膨胀系数。半导体结构工作过程中器件地温度会升高，通过设置第一接触层206的热膨胀系数不大于粘附结构212的热膨胀系数，避免了热膨胀系数失配导致粘附结构212中出现裂缝并延伸的异常。
图10为一实施例提供的半导体结构的制备方法中于电极覆盖层102内形成第一接触层206的一种流程示意图，在本实施例中，于电极覆盖层102内形成第一接触层206的步骤包括：
S502，于粘附结构212内形成第一接触孔302，第一接触孔302的底部高于粘附结构212的下表面；
S504，于第一接触孔302内形成第一接触层206；
图11为图10对应的一实施例提供的半导体结构的制备方法中形成第二接触层208之后的一种半导体结构的剖面示意图，具体地，首先，通过本领域技术人员熟知的光刻刻蚀工艺，在粘附结构212中形成第一接触孔302，第一接触孔302的深度D4小于粘附结构212的厚度T4。其次，在第一接触孔302内形成第一接触层206，例如第一接触层206的上表面与粘附结构212的上表面相齐平。本实施例中关于第一接触层206的描述参见图8对应的实施例，在此不做赘述。再次，在电极覆盖结构210上依次形成第一导电结构104、绝缘层106，并在绝缘层106及第一导电结构104中形成第二接触层208，所述第二接触层208贯穿绝缘层106与第一接触层206的顶部相接触；本实施例中关于第二接触层208的描述参见图8对应的实施例，在此不做赘述。通过粘附结构212的设置，在增加第一导电结构104与电极覆盖层102之间的粘附性的同时，增加了接触结构108与电极覆盖层102之间的接触面积，降低了接触电阻的阻值。
在其中一个实施例中，第一导电结构104的电阻率不大于第一接触层206的电阻率，例如第一导电结构104的掺杂浓度不小于第一接触层206的掺杂浓度，此时，第一导电结构104与粘附结构212的接触部分等效为接触结构108与电极覆盖层102之间的接触面积的一部分，进一步降低了接触电阻的阻值。
进一步地，粘附结构212的电阻率不大于电极覆盖结构210的电阻率，例如粘附结构212的掺杂浓度不小于电极覆盖结构210的掺杂浓度，第一导电结构104的电阻率不小于粘附结构212的电阻率，例如第一导电结构104的掺杂浓度不大于所述粘附结构212的掺杂浓度，此时，接触结构108与电极覆盖层102之间的接触面积等效为粘附结构212与电极覆盖结构210的接触面积，降低了接触电阻的阻值。
更进一步地，粘附结构212的电阻率不大于电极覆盖结构210的电阻率，例如粘附结构212的掺杂浓度不小于电极覆盖结构210的掺杂浓度，第一导电结构104的电阻率小于所述粘附结构212的电阻率，例如第一导电结构104的掺杂浓度大于所述粘附结构212的掺杂浓度，此时，接触结构108与电极覆盖层102之间的接触面积等效为第一导电结构104与粘附结构212的接触面积及接触结构108(第一接触层206)与电极覆盖结构210的接触面积，在降低接触结构108的体电阻的同时，降低了接触电阻的阻值。
图12为另一实施例提供的半导体结构的制备方法中于电极覆盖层102内形成第一接触层206的另一种流程示意图，在本实施例中，于电极覆盖层102内形成第一接触层206的步骤包括：
S602，于粘附结构212内形成第一接触孔302，第一接触孔302暴露出电极覆盖结构210的上表面；
S604，于第一接触孔302内形成第一接触层206。
图13为图12对应的一实施例提供的半导体结构的制备方法中形成第二接触层208之后的另一种半导体结构的剖面示意图，具体地，首先，通过本领域技术人员熟知的光刻刻蚀工艺，在粘附结构212中形成第一接触孔302，第一接触孔302的深度D5等于粘附结构212的厚度T5，即第一接触孔302暴露出电极覆盖结构210的上表面。其次，在第一接触孔302内形成第一接触层206，例如第一接触层206的上表面与粘附结构212的上表面相齐平。本实施例中关于第一接触层206的描述同样参见图8对应的实施例，在此不做赘述。再次，在电极覆盖结构210上依次形成第一导电结构104、绝缘层106，并在绝缘层106及第一导电结构104中形成第二接触层208，所述第二接触层208贯穿绝缘层106与第一接触层206的顶部相接触；本实施例中关于第二接触层208的描述同样参见图8对应的实施例，在此不做赘述。通过粘附结构212的设置，在增加第一导电结构104与电极覆盖层102之间的粘附性的同时，增加了接触结构108与电极覆盖层102之间的接触面积，降低了接触电阻的阻值。
进一步地，第一导电结构104的电阻率不大于第一接触层206的电阻率，例如第一导电结构104的掺杂浓度不小于第一接触层206的掺杂浓度，粘附结构212的电阻率不大于电极覆盖结构210的电阻率，例如粘附结构212的掺杂浓度不小于电极覆盖结构210的掺杂浓度，此时，第一导电结构104与粘附结构212的接触部分、第一接触层206与粘附结构212的接触部分、第一接触层206与电极覆盖层102的接触部分共同构成接触结构108与电极覆盖层102之间的接触面积，进一步降低了接触电阻的阻值。
更进一步地，第一导电结构104的电阻率小于所述粘附结构212的电阻率，例如第一导电结构104的掺杂浓度大于所述粘附结构212的掺杂浓度，进一步降低了接触结构108的体电阻。
图14为又一实施例提供的半导体结构的制备方法中于电极覆盖层102内形成第一接触层206的又一种地流程示意图，在本实施例中，于电极覆盖层102内形成第一接触层206的步骤包括：
S702，于粘附结构212及电极覆盖结构210内形成第一接触孔302，第一接触孔302贯穿粘附结构212且延伸至电极覆盖层102内；
S704，于第一接触孔302内形成第一接触层206。
图15为图14对应的一实施例提供的半导体结构的制备方法中形成第二接触层208之后的又一种半导体结构的剖面示意图，具体地，首先，通过本领域技术人员熟知的光刻刻蚀工艺，在粘附结构212中形成第一接触孔302，第一接触孔302贯穿粘附结构212且延伸至电极覆盖结构210内，第一接触孔302的深度D6大于粘附结构212的厚度T5且小于粘附结构212的厚度T5与电极覆盖结构210的厚度T6之和，即第一接触孔302的底部停留在电极覆盖结构210内部。其次，在第一接触孔302内形成第一接触层206，例如第一接触层206的上表面与粘附结构212的上表面相齐平。本实施例中关于第一接触层206的描述同样参见图8对应的实施例，在此不做赘述。再次，在电极覆盖结构210上依次形成第一导电结构104、绝缘层106，并在绝缘层106及第一导电结构104中形成第二接触层208，所述第二接触层208贯穿绝缘层106与第一接触层206的顶部相接触；本实施例中关于第二接触层208的描述同样参见图8对应的实施例，在此不做赘述。通过粘附结构212的设置，在增加第一导电结构104与电极覆盖层102之间的粘附性的同时，增加了接触结构108与电极覆盖层102之间的接触面积，降低了接触电阻的阻值。
进一步地，第一导电结构104的电阻率不大于第一接触层206的电阻率，例如第一导电结构104的掺杂浓度不小于第一接触层206的掺杂浓度，此时，第一导电结构104与粘附结构212的接触部分、第一接触层206与粘附结构212的接触部分、第一接触层206与电极覆盖层102的接触部分共同构成接触结构108与电极覆盖层102之间的接触面积，进一步增加了接触面积，降低了接触电阻的阻值，同时降低了接触结构108的体电阻。更进一步地，粘附结构212的电阻率不大于电极覆盖结构210的电阻率，且粘附结构212的电阻率小于第一导电结构104的电阻率，此时，粘附结构212与电极覆盖结构210的接触部分、第一接触层206与电极覆盖层102的接触部分共同构成接触结构108与电极覆盖层102之间的接触面积，进一步增加了接触面积，降低了接触电阻的阻值以及接触结构108的体电阻。
在其中一个实施例中，第一接触层206的热膨胀系数不大于第一导电结构104的热膨胀系数，半导体结构工作过程中器件地温度会升高，通过设置第一接触层206的热膨胀系数不大于第一导电结构104的热膨胀系数，避免了热膨胀系数失配导致，第一接触层206与第一导电结构104接触面出现裂缝并延伸的异常。
进一步地，第一接触层206的热膨胀系数不大于粘附结构212的热膨胀系数，且第一接触层206的热膨胀系数不大于电极覆盖层102的热膨胀系数，通过该设置，避免了热膨胀系数失配导致，第一接触层206与粘附结构212之间和/或第一接触层206与电极覆盖层102之间出现裂缝并延伸的异常。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。可以理解的是，以上实施例中，第一接触孔302指的是第一接触层206填充的开口，第二接触孔304指的是第二接触层208填充的开口，第一接触孔302、第二接触孔304在各实施例对应的半导体结构的剖面图中的位置可以相同也可以不同。
参见图5，本申请实施例还提供了一种半导体结构，包括：电极覆盖层102、第一导电结构104和接触结构108。电极覆盖层102位于基底(图中未示出)上，示例性的，电极覆盖层102的材料至少包括硼掺杂多晶硅材料、硼掺杂锗硅材料中的一种；第一导电结构104位于电极覆盖层102的上表面，示例性的，第一导电结构104至少包括钨导电结构、氮化钨导电结构、硅化钨导电结构、氮化钨硅导电结构中的一种；接触结构108108包括第一接触层206和第二接触208层，第一接触层206与第一导电结构104相接触，第二接触层208的底部与第一接触层206的顶部相接触；第一接触层206的宽度W2(沿X轴方向的长度)大于第二接触层208底部的宽度W1(沿X轴方向的长度)；其中，接触结构108108的下表面不低于电极覆盖层102的下表面，第一导电结构104的电阻率不大于接触结构108108的电阻率，且不大于电极覆盖层102的电阻率。
本发明的半导体结构包括位于基底上的电极覆盖层102，位于电极覆盖层102的上表面的第一导电结构104；包括第一接触层206和第二接触层208的接触结构108，第一接触层206与第一导电结构104相接触，第二接触层208的底部与第一接触层206的顶部相接触；第一接触层206的宽度大于第二接触层208底部的宽度，接触结构108的下表面不低于电极覆盖层102的下表面，第一导电结构104的电阻率不大于接触结构108的电阻率，且不大于电极覆盖层102的电阻率。与直接形成与电极覆盖层102接触的接触结构108相比，增加接触结构108与电极覆盖层102的接触面积，同时避免在接触结构108中形成空洞，减小了接触电阻。同时，接触结构108通过电阻率不大于接触结构108的电阻率，且不大于电极覆盖层102的电阻率的第一导电结构104与电极覆盖层102接触，减小了接触结构108与电极覆盖层102下方的电容结构之间的体电阻，以及接触结构108的厚度(接触结构下表面与上表面之间的距离)。并且，与第一导电结构相接触的第一接触层在化学机械研磨过程中起到支撑作用，避免了负载效应或接触结构凹陷的问题。
继续参见图5，在其中一个实施例中，第一接触层206位于第一导电结构104的上表面，第一接触层206的热膨胀系数不大于第一导电结构104的热膨胀系数。半导体结构工作过程中器件地温度会升高，通过设置第一接触层206的热膨胀系数不大于第一导电结构104的热膨胀系数，避免了热膨胀系数失配导致第一导电结构104中出现裂缝并延伸的异常。
继续参见图5，在其中一个实施例中，半导体结构还包括绝缘层106106，绝缘层106106位于第一导电结构104的上表面，绝缘层106的材料至少包括氧化硅材料、氮化硅材料、氮氧化硅材料中的一种；第一接触层206包括第一导电层404和第一阻挡层402，第一导电层404位于绝缘层106内，第一阻挡层402位于第一导电层404与绝缘层106之间及第一导电层404与第一导电结构104之间；在实际应用中可以根据工艺需求选择不同材料的第一阻挡层402和第一导电层404，例如第一阻挡层402为氮化钛阻挡层、钛阻挡层等，第一导电层404为钨导电层、铜导电层、铝导电层等。通过设置第一阻挡层402可以阻挡第一导电层404中导电粒子的扩散。进一步地，第二接触层208包括第二导电层408和第二阻挡层406，第二导电层408位于绝缘层106内，第二阻挡层406位于第二导电层408与绝缘层106之间及第二导电层408与第一导电层404之间，在实际应用中可以根据工艺需求选择不同材料的第二阻挡层406和第二导电层408，例如第二阻挡层406为氮化钛阻挡层、钛阻挡层等，第二导电层408为钨导电层、铜导电层、铝导电层等。通过设置第二阻挡层406可以阻挡第二导电层408中导电粒子的扩散。更进一步地，第二阻挡层406和第一阻挡层402的材料相同，和/或第二导电层408和第一导电的材料相同。
在其中一个实施例中，第二接触层208的上表面与第二绝缘层204的上表面相齐平。
继续参见图5，进一步地，绝缘层106包括位于第一导电结构104上表面的第一绝缘层202和位于第一绝缘层202上表面的第二绝缘层204，第一接触层206位于第一绝缘层202中，进一步地，第一接触层206的上表面与第一绝缘层202的上表面相齐平；第二接触层208位于第二绝缘层204中，进一步地，第二接触层208的上表面与第二绝缘层204的上表面相齐平。
在其中一个实施例中，第一绝缘层202和/或第二绝缘层204的材料至少包括氧化硅材料、氮化硅材料、氮氧化硅材料中的一种，更进一步地，第二绝缘层204和第一绝缘层202的材料相同，例如均为氧化硅材料。
继续参见图5，在其中一个实施例中，半导体结构还包括：金属连线层110，金属连线层110位于接触结构108上，且与接触结构108的顶部相接触，通过金属连线层110可以将电极覆盖层102下方的电容阵列引出到器件的表面，便于将电容阵列连接到需要的位置。
进一步地，金属连线层110包括：金属离子阻挡层和金属连接层，其中，金属离子阻挡层位于绝缘层106的上表面，通过设置金属离子阻挡层，达到阻止金属连线层110中的金属离子扩散到绝缘层106中的目的；金属连接层位于金属离子阻挡层和第二接触层208的上表面，所述金属连接层与第二接触层208的顶表面接触。
参见图7，在其中一个实施例中，第一接触层206位于第一导电结构104的下表面；半导体结构还包括绝缘层106，绝缘层106位于第一导电结构104的上表面；
第一接触层206包括第一导电层404和第一阻挡层402，第一导电层404位于电极覆盖层102内，第一阻挡层402位于第一导电层404与电极覆盖层102之间；
第二接触层208包括第二导电层408和第二阻挡层406，第二导电层408包括位于绝缘层106内的部分及位于第一导电结构104内的部分，第二阻挡层406位于第二导电层408与绝缘层106之间、第二导电层408与第一导电结构104之间及第二导电层408与第一导电层404之间。与图4对应的实施例相比，增加接触结构108与电极覆盖层102的接触面积，并且为形成第二接触层208的刻蚀工艺提供了工艺冗余，避免形成第二接触层208的刻蚀工艺刻蚀到电极覆盖层102，减小接触结构108与电极覆盖层102下方的电容结构之间的体电阻。
与第1实施例相比，第2实施例中的接触结构108与电极覆盖层102的接触面积增加了第一接触层206的侧壁接触部分(如图8中S1和S2对应部分的面积之和)，使得接触结构108与电极覆盖层102之间的接触电阻变小，并且增加了接触结构108与电极覆盖层102之间的附着性。
进一步地，第一导电结构104与第一接触层206为同种材料，此时，第二接触孔304贯穿绝缘层106，暴露出第一导电结构104，第二接触孔304的深度D3大于或等于绝缘层106的厚度且小于等于绝缘层106上表面与第一导电结构104下表面之间的距离T3，例如，第二接触孔304的深度D3等于绝缘层106的厚度，第二接触层208通过第一导电结构104与第一接触层206的顶部连接，即第一导电结构104等同于第一接触层206的一部分，可以看做第二接触层208与第一接触层206的顶部相接触。增加了接触结构108与第一导电结构104之间、第一接触层206和第二接触层208之间的附着性。减小了第二接触孔刻蚀的深度，避免在后续填充过程中接触结构108中出现空洞(void)的问题。
在其中一个实施例中，第一接触层206的热膨胀系数不大于电极覆盖层102的热膨胀系数。半导体结构工作过程中器件地温度会升高，通过设置第一接触层206的热膨胀系数不大于电极覆盖层102的热膨胀系数，避免了热膨胀系数失配导致电极覆盖层102中出现裂缝并延伸的异常。
进一步地，第二接触层208的热膨胀系数不大于第一导电结构104的热膨胀系数。半导体结构工作过程中器件地温度会升高，通过设置第二接触层208的热膨胀系数不大于第一导电结构104的热膨胀系数，避免了热膨胀系数失配导致第一导电结构104中出现裂缝并延伸的异常。
在其中一个实施例中，第一导电结构104的电阻率小于电极覆盖层102的电阻率，例如第一导电结构104的掺杂浓度大于电极覆盖层102的掺杂浓度，通过该设置可以减小接触结构108与电极覆盖层102之间接触电阻的电阻率，降低接触电阻的阻值。
在其中一个实施例中，第一导电结构104的电阻率小于第一接触层206的电阻率，例如第一导电结构104的掺杂浓度不小于第一接触层206的掺杂浓度，通过该设置同样可以减小接触结构108与电极覆盖层102之间接触电阻的电阻率，降低接触电阻的阻值。
参见图11、图13、图15，在其中一个实施例中，电极覆盖层102包括：电极覆盖结构210和粘附结构212，电极覆盖结构210位于基底上；粘附结构212位于电极覆盖结构210的上表面。本实施例通过设置粘附结构212，增加了电极覆盖结构210与第一导电结构104之间粘附性。
在其中一个实施例中，电极覆盖结构210的材料至少包括硼掺杂多晶硅材料、硼掺杂锗硅材料中的一种。进一步地，电极覆盖结构210的材料为硼掺杂锗硅材料。
在其中一个实施例中，粘附结构212的材料至少包括硼掺杂硅材料、硼掺杂非晶硅材料，硼掺杂多晶硅材料，氮化钨材料，硅化钨材料，氮化钨硅材料中的一种。进一步地，粘附结构212的材料为硼掺杂多晶硅材料。
在其中一个实施例中，第一接触层206的热膨胀系数不大于粘附结构212的热膨胀系数。半导体结构工作过程中器件地温度会升高，通过设置第一接触层206的热膨胀系数不大于粘附结构212的热膨胀系数，避免了热膨胀系数失配导致粘附结构212中出现裂缝并延伸的异常。
参见图11，在其中一个实施例中，第一接触层206的下表面高于粘附结构212的下表面，第一导电层404位于粘附结构212内，第一阻挡层402位于第一导电层404与粘附结构212之间；通过粘附结构212的设置，在增加第一导电结构104与电极覆盖层102之间的粘附性的同时，增加了接触结构108与电极覆盖层102之间的接触面积，降低了接触电阻的阻值。
在其中一个实施例中，第一导电结构104的电阻率不大于第一接触层206的电阻率，例如第一导电结构104的掺杂浓度不小于第一接触层206的掺杂浓度，此时，第一导电结构104与粘附结构212的接触部分等效为接触结构108与电极覆盖层102之间的接触面积的一部分，进一步降低了接触电阻的阻值。
进一步地，粘附结构212的电阻率不大于电极覆盖结构210的电阻率，例如粘附结构212的掺杂浓度不小于电极覆盖结构210的掺杂浓度，第一导电结构104的电阻率不小于粘附结构212的电阻率，例如第一导电结构104的掺杂浓度不大于所述粘附结构212的掺杂浓度，此时，接触结构108与电极覆盖层102之间的接触面积等效为粘附结构212与电极覆盖结构210的接触面积，降低了接触电阻的阻值。
更进一步地，粘附结构212的电阻率不大于电极覆盖结构210的电阻率，例如粘附结构212的掺杂浓度不小于电极覆盖结构210的掺杂浓度，第一导电结构104的电阻率小于所述粘附结构212的电阻率，例如第一导电结构104的掺杂浓度大于所述粘附结构212的掺杂浓度，此时，接触结构108与电极覆盖层102之间的接触面积等效为第一导电结构104与粘附结构212的接触面积及接触结构108(第一接触层206)与电极覆盖结构210的接触面积，在降低接触结构108的体电阻的同时，降低了接触电阻的阻值。
参见图13，在其中一个实施例中，第一接触层206的下表面与粘附结构212的下表面相齐平，第一导电层404位于粘附结构212内，第一阻挡层402位于第一导电层404与粘附结构212之间及第一导电层404与电极覆盖结构210之间。进一步地，第一接触层206的上表面与粘附结构212的上表面相齐平。通过粘附结构212的设置，在增加第一导电结构104与电极覆盖层102之间的粘附性的同时，增加了接触结构108与电极覆盖层102之间的接触面积，降低了接触电阻的阻值。
进一步地，第一导电结构104的电阻率不大于第一接触层206的电阻率，例如第一导电结构104的掺杂浓度不小于第一接触层206的掺杂浓度，粘附结构212的电阻率不大于电极覆盖结构210的电阻率，例如粘附结构212的掺杂浓度不小于电极覆盖结构210的掺杂浓度，此时，第一导电结构104与粘附结构212的接触部分、第一接触层206与粘附结构212的接触部分、第一接触层206与电极覆盖层102的接触部分共同构成接触结构108与电极覆盖层102之间的接触面积，进一步降低了接触电阻的阻值。
更进一步地，第一导电结构104的电阻率小于所述粘附结构212的电阻率，例如第一导电结构104的掺杂浓度大于所述粘附结构212的掺杂浓度，进一步降低了接触结构108的体电阻。
参见图15，在其中一个实施例中，第一接触层206的下表面低于粘附结构212的下表面，第一导电层404包括位于粘附结构212内的部分及位于电极覆盖结构210内的部分，第一阻挡层402位于第一导电层404与粘附结构212之间及第一导电层404与电极覆盖结构210之间，即第一接触孔302的底部停留在电极覆盖结构210内部，进一步地，第一接触层206的上表面与粘附结构212的上表面相齐平。通过粘附结构212的设置，在增加第一导电结构104与电极覆盖层102之间的粘附性的同时，增加了接触结构108与电极覆盖层102之间的接触面积，降低了接触电阻的阻值。
进一步地，第一导电结构104的电阻率不大于第一接触层206的电阻率，例如第一导电结构104的掺杂浓度不小于第一接触层206的掺杂浓度，此时，第一导电结构104与粘附结构212的接触部分、第一接触层206与粘附结构212的接触部分、第一接触层206与电极覆盖层102的接触部分共同构成接触结构108与电极覆盖层102之间的接触面积，进一步增加了接触面积，降低了接触电阻的阻值，同时降低了接触结构108的体电阻。更进一步地，粘附结构212的电阻率不大于电极覆盖结构210的电阻率，且粘附结构212的电阻率小于第一导电结构104的电阻率，此时，粘附结构212与电极覆盖结构210的接触部分、第一接触层206与电极覆盖层102的接触部分共同构成接触结构108与电极覆盖层102之间的接触面积，进一步增加了接触面积，降低了接触电阻的阻值以及接触结构108的体电阻。
在其中一个实施例中，第一接触层206的热膨胀系数不大于第一导电结构104的热膨胀系数，半导体结构工作过程中器件地温度会升高，通过设置第一接触层206的热膨胀系数不大于第一导电结构104的热膨胀系数，避免了热膨胀系数失配导致，第一接触层206与第一导电结构104接触面出现裂缝并延伸的异常。
进一步地，第一接触层206的热膨胀系数不大于粘附结构212的热膨胀系数，且第一接触层206的热膨胀系数不大于电极覆盖层102的热膨胀系数，通过该设置，避免了热膨胀系数失配导致，第一接触层206与粘附结构212之间和/或第一接触层206与电极覆盖层102之间出现裂缝并延伸的异常。
在其中一个实施例中，第一导电结构104、第一导电层404、第二导电层408均为第一材料层，第一材料层至少包括钨材料层、钨硅材料层、氮化钨材料层、氮化钨硅材料层中的一种。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (18)

1.一种半导体结构，其特征在于，包括：
电极覆盖层，位于基底上；
第一导电结构，位于所述电极覆盖层的上表面；
接触结构，包括第一接触层和第二接触层，所述第一接触层与所述第一导电结构相接触，所述第二接触层的底部与所述第一接触层的顶部相接触；所述第一接触层的宽度大于所述第二接触层底部的宽度；
其中，所述接触结构的下表面不低于所述电极覆盖层的下表面，所述第一导电结构的电阻率不大于所述接触结构的电阻率，且不大于所述电极覆盖层的电阻率。
2.根据权利要求1所述的半导体结构，其特征在于，所述第一接触层位于所述第一导电结构的上表面，所述第一接触层的热膨胀系数不大于所述第一导电结构的热膨胀系数。
3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括绝缘层，所述绝缘层位于所述第一导电结构的上表面；
所述第一接触层包括第一导电层和第一阻挡层，所述第一导电层位于所述绝缘层内，所述第一阻挡层位于所述第一导电层与所述绝缘层之间及所述第一导电层与所述第一导电结构之间；
所述第二接触层包括第二导电层和第二阻挡层，所述第二导电层位于所述绝缘层内，所述第二阻挡层位于所述第二导电层与所述绝缘层之间及所述第二导电层与所述第一导电层之间。
4.根据权利要求1所述的半导体结构，其特征在于，所述第一接触层位于所述第一导电结构的下表面；所述半导体结构还包括绝缘层，所述绝缘层位于所述第一导电结构的上表面；
所述第一接触层包括第一导电层和第一阻挡层，所述第一导电层位于所述电极覆盖层内，所述第一阻挡层位于所述第一导电层与所述电极覆盖层之间；
所述第二接触层包括第二导电层和第二阻挡层，所述第二导电层包括位于所述绝缘层内的部分及位于所述第一导电结构内的部分，所述第二阻挡层位于所述第二导电层与所述绝缘层之间、所述第二导电层与所述第一导电结构之间及所述第二导电层与所述第一导电层之间。
5.根据权利要求4所述的半导体结构，其特征在于，所述电极覆盖层包括：
电极覆盖结构，位于基底上；
粘附结构，位于所述电极覆盖结构的上表面。
6.根据权利要求5所述的半导体结构，其特征在于，所述第一接触层的下表面高于所述粘附结构的下表面，所述第一导电层位于所述粘附结构内，所述第一阻挡层位于所述第一导电层与所述粘附结构之间；
其中，所述粘附结构的掺杂浓度不小于所述电极覆盖结构的掺杂浓度，所述第一导电结构的掺杂浓度不大于所述粘附结构的掺杂浓度。
7.根据权利要求5所述的半导体结构，其特征在于，所述第一接触层的下表面与所述粘附结构的下表面相齐平，所述第一导电层位于所述粘附结构内，所述第一阻挡层位于所述第一导电层与所述粘附结构之间及所述第一导电层与所述电极覆盖结构之间。
8.根据权利要求5所述的半导体结构，其特征在于，所述第一接触层的下表面低于所述粘附结构的下表面，所述第一导电层包括位于所述粘附结构内的部分及位于所述电极覆盖结构内的部分，所述第一阻挡层位于所述第一导电层与所述粘附结构之间及所述第一导电层与所述电极覆盖结构之间。
9.根据权利要求1-8任一项所述的半导体结构，其特征在于，还包括：
金属连线层，所述金属连线层位于所述接触结构上，且与所述接触结构的顶部相接触；
所述第一导电结构、所述第一导电层、所述第二导电层均为第一材料层，所述第一材料层至少包括钨材料层、钨硅材料层、氮化钨材料层、氮化钨硅材料层中的一种。
10.一种半导体结构的制备方法，其特征在于，包括：
于基底上形成电极覆盖层；
于所述电极覆盖层的上表面形成第一导电结构；
于所述第一导电结构上形成绝缘层，并于所述绝缘层内形成接触结构；
其中，所述接触结构包括第一接触层和第二接触层，所述第一接触层与所述第一导电结构相接触，所述第二接触层的底部与所述第一接触层的顶部相接触；所述第一接触层的宽度大于所述第二接触层底部的宽度；所述接触结构的下表面不低于所述电极覆盖层的下表面，所述第一导电结构的电阻率不大于所述接触结构的电阻率，且不大于所述电极覆盖层的电阻率。
11.根据权利要求10所述的制备方法，其特征在于，所述绝缘层包括第一绝缘层和第二绝缘层，所述于所述第一导电结构上形成绝缘层，并于所述绝缘层内形成接触结构的步骤包括：
于所述第一导电结构的上表面形成第一绝缘层；
于所述第一绝缘层内形成第一接触孔；
于所述第一接触孔内形成所述第一接触层；
于所述第一绝缘层的上表面及所述第一接触层的上表面形成第二绝缘层；
于所述第二绝缘层中形成第二接触孔，所述第二接触孔暴露出所述第一接触层，且所述第二接触孔底部的宽度小于第一接触层的宽度；
于所述第二接触孔中形成所述第二接触层。
12.根据权利要求10或11所述的制备方法，其特征在于，还包括：
于所述绝缘层上形成金属连线层，所述金属连线层与所述接触结构的顶部相接触；
其中，所述第一导电结构、所述第一接触层、所述第二接触层均为第一材料层，所述第一材料层至少包括钨材料层、钨硅材料层、氮化钨材料层、氮化钨硅材料层中的一种；所述第一接触层的热膨胀系数不大于所述第一导电结构的热膨胀系数。
13.一种半导体结构的制备方法，其特征在于，包括：
于基底上形成电极覆盖层；
于所述电极覆盖层内形成第一接触层；
于所述电极覆盖层的上表面及所述第一接触层的上表面形成第一导电结构；
于所述第一导电结构上形成绝缘层；
于所述绝缘层及所述第一导电结构中形成第二接触层，所述第二接触层的底部与所述第一接触层的顶部相接触；
其中，接触结构包括所述第一接触层和所述第二接触层，所述第一接触层的宽度大于所述第二接触层底部的宽度；所述接触结构的下表面不低于所述电极覆盖层的下表面，所述第一导电结构的电阻率不大于所述接触结构的电阻率，且不大于所述电极覆盖层的电阻率。
14.根据权利要求13所述的制备方法，其特征在于，所述电极覆盖层包括：自基底依次叠置的电极覆盖结构和粘附结构，所述于基底上形成电极覆盖层的步骤包括：
于所述基底上形成电极覆盖结构；
于所述电极覆盖结构的上表面形成粘附结构。
15.根据权利要求14所述的制备方法，其特征在于，所述于所述电极覆盖层内形成第一接触层的步骤包括：
于所述粘附结构内形成第一接触孔，所述第一接触孔的底部高于所述粘附结构的下表面；
于所述第一接触孔内形成所述第一接触层；
其中，所述粘附结构的掺杂浓度不小于所述电极覆盖结构的掺杂浓度，所述第一导电结构的掺杂浓度不大于所述粘附结构的掺杂浓度。
16.根据权利要求14所述的制备方法，其特征在于，所述于所述电极覆盖层内形成第一接触层的步骤包括：
于所述粘附结构内形成第一接触孔，所述第一接触孔暴露出所述电极覆盖结构的上表面；
于所述第一接触孔内形成所述第一接触层。
17.根据权利要求14所述的制备方法，其特征在于，所述于所述电极覆盖层内形成第一接触层的步骤包括：
于所述粘附结构及所述电极覆盖结构内形成第一接触孔，所述第一接触孔贯穿所述粘附结构且延伸至所述电极覆盖层内；
于所述第一接触孔内形成所述第一接触层。
18.根据权利要求13至17任一项所述的制备方法，其特征在于，还包括：
于所述绝缘层上形成金属连线层，所述金属连线层与所述接触结构的顶部相接触；
其中，所述第一导电结构、所述第一接触层、所述第二接触层均为第一材料层，所述第一材料层至少包括钨材料层、钨硅材料层、氮化钨材料层、氮化钨硅材料层中的一种；所述第一接触层的热膨胀系数不大于所述第一导电结构的热膨胀系数。
CN202110758465.3A 2021-07-05 2021-07-05 半导体结构及其制备方法 Pending CN115589718A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110758465.3A CN115589718A (zh) 2021-07-05 2021-07-05 半导体结构及其制备方法
PCT/CN2022/088471 WO2023279808A1 (zh) 2021-07-05 2022-04-22 半导体结构及其制备方法
US17/790,471 US20240170329A1 (en) 2021-07-05 2022-04-22 Semiconductor Structure and Method of Making the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110758465.3A CN115589718A (zh) 2021-07-05 2021-07-05 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN115589718A true CN115589718A (zh) 2023-01-10

Family

ID=84771833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110758465.3A Pending CN115589718A (zh) 2021-07-05 2021-07-05 半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US20240170329A1 (zh)
CN (1) CN115589718A (zh)
WO (1) WO2023279808A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002872A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 반도체 메모리장치의 콘택 형성방법
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP2009071241A (ja) * 2007-09-18 2009-04-02 Seiko Epson Corp 半導体装置及びその製造方法
CN109065501B (zh) * 2018-07-19 2024-02-06 长鑫存储技术有限公司 电容阵列结构及其制备方法
CN113053807A (zh) * 2021-03-17 2021-06-29 泉芯集成电路制造(济南)有限公司 通孔结构的制备方法、通孔结构和半导体器件

Also Published As

Publication number Publication date
US20240170329A1 (en) 2024-05-23
WO2023279808A1 (zh) 2023-01-12

Similar Documents

Publication Publication Date Title
US7078811B2 (en) Semiconductor device and method for fabricating the device
EP2264758B1 (en) Interconnection structure in semiconductor device
CN102820280B (zh) 用于集成电路的非分层式金属层
US20060267144A1 (en) Trench type buried on-chip precision programmable resistor
US8420524B2 (en) Void boundary structures, semiconductor devices having the void boundary structures and methods of forming the same
EP1146558A2 (en) Damascene wiring structure and semiconductor device with damascene wirings
US8058734B2 (en) Semiconductor device and method of manufacturing the same
US8264083B2 (en) Semiconductor device and semiconductor device manufacturing method
KR20190069669A (ko) 보이드를 포함하는 깊은 트렌치 커패시터 및 이의 제조 방법
US20070152338A1 (en) Method of forming FPGA of multi-parallel structure and FPGA structure thereof
US7615818B2 (en) Semiconductor device and method of manufacturing the same
US20050013090A1 (en) Capacitor and method for producing a capacitor
KR0164441B1 (ko) 멀티 레벨 상호 접속 구조를 가진 반도체 장치
KR100294755B1 (ko) 반도체장치및그제조방법
US20040021225A1 (en) Integrated circuits including insulating spacers that extend beneath a conductive line, and methods of fabricating same
KR101585491B1 (ko) 도전 패턴 구조물 및 그 제조 방법
CN111384081A (zh) 一种半导体元件及其制备方法
CN115589718A (zh) 半导体结构及其制备方法
KR100829392B1 (ko) ＳｏＣ 및 그 제조 방법
US6445071B1 (en) Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof
US20060081909A1 (en) Semiconductor device and manufacturing method therefor
CN115589717A (zh) 半导体结构及其制备方法
CN111162041A (zh) 半导体结构及其形成方法
CN114038903B (zh) 半导体结构及其制作方法
CN216563142U (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination