CN115295558A - 驱动基板和显示面板 - Google Patents
驱动基板和显示面板 Download PDFInfo
- Publication number
- CN115295558A CN115295558A CN202210937617.0A CN202210937617A CN115295558A CN 115295558 A CN115295558 A CN 115295558A CN 202210937617 A CN202210937617 A CN 202210937617A CN 115295558 A CN115295558 A CN 115295558A
- Authority
- CN
- China
- Prior art keywords
- electrode
- substrate
- source
- drain
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
本申请提供一种驱动基板和显示面板，该驱动基板包括衬底以及设置在衬底上的源极、漏极以及有源层，源极和漏极之间具有第一间隔，有源层设置在源极和漏极上，有源层包括沟道以及位于沟道两侧的源区和漏区，源区覆于至少部分源极上，漏区覆于至少部分漏极上，沟道对应于第一间隔，如此通过源极和漏极之间的间隔来限定有源层沟道的长度，以减小有源层沟道的长度，进而提升有源层沟道的电子迁移率，以缓解现有薄膜晶体管的电子迁移率的提升受到限制的问题。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种驱动基板和显示面板。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)已广泛应用在主动式显示器的驱动上，而随着显示器尺寸的不断增大，驱动频率也不断提高。对于薄膜晶体管而言，有源层中沟道区的电子迁移率影响着器件的工作频率，电子迁移率的提升有利于器件性能的提升。
为了改善薄膜晶体管的电子迁移率，可以改变半导体的材料或者可以增大薄膜晶体管的沟道宽度，然而，薄膜晶体管的沟道宽度的增大导致整个薄膜晶体管的尺寸的增大，不利于实现高分辨率的显示器。如此使得薄膜晶体管的电子迁移率的提升受到限制。
发明内容
本申请提供一种驱动基板和显示面板，以缓解现有薄膜晶体管的电子迁移率的提升受到限制的技术问题。
为解决上述问题，本申请提供的技术方案如下：
本申请实施例提供一种驱动基板，其包括：
衬底；
源极和漏极，设置在所述衬底上，所述源极和所述漏极之间具有第一间隔；
有源层，设置在所述衬底以及所述源极和所述漏极上，所述有源层包括沟道以及位于所述沟道两侧的源区和漏区，所述源区覆于至少部分所述源极上，所述漏区覆于至少部分所述漏极上，所述沟道对应于所述第一间隔；
栅极，设置在所述有源层远离所述源极和所述漏极的一侧，并与所述有源层对应设置。
在本申请实施例提供的驱动基板中，所述栅极在所述衬底上的正投影覆盖所述有源层的沟道在所述衬底上的正投影，且还覆盖所述有源层的至少部分源区在所述衬底上的正投影以及覆盖所述有源层的至少部分漏区在所述衬底上的正投影。
在本申请实施例提供的驱动基板中，所述驱动基板还包括位于所述源极与所述衬底之间的辅助源极以及位于所述漏极与所述衬底之间的辅助漏极，所述辅助源极与所述源极电连接，所述辅助漏极与所述漏极电连接。
在本申请实施例提供的驱动基板中，所述驱动基板还包括位于所述栅极远离所述有源层的一侧且与所述栅极绝缘设置的导电层，所述导电层包括间隔设置的第一电极和连接走线，所述第一电极电连接于所述源极和所述辅助源极，所述连接走线电连接于所述漏极和所述辅助漏极。
在本申请实施例提供的驱动基板中，所述第一电极在所述衬底上的正投影至少覆盖所述沟道在所述衬底上的正投影。
在本申请实施例提供的驱动基板中，所述驱动基板还包括位于覆于所述辅助源极和所述辅助漏极之间的缓冲层，所述源极和所述漏极位于所述缓冲层上，且所述源极和所述漏极分别通过所述缓冲层的过孔与对应的所述源极辅助电极和所述漏极辅助电极电连接。
在本申请实施例提供的驱动基板中，在垂直于所述衬底的方向上，所述源极的厚度小于所述辅助源极的厚度，所述漏极的厚度小于所述辅助漏极的厚度。
在本申请实施例提供的驱动基板中，所述辅助源极在所述衬底上的正投影至少覆盖所述沟道在所述衬底上的正投影。
在本申请实施例提供的驱动基板中，所述驱动基板还包括位于所述栅极远离所述有源层的一侧且与所述栅极绝缘设置的辅助源极和辅助漏极，所述辅助源极与所述源极电连接，所述辅助漏极与所述漏极电连接。
在本申请实施例提供的驱动基板中，所述源极的材料和所述漏极的材料均包括金属氧化物。
本申请实施例还提供一种显示面板，其包括前述实施例其中之一的驱动基板。
本申请的有益效果为：本申请提供的驱动基板和显示面板中，驱动基板包括衬底以及设置在衬底上的源极、漏极以及有源层，所述源极和所述漏极之间具有第一间隔，所述有源层设置在所述源极和所述漏极上，所述有源层包括沟道以及位于所述沟道两侧的源区和漏区，所述源区覆于至少部分所述源极上，所述漏区覆于至少部分所述漏极上，所述沟道对应于所述第一间隔，如此通过所述源极和所述漏极之间的间隔来限定所述有源层沟道的长度，以减小所述有源层沟道的长度，进而提升所述有源层沟道的电子迁移率，解决了现有薄膜晶体管的电子迁移率的提升受到限制的问题。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的驱动基板的一种剖面结构示意图。
图2为本申请实施例提供的驱动基板的另一种剖面结构示意图。
图3为本申请实施例提供的驱动基板的又一种剖面结构示意图。
图4为本申请实施例提供的驱动基板制备方法的流程示意图。
图5为本申请实施例提供的衬底的剖面结构示意图。
图6为在图5的衬底上制备辅助源极和辅助漏极的剖面结构示意图。
图7为在图6的结构上制备源极和漏极的剖面结构示意图。
图8为在图7的结构上制备有源层的剖面结构示意图。
图9为在图8的结构上制备栅极的剖面结构示意图。
图10为在图9的结构上制备钝化层的剖面结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。在附图中，为了清晰理解和便于描述，夸大了一些层和区域的厚度。即附图中示出的每个组件的尺寸和厚度是任意示出的，但是本申请不限于此。
请参照图1，图1为本申请实施例提供的驱动基板的一种剖面结构示意图。所述驱动基板100包括衬底10以及设置在所述衬底10上的源极20、漏极30、有源层40和栅极50，所述源极20和所述漏极30之间具有第一间隔。所述有源层40设置在所述衬底10以及所述源极20和所述漏极30上，所述有源层40包括沟道41以及位于所述沟道41两侧的源区42和漏区43，所述源区42覆于至少部分所述源极20上，所述漏区43覆于至少部分所述漏极30上，所述沟道41对应于所述第一间隔。所述栅极50设置在所述有源层40远离所述源极20和所述漏极30的一侧，并与所述有源层40对应设置。
在本实施例中，通过所述源极20和所述漏极30之间的第一间隔来限定所述有源层40沟道41的长度，以实现较小的沟道41长度，如此可减小所述有源层40沟道41的长度，进而提升所述有源层40沟道41的电子迁移率，解决了现有薄膜晶体管的电子迁移率的提升受到限制的问题。
在一种实施例中，所述驱动基板100还包括位于所述源极20与所述衬底10之间的辅助源极21以及位于所述漏极30与所述衬底10之间的辅助漏极31。所述辅助源极21与所述源极20电连接，以降低所述源极20的电阻；所述辅助漏极31与所述漏极30电连接，以降低所述漏极30的电阻。
可选地，所述衬底10可以为刚性基板或柔性基板；所述衬底10为刚性基板时，可包括玻璃基板、塑料基板等硬性基板；所述衬底10为柔性基板时，可包括聚酰亚胺(Polyimide，PI)薄膜、超薄玻璃薄膜等柔性基板。
所述辅助源极21和所述辅助漏极31设置在所述衬底10上，所述辅助源极21和所述辅助漏极31之间具有间隔，且所述辅助源极21和所述辅助漏极31之间绝缘设置。可选地，所述辅助源极21和所述辅助漏极31的材料均包括Mo、Al、Cu、Ti等低电阻率金属中的一种或多种的组合，比如可以为Mo/Al或Mo/Cu或MoTi/Cu或MoTi/Cu/MoTi或Ti/Al/Ti或Ti/Cu/Ti或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO等组合。
所述辅助源极21和所述辅助漏极31上覆盖有缓冲层11，所述源极20和所述漏极30设置在所述缓冲层11远离所述衬底10的一侧，所述有源层40覆于至少部分所述源极20、至少部分所述漏极30以及所述缓冲层11上。
具体而言，所述缓冲层11覆盖在所述辅助源极21、所述辅助漏极31以及所述衬底10上。所述缓冲层11可以防止不期望的杂质或污染物(例如湿气、氧气等)从所述衬底10扩散至可能因这些杂质或污染物而受损的器件中。可选地，所述缓冲层11的材料包括氧化硅(SiOx)、氮化硅(SiNx)或者氧化硅和氮化硅的叠层。
同时所述缓冲层11还可以提供平坦的顶表面，以便于在所述缓冲层11上形成所述源极20、所述漏极30以及所述有源层40，平坦的顶表面更有利于使所述有源层40形成良好的界面特性。
所述源极20和所述漏极30形成在所述缓冲层11上，所述源极20和所述漏极30之间具有第一间隔。所述源极20和所述漏极30的材料均包括ITO、IZO、ANCL等金属或电阻率低的金属氧化物。比如所述源极20和所述漏极30采用ITO等金属氧化物，ITO等金属氧化物在黄光制程的刻蚀尺寸差值较小，在曝光机极限的情形下，能够使所述源极20和所述漏极30之间的所述第一间隔的距离较小，进而能够进一步使所述有源层40形成较小长度的沟道41，提高所述有源层40沟道41的电子迁移率。
进一步地，在垂直于所述衬底10，且从所述衬底10指向所述源极20的方向上，所述辅助源极21的厚度大于所述源极20的厚度，所述辅助漏极31的厚度大于所述漏极30的厚度，以进一步减小所述辅助源极21以及所述辅助漏极31的电阻。
所述有源层40覆盖于至少部分所述源极20、至少部分所述漏极30以及所述缓冲层11上，如此通过把所述有源层40形成所述源极20和所述漏极30上，避免了在刻蚀形成所述源极20和所述漏极30时，蚀刻液对所述有源层40的影响，比如蚀刻液与所述有源层40接触，一方面会刻蚀所述有源层40的膜层，同时还会造成所述有源层40表面In、Ga、Zn等离子浓度的变化，影响器件的稳定性和可靠性。可选地，所述有源层40的材料包括IGZO、IGZTO、IGTO、IGO、AZTO等半导体金属氧化物。
所述有源层40的沟道41对应所述第一间隔设置，在垂直于所述衬底10，且从所述衬底10指向所述源极20的方向上，所述有源层40的厚度大于所述源极20的厚度或所述漏极30的厚度，使得所述有源层40的沟道41位于所述第一间隔内，且超出所述源极20或所述漏极30的高度，所述有源层40的源区42覆于所述源极20上，所述有源层40的漏区43覆于所述漏极30上。如此所述有源层40的源区42、所述沟道41以及所述漏区43在远离所述缓冲层11的一侧表面是水平的，使得所述有源层40远离所述缓冲层11的一侧表面是水平的。
所述有源层40的沟道41在所述衬底10上的正投影落在所述辅助源极21在所述衬底10上的正投影的范围内，使得所述辅助源极21还具有遮光的功能，以避免光线照射所述有源层40的沟道41。当然地，所述辅助源极21在所述衬底10上的正投影还可覆盖整个所述有源层40在所述衬底10上的正投影，即所述有源层40的源区42和漏区43在所述衬底10上的正投影也均落在所述辅助源极21在所述衬底10上的正投影的范围内。
进一步地，所述源极20在所述衬底10上的正投影落在所述辅助源极21在所述衬底10上的正投影范围内，且所述源极20在所述衬底10上的正投影面积小于所述辅助源极21在所述衬底10上的正投影面积，同时所述漏极30在所述衬底10上的正投影面积小于所述辅助漏极31在所述衬底10上的正投影面积。
下面将具体阐述如何使所述源极20和所述漏极30分别与所述辅助源极21和所述辅助漏极31电连接：
在一种实施例中，所述驱动基板100还包括位于所述有源层40上且与所述有源层40绝缘设置的栅极50，所述栅极50对应所述有源层40设置。具体而言，所述栅极50与所述有源层40之间设置有栅极绝缘层12，所述栅极绝缘层12覆于所述有源层40，所述栅极50设置在所述栅极绝缘层12上。
所述栅极绝缘层12也对应所述有源层40设置，所述栅极绝缘层12在所述衬底10上的正投影与所述有源层40在所述衬底10上的正投影重叠。可选地，所述栅极绝缘层12的材料包括SiOx、SiNx、Al2O3中的一种或多种的组合，比如可以为Al2O3/SiNx/SiOx、SiOx/SiNx/SiOx等。
所述栅极50设置在所述栅极绝缘层12上，可选地，所述栅极50的材料与所述辅助源极21的材料相同。所述栅极50在所述衬底10上的正投影覆盖所述有源层40的沟道41在所述衬底10上的正投影，且还覆盖所述有源层40的至少部分源区42在所述衬底10上的正投影以及覆盖所述有源层40的至少部分漏区43在所述衬底10上的正投影，以使得在垂直于所述衬底10的方向上，所述栅极50与所述源极20以及所述漏极30均存在重叠部分。
可以理解的是，当所述栅极50上有驱动电压时，所述栅极50与对应的所述源极20之间形成电场，该电场可使所述栅极50与所述源极20之间的所述有源层40的源区42由半导体变成导体。相应地，当所述栅极50上有驱动电压时，所述栅极50与对应的所述漏极30之间形成电场，该电场可使所述栅极50与所述漏极30之间的所述有源层40的漏区43由半导体变成导体。从而无需采用等离子体等导体化方式对所述有源层40的源区42以及漏区43进行导体化。
在一种实施例中，所述驱动基板100还包括位于所述栅极50远离所述有源层40的一侧且与所述栅极50绝缘设置的导电层60，所述导电层60包括间隔设置的第一电极61和连接走线62，所述第一电极61电连接于所述源极20和所述辅助源极21，以实现所述源极20和所述辅助源极21的电连接，并同时实现所述第一电极61与所述源极20的电连接。所述连接走线62电连接于所述漏极30和所述辅助漏极31，以实现所述漏极30与所述辅助漏极31的电连接。
可选地，所述导电层60与所述栅极50之间设置有所述钝化层13，所述钝化层13覆于所述栅极50、部分所述源极20、部分所述漏极30以及所述缓冲层11上。所述钝化层13上形成有多个第一过孔131和多个第二过孔132，所述第一过孔131贯穿所述钝化层13，其中一部分所述第一过孔131暴露出部分所述源极20，另外一部分所述第一过孔131暴露出部分所述漏极30。所述第二过孔132贯穿所述钝化层13以及所述缓冲层11，其中一部分所述第二过孔132暴露出部分所述辅助源极21，另外一部分所述第二过孔132暴露出部分所述辅助漏极31。
所述第一电极61通过所述第一过孔131内的导电层60部分与所述源极20电连接，同时所述第一电极61还通过所述第二过孔132内的导电层60部分与所述辅助源极21电连接。所述连接走线62通过所述第一过孔131内的导电层60部分与所述漏极30电连接，同时所述连接走线62还通过所述第二过孔132内的导电层60部分与所述辅助漏极31电连接。如此通过一道光罩即可实现所述源极20和所述漏极30分别与对应的所述辅助源极21和所述辅助漏极31的电连接以及所述第一电极61与所述源极20的电连接，有利于节省成本。
在一种实施例中，所述第一电极61在所述衬底10上的正投影至少覆盖所述沟道41在所述衬底10上的正投影，通过设置较大面积的所述第一电极61能够阻挡环境中水汽向所述有源层40的沟道41区域扩散，进而能够提升器件的可靠性。
可选地，为了实现更好的阻挡环境中水汽的效果，所述第一电极61在所述衬底10上的正投影还可覆盖整个所述栅极50在所述衬底10上的正投影，以形成更大面积的所述第一电极61。
在一种实施例中，请结合参照图1和图2，图2为本申请实施例提供的驱动基板的另一种剖面结构示意图。与上述实施例不同的是，所述驱动基板101还包括位于覆于所述辅助源极21和所述辅助漏极31之间的缓冲层11，所述源极20和所述漏极30位于所述缓冲层11上，且所述源极20和所述漏极30分别通过所述缓冲层11的过孔与对应的所述源极20辅助电极和所述漏极30辅助电极电连接。
具体地，所述缓冲层11上形成有第三过孔111和第四过孔112，所述第三过孔111贯穿所述缓冲层11，并暴露出部分所述辅助源极21，所述第四过孔112贯穿所述缓冲层11，并暴露出部分所述辅助漏极31。所述源极20通过所述第三过孔111内的导电材料与所述辅助源极21电连接，所述漏极30通过所述第四过孔112内的导电材料与所述辅助漏极31电连接。其他说明请参照上述实施例，在此不再赘述。
在一种实施例中，请结合参照图1和图3，图3为本申请实施例提供的驱动基板的又一种剖面结构示意图。与上述实施例不同的是，所述驱动基板102还包括位于所述栅极50远离所述有源层40的一侧且与所述栅极50绝缘设置的辅助源极21和辅助漏极31，所述辅助源极21与所述源极20电连接，所述辅助漏极31与所述漏极30电连接。
具体地，所述辅助源极21和所述辅助漏极31设置在所述钝化层13上，所述钝化层13上形成有贯穿所述钝化层13并暴露部分所述源极20和所述漏极30的过孔。所述辅助源极21通过所述钝化层13上过孔内的导电材料与所述源极20电连接，所述辅助漏极31通过所述钝化层13上过孔内的导电材料与所述漏极30电连接。
所述辅助源极21所述辅助漏极31上覆盖有平坦化层14，所述第一电极61设置在所述平坦化层14上，所述平坦化层14上形成有贯穿所述平坦化层14并暴露部分所述辅助源极21的过孔，所述第一电极61通过所述平坦化层14上过孔内的导电材料与所述辅助源极21电连接。其他说明请参照上述实施例，在此不再赘述。
在一种实施例中，还提供一种驱动基板制备方法，请参照图4至图10，图4为本申请实施例提供的驱动基板制备方法的流程示意图，图5为本申请实施例提供的衬底的剖面结构示意图，图6为在图5的衬底上制备辅助源极和辅助漏极的剖面结构示意图，图7为在图6的结构上制备源极和漏极的剖面结构示意图，图8为在图7的结构上制备有源层的剖面结构示意图，图9为在图8的结构上制备栅极的剖面结构示意图，图10为在图9的结构上制备钝化层的剖面结构示意图。所述驱动基板制备方法包括以下步骤：
S301：提供衬底10；
具体地，提供衬底10，如图5所示，所述衬底10可以为刚性基板或柔性基板；所述衬底10为刚性基板时，可包括玻璃基板、塑料基板等硬性基板；所述衬底10为柔性基板时，可包括聚酰亚胺(Polyimide，PI)薄膜、超薄玻璃薄膜等柔性基板。
S302：在所述衬底10上制备源极20和漏极30，所述源极20和所述漏极30之间具有第一间隔；
具体地，采用物理气相沉积法等沉积工艺在所述衬底10上制备第一金属薄膜，图案化所述第一金属薄膜形成辅助源极21和辅助漏极31，如图6所示。可选地，所述第一金属薄膜的材料包括Mo、Al、Cu、Ti等低电阻率金属中的一种或多种的组合，比如可以为Mo/Al或Mo/Cu或MoTi/Cu或MoTi/Cu/MoTi或Ti/Al/Ti或Ti/Cu/Ti或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO等组合。
接着采用化学气相沉积法等沉积工艺在所述辅助源极21、所述辅助漏极31以及所述衬底10上沉积缓冲层11，所述缓冲层11的材料包括氧化硅(SiOx)、氮化硅(SiNx)或者氧化硅和氮化硅的叠层。
然后在所述缓冲层11上制备源极20和漏极30，所述源极20和所述漏极30之间具有第一间隔201，如图7所示。所述源极20和所述漏极30的材料均包括ITO、IZO、ANCL等金属或电阻率低的金属氧化物。比如所述源极20和所述漏极30采用ITO等金属氧化物，ITO等金属氧化物在黄光制程的刻蚀尺寸差值较小，在曝光机极限的情形下，能够使所述源极20和所述漏极30之间的所述第一间隔的距离较小，进而能够进一步使所述有源层40形成较小长度的沟道41，提高所述有源层40沟道41的电子迁移率。
S303：在所述衬底10以及所述源极20和所述漏极30上制备有源层40，所述有源层40包括沟道41以及位于所述沟道41两侧的源区42和漏区43，所述源区42覆于至少部分所述源极20上，所述漏区43覆于至少部分所述漏极30上，所述沟道41对应于所述第一间隔；
具体地，在所述衬底10以及所述源极20和所述漏极30上镀金属氧化物半导体薄膜，图案化所述金属氧化物半导体薄膜形成有源层40，所述有源层40包括沟道41以及位于所述沟道41两侧的源区42和漏区43，所述源区42覆于至少部分所述源极20上，所述漏区43覆于至少部分所述漏极30上，所述沟道41对应于所述第一间隔，如图8所示。
可选地，所述有源层40的材料包括IGZO、IGZTO、IGTO、IGO、AZTO等半导体金属氧化物。
S304：在所述有源层40远离所述衬底10的一侧制备栅极50，所述栅极50在所述衬底10上的正投影覆盖所述有源层40的沟道41在所述衬底10上的正投影，且还覆盖所述有源层40的至少部分源区42在所述衬底10上的正投影以及覆盖所述有源层40的至少部分漏区43在所述衬底上的正投影；
具体地，采用化学气相沉积法等沉积工艺在所述有源层40、所述源极20、所述漏极30以及所述缓冲层11上沉积无机薄膜，所述无机薄膜的材料包括SiOx、SiNx、Al2O3中的一种或多种的组合，比如可以为Al2O3/SiNx/SiOx、SiOx/SiNx/SiOx等。
接着采用物理气相沉积法等沉积工艺在所述无机薄膜上沉积第二金属薄膜，图案化所述第二金属薄膜形成栅极50，所述栅极50对应所述有源层40设置。可选地，所述第二金属薄膜的材料可与所述第一金属薄膜的材料相同。
然后以所述栅极50为遮挡采用自对准工艺对所述无机薄膜进行图案化，以形成栅极绝缘层12，如图9所示。
所述驱动基板制备方法还包括以下步骤：
在所述栅极50远离所述有源层40的一侧制备导电层60，所述导电层60包括间隔设置的第一电极61和连接走线62，所述第一电极61电连接于所述源极20和所述辅助源极21，所述连接走线62电连接于所述漏极30和所述辅助漏极31。
具体地，采用化学气相沉积法等沉积工艺在所述栅极50、所述源极20、所述漏极30以及所述缓冲层11上沉积钝化层13，所述钝化层13的材料包括氧化硅、氮化硅或者氧化硅和氮化硅的叠层中的一种。
图案化所述钝化层13以在所述钝化层13上形成多个第一过孔131和多个第二过孔132，如图10所示。所述第一过孔131贯穿所述钝化层13，其中一部分所述第一过孔131暴露出部分所述源极20，另外一部分所述第一过孔131暴露出部分所述漏极30。所述第二过孔132贯穿所述钝化层13以及所述缓冲层11，其中一部分所述第二过孔132暴露出部分所述辅助源极21，另外一部分所述第二过孔132暴露出部分所述辅助漏极31。
接着在所述钝化层13上制备导电层60，图案化所述导电层60形成第一电极61和连接走线62，如图1所示。所述第一电极61通过所述第一过孔131内的导电层60部分与所述源极20电连接，同时所述第一电极61还通过所述第二过孔132内的导电层60部分与所述辅助源极21电连接。所述连接走线62通过所述第一过孔131内的导电层60部分与所述漏极30电连接，同时所述连接走线62还通过所述第二过孔132内的导电层60部分与所述辅助漏极31电连接。如此通过一道光罩即可实现所述源极20和所述漏极30分别与所述辅助源极21和所述辅助漏极31的电连接以及所述第一电极61与所述源极20的电连接，有利于节省成本。
可选地，所述导电层60是由IZO、ITO等金属氧化物电极材料形成的层，也可采用IZO/Mo/Cu的三层金属的减反结构，以降低发光单元对所述有源层40沟道41的影响。
基于同一发明构思，本申请实施例还提供一种显示面板，所述显示面板包括前述实施例其中之一的驱动基板。所述显示面板可以为液晶显示面板、OLED显示面板或LED直显显示面板等，比如所述显示面板为LED直显显示面板时，所述显示面板还包括LED芯片，LED芯片绑定在所述驱动基板100上。具体而言，所述驱动基板100上还设置有与所述第一电极61同层的第二电极，所述LED芯片与所述驱动基板100上的所述第一电极61和所述第二电极电连接，以实现所述LED芯片与所述驱动基板100的绑定。
根据上述实施例可知：
本申请提供一种驱动基板和显示面板，驱动基板包括衬底以及设置在衬底上的源极、漏极以及有源层，所述源极和所述漏极之间具有第一间隔，所述有源层设置在所述源极和所述漏极上，所述有源层包括沟道以及位于所述沟道两侧的源区和漏区，所述源区覆于至少部分所述源极上，所述漏区覆于至少部分所述漏极上，所述沟道对应于所述第一间隔，如此通过所述源极和所述漏极之间的间隔来限定所述有源层沟道的长度，以减小所述有源层沟道的长度，进而提升所述有源层沟道的电子迁移率，解决了现有薄膜晶体管的电子迁移率的提升受到限制的问题。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种驱动基板，其特征在于，包括：
衬底；
源极和漏极，设置在所述衬底上，所述源极和所述漏极之间具有第一间隔；
有源层，设置在所述衬底以及所述源极和所述漏极上，所述有源层包括沟道以及位于所述沟道两侧的源区和漏区，所述源区覆于至少部分所述源极上，所述漏区覆于至少部分所述漏极上，所述沟道对应于所述第一间隔；以及
栅极，设置在所述有源层远离所述源极和所述漏极的一侧，并与所述有源层对应设置；
其中，所述栅极在所述衬底上的正投影覆盖所述有源层的沟道在所述衬底上的正投影，且还覆盖所述有源层的至少部分源区在所述衬底上的正投影以及覆盖所述有源层的至少部分漏区在所述衬底上的正投影。
2.根据权利要求1所述的驱动基板，其特征在于，所述驱动基板还包括位于所述源极与所述衬底之间的辅助源极以及位于所述漏极与所述衬底之间的辅助漏极，所述辅助源极与所述源极电连接，所述辅助漏极与所述漏极电连接。
3.根据权利要求2所述的驱动基板，其特征在于，所述驱动基板还包括位于所述栅极远离所述有源层的一侧且与所述栅极绝缘设置的导电层，所述导电层包括间隔设置的第一电极和连接走线，所述第一电极电连接于所述源极和所述辅助源极，所述连接走线电连接于所述漏极和所述辅助漏极。
4.根据权利要求3所述的驱动基板，其特征在于，所述第一电极在所述衬底上的正投影至少覆盖所述沟道在所述衬底上的正投影。
5.根据权利要求2所述的驱动基板，其特征在于，所述驱动基板还包括位于覆于所述辅助源极和所述辅助漏极之间的缓冲层，所述源极和所述漏极位于所述缓冲层上，且所述源极和所述漏极分别通过所述缓冲层的过孔与对应的所述源极辅助电极和所述漏极辅助电极电连接。
6.根据权利要求2所述的驱动基板，其特征在于，在垂直于所述衬底的方向上，所述源极的厚度小于所述辅助源极的厚度，所述漏极的厚度小于所述辅助漏极的厚度。
7.根据权利要求2所述的驱动基板，其特征在于，所述辅助源极在所述衬底上的正投影至少覆盖所述沟道在所述衬底上的正投影。
8.根据权利要求1所述的驱动基板，其特征在于，所述驱动基板还包括位于所述栅极远离所述有源层的一侧且与所述栅极绝缘设置的辅助源极和辅助漏极，所述辅助源极与所述源极电连接，所述辅助漏极与所述漏极电连接。
9.根据权利要求1所述的驱动基板，其特征在于，所述源极的材料和所述漏极的材料均包括金属氧化物。
10.一种显示面板，其特征在于，包括如权利要求1-9中任一项所述的驱动基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210937617.0A CN115295558A (zh) | 2022-08-05 | 2022-08-05 | 驱动基板和显示面板 |
| PCT/CN2022/112537 WO2024026926A1 (zh) | 2022-08-05 | 2022-08-15 | 驱动基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210937617.0A CN115295558A (zh) | 2022-08-05 | 2022-08-05 | 驱动基板和显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115295558A true CN115295558A (zh) | 2022-11-04 |
Family
ID=83827514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210937617.0A Pending CN115295558A (zh) | 2022-08-05 | 2022-08-05 | 驱动基板和显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115295558A (zh) |
| WO (1) | WO2024026926A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3662371B2 (ja) * | 1996-10-15 | 2005-06-22 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法及び薄膜トランジスタ |
| KR100425858B1 (ko) * | 1998-07-30 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그제조방법 |
| KR20200050266A (ko) * | 2018-11-01 | 2020-05-11 | 엘지디스플레이 주식회사 | 패널, 전자장치 및 트랜지스터 |
| CN114388625A (zh) * | 2020-10-19 | 2022-04-22 | 华为技术有限公司 | 一种薄膜晶体管及其制作方法、驱动基板和电子设备 |
| CN113363328A (zh) * | 2021-06-04 | 2021-09-07 | 华南理工大学 | 一种薄膜晶体管以及薄膜晶体管的制备方法 |
-
2022
- 2022-08-05 CN CN202210937617.0A patent/CN115295558A/zh active Pending
- 2022-08-15 WO PCT/CN2022/112537 patent/WO2024026926A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024026926A1 (zh) | 2024-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019071725A1 (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
| CN111668242A (zh) | Oled显示面板及其制备方法 | |
| KR20230124858A (ko) | 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는표시 장치 | |
| CN109638078B (zh) | Tft的制备方法、tft、oled背板和显示装置 | |
| CN109686794B (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| CN103794555A (zh) | 制造阵列基板的方法 | |
| WO2020215602A1 (zh) | Oled显示面板的制备方法及oled显示面板 | |
| KR20170126535A (ko) | 박막 트랜지스터 표시판 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| CN113629072A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN113299559A (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| KR20100118838A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| CN111276527A (zh) | 一种显示面板及其制作方法 | |
| US20120138920A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR20160017867A (ko) | 표시장치와 그 제조 방법 | |
| CN113782616B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| US8071977B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US20240014217A1 (en) | Array substrate, manufacturing method thereof and display panel | |
| CN114823914A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN115295558A (zh) | 驱动基板和显示面板 | |
| CN113745249A (zh) | 显示面板及其制备方法、移动终端 | |
| CN113745343B (zh) | 阵列基板及其制备方法 | |
| CN111312732A (zh) | 一种显示面板及其制作方法、显示模组及电子装置 | |
| KR20140081413A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN114236931B (zh) | 阵列基板及制作方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |