CN113809182A - 金属氧化物薄膜晶体管及其制备方法、阵列基板 - Google Patents

金属氧化物薄膜晶体管及其制备方法、阵列基板 Download PDF

Info

Publication number
CN113809182A
CN113809182A CN202010549104.3A CN202010549104A CN113809182A CN 113809182 A CN113809182 A CN 113809182A CN 202010549104 A CN202010549104 A CN 202010549104A CN 113809182 A CN113809182 A CN 113809182A
Authority
CN
China
Prior art keywords
metal oxide
layer
oxide semiconductor
semiconductor layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010549104.3A
Other languages
English (en)
Other versions
CN113809182B (zh
Inventor
贺家煜
宁策
李正亮
胡合合
黄杰
赵坤
姚念琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010549104.3A priority Critical patent/CN113809182B/zh
Priority to US17/800,389 priority patent/US20230060645A1/en
Priority to PCT/CN2021/096540 priority patent/WO2021254125A1/zh
Publication of CN113809182A publication Critical patent/CN113809182A/zh
Application granted granted Critical
Publication of CN113809182B publication Critical patent/CN113809182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供了一种金属氧化物薄膜晶体管及其制备方法、阵列基板，属于显示技术领域。该金属氧化物薄膜晶体管包括在背板一侧层叠设置的栅极、栅极绝缘层、有源层和源漏金属层；有源层和栅极分别设于栅极绝缘层的两侧，源漏金属层设于有源层远离背板的一侧；有源层包括依次层叠设置于栅极绝缘层远离栅极的一侧的第一金属氧化物半导体层和第一金属氧化物半导体层；其中，第一金属氧化物半导体层中载流子浓度大于1×1020个/cm3，第一金属氧化物半导体层中载流子的霍尔迁移率大于20cm2/(V·s)，第一金属氧化物半导体层中铟和锌的总原子百分含量大于40％。该金属氧化物薄膜晶体管能够提高载流子迁移率和稳定性。

Description

金属氧化物薄膜晶体管及其制备方法、阵列基板
技术领域
本公开涉及显示技术领域，尤其涉及一种金属氧化物薄膜晶体管及其制备方法、阵列基板。
背景技术
氧化物薄膜晶体管具有均匀性好的优点，使得其在高代线面板、大尺寸显示等方面具有良好的应用前景。BCE(背沟道刻蚀)型氧化物薄膜晶体管为一种常用的氧化物薄膜晶体管结构，该类结构通常为单层高迁移率氧化物半导体结构。这种结构的BCE型氧化物薄膜晶体管存在迁移率低和稳定性低的缺陷。
所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种金属氧化物薄膜晶体管及其制备方法、阵列基板，提高载流子迁移率和稳定性。
为实现上述发明目的，本公开采用如下技术方案：
根据本公开的第一个方面，提供一种金属氧化物薄膜晶体管，包括在背板一侧层叠设置的栅极、栅极绝缘层、有源层和源漏金属层，其中，所述有源层和所述栅极分别设于所述栅极绝缘层的两侧，所述源漏金属层设于所述有源层远离所述背板的一侧；所述有源层包括：
第一金属氧化物半导体层，设于所述栅极绝缘层远离所述栅极的一侧；其中，所述第一金属氧化物半导体层中载流子浓度大于1×1020个/cm3，所述第一金属氧化物半导体层中载流子的霍尔迁移率大于20cm2/(V·s)，所述第一金属氧化物半导体层中铟和锌的总原子百分含量大于40％；
第二金属氧化物半导体层，设于所述第一金属氧化物半导体层远离所述栅极的表面。
在本公开的一种示例性实施例中，所述第一金属氧化物半导体层中的载流子浓度不大于1×1021个/cm3，所述第一金属氧化物半导体层中载流子的霍尔迁移率为25cm2/(V·s)～50cm2/(V·s)。
在本公开的一种示例性实施例中，所述第二金属氧化物半导体层的材料的带隙不小于3.0eV。
在本公开的一种示例性实施例中，所述第二金属氧化物半导体层的材料的带隙不大于3.2eV。
在本公开的一种示例性实施例中，所述第二金属氧化物半导体层的材料的导带大于所述第一金属氧化物半导体层的材料的导带，且所述第二金属氧化物半导体层的材料的费米能级大于所述第一金属氧化物半导体层的材料的费米能级。
在本公开的一种示例性实施例中，所述第二金属氧化物半导体层的材料的带隙大于所述第一金属氧化物半导体层的材料的带隙；所述第一金属氧化物半导体层中的载流子浓度大于所述第二金属氧化物半导体层中的载流子浓度；所述第一金属氧化物半导体层中载流子的霍尔迁移率大于所述第二金属氧化物半导体层中载流子的霍尔迁移率。
在本公开的一种示例性实施例中，所述第一金属氧化物半导体层的厚度为100～300埃；所述第二金属氧化物半导体层的厚度为200～400埃。
在本公开的一种示例性实施例中，所述第一金属氧化物半导体层的材料为铟锡氧化物、铟锌氧化物、铟镓锡氧化物、铟锡锌氧化物、铟镓锌锡氧化物、第一铟镓锌氧化物、第二铟镓锌氧化物和第三铟镓锌氧化物中的一种；
其中，在所述第一铟镓锌氧化物中，按照原子摩尔数量计，铟：镓：锌＝1：(0.7～1.3)：(0.7～1.3)；在所述第二铟镓锌氧化物中，按照原子摩尔数量计，铟：镓：锌＝4：(1.7～2.3)：(2.7～3.3)；在所述第三铟镓锌氧化物中，按照原子摩尔数量计，铟：镓：锌＝4：(2.7～3.3)：(1.7～2.3)。
在本公开的一种示例性实施例中，所述第二金属氧化物半导体层的材料为非晶材料，所述第二金属氧化物半导体层的材料为铟镓锌氧化物或者铝掺杂的铟镓锌氧化物。
在本公开的一种示例性实施例中，所述栅极绝缘层包括第一氧化硅层，所述第一金属氧化物半导体层设于所述第一氧化硅层远离所述栅极的表面；
所述金属氧化物薄膜晶体管还包括第二氧化硅层，所述第二氧化硅层设于所述第二金属氧化物半导体层远离所述栅极绝缘层的一侧；
所述第二氧化硅层中氧的原子百分含量大于所述第一氧化硅层中氧的原子百分含量。
根据本公开的第二个方面，提供一种金属氧化物薄膜晶体管的制备方法，包括在背板的一侧形成层叠设置的栅极、栅极绝缘层、有源层和源漏金属层，其中，所述有源层和所述栅极分别设于所述栅极绝缘层的两侧，所述源漏金属层设于所述有源层远离所述背板的一侧；其中，在背板的一侧形成所述有源层包括：
在所述背板的一侧形成第一金属氧化物半导体材料层和第二金属氧化物半导体材料层，所述第一金属氧化物半导体材料层设于所述栅极绝缘层远离所述栅极的一侧，所述第二金属氧化物半导体材料层设于所述第一金属氧化物半导体材料层远离所述栅极的表面；且所述第一金属氧化物半导体材料层中载流子浓度大于1×1020个/cm3，所述第一金属氧化物半导体材料层中载流子的霍尔迁移率大于20cm2/(V·s)，所述第一金属氧化物半导体材料层中铟和锌的总原子百分含量大于40％；
对所述第一金属氧化物半导体材料层和所述第二金属氧化物半导体材料层进行图案化操作，形成第一金属氧化物半导体层和第二金属氧化物半导体层。
在本公开的一种示例性实施例中，形成栅极绝缘层包括：
形成第一氧化硅层，所述第一氧化硅层设于所述第一金属氧化物半导体层远离所述第二金属氧化物半导体层的表面；
其中，形成所述第一氧化硅层时，一氧化二氮流量：硅烷流量＝(50～70)：1，温度为150～200℃。
在本公开的一种示例性实施例中，所述金属氧化物薄膜晶体管的制备方法还包括：
形成第二氧化硅层，所述第二氧化硅层与所述有源层位于所述背板的同一侧，且所述第二氧化硅层设于所述第二金属氧化物半导体层远离所述第一金属氧化物半导体层的一侧；
其中，形成所述第二氧化硅层时，一氧化二氮流量：硅烷流量＝(60～80)：1，温度为200～250℃。
根据本公开的第三个方面，提供一种阵列基板，包括上述的任意一种金属氧化物薄膜晶体管。
根据本公开提供的金属氧化物薄膜晶体管及其制备方法、阵列基板，有源层包括层叠设置的第一金属氧化物半导体层和第二金属氧化物半导体层。第一金属氧化物半导体层用于隔离第二金属氧化物半导体层和栅极绝缘层，使得金属氧化物薄膜晶体管的实际沟道位于第二金属氧化物半导体层中。由于第一金属氧化物半导体层和第二金属氧化物半导体层均为金属氧化物半导体材料，两者的材料类型相近，因此第二金属氧化物半导体层与第一金属氧化物半导体层界面处的缺陷数量少，减少了界面处的缺陷捕获的载流子数量，提高了实际沟道中载流子的数量，进而提高金属氧化物薄膜晶体管的载流子迁移率、提高开态电流(Ion)，提高金属氧化物薄膜晶体管的稳定性。而且，第一金属氧化物半导体层具有高的载流子浓度、高的霍尔迁移率和高的铟锌原子百分比，因此在金属氧化物薄膜晶体管工作时，第一金属氧化物半导体层能够向第二金属氧化物半导体层注入载流子，进一步提高实际沟道中载流子的浓度并降低界面处缺陷态的密度，进一步提高金属氧化物薄膜晶体管的开态电流和提高金属氧化物薄膜晶体管的稳定性。实际沟道产生的光生少子在第二金属氧化物半导体层中就会复合，光生少子不容易被栅极捕获，也不容易被第一金属氧化物半导体层和栅极绝缘层的界面处的缺陷捕获，这相当于降低了光生多子的浓度，进而可以提高金属氧化物薄膜晶体管的光照稳定性、正偏压热稳定性(PBTS)和负偏压热稳定性(NBTS)。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1是相关技术中的BCE型氧化物薄膜晶体管的结构示意图。
图2是相关技术中的BCE型氧化物薄膜晶体管的有源层的缺陷分布和载流子累积示意图。
图3是本公开一种实施方式的金属氧化物薄膜晶体管的结构示意图。
图4是本公开一种实施方式的金属氧化物薄膜晶体管的结构示意图。
图5是本公开实施方式的金属氧化物薄膜晶体管的有源层的缺陷分布和载流子累积示意图。
图6是本公开一种实施方式的金属氧化物薄膜晶体管的结构示意图。
图7是本公开一种实施方式的金属氧化物薄膜晶体管的结构示意图。
图8是本公开一种实施方式的形成底栅型金属氧化物薄膜晶体管的栅极的结构示意图。
图9是本公开一种实施方式的形成底栅型金属氧化物薄膜晶体管的栅极绝缘层的结构示意图。
图10是本公开一种实施方式的形成底栅型金属氧化物薄膜晶体管的有源层的结构示意图。
图11是本公开一种实施方式的形成底栅型金属氧化物薄膜晶体管的源漏金属层的结构示意图。
图12是本公开一种实施方式的阵列基板的结构示意图。
图13是本公开一种实施方式的不同溅射条件下的氧化铟锌的性能示意图。
图14是本公开一种实施方式的不同退火条件下的氧化铟锌的性能示意图。
图中主要元件附图标记说明如下：
100、背板；200、栅极；300、栅极绝缘层；310、第一氧化硅层；320、第一氮化硅层；400、有源层；401、缺陷；410、第一金属氧化物半导体层；420、第二金属氧化物半导体层；430、第三金属氧化物半导体层；500、源漏金属层；510、源极；520、漏极；610、层间电介质层；620、钝化层；621、第二氧化硅层；622、第三氧化硅层；623、第二氮化硅层；010、栅极层；021、第一半导体层；022、第二半导体层；030、源漏层；040、第一钝化层；050、平坦化层；060、公共电极层；070、第二钝化层；080、像素电极层；090、取向层。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。
在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本公开的主要技术创意。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
相关技术中，如图1所示，BCE型氧化物薄膜晶体管在源漏金属层500刻蚀时会存在有源层400被源漏金属层刻蚀液侵蚀的情况，且实际沟道分别与栅极绝缘层300和钝化层620接触。源漏金属层刻蚀液对氧化物半导体的损伤较大，在有源层400形成大量缺陷401；而且有源层400与栅极绝缘层300或钝化层620接触时会在界面处产生缺陷401。如图2所示，这些缺陷401会捕获有源层400中的载流子，导致载流子在缺陷401处累积且降低有源层400中载流子的浓度和迁移率。这会导致氧化物薄膜晶体管的迁移率及稳定性显著降低，严重影响器件特性。
本公开提供一种金属氧化物薄膜晶体管，如图3和图4所示，该金属氧化物薄膜晶体管包括在背板100一侧层叠设置的栅极200、栅极绝缘层300、有源层400和源漏金属层500，其中，有源层400和栅极200分别设于栅极绝缘层300的两侧，源漏金属层500设于有源层400远离背板100的一侧；有源层400包括：
第一金属氧化物半导体层410，设于栅极绝缘层300远离栅极200的一侧；其中，第一金属氧化物半导体层410中载流子浓度大于1×1020个/cm3，第一金属氧化物半导体层410中载流子的霍尔迁移率大于20cm2/(V·s)，第一金属氧化物半导体层410中铟和锌的总原子百分含量大于40％；
第二金属氧化物半导体层420，设于第一金属氧化物半导体层410远离栅极200的表面。
本公开提供的金属氧化物薄膜晶体管中，如图5所示，有源层400包括层叠设置的第一金属氧化物半导体层410和第二金属氧化物半导体层420。第一金属氧化物半导体层410用于隔离第二金属氧化物半导体层420和栅极绝缘层300，使得金属氧化物薄膜晶体管的实际沟道位于第二金属氧化物半导体层420中。由于第一金属氧化物半导体层410和第二金属氧化物半导体层420均为金属氧化物半导体材料，两者的材料类型相近，因此第二金属氧化物半导体层420与第一金属氧化物半导体层410界面处的缺陷401数量少，减少了界面处的缺陷401捕获的载流子数量，提高了实际沟道中载流子的数量，进而提高金属氧化物薄膜晶体管的载流子迁移率、提高开态电流(Ion)，提高金属氧化物薄膜晶体管的稳定性。而且，第一金属氧化物半导体层410具有高的载流子浓度、高的霍尔迁移率和高的铟锌原子百分比，因此在金属氧化物薄膜晶体管工作时，第一金属氧化物半导体层410能够向第二金属氧化物半导体层420注入载流子，进一步提高实际沟道中载流子的浓度并降低界面处缺陷401态的密度，进一步提高金属氧化物薄膜晶体管的开态电流和提高金属氧化物薄膜晶体管的稳定性。实际沟道产生的光生少子在第二金属氧化物半导体层420中就会复合，光生少子不容易被栅极200捕获，也不容易被第一金属氧化物半导体层410和栅极绝缘层300的界面处的缺陷401捕获，这相当于降低了光生多子的浓度，进而可以提高金属氧化物薄膜晶体管的光照稳定性、正偏压热稳定性(PBTS)和负偏压热稳定性(NBTS)。
而在相关技术中，如图1和图2所示，BCE型氧化物薄膜晶体管采用单层金属氧化物半导体结构，该单层金属氧化物半导体作为实际沟道与栅极绝缘层300直接连接，由于金属氧化物半导体与栅极绝缘层300的材料种类不同，两者的界面处存在大量缺陷401，缺陷401数量比第一金属氧化物半导体层410和第二金属氧化物半导体层420的界面处的缺陷401数量高一个数量级，这导致实际沟道中的大量载流子被缺陷401捕获，使得相关技术中的BCE型氧化物薄膜晶体管的载流子迁移率低、开态电流低且稳定性低。不仅如此，相关技术中金属氧化物半导体产生的光生少子更容易被栅极200捕获，也容易被金属氧化物半导体与栅极绝缘层300界面处的缺陷401捕获，这导致光生多子的浓度较大，使得相关技术中的BCE型氧化物薄膜晶体管的光照稳定性低、正偏压热稳定性低和负偏压热稳定性低。
下面，结合附图对本公开提供的金属氧化物薄膜晶体管的结构、原理和效果，做进一步地解释和说明。
本公开提供的金属氧化物薄膜晶体管，可以为顶栅型金属氧化物薄膜晶体管，也可以为底栅型金属氧化物薄膜晶体管。
举例而言，在本公开的一种实施方式中，金属氧化物薄膜晶体管为底栅型金属氧化物薄膜晶体管。如图3所示，该金属氧化物薄膜晶体管可以包括依次层叠设置于背板100的栅极200、栅极绝缘层300、第一金属氧化物半导体层410、第二金属氧化物半导体层420和源漏金属层500；其中，栅极200设于背板100的一侧；栅极绝缘层300设于栅极200远离背板100的一侧；第一金属氧化物半导体层410设于栅极绝缘层300远离背板100的一侧；其中，第一金属氧化物半导体层410中载流子浓度大于1×1020个/cm3，第一金属氧化物半导体层410中载流子的霍尔迁移率大于20cm2/(V·s)，第一金属氧化物半导体层410中铟和锌的总原子百分含量大于40％；第二金属氧化物半导体层420设于第一金属氧化物半导体层410远离背板100的表面；源漏金属层500设于第二金属氧化物半导体层420远离背板100的一侧，用于形成金属氧化物薄膜晶体管的源极510和漏极520。
再举例而言，在本公开的另一种实施方式中，如图4所示，金属氧化物薄膜晶体管为顶栅型金属氧化物薄膜晶体管，该金属氧化物薄膜晶体管可以包括依次层叠设置于背板100第二金属氧化物半导体层420、第一金属氧化物半导体层410、栅极绝缘层300、栅极200和源漏金属层500，其中，第一金属氧化物半导设于第二金属氧化物半导体层420体层远离背板100的表面；栅极绝缘层300设于第一金属氧化物半导体层410远离背板100的一侧；源漏金属层500设于第一金属氧化物半导体层410远离背板100的一侧，用于形成金属氧化物薄膜晶体管的源极510和漏极520；其中，第一金属氧化物半导体层410中载流子浓度大于1×1020个/cm3，第一金属氧化物半导体层410中载流子的霍尔迁移率大于20cm2/(V·s)，第一金属氧化物半导体层410中铟和锌的总原子百分含量大于40％。进一步地，该金属氧化物薄膜晶体管还可以包括位于第二金属氧化物半导体层420和背板100之间的缓冲层、位于栅极200远离背板100一侧的层间电介质层610，源漏金属层500设于层间电介质层610远离背板100一侧且通过过孔连接第一金属氧化物半导体层410。
本公开提供的金属氧化物薄膜晶体管中，背板100可以包括一衬底基板，该衬底基板可以为无机材料的衬底基板，也可以为有机材料的衬底基板。举例而言，在本公开的一种实施方式中，衬底基板的材料可以为钠钙玻璃(soda-lime glass)、石英玻璃、蓝宝石玻璃等玻璃材料，或者可以为不锈钢、铝、镍等金属材料。在本公开的另一种实施方式中，衬底基板的材料可以为聚甲基丙烯酸甲酯(Polymethyl methacrylate，PMMA)、聚乙烯醇(Polyvinyl alcohol，PVA)、聚乙烯基苯酚(Polyvinyl phenol，PVP)、聚醚砜(Polyethersulfone，PES)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(Poly carbonate，PC)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(Polyethylenenaphthalate，PEN)或其组合。在本公开的另一种实施方式中，衬底基板也可以为柔性衬底基板，例如衬底基板的材料可以为聚酰亚胺(polyimide，PI)。衬底基板还可以为多层材料的复合，举例而言，在本公开的一种实施方式中，衬底基板可以包括依次层叠设置的底膜层(Bottom Film)、压敏胶层、第一聚酰亚胺层和第二聚酰亚胺层。
在本公开的一些实施方式中，衬底基板为绝缘材料，且该衬底基板可以作为本公开的背板100；栅极200、有源层400等可以形成于该衬底基板的一侧。
在本公开的另一些实施方式中，背板100还可以包括位于栅极200和衬底基板之间的绝缘材料层，且栅极200设于该绝缘材料层远离衬底基板的一侧。进一步，在衬底基板与绝缘材料层之间还可以设置有其他功能膜层，例如还可以设置有遮光层、电磁屏蔽层等；在某些实施方式中，这些功能膜层还可以形成有功能器件，例如这些功能膜层还可以形成位于衬底基板和绝缘材料层之间的电致发光器件、光电转化器件、开关器件等。可选地，当金属氧化物薄膜晶体管为顶栅型金属氧化物薄膜晶体管时，该绝缘材料层可以复用为金属氧化物薄膜晶体管的缓冲层。
本公开提供的金属氧化物薄膜晶体管中，栅极200用于控制金属氧化物薄膜晶体管的导通状态。栅极200的材料是导电材料，例如可以是金属材料、导电性金属氧化物材料、导电性高分子材料、导电性复合材料或其组合。示例性地，金属材料可以是铂、金、银、铝、铬、镍、铜、钼、钛、镁、钙、钡、钠、钯、铁、锰或其组合。导电性金属氧化物材料可以是InO2、SnO2、铟锡氧化物(ITO)、掺氟的氧化锡(FTO)、掺铝的氧化锌(AZO)、掺镓的氧化锌(GZO)或其组合。导电性高分子材料可以是聚苯胺、聚吡咯、聚噻吩、聚乙炔、聚(3,4-伸乙基二氧噻吩)/聚苯乙烯磺酸(PEDOT/PSS)或其组合，也可以是在上述高分子中添加酸(例如盐酸、硫酸、磺酸等)、路易斯酸(例如PF6、AsF5、FeCl3等)、卤素原子(例如碘)、金属原子(例如钠或者钾)等掺杂剂所形成的材料。导电性复合材料可以是分散有碳黑、石墨粉、金属微粒子等的导电性复合材料等。
可选地，可以通过物理气相沉积法(physical vapor deposition，PVD)、化学气相沉积法(chemical vapor deposition，CVD)、旋涂法(spin coating)等形成栅极材料层，然后对栅极材料层进行图案化操作以形成栅极200。当然，也可以通过丝网印刷等方法直接形成栅极200。本公开对此不做限制。
本公开提供的金属氧化物薄膜晶体管中，栅极绝缘层300用于以隔离栅极200和第一金属氧化物半导体层410。可选地，如图4、图6和图7所示，栅极绝缘层300可以包括第一氧化硅层310，第一金属氧化物半导体层410设于第一氧化硅层310远离栅极200的一侧。第一氧化硅层310的材料为氧化硅，其能够与第一金属氧化物半导体层410中的金属氧化物配合，避免第一金属氧化物半导体层410导体化。在本公开的一种实施方式中，如图4和图7所示第一金属氧化物半导体层410设于第一氧化硅层310远离栅极200的表面。
可选地，第一氧化硅层310可以具有较高的氧含量，以便能够减少第一氧化硅层310和第一金属氧化物半导体层410界面处的缺陷401，提高第一金属氧化物半导体层410的稳定性。在本公开的一种实施方式中，可以在一氧化二氮流量：硅烷流量＝(50～70)：1且温度为150～200℃的条件下制备第一氧化硅材料层，然后对第一氧化硅材料层进行图案化操作以形成第一氧化硅层310。在本公开的另一种实施方式中，可以在一氧化二氮流量：硅烷流量＝(50～70)：1且温度为150～200℃的条件下制备第一氧化硅材料层，第一氧化硅材料层可以不经过图案化操作而直接作为第一氧化硅层310。
可选地，如图4、图6和图7所示，栅极绝缘层300还可以包括设于栅极200和第一氧化硅层310之间的第一氮化硅层320，该第一氮化硅层320的材料为氮化硅。第一氮化硅层320可以用于隔离栅极200和第一氧化硅层310，且可以用于调整栅极200和金属氧化物薄膜晶体管的有源层400之间的寄生电容，进而达成调整金属氧化物薄膜晶体管的阈值电压。不仅如此，第一氮化硅层320所采用的氮化硅具有更高的致密度，能够更有效地保护栅极200，避免栅极200被侵蚀或者避免栅极200的材料侵蚀其他膜层。在本公开的一种实施方式中，可以先形成第一氮化硅材料层，然后对第一氮化硅材料层进行图案化操作，以形成第一氮化硅层320。在本公开的另一种实施方式中，可以先在栅极200远离背板100的一侧形成第一氮化硅材料层，第一氮化硅材料层可以不经过图案化操作而直接作为第一氮化硅层320。
可以理解的是，在一些实施方式中，还可以先形成层叠的第一氧化硅材料层和第一氮化硅材料层，然后再对第一氧化硅材料层和第一氮化硅材料层进行图案化操作以形成第一氮化硅层320和第一氧化硅层310。
本公开提供的金属氧化物薄膜晶体管，其有源层400包括层叠设置的第一金属氧化物半导体层410和第二金属氧化物半导体层420。其中，第一金属氧化物半导体层410的材料可以为具有较高载流子浓度和较高霍尔迁移率的材料，以便提高向第二金属氧化物半导体层420注入载流子的能力，进一步提高第二金属氧化物半导体层420中载流子的浓度，以便进一步提高金属氧化物薄膜晶体管的载流子迁移率和开态电流。
可选地，第一金属氧化物半导体层410中的载流子浓度不大于1×1021个/cm3，以避免第一金属氧化物半导体层410的载流子浓度太大而呈现太强的导电性，尤其是使得第一金属氧化物半导体层410具有适宜地可制备厚度的条件下保持适当地半导体特性。
可选地，第一金属氧化物半导体层410中载流子的霍尔迁移率为25cm2/(V·s)～50cm2/(V·s)，以避免第一金属氧化物半导体层410的载流子浓度太大而呈现太强的导电性，尤其是使得第一金属氧化物半导体层410具有适宜地可制备厚度的条件下保持适当地半导体特性。
可选地，第一金属氧化物半导体层410的厚度可以为100～300埃。如此，可以避免第一金属氧化物半导体层410的厚度太薄而容易出现制备不均匀的缺陷401，提高第一金属氧化物半导体层410的均一性并进而提高金属氧化物薄膜晶体管的稳定性。同时，还可以避免第一金属氧化物半导体层410的厚度太厚而选用低载流子浓度和低载流子霍尔迁移率的金属氧化物材料，且还可以降低金属氧化物薄膜晶体管的厚度，有助于金属氧化物薄膜晶体管的轻薄化。优选地，第一金属氧化物半导体层410的厚度可以为150～250埃，以便在第一金属氧化物半导体层410的均一性、材料性能、轻薄化等方面达成进一步地平衡。
可选地，第一金属氧化物半导体层410的材料可以为富含铟和锌的金属氧化物半导体材料，其中，铟和锌的总原子百分含量大于40％。举例而言，第一金属氧化物半导体层410的材料可以为铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓锡氧化物(IGTO)、铟锡锌氧化物(ITZO)、第一铟镓锌锡氧化物(IGZYO)、第二铟镓锌锡氧化物(IGZXO)、第一铟镓锌氧化物IGZO(111)、第二铟镓锌氧化物IGZO-1(423)和第三铟镓锌氧化物IGZO(432)中的一种；X、Y均表示锡，且X和Y分别表示不同含量的锡。其中，在第一铟镓锌氧化物IGZO(111)中，按照原子摩尔数量计，铟：镓：锌＝1：(0.7～1.3)：(0.7～1.3)；在第二铟镓锌氧化物IGZO-1(423)中，按照原子摩尔数量计，铟：镓：锌＝4：(1.7～2.3)：(2.7～3.3)；在第三铟镓锌氧化物IGZO(432)中，按照原子摩尔数量计，铟：镓：锌＝4：(2.7～3.3)：(1.7～2.3)。
在本公开的一种实施方式中，第一金属氧化物半导体层410的材料可以为IZO或者ITO。如此，第一金属氧化物半导体层410的多子可以为电子，且具有向第二金属氧化物半导体层420注入电子的特性，以提高第二金属氧化物半导体层420中作为多子的电子的浓度，进而提高金属氧化物薄膜晶体管的载流子迁移率和开态电流。
其中，IZO或者ITO与栅极绝缘层300的材料类型差异大，第一金属氧化物半导体层410与栅极绝缘层300的界面处具有高密度的缺陷401。如此该第一金属氧化物半导体层410既可以保护第二金属氧化物半导体层420，降低第二金属氧化物半导体层420的缺陷态密度，又可以作为载流子产生层向第二金属氧化物半导体层420注入电子。
可选地，可以先形成第一金属氧化物半导体材料层，然后对第一金属氧化物半导体材料层进行图案化操作以形成第一金属氧化物半导体层410。进一步可选地，可以通过沉积的方法形成第一金属氧化物半导体材料层，例如可以通过磁控溅射的方法形成第一金属氧化物半导体材料层。进一步可选地，可以通过调节磁控溅射的工艺条件以调节第一金属氧化物半导体材料层的半导体性能。举例而言，图13为通过磁控溅射氧化铟锌(IZO)形成第一金属氧化物半导体材料层时，不同工艺条件下所形成的第一金属氧化物半导体材料层的材料特性。根据图13可知，在磁控溅射时气体氛围中氧气的分压比例不超过3％的条件下，气体氛围中氧气的分压比例越高，则第一金属氧化物半导体层410中载流子的浓度越低，载流子的霍尔迁移率越高。在通过磁控溅射氧化铟锌形成第一金属氧化物半导体材料层时，气体氛围可以根据具体需求进行选择和确定，以便对第一金属氧化物半导体层410的性能进行微调。可选地，在通过磁控溅射氧化铟锌形成第一金属氧化物半导体材料层时，气体氛围中的氧气的分压比例不超过3％，沉积温度在25～300℃内。
进一步地，在通过磁控溅射形成第一金属氧化物半导体材料层后，还可以对第一金属氧化物半导体材料层进行退火，以便进一步调节第一金属氧化物半导体层410中的载流子浓度和载流子的霍尔迁移率。示例性地，图14描述了由氧化铟锌组成的第一金属氧化物半导体材料层在不同条件下退火后的材料性能。参见图14可知，在气体氛围中氧气的分压比例不超过3％的条件下，气体氛围中氧气的分压比例越高，则第一金属氧化物半导体材料层中的载流子浓度越低；退火温度越高，则载流子浓度越高。在本公开的一种实施方式中，对由氧化铟锌组成的第一金属氧化物半导体材料层进行退火时，退火温度在350-450℃内，气体氛围中的氧气的分压比例不超过3％。
如图4、图6和图7所示，第二金属氧化物半导体层420设于第一金属氧化物半导体层410远离栅极200的表面，用于作为金属氧化物薄膜晶体管的实际沟道。可选地，第二金属氧化物半导体层420的材料的带隙大于第一金属氧化物半导体层410的材料的带隙，第一金属氧化物半导体层410中的载流子浓度大于第二金属氧化物半导体层420中的载流子浓度，第一金属氧化物半导体层410中载流子的霍尔迁移率大于第二金属氧化物半导体层420中载流子的霍尔迁移率；或者，第二金属氧化物半导体层420的材料的导带大于第一金属氧化物半导体层410的材料的导带，且第二金属氧化物半导体层420的材料的费米能级大于第一金属氧化物半导体层410的材料的费米能级。如此，可以避免第二金属氧化物半导体层420在第一金属氧化物半导体层410的载流子注入下导体化，并且可以进一步提高金属氧化物薄膜晶体管的光照稳定性、正偏压热稳定性(PBTS)和负偏压热稳定性(NBTS)。
可选地，第二金属氧化物半导体层420的材料可以具有高的带隙，如此，可以提高金属氧化物薄膜晶体管的性能参数的精准性，扩大金属氧化物薄膜晶体管的制备工艺窗口。制备工艺窗口是指满足目标要求条件下工艺参数的控制范围，制备工艺窗口越宽表明材料体系的工艺性越好，实际工艺中越容易实现既定目标。示例性地，第二金属氧化物半导体层420的材料的带隙越高，则在达成所需的导电特性的前提下第二金属氧化物半导体层420对尺寸的敏感程度越低，允许的第二金属氧化物半导体层420的尺寸波动范围可以越宽，在实际制备过程中越容易制备出达成所需的导电特性的第二金属氧化物半导体层420，第二金属氧化物半导体层420的制备工艺窗口越大。
进一步可选地，第二金属氧化物半导体层420的材料的带隙不小于3.0eV，以提高第二金属氧化物半导体层420的稳定性，尤其是提高金属氧化物薄膜晶体管的光照稳定性、正偏压热稳定性(PBTS)和负偏压热稳定性(NBTS)。
可选地，第二金属氧化物半导体层420的材料的带隙不大于3.2eV，以避免第二金属氧化物半导体层420具有过高的门槛电压。
可选地，第二金属氧化物半导体层420的厚度为200～400埃。如此，可以避免第二金属氧化物半导体层420的厚度太大而容易导体化，又可以避免厚度太小而导致因缺陷401损耗的载流子比例过大。
可选地，第二金属氧化物半导体层420的材料为非晶态的金属氧化物半导体，例如可以为CAAC(c-axis aligned crystalline)结构的非晶IGZO、铝掺杂的IGZO等。示例性地，第二金属氧化物半导体层420的材料可以为第一铟镓锌氧化物IGZO(111)、第二铟镓锌氧化物IGZO-1(423)和第三铟镓锌氧化物IGZO(432)、第四铟镓锌氧化物IGZO-2(136)、第五铟镓锌氧化物IGZO(132)、第六铟镓锌氧化物IGZO(134)中的一种；其中，在第四铟镓锌氧化物IGZO-2(136)中，按照原子摩尔数量计，铟：镓：锌＝1：(2.7～3.3)：(5.7～6.3)；在第五铟镓锌氧化物IGZO(132)中，按照原子摩尔数量计，铟：镓：锌＝1：(2.7～3.3)：(1.7～2.3)；在第六铟镓锌氧化物IGZO(134)中，按照原子摩尔数量计，铟：镓：锌＝1：(2.7～3.3)：(3.7～4.3)。
可选地，可以先形成第二金属氧化物半导体材料层，然后对第二金属氧化物半导体材料层进行图案化操作以形成第二金属氧化物半导体层420。进一步可选地，可以通过沉积的方法形成第二金属氧化物半导体材料层，例如可以通过磁控溅射的方法形成第二金属氧化物半导体材料层。在通过磁控溅射形成第二金属氧化物半导体材料层时，气体氛围中氧气的分压比例可以较高，以便降低第二金属氧化物半导体材料层的缺陷401密度。优选地，在形成第二金属氧化物半导体材料层时氧气在气体氛围中的分压比例，大于在形成第一金属氧化物半导体材料层时氧气在气体氛围中的分压比例。
在本公开的一种实施方式中，在通过溅射形成第二金属氧化物半导体材料层时，气体氛围中的氧气的分压比例不超过3％。
在本公开的一种实施方式中，可以先形成层叠的第一金属氧化物半导体材料层和第二金属氧化物半导体材料层，然后在一次图案化操作过程中实现对第一金属氧化物半导体材料层和第二金属氧化物半导体材料层的图案化，制备出第一金属氧化物半导体层410和第二金属氧化物半导体层420。如此，可以减少第一金属氧化物半导体材料层图案化过程中产生的缺陷401密度，进一步减少第一金属氧化物半导体层410和第二金属氧化物半导体层420界面处缺陷401密度；不仅如此，可以减少金属氧化物薄膜晶体管制备过程中图案化操作的次数。
可选地，如图6所示，有源层400还可以包括第三金属氧化物半导体层430，第三金属氧化物半导体层430位于栅极绝缘层300和第一金属氧化物半导体层410之间，用于保护第一金属氧化物半导体层410，以进一步提高金属氧化物薄膜晶体管的载流子迁移率和开态电流，且能够更进一步地提高金属氧化物薄膜晶体管的光照稳定性、正偏压热稳定性(PBTS)和负偏压热稳定性(NBTS)。在一些实施方式中，第三金属氧化物半导体层430可以采用具有低载流子迁移率的金属氧化物材料，以更好地屏蔽第三金属氧化物半导体层430与栅极绝缘层300界面处的缺陷401。
本公开提供的金属氧化物薄膜晶体管中，如图4、图6和图7所示，源漏金属层500用于形成金属氧化物薄膜晶体管的源极510和漏极520。可选地，如图6和图7所示，对于底栅型金属氧化物薄膜晶体管，源漏金属层500可以覆盖第二金属氧化物半导体层420的部分表面，以保证源漏金属层500与有源层400的连接。进一步可选地，源漏金属层500还可以覆盖第一金属氧化物半导体层410的部分侧面和部分侧面。可选地，如图4所示，对于顶栅型金属氧化物薄膜晶体管，源漏金属层500可以设于层间电介质层610远离背板100的一侧，且通过过孔与第一金属氧化物半导体层410连接。
可选的，可以先形成源漏金属材料层，然后对源漏金属材料层进行图案化操作，以形成源漏金属层500。在一些实施方式中，在对源漏金属材料层进行图案化操作的过程中避免采用干法刻蚀，可以采用湿法刻蚀以减少刻蚀对第二金属氧化物半导体层420的损伤并提高刻蚀的均一性和刻蚀精度。示例性地，源漏金属层500可以包括依次层叠于第二金属氧化物半导体层420远离背板100的一侧的钼层、铜层和钼层，其中，钼层的单层厚度为20～50纳米，铜层的厚度为200～500纳米。该Mo/Cu/Mo结构的源漏金属层500，可以由Mo/Cu/Mo结构的源漏金属材料层采用湿法刻蚀的工艺进行图案化操作而获得。
可选地，如图3和图4所示，本公开提供的金属氧化物薄膜晶体管还可以包括钝化层620。对于顶栅型金属氧化物薄膜晶体管，该钝化层620可以复用为缓冲层，用于保护第二金属氧化物半导体层420。对于底栅型金属氧化物薄膜晶体管，该钝化层620可以用于保护源漏金属层500和第一金属氧化物半导体层410、第二金属氧化物半导体层420。可以理解的是，对于底栅型金属氧化物薄膜晶体管，钝化层620可以暴露至少部分源漏金属层500，以便金属氧化物薄膜晶体管通过源漏金属层500与其他外部导电结构电连接。示例性地，当金属氧化物薄膜晶体管作为驱动晶体管而位于一显示面板时，钝化层620至少暴露部分金属氧化物薄膜晶体管的漏极520，以便金属氧化物薄膜晶体管的漏极520与显示面板的像素电极电连接。
如图4和图6所示，钝化层620可以包括第二氧化硅层621，第二氧化硅层621设于第二金属氧化物半导体层420远离栅极200的表面。该第二氧化硅层621可以采用高氧含量的氧化硅材料，以便实现对第二金属氧化物半导体层420的补氧效果，减少或者部分修复第二金属氧化物半导体层420表面的缺陷401，使得第二金属氧化物半导体层420中的载流子因缺陷401而产生的损耗进一步降低，提高金属氧化物薄膜晶体管的载流子迁移率和稳定性。进一步地，如图4所示，对于顶栅型金属氧化物薄膜晶体管，第二氧化硅层621具有高的致密度进还可以达成对源漏金属层500更好地保护效果。
可选地，第二氧化硅层621中氧的原子百分比大于第一氧化硅层310中氧的原子百分比，以保证第二氧化硅层621能够更有效地对第二金属氧化物半导体层420的缺陷401进行修复。
可选地，形成第二氧化硅层621时，一氧化二氮流量：硅烷流量＝(60～80)：1，温度为200～250℃。在本公开的一种实施方式中，可以先在一氧化二氮流量：硅烷流量＝(60～80)：1且温度为200～250℃的工艺条件下形成第二氧化硅材料层，然后再对第二氧化硅层621进行图案化操作以形成第二氧化硅层621。
在本公开的一种实施方式中，在形成层叠的第二氧化硅材料层和有源层400之后，或者在形成层叠的第二氧化硅层621和有源层400之后，还可以进行退火操作，以便进一步提高第二氧化硅层621对第二金属氧化物半导体层420的补氧效果。
可选地，如图6所示，钝化层620还可以包括第三氧化硅层622，第三氧化硅层622设于第二氧化硅层621远离栅极200的一侧。在本公开的一种实施方式中，在制备第三氧化硅层622时，所采用的工艺条件可以为一氧化二氮流量：硅烷流量＝(40～50)：1，温度为150～200℃。
可选地，钝化层620还可以包括第二氮化硅层623，第二氮化硅层623设于第三氧化硅层622远离栅极200的一侧。
在本公开的一种实施方式中，可以先形成层叠的第二氧化硅材料层、第三氧化硅材料层和第二氮化硅材料层，然后再对第二氧化硅材料层、第三氧化硅材料层和第二氮化硅材料层进行图案化操作，以形成第二氧化硅层621、第三氧化硅层622和第二氮化硅层623。进一步的，在形成第二氧化硅材料层、第三氧化硅材料层和第二氮化硅材料层之后，或者在形成第二氧化硅层621、第三氧化硅层622和第二氮化硅层623之后，还可以再次进行退火操作，以进一步减少有源层400的缺陷401数量，提高有源层400的载流子迁移率和稳定性，进而提高金属氧化物薄膜晶体管的开态电流和光照稳定性。
仅仅作为一种示例，下面对一种底栅型金属氧化物薄膜晶体管的结构及其制备方法做进一步的说明和解释。
如图7所示，该示例性地底栅型金属氧化物薄膜晶体管，包括依次层叠于背板100上的栅极200、栅极绝缘层300、有源层400、源漏金属层500和钝化层620。其中，
栅极绝缘层300包括依次层叠于栅极200远离背板100一侧的第一氮化硅层320和第一氧化硅层310。有源层400包括依次层叠于第一氧化硅层310远离背板100的表面的第一金属氧化物半导体层410和第二金属氧化物半导体层420。源漏金属层500连接第一金属氧化物半导体层410的部分侧面、第二金属氧化物半导体层420的部分侧面和第二金属氧化物半导体层420的远离背板100的部分表面；钝化层620覆盖部分源漏金属层500以及覆盖有源层400被源漏金属层500暴露的部分，包括依次层叠设置于源漏金属层500远离背板100一侧的第二氧化硅层621、第三氧化硅层622和第二氮化硅层623。
示例性地，该示例性地底栅型金属氧化物薄膜晶体管可以通过如下方法制备：
步骤S110，如图8所示，在背板100的一侧形成栅极材料层，然后对栅极材料层进行图案化操作以形成栅极200。
步骤S120，如图9所示，在栅极200远离背板100的一侧依次沉积氮化硅和氧化硅，形成层叠的第一氮化硅材料层和第一氧化硅材料层。该第一氮化硅材料层和第一氧化硅材料层不经图案化操作，分别作为底栅型金属氧化物薄膜晶体管的第一氮化硅层320和第一氧化硅层310，第一氮化硅层320和第一氧化硅层310形成底栅型金属氧化物薄膜晶体管的栅极绝缘层300。
步骤S130，如图10所示，在栅极绝缘层300远离背板100的一侧依次形成第一金属氧化物半导体材料层和第二金属氧化物半导体材料层，然后对第一金属氧化物半导体材料层和第二金属氧化物半导体材料层进行图案化操作以形成第一金属氧化物半导体层410和第二金属氧化物半导体层420。第一金属氧化物半导体层410和第二金属氧化物半导体层420形成底栅型金属氧化物薄膜晶体管的有源层400。
步骤S140，如图11所示，在有源层400远离背板100的一侧形成源漏金属材料层，然后对源漏金属材料层进行图案化操作，以形成源漏金属层500。源漏金属层500形成底栅型金属氧化物薄膜晶体管的源极510和漏极520。
步骤S150，在源漏金属层500远离背板100的一侧沉积氧化硅，以形成第二氧化硅材料层；然后进行退火，以对有源层400进行氧补位。
步骤S160，在第二氧化硅材料层远离背板100的一侧沉积氧化硅，以形成第三氧化硅材料层；在第三氧化硅材料层远离背板100的一侧沉积氮化硅，以形成第二氮化硅材料层。
步骤S170，对第二氧化硅材料层、第三氧化硅材料层和第二氮化硅材料层进行图案化操作，以形成第二氧化硅层621、第三氧化硅层622和第二氮化硅层623。第二氧化硅层621、第三氧化硅层622和第二氮化硅层623形成底栅型金属氧化物薄膜晶体管的钝化层620。
可以理解的是，上述底栅型金属氧化物薄膜晶体管的结构及其制备方法仅为一种示例；依据本公开提供的金属氧化物薄膜晶体管，底栅型金属氧化物薄膜晶体管的结构还可以为其他结构，且也可以通过其他可行的方法进行制备，本公开在此不一一详述。
仅仅作为另一种示例，下面对一种顶栅型金属氧化物薄膜晶体管的结构及其制备方法做进一步的说明和解释。
如图4所示，该示例性地顶栅型金属氧化物薄膜晶体管，包括依次层叠于背板100上的钝化层620、有源层400、栅极绝缘层300、栅极200、层间电介质层610和源漏金属层500。其中，
钝化层620可以复用为顶栅型金属氧化物薄膜晶体管的缓冲层，还可以复用为背板100的绝缘材料层，用于保护第二金属氧化物半导体层420。钝化层620可以包括层叠于背板100的第二氧化硅层621。有源层400包括依次层叠于第二氧化硅层621远离背板100的表面的第二金属氧化物半导体层420和第一金属氧化物半导体层410。栅极绝缘层300包括依次层叠于第二金属氧化物半导体层420远离背板100表面的第一氧化硅层310和第一氮化硅层320。源漏金属层500设于层间电介质层610远离背板100的一侧且通过过孔与第一金属氧化物半导体层410连接，用于形成源极510和漏极520。可选地，源漏金属层500远离背板100的一侧还可以设置有用于保护源漏金属层500的氧化硅层、氮化硅层、氮氧化硅层或者其他无机绝缘材料层。
示例性地，该示例性地顶栅型金属氧化物薄膜晶体管可以通过如下方法制备：
步骤S210，在背板100的一侧沉积氧化硅以形成第二氧化硅材料层，第二氧化硅材料层可以不经图案化操作而作为第二氧化硅层621。第二氧化硅层621可以作为顶栅型金属氧化物薄膜晶体管的钝化层620。
步骤S220，在第二氧化硅层621远离背板100的表面依次形成第二金属氧化物半导体材料层和第一金属氧化物半导体材料层；对第二金属氧化物半导体材料层和第一金属氧化物半导体材料层进行图案化操作，以形成第二金属氧化物半导体层420和第一金属氧化物半导体层410；第二金属氧化物半导体层420和第一金属氧化物半导体层410形成顶栅型金属氧化物薄膜晶体管的有源层400。
步骤S230，在第一金属氧化物半导体层410远离背板100的表面依次形成第一氧化硅材料层和第一氮化硅材料层；然后对第一氧化硅材料层和第一氮化硅材料层进行图案化操作，以形成第一氧化硅层310和第一氮化硅层320；第一氧化硅层310和第一氮化硅层320形成顶栅型金属氧化物薄膜晶体管的栅极绝缘层300。
步骤S240，在第一氮化硅层320远离背板100的一侧形成栅极材料层；对栅极材料层进行图案化操作，以形成栅极200。
步骤S250，在栅极200远离背板100的一侧沉积无机绝缘材料，以形成层间电介材料层；对层间电介材料层进行图案化操作，以形成层间电介质层610。
步骤S260，在层间电介质层610远离背板100的一侧形成源漏金属材料层；对源漏金属材料层进行图案化操作，以形成源漏金属层500。
可以理解的是，上述顶栅型金属氧化物薄膜晶体管的结构及其制备方法仅为一种示例；依据本公开提供的金属氧化物薄膜晶体管，顶栅型金属氧化物薄膜晶体管的结构还可以为其他结构，且也可以通过其他可行的方法进行制备，本公开在此不一一详述。
本公开提供的金属氧化物薄膜晶体管可以应用于摄像装置、显示装置、发光装置、光电装置、发电装置等，例如可以应用于数码相机、OLED显示面板、液晶显示面板、照明灯、指纹识别面板、薄膜太阳能电池、有机薄膜太阳能电池等。在这些装置中，本公开提供的金属氧化物薄膜晶体管可以作为开关晶体管、放大器、驱动晶体管等中的一种或者多种，本公开对此不做限定。
本公开实施方式还提供一种阵列基板，该阵列基板包括上述金属氧化物薄膜晶体管实施方式所描述的任意一种金属氧化物薄膜晶体管。该阵列基板可以为OLED阵列基板、LED阵列基板、用于液晶显示面板的阵列基板或者其他类型的用于显示装置的阵列基板。由于该阵列基板具有上述金属氧化物薄膜晶体管实施方式所描述的任意一种金属氧化物薄膜晶体管，因此具有相同的有益效果，本公开在此不再赘述。
下面，示例性地提供一种用于液晶显示面板的阵列基板，以便示例性地解释和说明本公开提供的金属氧化物薄膜晶体管的具体应用。如图12所示，该示例的阵列基板包括依次层叠设置的背板100、栅极层010、栅极绝缘层300、第一半导体层021、第二半导体层022、源漏层030、第一钝化层040、平坦化层050、公共电极层060、第二钝化层070、像素电极层080和取向层090。
栅极层010、栅极绝缘层300、第一半导体层021、第二半导体层022、源漏层030和第一钝化层040形成有多个底栅型金属氧化物薄膜晶体管。其中，栅极层010包括各个金属氧化物薄膜晶体管的栅极200，还可以包括与栅极200连接的栅极引线。栅极绝缘层300覆盖各个栅极200，以隔离各个金属氧化物薄膜晶体管的栅极200和第一金属氧化物半导体层410。第一半导体层021包括各个金属氧化物薄膜晶体管的第一金属氧化物半导体层410。第二半导体层022包括各个金属氧化物薄膜晶体管的第二金属氧化物半导体层420。源漏层030包括各个金属氧化物薄膜晶体管的源漏金属层500，源漏金属层500用于形成各个金属氧化物薄膜晶体管的源极510和漏极520；源漏层030还可以包括与源极510连接的数据引线。第一钝化层040包括底栅型金属氧化物薄膜晶体管的钝化层620，且暴露各个金属氧化物薄膜晶体管的漏极520的至少部分区域。
平坦化层050覆盖各个底栅型金属氧化物薄膜晶体管，用于为公共电极层060提供平坦化表面；其中，平坦化层050暴露各个金属氧化物薄膜晶体管的漏极520的至少部分区域。公共电极层060设于平坦化层050远离背板100的一侧，其可以包括多个平板电极。第二钝化层070覆盖公共电极层060且暴露金属氧化物薄膜晶体管的漏极520的至少部分区域。像素电极层080可以包括多个像素电极，像素电极穿过第一钝化层040、第二钝化层070和平坦化层050以与金属氧化物薄膜晶体管的漏极520电连接；各个像素电极可以为狭缝电极。
本公开还提供一种金属氧化物薄膜晶体管的制备方法，该金属氧化物薄膜晶体管的制备方法包括在背板100的一侧形成层叠设置的栅极200、栅极绝缘层300、有源层400和源漏金属层500，其中，有源层400和栅极200分别设于栅极绝缘层300的两侧，源漏金属层500设于有源层400远离背板100的一侧；其中，在背板100的一侧形成有源层400包括：
在背板100的一侧形成第一金属氧化物半导体材料层和第二金属氧化物半导体材料层，第一金属氧化物半导体材料层设于栅极绝缘层300远离栅极200的一侧，第二金属氧化物半导体材料层设于第一金属氧化物半导体材料层远离栅极200的表面；且第一金属氧化物半导体材料层中载流子浓度大于1×1020个/cm3，第一金属氧化物半导体材料层中载流子的霍尔迁移率大于20cm2/(V·s)，第一金属氧化物半导体材料层中铟和锌的总原子百分含量大于40％；
对第一金属氧化物半导体材料层和第二金属氧化物半导体材料层进行图案化操作，形成第一金属氧化物半导体层410和第二金属氧化物半导体层420。
本公开提供的金属氧化物薄膜晶体管的制备方法，可以用于制备上述金属氧化物薄膜晶体管实施方式所描述的任意一种金属氧化物薄膜晶体管，其具体细节、原理和有益效果在上述金属氧化物薄膜晶体管实施方式中进行了详细的描述，或者可以根据上述金属氧化物薄膜晶体管实施方式的描述而合理的推导出来，本公开在此不再赘述。
可选地，形成栅极绝缘层300包括：
形成第一氧化硅层310，第一氧化硅层310设于第一金属氧化物半导体层410远离第二金属氧化物半导体层420的表面；其中，形成第一氧化硅层310时，一氧化二氮流量：硅烷流量＝(50～70)：1，温度为150～200℃。
可选地，金属氧化物薄膜晶体管的制备方法还包括：
形成第二氧化硅层621，第二氧化硅层621与有源层400位于背板100的同一侧，且第二氧化硅层621设于第二金属氧化物半导体层420远离第一金属氧化物半导体层410的一侧；其中，形成第二氧化硅层621时，一氧化二氮流量：硅烷流量＝(60～80)：1，温度为200～250℃。
可以理解的是，在形成层叠设置的栅极200、栅极绝缘层300、有源层400和源漏金属层500时，根据各个膜层的不同的制备顺序，可以制备出顶栅型金属氧化物薄膜晶体管或者底栅型金属氧化物薄膜晶体管。
举例而言，在本公开的一种实施方式中，可以按照在背板100的一侧依次形成栅极200、栅极绝缘层300、有源层400和源漏金属层500的顺序进行制备，则可以制备出底栅型金属氧化物薄膜晶体管。示例性地，可以参照步骤S110～步骤S170所示的方法，可以制备出一种示例性地底栅型金属氧化物薄膜晶体管。
再举例而言，在本公开的另一种实施方式中，可以按照在背板100的一侧依次形成有源层400、栅极绝缘层300、栅极200和源漏金属层500的顺序进行制备，则可以制备出顶栅型金属氧化物薄膜晶体管。示例性地，可以参照步骤S210～步骤S260所示的方法，可以制备出一种示例性地顶栅型金属氧化物薄膜晶体管。
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。

Claims (14)

1.一种金属氧化物薄膜晶体管，其特征在于，包括在背板一侧层叠设置的栅极、栅极绝缘层、有源层和源漏金属层，其中，所述有源层和所述栅极分别设于所述栅极绝缘层的两侧，所述源漏金属层设于所述有源层远离所述背板的一侧；所述有源层包括：
第一金属氧化物半导体层，设于所述栅极绝缘层远离所述栅极的一侧；其中，所述第一金属氧化物半导体层中载流子浓度大于1×1020个/cm3，所述第一金属氧化物半导体层中载流子的霍尔迁移率大于20cm2/(V·s)，所述第一金属氧化物半导体层中铟和锌的总原子百分含量大于40％；
第二金属氧化物半导体层，设于所述第一金属氧化物半导体层远离所述栅极的表面。
2.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述第一金属氧化物半导体层中的载流子浓度不大于1×1021个/cm3，所述第一金属氧化物半导体层中载流子的霍尔迁移率为25cm2/(V·s)～50cm2/(V·s)。
3.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述第二金属氧化物半导体层的材料的带隙不小于3.0eV。
4.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述第二金属氧化物半导体层的材料的带隙不大于3.2eV。
5.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述第二金属氧化物半导体层的材料的导带大于所述第一金属氧化物半导体层的材料的导带，且所述第二金属氧化物半导体层的材料的费米能级大于所述第一金属氧化物半导体层的材料的费米能级。
6.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述第二金属氧化物半导体层的材料的带隙大于所述第一金属氧化物半导体层的材料的带隙；所述第一金属氧化物半导体层中的载流子浓度大于所述第二金属氧化物半导体层中的载流子浓度；所述第一金属氧化物半导体层中载流子的霍尔迁移率大于所述第二金属氧化物半导体层中载流子的霍尔迁移率。
7.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述第一金属氧化物半导体层的厚度为100～300埃；所述第二金属氧化物半导体层的厚度为200～400埃。
8.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述第一金属氧化物半导体层的材料为铟锡氧化物、铟锌氧化物、铟镓锡氧化物、铟锡锌氧化物、铟镓锌锡氧化物、第一铟镓锌氧化物、第二铟镓锌氧化物和第三铟镓锌氧化物中的一种；
其中，在所述第一铟镓锌氧化物中，按照原子摩尔数量计，铟：镓：锌＝1：(0.7～1.3)：(0.7～1.3)；在所述第二铟镓锌氧化物中，按照原子摩尔数量计，铟：镓：锌＝4：(1.7～2.3)：(2.7～3.3)；在所述第三铟镓锌氧化物中，按照原子摩尔数量计，铟：镓：锌＝4：(2.7～3.3)：(1.7～2.3)。
9.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述第二金属氧化物半导体层的材料为非晶材料，所述第二金属氧化物半导体层的材料为铟镓锌氧化物或者铝掺杂的铟镓锌氧化物。
10.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述栅极绝缘层包括第一氧化硅层，所述第一金属氧化物半导体层设于所述第一氧化硅层远离所述栅极的表面；
所述金属氧化物薄膜晶体管还包括第二氧化硅层，所述第二氧化硅层设于所述第二金属氧化物半导体层远离所述栅极绝缘层的一侧；
所述第二氧化硅层中氧的原子百分含量大于所述第一氧化硅层中氧的原子百分含量。
11.一种金属氧化物薄膜晶体管的制备方法，其特征在于，包括在背板的一侧形成层叠设置的栅极、栅极绝缘层、有源层和源漏金属层，其中，所述有源层和所述栅极分别设于所述栅极绝缘层的两侧，所述源漏金属层设于所述有源层远离所述背板的一侧；其中，在背板的一侧形成所述有源层包括：
在所述背板的一侧形成第一金属氧化物半导体材料层和第二金属氧化物半导体材料层，所述第一金属氧化物半导体材料层设于所述栅极绝缘层远离所述栅极的一侧，所述第二金属氧化物半导体材料层设于所述第一金属氧化物半导体材料层远离所述栅极的表面；且所述第一金属氧化物半导体材料层中载流子浓度大于1×1020个/cm3，所述第一金属氧化物半导体材料层中载流子的霍尔迁移率大于20cm2/(V·s)，所述第一金属氧化物半导体材料层中铟和锌的总原子百分含量大于40％；
对所述第一金属氧化物半导体材料层和所述第二金属氧化物半导体材料层进行图案化操作，形成第一金属氧化物半导体层和第二金属氧化物半导体层。
12.根据权利要求11所述的金属氧化物薄膜晶体管的制备方法，其特征在于，形成栅极绝缘层包括：
形成第一氧化硅层，所述第一氧化硅层设于所述第一金属氧化物半导体层远离所述第二金属氧化物半导体层的表面；
其中，形成所述第一氧化硅层时，一氧化二氮流量：硅烷流量＝(50～70)：1，温度为150～200℃。
13.根据权利要求11所述的金属氧化物薄膜晶体管的制备方法，其特征在于，所述金属氧化物薄膜晶体管的制备方法还包括：
形成第二氧化硅层，所述第二氧化硅层与所述有源层位于所述背板的同一侧，且所述第二氧化硅层设于所述第二金属氧化物半导体层远离所述第一金属氧化物半导体层的一侧；
其中，形成所述第二氧化硅层时，一氧化二氮流量：硅烷流量＝(60～80)：1，温度为200～250℃。
14.一种阵列基板，其特征在于，包括权利要求1～10任一项所述的金属氧化物薄膜晶体管。
CN202010549104.3A 2020-06-16 2020-06-16 金属氧化物薄膜晶体管及其制备方法、阵列基板 Active CN113809182B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010549104.3A CN113809182B (zh) 2020-06-16 2020-06-16 金属氧化物薄膜晶体管及其制备方法、阵列基板
US17/800,389 US20230060645A1 (en) 2020-06-16 2021-05-27 Metal oxide thin film transistor, and method for preparing metal oxide thin film transistor and array substrate
PCT/CN2021/096540 WO2021254125A1 (zh) 2020-06-16 2021-05-27 金属氧化物薄膜晶体管及其制备方法、阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010549104.3A CN113809182B (zh) 2020-06-16 2020-06-16 金属氧化物薄膜晶体管及其制备方法、阵列基板

Publications (2)

Publication Number Publication Date
CN113809182A true CN113809182A (zh) 2021-12-17
CN113809182B CN113809182B (zh) 2023-09-08

Family

ID=78944427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010549104.3A Active CN113809182B (zh) 2020-06-16 2020-06-16 金属氧化物薄膜晶体管及其制备方法、阵列基板

Country Status (3)

Country Link
US (1) US20230060645A1 (zh)
CN (1) CN113809182B (zh)
WO (1) WO2021254125A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184236A1 (zh) * 2022-03-30 2023-10-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220328699A1 (en) * 2021-04-09 2022-10-13 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-modulated active region and methods for forming the same
CN117355947A (zh) * 2022-02-17 2024-01-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630692A (zh) * 2008-07-14 2010-01-20 三星电子株式会社 沟道层和包括该沟道层的晶体管
CN101964364A (zh) * 2009-07-24 2011-02-02 中国科学院物理研究所 一种晶体管器件及其制造方法
CN103500764A (zh) * 2013-10-21 2014-01-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
US20150221507A1 (en) * 2014-02-05 2015-08-06 Applied Materials, Inc. Indium gallium zinc oxide layers for thin film transistors
CN104882486A (zh) * 2015-04-29 2015-09-02 广州新视界光电科技有限公司 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺
CN107017312A (zh) * 2015-09-17 2017-08-04 三星电子株式会社 光电器件和包括该光电器件的电子装置
JP2017204636A (ja) * 2016-05-04 2017-11-16 株式会社半導体エネルギー研究所 トランジスタ、およびその作製方法
CN110233156A (zh) * 2019-07-05 2019-09-13 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板的制作方法及薄膜晶体管基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969362B (zh) * 2011-09-01 2016-03-30 中国科学院微电子研究所 高稳定性非晶态金属氧化物tft器件
CN203644792U (zh) * 2013-12-13 2014-06-11 华映视讯（吴江）有限公司 金属氧化物半导体薄膜晶体管

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630692A (zh) * 2008-07-14 2010-01-20 三星电子株式会社 沟道层和包括该沟道层的晶体管
CN101964364A (zh) * 2009-07-24 2011-02-02 中国科学院物理研究所 一种晶体管器件及其制造方法
CN103500764A (zh) * 2013-10-21 2014-01-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
US20150221507A1 (en) * 2014-02-05 2015-08-06 Applied Materials, Inc. Indium gallium zinc oxide layers for thin film transistors
CN104882486A (zh) * 2015-04-29 2015-09-02 广州新视界光电科技有限公司 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺
CN107017312A (zh) * 2015-09-17 2017-08-04 三星电子株式会社 光电器件和包括该光电器件的电子装置
JP2017204636A (ja) * 2016-05-04 2017-11-16 株式会社半導体エネルギー研究所 トランジスタ、およびその作製方法
CN110233156A (zh) * 2019-07-05 2019-09-13 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板的制作方法及薄膜晶体管基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184236A1 (zh) * 2022-03-30 2023-10-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及显示装置

Also Published As

Publication number Publication date
CN113809182B (zh) 2023-09-08
WO2021254125A1 (zh) 2021-12-23
US20230060645A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
CN113809182B (zh) 金属氧化物薄膜晶体管及其制备方法、阵列基板
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
US9960189B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
EP2960942A1 (en) Thin-film transistor and manufacturing method therefor, and display component
US20210217784A1 (en) Array substrate, method for manufacturing array substrate, and display panel
TWI405335B (zh) 半導體結構及其製造方法
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
US8779282B2 (en) Solar cell apparatus and method for manufacturing the same
WO2015096298A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2022252469A1 (zh) 一种薄膜晶体管以及薄膜晶体管的制备方法
CN111403418B (zh) 阵列基板及其制作方法、显示器件
CN103904128A (zh) 薄膜晶体管结构
JP5507133B2 (ja) ボトムゲート構造の薄膜トランジスタの製造方法
CN104362179A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
EP2908348B1 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
US10204941B2 (en) Method for manufacturing array substrate having source and drain transfer portions integrated with channel
CN114388625A (zh) 一种薄膜晶体管及其制作方法、驱动基板和电子设备
CN102522337B (zh) 一种顶栅氧化锌薄膜晶体管的制备方法
CN110808289A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
KR101161582B1 (ko) 투명광학다층체 및 이를 포함하는 투명태양전지
WO2023155091A1 (zh) 金属氧化物薄膜晶体管、阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant