CN203644792U - 金属氧化物半导体薄膜晶体管 - Google Patents

Abstract

一种金属氧化物半导体薄膜晶体管，包含源极及漏极、金属氧化物半导体层、栅极、第一栅绝缘层及第二栅绝缘层。金属氧化物半导体层接触源极的一部分及漏极的一部分。第一栅绝缘层位于金属氧化物半导体层与栅极之间，并且接触栅极。第二栅绝缘层位于金属氧化物半导体层与栅极之间，并且接触金属氧化物半导体层。

Description

金属氧化物半导体薄膜晶体管

技术领域

本实用新型是有关于一种金属氧化物半导体薄膜晶体管。

背景技术

液晶显示面板包含薄膜晶体管基板、彩色滤光片基板及位于薄膜晶体管基板与彩色滤光片基板之间的液晶分子层。薄膜晶体管基板上配置多个薄膜晶体管，每一薄膜晶体管包含栅极、栅绝缘层、半导体层、源极及漏极。半导体层的材料例如可包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体、金属氧化物半导体或其他合适的材料。

相较于非晶硅薄膜晶体管，金属氧化物半导体薄膜晶体管具有较高的载子迁移率(Mobility)，而拥有较佳的电性表现。金属氧化物半导体层对于氢原子和氧原子十分敏感，容易因为氢原子或氧原子的进入而使其变质，导致电性表现变差。甚至可能因为氢原子的进入，使金属氧化物半导体层转变为导体，而使薄膜晶体管不能操作。因此，必须在极低含氢及含氧量的环境下形成绝缘层，以避免影响金属氧化物半导体层的电性表现。然而在极低含氢及含氧量的环境下形成一定厚度的绝缘层需要很长的时间，机台容易因此而变得不稳定，进而有异常当机的现象发生。有鉴于此，目前亟需一种改良的金属氧化物半导体薄膜晶体管，以解决上述问题。

实用新型内容

本实用新型的一态样提供一种金属氧化物半导体薄膜晶体管，包含源极及漏极、金属氧化物半导体层、栅极、第一栅绝缘层及第二栅绝缘层。金属氧化物半导体层接触源极的一部分及漏极的一部分。第一栅绝缘层位于金属氧化物半导体层与栅极之间，并且接触栅极。第二栅绝缘层位于金属氧化物半导体层与栅极之间，并且接触金属氧化物半导体层。

根据本实用新型的一实施方式，第一栅绝缘层的厚度大于第二栅绝缘层的厚度。

根据本实用新型的一实施方式，第一栅绝缘层及第二栅绝缘层位于金属氧化物半导体层的下方，第一栅绝缘层覆盖栅极，第二栅绝缘层夹设于第一栅绝缘层与金属氧化物半导体层之间。

根据本实用新型的一实施方式，金属氧化物半导体薄膜晶体管还包含第一保护层覆盖并接触金属氧化物半导体层。

根据本实用新型的一实施方式，第一保护层具有二个开口，金属氧化物半导体层藉由二个开口接触源极的该部分及漏极的该部分。

根据本实用新型的一实施方式，金属氧化物半导体层完全被第二栅绝缘层、第一保护层、源极及漏极所包覆。

根据本实用新型的一实施方式，金属氧化物半导体薄膜晶体管更包含第二保护层覆盖第一保护层。

根据本实用新型的一实施方式，第二保护层的厚度大于第一保护层的厚度。

根据本实用新型的一实施方式，第一栅绝缘层及第二栅绝缘层位于金属氧化物半导体层的上方，第二栅绝缘层覆盖金属氧化物半导体层，第一栅绝缘层夹设于第二栅绝缘层与栅极之间。

根据本实用新型的一实施方式，金属氧化物半导体层未与第一栅绝缘层接触。

附图说明

图1是显示依照本实用新型一实施方式的金属氧化物半导体薄膜晶体管(底栅型)的剖面示意图；

图2是显示依照本实用新型一实施方式的金属氧化物半导体薄膜晶体管(底栅型)的剖面示意图；

图3是显示依照本实用新型一实施方式的金属氧化物半导体薄膜晶体管(底栅型)的剖面示意图；

图4是显示依照本实用新型一实施方式的金属氧化物半导体薄膜晶体管(顶栅型)的剖面示意图；

图5是显示依照本实用新型一实施方式的金属氧化物半导体薄膜晶体管(顶栅型)的剖面示意图。

【主要组件符号说明】

110基板

122第一栅绝缘层

124第二栅绝缘层

132第一保护层

132a开口

134第二保护层

D漏极

G栅极

S源极

SE金属氧化物半导体层

T11第一栅绝缘层的厚度

T12第二栅绝缘层的厚度

T21第一保护层的厚度

T22第二保护层的厚度。

具体实施方式

本实用新型的一态样是提供一种金属氧化物半导体薄膜晶体管。图1是显示依照本实用新型一实施方式的金属氧化物半导体薄膜晶体管(底栅型)的剖面示意图。如图1所示，金属氧化物半导体薄膜晶体管包含源极S及漏极D、金属氧化物半导体层SE、栅极G、第一栅绝缘层122及第二栅绝缘层124。

金属氧化物半导体薄膜晶体管可位于一基板110上。基板110可例如为玻璃、石英或透明高分子材料。栅极G的材料可为金属或合金，例如钼(Mo)、铬(Cr)、铝(Al)、钕(Nd)、钛(Ti)、铜(Cu)、银(Ag)、金(Au)、锌(Zn)、铟(In)、镓(Ga)、其他合适的金属或上述的组合。举例而言，可利用溅镀(sputtering)、蒸镀(evaporation)制程或其他薄膜沉积技术先形成一层金属层(未绘示)，再利用微影蚀刻制程形成栅极G。

在底栅型金属氧化物半导体薄膜晶体管中，第一栅绝缘层122及第二栅绝缘层124位于金属氧化物半导体层SE的下方。第一栅绝缘层122覆盖栅极G。详细而言，第一栅绝缘层122位于金属氧化物半导体层SE与栅极G之间，并且接触栅极G。第一栅绝缘层122的材料可例如为无机介电材料，如氧化硅、氮化硅、氮氧化硅或上述的组合。例如可利用化学气相沉积法(chemical vapor deposition, CVD)或其他合适的薄膜沉积技术形成第一栅绝缘层122。

第二栅绝缘层124位于金属氧化物半导体层SE与栅极G之间，并且接触金属氧化物半导体层SE。详细而言，第二栅绝缘层124夹设于第一栅绝缘层122与金属氧化物半导体层SE之间。第二栅绝缘层124亦可为无机介电材料，如氧化硅、氮化硅、氮氧化硅或上述的组合。由于第二栅绝缘层124需接触金属氧化物半导体层SE，因此第二栅绝缘层124必须在极低氢、氧含量的环境下形成(例如CVD制程)，其形成速度相当缓慢。在一实施方式中，形成第二栅绝缘层124时的氢含量(来源例如为四氢化硅(SiH₄))在100 ppm以下，氧含量(来源例如为氧化二氮(N₂O))在2800 ppm以下；但形成第一栅绝缘层122时的氢含量可大于100 ppm，氧含量可大于2800 ppm，而使第一栅绝缘层122的形成速度较快。在本实施方式的一实施例中，形成第二栅绝缘层124时的氢含量为80-100 ppm，氧含量为2600-2800 ppm，形成速度约为10 Å/秒；形成第一栅绝缘层122时的氢含量为400-600 ppm，氧含量为5900-6100 ppm，形成速度约为50 Å/秒。由于可快速形成第一栅绝缘层122，因此可大幅缩短制程时间。为了进一步缩短制程时间，可形成厚度较薄的第二栅绝缘层124。因此，在一实施方式中，第一栅绝缘层122的厚度T11大于第二栅绝缘层124的厚度T12。

金属氧化物半导体层SE接触源极S的一部分及漏极D的一部分。金属氧化物半导体层SE的材质可例如为氧化锌(ZnO)、氧化锌锡(ZnSnO)、氧化铬锡(CdSnO)、氧化镓锡(GaSnO)、氧化钛锡(TiSnO)、氧化铟镓锌(InGaZnO)、氧化铟锌(InZnO)、氧化铜铝(CuAlO)、氧化锶铜(SrCuO)、硫氧化镧铜(LaCuOS)、其他适合的材料或上述的组合。例如可使用溅镀制程先形成金属氧化物半导体材料层(未绘示)，再进行微影蚀刻制程，以形成金属氧化物半导体层SE。

金属氧化物半导体薄膜晶体管还包含第一保护层132覆盖并接触金属氧化物半导体层SE。由于第一保护层132亦接触金属氧化物半导体层SE，因此第一保护层132也必须在极低氢、氧含量的环境下形成。所以适用于第二栅绝缘层124的材料及制程亦可应用在第一保护层132上。也就是说，第一保护层132亦可例如为无机介电材料，如氧化硅、氮化硅、氮氧化硅或上述的组合。在一实施方式中，形成第一保护层132时的氢含量在100 ppm以下，氧含量在2800 ppm以下。为了让源极S及漏极D接触金属氧化物半导体层SE，第一保护层132可具有二个开口132a，使金属氧化物半导体层SE可藉由二个开口132a接触源极S的一部分及漏极D的一部分。

在图1所示的实施方式中，金属氧化物半导体薄膜晶体管还包含第二保护层134覆盖第一保护层132。由于第二保护层134不会接触到金属氧化物半导体层SE，因此形成第二保护层134的制程中可容忍的氢、氧含量值较高。在一实施方式中，形成第二保护层134时的氢含量大于100 ppm，氧含量大于2800 ppm。在一实施例中，形成第二保护层134时的氢含量为400-600 ppm，氧含量为5900-6100 ppm，形成速度约为50 Å/秒。此外，可形成厚度较薄的第一保护层132，以节省制程时间。因此，在一实施方式中，第二保护层134的厚度T22大于第一保护层132的厚度T21。

源极S及漏极D位于第一保护层132的二个开口132a中。源极S及漏极D的材料请参考上述栅极G所例示的材料。例如可利用溅镀、蒸镀制程或其他薄膜沉积技术先形成一层金属层(未绘示)，再利用微影蚀刻制程形成源极S与漏极D。值得注意的是，由于金属氧化物半导体层SE完全被第二栅绝缘层124、第一保护层132、源极S及漏极D所包覆，未与第一栅绝缘层122及第二保护层134接触，故金属氧化物半导体层SE不会受到第一栅绝缘层122及第二保护层134中的组成物所影响。

以下提供本实用新型的其他实施方式。图2-图3是显示底栅型金属氧化物半导体薄膜晶体管的剖面示意图。图4-图5是显示顶栅型金属氧化物半导体薄膜晶体管的剖面示意图。图2-图5所示的各个组件的实施方式(如材料及制造方法)可参照图1中相同名称组件的实施方式。

请参照图2，图2中的基板110、栅极G、第一栅绝缘层122及第二栅绝缘层124的结构与图1相同。图2与图1的差异在于，图2的源极S与漏极D是直接形成在金属氧化物半导体层SE上，而图1的源极S与漏极D分别藉由二个开口132a接触金属氧化物半导体层SE。

请参照图3，图3中的基板110、栅极G、第一栅绝缘层122及第二栅绝缘层124的结构与图1相同。图3与图1的差异在于，图3是先形成源极S与漏极D，再形成金属氧化物半导体层SE；图1是先形成金属氧化物半导体层SE，再形成源极S与漏极D。

请参照图4，金属氧化物半导体薄膜晶体管包含源极S及漏极D、金属氧化物半导体层SE、栅极G、第一栅绝缘层122及第二栅绝缘层124。金属氧化物半导体层SE接触源极S的一部分及漏极D的一部分。第一栅绝缘层122位于金属氧化物半导体层SE与栅极G之间，并且接触栅极G。第二栅绝缘层124位于金属氧化物半导体层SE与栅极G之间，并且接触金属氧化物半导体层SE。

在顶栅型金属氧化物半导体薄膜晶体管中，第一栅绝缘层122及第二栅绝缘层124皆位于金属氧化物半导体层SE的上方，第二栅绝缘层124覆盖金属氧化物半导体层SE，第一栅绝缘层122夹设于第二栅绝缘层124与栅极G之间。由于金属氧化物半导体层SE完全被基板110、第二栅绝缘层124、源极S及漏极D所包覆，未与第一栅绝缘层122接触，故金属氧化物半导体层SE不会受到第一栅绝缘层122中的组成物所影响。

请参照图5，图5中的基板110、第二栅绝缘层124、第一栅绝缘层122及栅极G的排列方式与图4相同。图5与图4的差异在于，图5是先形成源极S与漏极D，再形成金属氧化物半导体层SE；图4是先形成金属氧化物半导体层SE，再形成源极S与漏极D。

由上述可以了解，金属氧化物半导体层SE所接触的绝缘层为质量较佳的无机介电材料(例如图1-图5所示的第二栅绝缘层124与第1-3图所示的第一保护层132)，以避免影响金属氧化物半导体层SE的电性。其余的绝缘层(例如图1-图5所示的第一栅绝缘层122与图1所示的第二保护层134)可在较高氢、氧含量下形成，以大幅缩短制程时间并避免机台异常，因此可有效解决公知技术领域所面临的问题。

Claims (10)

1.一种金属氧化物半导体薄膜晶体管，包含：

一源极及一漏极；

一金属氧化物半导体层，接触该源极的一部分及该漏极的一部分；

一栅极；

一第一栅绝缘层，位于该金属氧化物半导体层与该栅极之间，并且接触该栅极；以及

一第二栅绝缘层，位于该金属氧化物半导体层与该栅极之间，并且接触该金属氧化物半导体层。

2.如权利要求1所述的金属氧化物半导体薄膜晶体管，其特征在于，该第一栅绝缘层的厚度大于该第二栅绝缘层的厚度。

3.如权利要求1所述的金属氧化物半导体薄膜晶体管，其特征在于，该第一栅绝缘层及该第二栅绝缘层位于该金属氧化物半导体层的下方，该第一栅绝缘层覆盖该栅极，该第二栅绝缘层夹设于该第一栅绝缘层与该金属氧化物半导体层之间。

4.如权利要求3所述的金属氧化物半导体薄膜晶体管，其特征在于，还包含一第一保护层覆盖并接触该金属氧化物半导体层。

5.如权利要求4所述的金属氧化物半导体薄膜晶体管，其特征在于，该第一保护层具有二个开口，该金属氧化物半导体层藉由该二个开口接触该源极的该部分及该漏极的该部分。

6.如权利要求4所述的金属氧化物半导体薄膜晶体管，其特征在于，该金属氧化物半导体层完全被该第二栅绝缘层、该第一保护层、该源极及该漏极所包覆。

7.如权利要求4所述的金属氧化物半导体薄膜晶体管，其特征在于，还包含一第二保护层覆盖该第一保护层。

8.如权利要求7所述的金属氧化物半导体薄膜晶体管，其特征在于，该第二保护层的厚度大于该第一保护层的厚度。

9.如权利要求1所述的金属氧化物半导体薄膜晶体管，其特征在于，该第一栅绝缘层及该第二栅绝缘层位于该金属氧化物半导体层的上方，该第二栅绝缘层覆盖该金属氧化物半导体层，该第一栅绝缘层夹设于该第二栅绝缘层与该栅极之间。

10.如权利要求1所述的金属氧化物半导体薄膜晶体管，其特征在于，该金属氧化物半导体层未与该第一栅绝缘层接触。

Images