CN117355947A - 金属氧化物薄膜晶体管、阵列基板及显示装置 - Google Patents

金属氧化物薄膜晶体管、阵列基板及显示装置 Download PDF

Info

Publication number
CN117355947A
CN117355947A CN202280000203.3A CN202280000203A CN117355947A CN 117355947 A CN117355947 A CN 117355947A CN 202280000203 A CN202280000203 A CN 202280000203A CN 117355947 A CN117355947 A CN 117355947A
Authority
CN
China
Prior art keywords
metal oxide
semiconductor layer
oxide semiconductor
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000203.3A
Other languages
English (en)
Inventor
贺家煜
赵坤
曲燕
雷利平
宁策
李正亮
胡合合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117355947A publication Critical patent/CN117355947A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种金属氧化物薄膜晶体管、阵列基板及显示装置，属于显示技术领域，可解决现有的金属氧化物薄膜晶体管稳定性较差的问题。金属氧化物薄膜晶体管包括：基底(101)、及位于基底(101)上的第一金属氧化物半导体层(102)、及位于第一金属氧化物半导体层(102)背离基底(101)一侧的第二金属氧化物半导体层(103)；第一金属氧化物半导体层(102)的载流子迁移率高于第二金属氧化物半导体层(103)的载流子迁移率；第一金属氧化物半导体层(102)的材料包括：掺杂有稀土元素的第一金属氧化物；其中，稀土元素的电负性与氧元素的电负性的差值大于或等于第一金属氧化物中的金属元素与氧元素的电负性的差值。

Description

金属氧化物薄膜晶体管、阵列基板及显示装置 技术领域
本公开属于显示技术领域，具体涉及一种金属氧化物薄膜晶体管、阵列基板及显示装置。
背景技术
金属氧化物薄膜晶体管由于其更高的迁移率，在高端显示市场份额逐步提升，金属氧化物技术也被认为取代现有低温多晶硅技术最可能的实现方式。随着显示产品的升级换代，超高迁移率(迁移率大于20cm2/V.s甚至到30cm2/V.s或50cm2/V.s)金属氧化物薄膜晶体管的开发成为各面板厂商的研发重点。
目前的金属氧化物薄膜晶体管可以通过采用具有较高迁移率的金属氧化物材料形成其金属氧化物半导体层，虽然金属氧化物薄膜晶体管迁移率得到了较大的提升，但是目前的金属氧化物薄膜晶体管作为产品中的器件，在制作或使用过程中容易受到光照、制作工艺、外界水氧等因素的影响，稳定性不够高，有待进一步提升。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一，提供一种金属氧化物薄膜晶体管、阵列基板及显示装置。
第一方面，本公开实施例提供了一种金属氧化物薄膜晶体管，其中，包括：基底、及位于所述基底上的第一金属氧化物半导体层、及位于所述第一金属氧化物半导体层背离所述基底一侧的第二金属氧化物半导体层；所述第一金属氧化物半导体层的载流子迁移率高于所述第二金属氧化物半导体层 的载流子迁移率；
所述第一金属氧化物半导体层的材料包括：掺杂有稀土元素的第一金属氧化物；其中，所述稀土元素的电负性与氧元素的电负性的差值大于或等于所述第一金属氧化物中的金属元素与氧元素的电负性的差值。
可选地，所述稀土元素包括：钽、铌、钕、锆中的至少一种。
可选地，所述第一金属氧化物中的金属元素包括：铟、镓、锌、锡中的至少一种。
可选地，所述第一金属氧化物半导体层中的所述稀土元素的原子百分比为0.01％至5％。
可选地，所述第一金属氧化物半导体层中的所述稀土元素的原子百分比为0.15％或0.2％。
可选地，所述第一金属氧化物半导体层中的霍尔迁移率大于或等于31cm2/V.s。
可选地，所述第一金属氧化物半导体层中的载流子的浓度大于或等于3.5×E18cm-3。
可选地，所述第一金属氧化物半导体层的刻蚀坡度角为40度至60度。
可选地，所述第一金属氧化物半导体层与所述第二金属氧化物半导体层的刻蚀侧面相接触，且所述第一金属氧化物半导体层的刻蚀坡角度与所述第二金属氧化物半导体层的刻蚀坡角度相等。
可选地，所述第二金属氧化物中的金属元素包括：铟、镓、锌、锡中的至少一种。
第二方面，本公开实施例提供了一种阵列基板，其中，包括多个如上述提供的金属氧化物薄膜晶体管。
第三方面，本公开实施例提供了一种显示装置，其中，包括如上述提供的阵列基板。
附图说明
图1为本公开至少一个实施例提供的一种金属氧化物薄膜晶体管的结构示意图；
图2为本公开至少一个实施例提供的另一种金属氧化物薄膜晶体管的结构示意图；
图3为本公开至少一个实施例提供的又一种金属氧化物薄膜晶体管的结构示意图；
图4为本公开至少一个实施例提供的再一种金属氧化物薄膜晶体管的结构示意图；
图5为本公开至少一个实施例提供的一种阵列基板的结构示意图；
图6为本公开至少一个实施例提供的另一种阵列基板的结构示意图；
图7为本公开至少一个实施例提供的又一种阵列基板的结构示意图；
图8至图10为本公开至少一个实施例提供的另外三种阵列基板的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的 词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
金属氧化物薄膜晶体管作为一种新型的薄膜晶体管，其可以应用于液晶显示面板(Liquid Crystal Display，LCD)，有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板，迷你发光二极管(Mini Light-Emitting Diode)背光源或显示面板，量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)显示面板等技术中。
目前的金属氧化物薄膜晶体管的较高迁移率主要由其中的金属氧化物半导体层的材料特性决定的，以金属氧化物薄膜晶体管中的金属氧化物为铟镓锌氧化物IGZO为例，其中的氧(O)元素与金属元素铟(In)、镓(Ga)锌(Zn)可以形成化合物，并根据化学键成键情况提供或陷落载流子(氧空位)。其中，铟(In)可以提供电子传输路径，使得IGZO具有较高的迁移率。镓(Ga)具有高离化能，可以抑制电子迁移率，抑制氧空位的形成以及产生新的移动电子。锌(Zn)可以作为稳定剂，具有可以结合氧离子的强化学键，可以构成稳定的四面体结构，以形成较为稳定的非晶晶界。
由金属氧化物半导体层中的IGZO中的各个元素的特性可以看出，IGZO构成的金属氧化物薄膜晶体管可以具有较高的迁移率，但是较高迁移率的金属氧化物薄膜晶体管中的金属氧化物半导体层的材料容易受到光照、制作工艺、外界水氧等因素的影响。
另外，为了获得更高的迁移率，可以将多层金属氧化物半导体层进行叠置，但是同样由于金属氧化物的材料特性的原因，在多层金属氧化物半导体层图形化过程中，容易出现拖尾现象，所形成的刻蚀坡角度较小，进一步影响了金属氧化物薄膜晶体管的稳定性。
为了至少解决上述的技术问题之一，本公开实施例提供了一种金属氧 化物薄膜晶体管、阵列基板及显示装置，下面将结合附图和具体实施方式对比公开提供的金属氧化物薄膜晶体管、阵列基板及显示装置进行进一步详细描述。
本公开实施例提供了一种金属氧化物薄膜晶体管，图1为本公开至少一个实施例提供的一种金属氧化物薄膜晶体管的结构示意图，如图1所示，金属氧化物薄膜晶体管包括：基底101、位于基底101上的第一金属氧化物半导体层102、及位于第一金属氧化物半导体层102背离基底101一侧的第二金属氧化物半导体层103；第一金属氧化物半导体层102的载流子迁移率高于第二金属氧化物半导体层103的载流子迁移率；第一金属氧化物半导体层102的材料包括：掺杂有稀土元素的第一金属氧化物；其中，稀土元素的电负性与氧元素的电负性的差值大于或等于第一金属氧化物中的金属元素与氧元素的电负性的差值。
基底101可以采用玻璃等刚性材料制成，可以提高基底101对其上的其他膜层的承载能力。当然，基底101还可以采用聚酰亚胺(polyimide，PI)等柔性材料制成，可以提高金属氧化物薄膜晶体管整体的抗弯折、抗拉伸性能，避免在弯折、拉伸、扭曲过程中产生的应力使得基底101发生断裂，造成断路不良。在实际应用中，可以根据实际需要，合理选择基底101的材料，以保证金属氧化物薄膜晶体管具有良好的性能。
金属氧化物薄膜晶体管的金属氧化物半导体层可以采用单层结构构成，即金属氧化物薄膜晶体管中仅设置有一层第一金属氧化物半导体层102，其结构简单，可以降低金属氧化物薄膜晶体管的制备难度，节约制备成本。金属氧化物薄膜晶体管中的第一金属氧化物半导体层102可以采用金属氧化物形成，具体地，第一金属氧化物半导体层102的材料包括掺杂有稀土元素的第一金属氧化物。其中，第一金属氧化物可以为具有较高的迁移率的金属氧化物，可以保证金属氧化物薄膜晶体管具有较高的迁移率，从而可以提高金 属氧化物薄膜晶体管的电学性能。
并且，第一金属氧化物半导体层102中还掺杂有稀土元素，按照电负性的差值为1.7的界限，电负性差越大所形成的离子键的键能越强，其中稀土元素的电负性与氧(O)元素的电负性的差值较大，且一般要大于或等于第一金属氧化物中的金属元素与氧(O)元素的电负性的差值。例如，氧(O)元素的电负性为3.5，可以选择电负性小于1.8的稀土元素对第一金属氧化物进行掺杂，这样稀土元素元素与氧(O)元素二者之间可以形成键能较强的离子键，其键能要远远大于原来的第一金属氧化物半导体层中的金属元素与氧(O)元素之间的键能，这样可以使得第一金属氧化物半导体层102材料性能更加稳定，避免受到光照、制作工艺、外界水氧等因素的影响，从而可以保证第一金属氧化物半导体层102的结构的稳定性，进而可以提高金属氧化物薄膜晶体管的稳定性。
当然，金属氧化物薄膜晶体管的金属氧化物半导体层也可以采用双层结构构成，如图2所示，金属氧化物薄膜晶体管中设置有一层第一金属氧化物半导体层102，第一金属氧化物半导体层102上可以设置有第二金属氧化物半导体层103，由于第一金属氧化物半导体层102中掺杂有稀土元素，其所形成的的第一金属氧化物半导体层102的结构较为稳定，不容易受到刻蚀工艺的影响，在第二层金属氧化物半导体层103与第一金属氧化物半导体层102叠层设置时，可以避免发生拖尾现象，以保证第一金属氧化物半导体层102和第二金属氧化物半导体层103的稳定性。另一方面，第二金属氧化物半导体层103可以采用稳定性较好的材料制成，虽然第二金属氧化物半导体层103的迁移率不如第一金属氧化物半导体层102的迁移率高，但是在应用过程中，载流子可以主要通过第一金属氧化物半导体层102迁移，以保证金属氧化物薄膜晶体管整体具有较高的迁移率，第二金属氧化物半导体层103可以进一步提高金属氧化物薄膜晶体管整体具有较高的迁移率。
同时，第二金属氧化物半导体层103设置于第一金属氧化物半导体层102上，可以起到一定的遮光作用，避免环境光线或者发光器件的光线直接照射至第一金属氧化物半导体层102上，从而对于第一金属氧化物半导体层102起到良好的保护作用，保证金属氧化物薄膜晶体管整体具有较好的稳定性。
再者，第二金属氧化物半导体层103与第一金属氧化物半导体层102可以采用同一掩膜板进行刻蚀，不会增加工艺步骤，从而不增加制备成本。
在一些实施例中，稀土元素包括：钽(Ta)、铌(Nb)、钕(Nd)、锆(Zr)中的至少一种；第一金属氧化物中的金属元素包括：铟(In)、镓(Ga)、锌(Zn)、锡(Sn)中的至少一种。
第一金属氧化物具体可以为铟镓锌氧化物(IGZO)，铟镓锡氧化物(IGTO)，铟锌氧化物(IZO)，铟锡氧化物(ITO)以及铟锡锌氧化物(ITZO)中的至少一种，其均为具有较高迁移率的金属氧化物，以保证金属氧化物薄膜晶体管整体具有较高的迁移率。稀土元素具体可以为钽(Ta)、铌(Nb)、钕(Nd)、锆(Zr)中的至少一种。以第一金属氧化物为铟镓锌氧化物(IGZO)，稀土元素为钽(Ta)为例，其中钽(Ta)元素的电负性为1.5，氧(O)元素的电负性为3.5，按照一般的电负性差1.7的界限，电负性差大于1.7的两种元素所形成的离子键的键能较强，因此钽(Ta)元素与氧(O)元素所形成的离子键的键能较强，这样可以使得第一金属氧化物的结构更加稳定，避免受到光照、制作工艺、外界水氧等因素的影响，从而可以保证第一金属氧化物半导体层102的稳定性，进而可以提高金属氧化物薄膜晶体管整体的稳定性。
同时，钽(Ta)的离子半径为0.07纳米(nm)，将钽(Ta)掺杂到锌(Zn)的氧化物或者锌(Zn)和铟(In)复合的氧化物中，钽(Ta)可以取代其中的锌(Zn)，而金属氧化物的晶格结构变化很小甚至没有变化。对于离子键 来说，在不考虑氧离子的束缚作用的情况下，由于阳离子具有相对较大的电子云，电子轨道会发生重叠，这样键合结构会很少有设置没有相对较弱的离子键，这与其晶态或者非晶态是无关的，因此可以进一步提高第一金属氧化物的稳定性，以进一步提高金属氧化物薄膜晶体管的稳定性。
可以理解的是，还可以选用电负性为其他数值的稀土元素，例如，铌(Nb)、钕(Nd)、锆(Zr)等，当然，也可以为上述多种金属元素的混合物，只要保证其电负性与氧的电负性差较大即可，以保证二者之间可以形成键能较强的离子键，从而提高金属氧化物薄膜晶体管整体的稳定性。
在一些实施例中，第一金属氧化物半导体层102中的稀土元素的原子百分比为0.01％至5％。
第一金属氧化物半导体层102中的稀土元素以钽(Ta)为例，其中的钽(Ta)的原子百分比为0.01％至5％，其可以保证钽(Ta)与氧(O)之间形成键能较强的离子键，这样可以使得第一金属氧化物的材料性能更加稳定，避免受到光照、制作工艺、外界水氧等因素的影响，从而可以保证第一金属氧化物半导体层102的稳定性，进而可以提高金属氧化物薄膜晶体管整体的稳定性。
在此需要说明的是，稀土元素为上述的铌(Nb)、钕(Nd)、锆(Zr)，或者钽(Ta)、铌(Nb)、钕(Nd)、锆(Zr)中的多种金属元素的混合物时，其原子百分比同样可以为0.01％至5％，具体数值可以根据实际需要进行设置。
优选地，第一金属氧化物半导体层102中的稀土元素的原子百分比为0.15％或0.2％。此时，可以通过抑制氧空位的形成和减少IGZO膜中的杂质而有效地减少载流子俘获缺陷，从而可以保证第一金属氧化物具有较强的稳定性，以提高金属氧化物薄膜晶体管整体的稳定性。
在一些实施例中，第一金属氧化物半导体层102中的霍尔迁移率大于或 等于31cm2/V.s。第一金属氧化物半导体层102中的载流子的浓度大于或等于3.5×E18cm-3。
第一金属氧化物半导体层102中载流子的霍尔迁移率和载流子的浓度较高，可以保证使得第一金属氧化物半导体层102具有较高的迁移率，以保证金属氧化物薄膜晶体管整体具有较高的迁移率。
在一些实施例中，第一金属氧化物半导体层102的刻蚀坡角度为40度至60度，可以保证在多个膜层叠层设置时，可以保证第一金属氧化物半导体层102之上的膜层可以得到有效支撑，避免刻蚀坡度角过大或者或小影响多层膜层之间的贴合稳定性。同时可以避免发生拖尾现象，以保证第一金属氧化物半导体层102和第二金属氧化物半导体层103的稳定性。
在一些实施例中，第一金属氧化物半导体层102与第二金属氧化物半导体层103的刻蚀侧面相接触，且第一金属氧化物半导体层102的刻蚀坡角度与第二金属氧化物半导体层103的刻蚀坡角度相等。
在实际应用中，第二金属氧化物半导体层103的面积可以与第一金属氧化物半导体层102的面积大致相等，第二金属氧化物半导体层103在基底101上的正投影位于第一金属氧化物半导体层102在基底101在基底101的正投影内，同时，第一金属氧化物半导体层102与第二金属氧化物半导体层103可以形成较为平整的刻蚀侧面，这样第二金属氧化物半导体层103可以覆盖第一金属氧化物半导体层102，以起到良好的遮光作用，避免环境光线或者发光器件的光线直接照射至第一金属氧化物半导体层102上，从而对于第一金属氧化物半导体层102起到良好的保护作用，并且可以在制备过程中避免发生拖尾现象，保证金属氧化物薄膜晶体管整体具有较好的稳定性。
在一些实施例中，如图1和图2所示，金属氧化物薄膜晶体管还包括：位于第一金属氧化物半导体层102靠近基底101一侧的栅极104；栅极104在基底101上的正投影位于第一金属氧化物半导体层102在基底101上的正 投影内。
如图1所示，在仅设置有第一金属氧化物半导体层102的金属氧化物薄膜晶体管中，栅极104可以位于第一金属氧化物半导体层102靠近基底101的一侧，栅极104与第一金属氧化物半导体层102之间可以设置有栅极绝缘层，以避免第一金属氧化物半导体层102与栅极104之间发生短路，以构成底栅型薄膜金属氧化物薄膜晶体管，在栅极104输入开启控制信号时，可以使得第一金属氧化物半导体层102和第二金属氧化物半导体层103处于导通状态。如果该薄膜晶体管金属氧化物薄膜晶体管为N型晶体管，栅极104输入高电平信号时，第一有源层金属氧化物半导体层102和第二金属氧化物半导体层103可以处于导通状态，如果该金属氧化物薄膜晶体管为P型晶体管，栅极104输入低电平信号时，第一金属氧化物半导体层102和第二金属氧化物半导体层103可以处于导通状态。
如图2所示，在设置有第一金属氧化物半导体层102和第二金属氧化物半导体层103双层结构的金属氧化物薄膜晶体管中，栅极104可以位于第一金属氧化物半导体层102靠近基底101的一侧，栅极104与第一金属氧化物半导体层102之间可以设置有栅极绝缘层，以避免第一有源层金属氧化物半导体层102与栅极104之间发生短路，以构成底栅型金属氧化物薄膜晶体管，在栅极104输入开启控制信号时，可以使得第一金属氧化物半导体层102处于导通状态。如果该金属氧化物薄膜晶体管为N型晶体管，栅极104输入高电平信号时，第一金属氧化物半导体层102可以处于导通状态，如果该金属氧化物薄膜晶体管为P型晶体管，栅极104输入低电平信号时，第一金属氧化物半导体层102可以处于导通状态。
在底栅型金属氧化物薄膜晶体管中，栅极104可以起到一定的遮光作用。在液晶显示装置中，栅极104可以阻挡由背光源发出的光线直接照射至第一金属氧化物半导体层102上，从而对于第一金属氧化物半导体层102起到良 好的保护作用，保证金属氧化物薄膜晶体管整体具有较好的稳定性。
图3为本公开至少一个实施例提供的又一种薄膜晶体管金属氧化物薄膜晶体管的结构示意图，如图3所示，金属氧化物薄膜晶体管还包括：位于第一金属氧化物半导体层102背离基底101一侧的栅极104；栅极104在基底101上的正投影位于第一金属氧化物半导体层102在基底102上的正投影内。
在仅设置有第一金属氧化物半导体层102的金属氧化物薄膜晶体管中，栅极104可以位于第一金属氧化物半导体层102背离基底101的一侧，栅极104与第一金属氧化物半导体层102之间可以设置有栅极绝缘层，以避免第一金属氧化物半导体层102与栅极104之间发生短路，以构成顶栅型薄膜金属氧化物薄膜晶体管，在栅极104输入开启控制信号时，可以使得第一金属氧化物半导体层102处于导通状态。如果该金属氧化物薄膜晶体管为N型晶体管，栅极104输入高电平信号时，第一金属氧化物半导体层102可以处于导通状态，如果该金属氧化物薄膜晶体管为P型晶体管，栅极104输入低电平信号时，第一金属氧化物半导体层102可以处于导通状态。
图4为本公开至少一个实施例提供的再一种金属氧化物薄膜晶体管的结构示意图，如图4所示，金属氧化物薄膜晶体管还包括：位于第二金属氧化物半导体层103背离基底101一侧的栅极104；栅极104在基底101上的正投影位于第一金属氧化物半导体层102在基底101上的正投影内。
在设置有第一金属氧化物半导体层102和第二金属氧化物半导体层103双层结构的金属氧化物薄膜晶体管中，栅极104可以位于第二金属氧化物半导体层102背离基底101的一侧，栅极104与第二金属氧化物半导体层103之间可以设置有栅极绝缘层，以避免第二金属氧化物半导体层103与栅极104之间发生短路，以构成顶栅型金属氧化物薄膜晶体管，在栅极104输入开启控制信号时，可以使得第一金属氧化物半导体层102和第二金属氧化物半导体层103处于导通状态。如果该金属氧化物薄膜晶体管为N型晶体管，栅极 104输入高电平信号时，第一金属氧化物半导体层102和第二金属氧化物半导体层103可以处于导通状态，如果该金属氧化物薄膜晶体管为P型晶体管，栅极104输入低电平信号时，第一金属氧化物半导体层102和第二金属氧化物半导体层103可以处于导通状态。
在顶栅型金属氧化物薄膜晶体管中，栅极104可以起到一定的遮光作用。在有机发光二极管显示装置中，栅极104可以阻挡由发光器件发出的光线直接照射至第一金属氧化物半导体层101上，从而对于第一金属氧化物半导体层102起到良好的保护作用，保证金属氧化物薄膜晶体管整体具有较好的稳定性。
在一些实施例中，如图1和图3所示，金属氧化物薄膜晶体管还包括：位于第一金属氧化物半导体层102背离基底101一侧的源极105和漏极106；第一金属氧化物半导体层102具有第一沟道区1020及位于第一沟道区1020两端的第一源极接触区1021和第一漏极接触区1022；源极105与第一源极接触区1021电连接，漏极106与第一漏极接触区1022电连接。
如图1和图3所示的金属氧化物薄膜晶体管中仅设置有一层第一金属氧化物半导体层102，在制备过程中，可以采用重掺杂或粒子注入工艺，将第一金属氧化物半导体层102的两端进行导体化处理，形成第一沟道区1020以及第一沟道区1020两端的第一源极接触区1021和第一漏极接触区1022。源极105与第一源极接触区1021之间形成欧姆接触，漏极106与第一漏极接触区1022之间也形成欧姆接触。当栅极104输入开启控制信号时，第一金属氧化物半导体层102可以导通，使得数据信号等由金属氧化物薄膜晶体管的源极105传输至漏极106，实现控制信号传输的功能。
在一些实施例中，如图2和图4所示，金属氧化物薄膜晶体管还包括位于第二金属氧化物半导体层103背离基底101一侧的源极105和漏极106；第二金属氧化物半导体层103具有第二沟道区1030及位于第二沟道区1030 两端的第二源极接触区1031和第二漏极接触区1032；源极105与第二源极接触区1031电连接，漏极106与第二漏极接触区1032电连接。
如图2和图4所示的金属氧化物薄膜晶体管中仅设置有两层金属氧化物半导体层，即叠置的第一金属氧化物半导体层102和第二金属氧化物半导体层103，在制备过程中，可以采用重掺杂或粒子注入工艺，将第一金属氧化物半导体层102和第二金属氧化物半导体层103的两端均进行导体化处理，形成第一沟道区1020、第一沟道区1020两端的第一源极接触区1021和第一漏极接触区1022，以及第二沟道区1030、第二沟道区1030两端的第二源极接触区1031和第二漏极接触区1032。源极105与第一源极接触区1021及第二源极接触区1031之间形成欧姆接触，漏极106与第一漏极接触区1022及第二漏极接触区1032之间也形成欧姆接触。当栅极104输入开启控制信号时，第一金属氧化物半导体层102和第二金属氧化物半导体层103可以导通，使得数据信号等由金属氧化物薄膜晶体管的源极105传输至漏极106，实现控制信号传输的功能。
本公开实施例还提供了一种阵列基板，在本公开实施例及之后的描述中，将以图1中所示的仅设置一层第一金属氧化物半导体层102的底栅型金属氧化物薄膜晶体管为例进行说明。同时，该阵列基板可以为液晶阵列基板，其可以应用于液晶显示装置中，也可以为有机发光二极管阵列基板，其可以应用于有机发光二极管显示装置中，在之后的描述中将以阵列基板应用于液晶显示装置为了进行说明。该阵列基板为有机发光二极管阵列基板时，其实现原理及有益效果与液晶阵列基板的实现原理及有益效果相同，将不再进行赘述。
图5为本公开至少一个实施例提供的一种阵列基板的结构示意图，如图5所示，该阵列基板包括多个如上述任一实施例提供的金属氧化物薄膜晶体管(图中仅示出了一个)，该阵列基板还包括：第一保护层107、有机绝缘层 108和第二保护层109；第一保护层107位于源极105和漏极106所在层背离基底101的一侧；第二保护层108位于第一保护层107背离基底101的一侧；有机绝缘层109位于第一保护层107和第二保护层108之间。
第一保护层107和第二保护层109一般采用无机材料制成，第一保护层107和第二保护层109对第一金属氧化物半导体层102进行保护，防止在之后的刻蚀工艺对第一金属氧化物半导体层102造成损坏。有机绝缘层108可以设置于第一保护层107和第二保护层109之间，以提高第一保护层107和第二金属氧化物半导体层109的柔性，可以缓解在应用过程产生的应力，避免采用无机材料制成的第一保护层107和第二保护层109受到应力而断裂。同时，可以防止外界的水氧等气体渗透至第一金属氧化物半导体层102，从而可以对第一金属氧化物半导体层102可以进一步进行保护。
在一些实施例中，第一保护层107可以包括：多个子保护层。
第一保护层107可以分成多个子保护层，例如，如图6所示的阵列基板中第一保护层107分层两个子保护层，即第一保护层1071和第二子保护层1072。或者，如图7所示的阵列基板中第一保护层107分成三个子保护层，即第一子保护层1071、第二子保护层1072和第三子保护层1073。多个子保护层可以对第一金属氧化物半导体层102进一步进行保护，同时多个子保护层可以进一步缓解应力，避免第一保护层107和第二保护层109受到应力而发生断裂，从而进一步提高金属氧化物薄膜晶体管中的第一金属氧化物半导体层102的稳定性。
在一些实施例中，第一保护层107中的至少一个子保护层的材料为氧化硅；第二保护层109的材料包括氮化硅。
第一保护层107中的由氧化物构成的子保护层离第一金属氧化物半导体层较近，可以对第一金属氧化物半导体层102进行补氧，通过制备氧化硅膜层时可以将氧元素注入至第一金属氧化物半导体层102中，避免第一金属氧 化物半导体层102产生缺陷，以提高第一有源层金属氧化物半导体层102的稳定性。第二保护层109可以采用氮化硅制成，其中含有较低氢元素，以避免氢元素对影响第一金属氧化物半导体层102的稳定性。可以理解的是，第一保护层107中除了氧化硅构成的子保护层之外，其余的子保护层也可以采用氮化硅构成，以进一步提高第一金属氧化物半导体层102的稳定性。
在一些实施例中，如图5至图7所示，阵列基板还包括：公共电极110和像素电极111；公共电极110位于第二保护层109靠近基底101的一侧；像素电极111位于第二保护层109背离基底101的一侧。
在液晶显示装置中，阵列基板中的公共电极110中可以输入公共信号，像素电极111中可以输入像素信号，公共电极110和像素电极111之间可以形成电场驱动液晶层中的液晶分子偏转，实现显示功能。可以理解的是，该阵列基板还可以用于有机发光二极管显示装置中，阵列基板中将不再设置公共电极110及像素电极111等结构。其结构中可以设置发光器件，阵列基板中的金属氧化物薄膜晶体管的漏极109可以与发光器件的阳极电连接，以为发光器件提供驱动信号，使得发光器件发光，实现显示功能。
在一些实施例中，公共电极110在基底101上的正投影与像素电极111在基底101上的正投影不交叠。
公共电极110与像素电极111不交叠，二者之间可以形成电场，以驱动VA型液晶显示装置中的液晶分子发生偏转，以实现显示功能。可以理解的是，公共电极110和像素电极111还可以正对设置，以构成TN型显示装置。当然，公共电极110和像素电极111还可以为其他的设置方式，在此不在一一列举。
在此需要说明的是，图5至图7所示的阵列基板中的金属氧化物薄膜晶体管均为底栅型金属氧化物薄膜晶体管，当然，本公开实施例提供的阵列基板中的金属氧化物薄膜晶体管还可以为顶栅型金属氧化物薄膜晶体管，其结 构具体如图8至图10所示，其实现原理及有益效果与上述的图5至图7所示的阵列基板的实现原理及有益效果相同，在此不在赘述。
本公开实施例还提供了一种显示装置，该显示装置包括如上述任一实施例提供的阵列基板，还包括彩膜基板及液晶层；其中彩膜基板与阵列基板相对设置，液晶层位于阵列基板与彩膜基板之间。液晶层中的液晶分子可以在阵列基板提供的驱动信号下发生偏转，以透过背光源发出的光线，彩膜基板可以将透过的光线转换为不同的颜色，以实现多彩显示。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，其实现原理及有益效果与上述的阵列基板及金属氧化物薄膜晶体管的实现原理及有益效果相同，在此不再进行赘述。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (12)

  1. 一种金属氧化物薄膜晶体管，其中，包括：基底、及位于所述基底上的第一金属氧化物半导体层、及位于所述第一金属氧化物半导体层背离所述基底一侧的第二金属氧化物半导体层；所述第一金属氧化物半导体层的载流子迁移率高于所述第二金属氧化物半导体层的载流子迁移率；
    所述第一金属氧化物半导体层的材料包括：掺杂有稀土元素的第一金属氧化物；其中，所述稀土元素的电负性与氧元素的电负性的差值大于或等于所述第一金属氧化物中的金属元素与氧元素的电负性的差值。
  2. 根据权利要求1所述的金属氧化物薄膜晶体管，其中，所述稀土元素包括：钽、铌、钕、锆中的至少一种。
  3. 根据权利要求1所述的金属氧化物薄膜晶体管，其中，所述第一金属氧化物中的金属元素包括：铟、镓、锌、锡中的至少一种。
  4. 根据权利要求1所述的金属氧化物薄膜晶体管，其中，所述第一金属氧化物半导体层中的所述稀土元素的原子百分比为0.01％至5％。
  5. 根据权利要求4所述的金属氧化物薄膜晶体管，其中，所述第一金属氧化物半导体层中的所述稀土元素的原子百分比为0.15％或0.2％。
  6. 根据权利要求1所述的金属氧化物薄膜晶体管，其中，所述第一金属氧化物半导体层中的霍尔迁移率大于或等于31cm2/V.s。
  7. 根据权利要求1所述的金属氧化物薄膜晶体管，其中，所述第一金属氧化物半导体层中的载流子的浓度大于或等于3.5×E18cm-3。
  8. 根据权利要求1所述的金属氧化物薄膜晶体管，其中，所述第一金属氧化物半导体层的刻蚀坡度角为40度至60度。
  9. 根据权利要求8所述的金属氧化物薄膜晶体管，其中，所述第一金属氧化物半导体层与所述第二金属氧化物半导体层的刻蚀侧面相接触，且所述第一金属氧化物半导体层的刻蚀坡角度与所述第二金属氧化物半导体层的刻蚀坡角度相等。
  10. 根据权利要求1所述的金属氧化物薄膜晶体管，其中，所述第二金属氧化物中的金属元素包括：铟、镓、锌、锡中的至少一种。
  11. 一种阵列基板，其中，包括多个如权利要求1至10任一项所述的金属氧化物薄膜晶体管。
  12. 一种显示装置，其中，包括如权利要求11所述的阵列基板。
CN202280000203.3A 2022-02-17 2022-02-17 金属氧化物薄膜晶体管、阵列基板及显示装置 Pending CN117355947A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/076578 WO2023155091A1 (zh) 2022-02-17 2022-02-17 金属氧化物薄膜晶体管、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN117355947A true CN117355947A (zh) 2024-01-05

Family

ID=87577319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000203.3A Pending CN117355947A (zh) 2022-02-17 2022-02-17 金属氧化物薄膜晶体管、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US20240250178A1 (zh)
CN (1) CN117355947A (zh)
WO (1) WO2023155091A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633170A (zh) * 2016-02-23 2016-06-01 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN106298879B (zh) * 2016-09-27 2019-08-30 广州新视界光电科技有限公司 顶栅和垂直结构tft的制作方法
CN107916398B (zh) * 2017-11-10 2020-02-11 北京大学 一种c轴对称结晶氧化物半导体薄膜的制备方法和应用
US20200287054A1 (en) * 2019-03-08 2020-09-10 Sharp Kabushiki Kaisha Semiconductor device and method for producing the same
JP6756875B1 (ja) * 2019-05-30 2020-09-16 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
CN113809182B (zh) * 2020-06-16 2023-09-08 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及其制备方法、阵列基板
CN114023768A (zh) * 2021-10-26 2022-02-08 惠州华星光电显示有限公司 阵列基板及其制备方法和显示面板

Also Published As

Publication number Publication date
WO2023155091A1 (zh) 2023-08-24
US20240250178A1 (en) 2024-07-25

Similar Documents

Publication Publication Date Title
JP7527457B2 (ja) 表示装置
KR100958006B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8436342B2 (en) Organic light emitting display device and method of manufacturing the same
KR100963027B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20170256569A1 (en) Semiconductor device and display device and manufacturing method thereof
KR100975204B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101048996B1 (ko) 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
KR20090124527A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP6208418B2 (ja) 酸化物半導体、これを含む薄膜トランジスタ、及び薄膜トランジスタ表示板
KR100882677B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100962989B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2019036615A (ja) 表示装置および表示装置の製造方法
US20240250178A1 (en) Metal oxide thin film transistor, array substrate and display device
WO2022160149A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US20240332425A1 (en) Metal oxide thin film transistor, semiconductor device and display device
KR20150079217A (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
US11721768B2 (en) Transistor and display device including the same
WO2023184236A1 (zh) 金属氧化物薄膜晶体管、阵列基板及显示装置
US20240215315A1 (en) Thin-film transistor substrate and method of manufacturing thin-film transistor
CN114284363A (zh) 薄膜晶体管和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination